DE2140043A1 - Verfahren zur Herstellung von Halbleiteranordnungen - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen

Info

Publication number
DE2140043A1
DE2140043A1 DE19712140043 DE2140043A DE2140043A1 DE 2140043 A1 DE2140043 A1 DE 2140043A1 DE 19712140043 DE19712140043 DE 19712140043 DE 2140043 A DE2140043 A DE 2140043A DE 2140043 A1 DE2140043 A1 DE 2140043A1
Authority
DE
Germany
Prior art keywords
layer
polycrystalline
dielectric
semiconductor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712140043
Other languages
English (en)
Inventor
John Albert Mesa Ariz. Schoeff (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2140043A1 publication Critical patent/DE2140043A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222Bipolar technology
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/98Utilizing process equivalents or options

Description

DIPL.-ING. LEO FLEUCHAUS DR.-ING. HANS LEYH
B MDNCHEN 71. ^
MelohiorstraBe 42
Motorola, Inc.
9401 Weat Grand Avenue
Franklin Park. Illinois
V.St.A.
Verfahren zur Herstellung von Halbleiteranordnungen
Die Erfindung betrifft ein Verfahren sur Herstellung von Halbleiteranordnung^ auf der Oberfläche eines Halbleiterträgera.
j?3/wi Eine
0 9 8 0 8/1338 bad original
Eine der grössten Schwierigkelten bei der Herstellung von Transistoren in integrierten Schaltungen besteht in der Kon·* taktierung des Kollektorbereiches. Beim Hontieren von einzelnen Transistoren auf einem Sockel kann der Kollektorbereich unter der Basis über den Sockel elektrisch angeschlossen werden. Bei integrierten Schaltungen muss dagegen der Kollektorstrom in der Regel über verhältnismässig lange Strecken im Halbleitermaterial mit relativ hohem Widerstand fliessen. Durch die Verwendung von diffundierten vergrabenen Schichten kann ein verhältnismässig grosser Anteil dieses in Serie zum Kollektor liegenden Widerstandes eliminiert werden, jedoch ergibt sich immer noch eine Strecke relativ hohen Widerstandes zwischen der Basis und der vergrabenen Schicht und von dieser zum Kollektorkontakt auf der Oberfläche des integrierten Schaltkreises. Dieser erwähnte Aufbau hängt mit der Herstellung des Transistors zusammen, und obwohl die Nachteile durch dünnere Schichten und epitaxial aufgebaute Schichten mit geringerem Widerstand etwas verringert werden konnten, ist es nicht möglich, diese Nachteile zu beseitigen.
Die Strecke vom Kollektoranschluss zur vergrabenen Schicht kann in verschiedener Weise so ausgeführt werden, dass der Widerstand zu vernachlässigen ist. Bei integrierten Schaltkreisen mit durch dielektrisches Material isolierten Inselbereichen erwies sich ein Verfahren als zweckmässig, bei dem durch eine Diffusion die vergrabene Schicht entlang dem Umfang des Inselbereiches zur Oberfläche der Halbleiteranordnung hochgezogen wird» Bei derartigen diffusionsisolierten Schaltkreisen wird ein tief diffundierter l^-Kollektorkontakt verwendet.
Der tief diffundierte N+-Kollektorkontakt greift so tief in die epitaxiale Schicht ein, dass er die vergrabene Schicht erreicht, wodurch die niederohmige Leiterstrecke für den Kollektorstrom geschaffen wird. Dieses Tiefdiffundieren wird
- 2 - normalerweise
209809/1338 BAD 0RIGlNAL
normalerweise während des Diffusionsvorgangs zur Herstellung der Isolationsbereiche ausgeführt. Somit ist die N+-DIffusion bezüglich der seitlichen Ausdehnung äquivalent zu der Diffusion von Isolationskanälen und benötigt daher grössere Flächen als die herkömmlichen flachen Kollektorkontakte. Es ist daher wünschenswert, eine Halbleiteranordnung und ein Herstellungsverfahren zu schaffen, mit dem ein verbesserter tiefliegender Kollektorkontakt hergestellt werden kann.
Bei der Herstellung integrierter Schaltkreise wird allgemein gefordert, dass eine ausreichende elektrische Isolation zwischen benachbarten monokristallinen Bereichen mit unterschiedlichem Spannungsniveau geschaffen wird. Sin Verfahren, um eine gewisse Isolation zu erzielen, besteht in dem Eindiffundieren tiefer Isolationsbereiche entsprechend einem gewünschten Muster von der Oberfläche des einkristallinen Kristalls aus. Die Diffusion wird mit einer solchen Verunreinigung ausgeführt, dass die Isolationsbereiche einen Leitfähigkeitstyp besitzen, der entgegengesetzt zu dem Leitfähigkeitstyp der epitaxialen Schicht ist, in der die Halbleiteranordnung mit einem bestimmten Muster von PN-Übergängen ausgebildet wird. Es ist jedoch wünschenswert, die polykristalline Isolation sowie das Verfahren zur Herstellung derselben weiter zu verbessern.
Der Erfindung liegt die Aufgab· zugrund·, ein· Halbleiteranordnung und ein Verfahren su deren Herstellung zu schaf fen, bei der mit einer verbesserten Konfiguration für einen tiefliegenden Kollektorkontakt der Sgttigungswiderstand des Kollektors verringert werden kann, und der Kollektorkontakt eine geometrische Form besitzt, die eine Vergrößerung der tfiifangslinie, d.h. des Kantenbereichs des Kontaktes zulässt. Dabei sollen Möglichkeiten gefunden werden, um das Wachsen von polykristallin·· Silicium su begünstigen·
~ 5 * BAD ORIGINA
209808/1338
2H00A3
Diese Aufgabe wird erfindungsgeiaäss dadurch gelöst, dass auf der Oberfläche des Halbleiterträgera eine Schicht eines dielektrischen Materials aufgebracht wird, dass eine Schicht eines polykristallinen Halbleitermaterials über der dielektrischen Schicht aufgebracht wird, dass eine zweite Schicht eines dielektrischen Materials auf der polykristallinen Schicht aufgebracht wird« dass eine Fotoresistmaske auf der zweiten dielektrischen Schicht angeordnet wird, dass die nicht maskierten Teile der zweiten dielektrischen Schicht entfernt werden, wobei ein der Fotoresistmaske entsprechendes Muster aus dielektrischem Material auf der polykristallinen Schicht zurückbleibt, dass die nicht maskeirten Teil© der polykristallinen Schicht entfernt werden, dass die Fotoresistmaske zusammen mit den darunterliegenden Tailan der zweiten dielektrischen Schielet und d@n nicht maskierten feilen &©r ersten dielektrischen Schicht unter Surücklassung eines mehrschichtigen Abdeckmusters aus Seilen der ersten dielektrischen Schicht und dor polykristallinen Schicht entfernt werden, und dass eine epitaxiale Schicht aufgewachsen wird, wobei sich einerseits über dem mehrschichtigen Abdeckmuster eine polykristalline Zone, welche die Kontaktbereich© umfasst und in direktem elektrischen Kontakt mit d©r Oberfläch© des? Halbleiterträgers steht, und and©r®rseitß über dem nicht abgedeckten Halbleiterträger ©ine ffionokristalline Halbleiterschicht ausbildet.
Weitere Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen«,
BAD ORIGINAL - 4 - Weitere
209808/1338
214Q043
Weiter» Vorteile und Merkmale der Erfindung gehen aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung hervor. Es zeigen:
Fig* 1 einen Halbleiterkörper mit einem als vergrabene Schicht vorgesehenen Helbleiterbereich mit einer zum Halbleiterkörper entgegengesetzten Leitfähigkeit;
Fig. 2 den. Aufbau gemass Fig. 1 mit einer isolierenden Schicht und einer darauf befindlichen Fotoresistmaske :
Fig. 5 den Aufbau nach einem Ätzschritt;
Fig. 4 den Aufbau gemäss Fig. 1 nach dem Aufbringen einer epitaktischen Schicht» die monokristallin und polykristallin gewachsene Bereiche umfasst;
Fig. b den Aufbau nach dem Aufbringen einer weiteren isolierenden Schicht und dem, Ausbilden polykristalliner Kantenbereiche;
Fig. 6 den Aufbau gemäss Fig. 5 nach einem Diffusionsvor-
Fig. 7 dtn Aufbau gemäss Fig. 6 nach dem Diffundieren eines Basisbereiches, wobei die Oberfläche des polykristallin gewachsenen Bereiches der epitaktischen Schicht freigelegt ist;
Fig. 8 den Aufbau eines Halbleiterkörpers, der als Ausgangs aaterial für ein· DreifaohHtzung Verwendung findet;
BAD ORIGINAL - 5 - Fig. 9
209808/1338
2U0043
Fig. 9 den Aufbau gemäss Fig. 3 nach dem Xtzen der oberen Schicht;
Fig. IO den Aufbau gemäss Fig. B nach dem Ätzen der nächsten Schicht;
Fig. 11 den Aufbau gemäss Fig. 8 nach dem Ätzen der dritten Schicht, wodurch ein mehrschichtiges Muster erzeugt wird, das als Ausgangsmaterial für das Wachsen einer polykristallinen Siliciumschicht Verwendung findet;
Fig. 12 den Aufbau gemäss Fig. 8 nach dem Aufbringen einer
epitaxialen Schicht mit monokristallinen und polykristallinen Bereichen;
Fig. 13 einen Transistoraufbau, bei dem polykristalline epitaxiale Bereiche zur Isolation verwendet werden;
Fig. 14 bis 17 einzelne Schritte eines weiteren Verfahrens
zur Herstellung polykristalliner Siliciumkörper über einer Siliciumdioxydmaske, die der Isolierung dient;
Fig. 18 einen mehrschichtigen Halbleiteraufbau über einem Halbleiterträger mit einer vergrabenen Schicht;
Fig. 19 den Aufbau gemäss Fig. 18 nach einer Dreifachätzung;
Fig. 20 den Aufbau gemäss Fig. 19 nach dem epitaxialen Aufwachsen einer Halbleiterschicht, wobei ein Kontakt mit der vergrabenen Schicht hergestellt wird;
Fig. 21 bis 25 Schritte eines Verfahrens zum Aufbau einer polykristallinen Halbleiterschicht für Isolationszwecke, wobei gleichzeitig ein tiefliegender Kollektorkontakt hergestellt wird;
-6- BADOR1G1NAL
209808/1338
2U00A3
Fig. 26 und 2? Schritte zur Herstellung eines Halbleiterkörpers mit einem polykristallinen ringförmigen Silioiumbereioh, wobei aufgrund der Diffusionstechnik eine verhältnismäßig hohe Nennspannung Vervrendung finden kann.
Zur Herstellung eines tiefliegendem Kollektorkontaktes ist es bekannt,-ein Leitungsmuster aus pplykristallinem Silicium direkt euf der vergrabenen Schicht anzubringen«. Anschliessend wird eine epitaxiale Schicht aus Silicium aufgewachsen, die im Bereich des polykristallinen Siliciumleitungsmusters polykristallin wächstT so dass sich eine senkrecht stehende Zone ausbildet ^ die mit der vergrabenen Schicht in direkter Kontaktverbindung steht. Die notwendige Dotierung für einen niederen '/iderstand ergibt sich aus der Aufwärtsdiffusion aus der vergrabenen Schicht und während des Eindiffundierens des Emitters von oben» Dieses Verfahren ist nachteilig, insbesondere da die Oberfläche des Trägermaterials, auf welchem die einkristallinen Bereiche aufgewachsen werden? während des Ätzens des SSliciums zvm Entfernen der polykristallinen Schicht leicht beschädigt werden kanno Ein weiteres Problem besteht darin, dass die dünne polykristalline Schicht beim Ätzen mit Salzsäure in der fteaktionskammer für den Epitaxialprozess entfernt wird. Auch ist manchmal eine zusätzliche Dotierung für den Kollektorkontakt erforderlich, da die Emitterdiffusion, insbesondere bei Material mit hohem Widerstand, keine völlige Sättigung der polykristallinen Zone bewirkt. Bisher wurde Siliciumtetrachlorid mi.t einer 100-Orientierung verwendet, was zu einer schlechten Definition des polykristallinen Musters führt und für den Kontakt aufgrund der Ausbreitung der polykristallinen Zone verhältnismässig grossen Volumenraum notwendig macht.
"s wurde daher das erfindungsgemässe Verfahren zur Herstellung von tiefliegenden polykristallinen Kontakten entwickelt, wobei auf einer Halbleiterscheibe nach dem Aufbringen eines als
- 7 - vergrabene
209808/1338 bad original
vergrabene Schicht zu benutzenden Bereiches eine Schicht eines dielektrischen Materials aufgebracht wird, das z.B. aus Siliciumdioxid oder Siliciumnitrid besteht. Diese Schicht wird sodann selektiv geätzt, um ein bestimmtes unteres Muster für den tiefliegenden Kollektorkontakt zu bilden. Über der als Maske dienenden Oxydschicht wird eine polykristalline Zone aufgewachsen, so dass nach dem epitaktischen Wachsen diese Oxydschicht zwischen der polykristallinen Zone und der vergrabenen Schicht liegt. Dieses Verfahren ist besonders erfolgreich aufgrund der Existenz eines Kanteneffekts, wonach das polykristalline Silicium von der Kante des Oxyds aus zunächst für einen kleinen Abstand nach aussen wächst, bevor es von dem sich aufbauenden anschliessenden einkristallinen Material zur Ausbreitung nach oben gezwungen wirdo Soait kommt die polykristalline Zone mit der vergrabenen Schicht in Kontaktverbindung. Die Donatorverunreinigung, welche sich von der vergrabenen Schicht aus in der polykristallinen Zone sammelt, erhöht die Leitfähigkeit? indem ein ohmischer Tontakt um die Kanten des Oxydmusters ausgebildet wird. Durch die standardisierte Emitterdiffusion wird die polykristalline Zone von der Oberfläche der epitaxialen Schicht aus dotiert, so dass der Kollektorkontakt einen sehr niederen Widerstand annimmt. Ein weiterer Vorteil dieses Aufbaus stellt die Widerstandsfähigkeit des tiefliegenden Kollektorkontaktes gegen die Salzsäureätzung im Reaktionsofen für das epitaxiale Wachsen dar.
Die tiefliegenden polykristallinen Kollektorkontakte mit einem undotierten Oxydmuster auf der vergrabenen Schicht in Form eines herkömmlichen Kollektorkontaktes können zu einem niedrigeren Widerstand führen als eine N+-Diffusion grosser Bereiche.
Der Effekt an der Oxydkante, der zu dem Kontakt mit der vergrabenen Schicht führt, kann weitergehend benutzt werden, um die Niederohmigkeit des Strompfades zu verbessern. Durch eine
- 8 - Maximierunp;
209808/1338
BAD ORIGINAL
der Umfangslänge dts G&ydmiasteps,-wob®! ©la aient ausaiaiienhängendes Husten Verwendmg·- finden kann^ wis?d Kantenköntakt vergrössert und ©is, gr©ss@r©r'Anteil des: samten Eoll®kt©rkontakfb©r©ich©s dir©fet mit das? Sebieirfe" is Verbindung ■ gebracht«
einiges Haifeieiteranordnnmgaa^ besonders sol©h8a5 epitaxiale Schiebt mit hofe©iE Wid@rstaadsw©s?t Y@rTOa&®n? wird die polylcristallin© Zone mit d©a Doaatö^iras'iiaE'tiiiiguag di© Emitterdiffusioa nieht gesättigt «ad kasa dah®^ su isa^uve^lässigea ohiaiselaea KoataktTOSpfei&dtaag mit d©m fülarea, da di© Donatorv©r>ii3^i©iiaigiing©a ¥©a fa^satgiim im polykristallinen Silieium ®ing©faag@a w©ra©ao Es kann ©in© dritte automatisch© Doti@rüsgsqii©ll@ für d©s, p©ljtelst®llia@a Kentalct leicht dis^eti di@ ¥@rw©ndimg ©ines dotisrtsa uaterea ösydmustgrs geschaffen werden, -won w©leh©m aus di© polykristallin© Zone erzeugt wi3?d, mid waleh© gmsätalieh gum Aus= diffundieren d©r vergrabeasn ScMeht uad dar O"b@rfläela@ndif·=· fusion der ©pitaktissliea Schicht bei der Emitterdiffusion wirksam isto
Wie im Fall einer polykristallia©n■Isolation gibt di© Verwendung einer nicht belogenen Qn©lle für @pits2d,al©s Silicium, wie z.B0 Silan, ein© feinere A"bgr©agsmg für di© Q-renssehicht zv/ischen dem polykristallinen rad dem ©inkristallia<§s Material. Aueh wächst die polykristalline Zone mit &ati®£u vertikalen Seitenflächen und führt in @ng@n Grenzen ^u einer 1 % überdeckung mit dem darunterliegenden Muster. D@r auf diese Weise geschaffene Kontakt erfordert weniger Volumen und basiert auf einer Maskendiraensionierung für Kollektoranordnungen» wie sie bei flach ausgeführten Kollektoren Verwendung findet.
Ein weiterer Vorteil" der vorliegenden Erfindung ergibt sich durch die Verwendung eines vielschichtigen Abdeckmusters für
BAD ORIGINAL
209808/1338
die Herstellung @izies polykristallinen tiefliegenden Kontaktes. Der aus Siliciumoxid bestehende unter® Teil des Musters steht in direkter Eontaktverbindung mit dem Trägermaterial und ist mit dem ober®» Teil des Abdeckmust©2?s aus polykristallinem Silicium überdeckt. D&g»eh die Verwendung des unteren Seils des Abdeckmus t@s?s werden diejenigen Bereiche auf dem Halbleiterträgermaterial gegen Ätssen geschützt, auf welchen der Sinkristall durch Washsen aufgebaut wird.
Wie bereits ermähnt, ©rweist sieh die dünne Schicht eines polykristallinen Silieiuffijsauf dem Halfeleiterträger, welche mit niederer Temperatur aufgebracht wirdf als besonders günstiges Material für die Keimbildung beim Herstellen polykristalliner Isolationskanäl®*. Fahrend des bekannten Verfahrens zur Herstellung der polykristallinen Isolationskanäle erweist es sich als ein nahezu exaktes Modell, nach welchem sich die polykristallinen Isolationsteile selbst nachbilden,und widersteht sogar dem Itzeinfluss von Silieiamtetraohlorid, welches für gewöhnlich ein© polykristallin^ Eeimbildung schwierig macht· Die Schicht des polykristallinen Silieiums kann durch Aufdampfen oder Verstäuben gebildet werden. Die Temperatur wird dabei unter denjenigen Wert verringert, ab welchem sich ein einkristallinas Silicium beim Wachsen ausbildet. Die aufgebrachte Schicht ist vorzugsweise dünner als l/um. Die Korngrösse ist direkt von der Temperatur abhängig, wobei sich extrem feines Korn bei niederen Temperaturbereichen realisieren lässt, wobei sich ein nahezu völlig amorphes Material ausbildet. Die KorngrÖsse und die Oberflächenqualität dieser auf diese Welse geschaffenen polykristallinen Isolationskanäle sind bei weitem besser als solche, die mit irgendeiner Oxydtechnik hergestellt werden. Bei dem bekannten Verfahren erweist sich das Ätzen des dünnen polykristallinen Musters nach dem Entwickeln des Fotoresist als der schwächste Punkt dieses. Materials bei der Verwendung als Basismaske. Zum Ätzen findet ein Gemisch aus Salpetersäure« Acetylsäure
■"·#·- - 10 - und
BAD ORIGINAL
209808/1338
2U0043
und Chromsäure Verwendung, mit dem die dünne polykristallin Schicht weggeätzt wird. Wenn die dünne Schicht unmittelbar auf dem Halbleiterträger angeordnet war, kommt diese Ätzlösung mit dem einkristallinen Trägermaterial nach dem Wegätzen der Schicht in Kontakt. Wenn nicht eine verdünnte Ätzlösung verwendet und extreme Sorgfalt angewandt werden, lässt sich eine Beschädigung der Bereiche nicht vermeident auf welchen ein fehlerfreier Einkristall gewachsen werden soll, der den Inselbereich darstellt, in welchem ein gegen die Umgebung isolierter Transistor ausgebildet werden soll. Dieses bekannte Verfahren ist somit außergewöhnlich kritisch und kann durch die Erfindung in vorteilhafter Weise verbessert werden.
Durch die Erfindung wird die oben erwähnte kritische Situation ausgeschaltet, indem auf einem unteren Abdeckmuster eine Oxydauflage angebracht v#irdo Im einzelnen heisst das, bevor dasjpolykris tall ine Material niedergeschlagen wird, werden mehrere tausend % eines Oxyds bei niederer Temperatur pyrolithisch auf dem Halbleiterträger aufgebracht. Sodann wird die dünne polykristalline Schicht bis zu der gewünschten Gesamtdieke durch Wachsen aufgebaut. Sehliesslich wird eine weitere obere dünne Oxydsehicht auf der polykristallinen Schicht angeordnet, die als Maske für die Ätzung der polykristallinen Siliciumschicht diento Diese obere dünne Oxydschicht wird verwendet, da das Silicium-Ätzmittel dazu neigt, die belichtete Fotoresistschicht abzuheben und somit die polykristalline Schicht ausser der oberen Oxydschicht angreifen würde»
Das Verfahren der Herstellung des Musters unter Verwendung einen Fotoresist umfasst drei Ätzschritte. Wach dem Ausrichten, Belichten und Entwickeln der Fotoresistschicht wird eine herkömmliche Ätzung mit Fluorwasserstoff (HF) durchgeführt, um die obere Oxydschicht, soweit sie nicht durch die belichtete Fotoresistschicht geschützt ist, zu entfernen. Sodann wird ein Silicium-Ätzmittel verwendet, um die nicht geschützten
- 11 - Teile
BAD ORIGINAL
209808/1338 BAD original
2U0043 ti.
Teil© der polykristallinen Silieiumsohieht zu entfernen. Soweit die polykristallin Schicht von der oberen Oxidschicht und der !fotoresistschiclit bedeckt ist, wird sie von dem SiIieium~Äta&aittel nicht angegriffen. Selbst wenn die Fotoresistaaske abgehoben wird, entsteht immer noch das gewünschte Nüster in der polykristallinen Schicht, da die obere Oxydschicht während dieses Ätzvorgangs die abgedeckten Bereiche schützt. Wohl könnte auf die obere Oxydschicht als Maske verzichtet werden, wenn eine verdünnte Ätslösung Verwendung findet, die di© Fotoresistmaske nicht abhebt. Die obere Oxydschieht ist jedoch sehr einfach herzustellen, indem nämlich Sauerstoff mit dem Silan zugeführt wird, so dass es sich nicht lohnt, ein Risiko durch die Verwendung eines anderen Verfahrens einzugehen. Anschliessend wird die Halbleiterscheibe in Chromsäure gereinigt, um die Fotoresistmaske zu entfernen,und eine weitere Ätzung mit Fluorwasserstoff (HF) durchgeführt, mit welcher einerseits die untere Oxydschicht und andererseits die obere Oxydmaske, die das polykristalline Muster bedeckt, entfernt werden.
Somit erhält man das Abdeckmuster mit einer polykristallinen Schicht und der unteren Oxydschicht. Diese untere Oxydschicht bedeckt den Halbleiterträger in den Bereichen, in welchen ein aktives Element, z.B. ein Transistor, ausgebildet werden soll. Da die herkömmliche Ätzung mit HF den Halbleiterträger nicht angreift, bleibt dessen Oberfläche glatt und begünstigt das gute Wachsen einer Siliciumschicht. Die obere Oxydmaske sollte dünner ausgeführt werden als die untere Oxyd3chicht, so dass diese obere Maske automatisch beim Ätzen mit entfernt wird. Nach einem entsprechenden Reinigungsschritt ist die derart präparierte Halbleiterscheibe in einem Zustand, in welchem eine Schicht epitaxial aufgewachsen werden kann.
Ein derartiges Verfahren unter Verwendung einer Mehrfachschicht bietet wesentliche Vorteile. Zunächst ergibt sich
- 12 - .für
BAD ORIGINAL
209808/1338
2UQ043
für des epitaxialen Kristallaufbau ©in© gßaeti^ f£@x±&llltät, di© Möglichkeit ®ia®r fe@i@r®a Auswahl ü®$ Halfe-
!©Iterteägeais ustd der für d@n wendeten f esbjcdk· J?eraer wüehst polykristallinen Wachsen asit ©iasm sieh auf dgl
sshsftea, da di@
Haifel©iterträgers berührt*
steht derin, dass aice Soti®r«Hig ia d©s teyd Kasaäl©. ©ingeführt werden k©aߧ was sehr viel sel3iw£©2iig®r b©i der Verwendung nur @ia©r pol^kristallänsiä S©hieh"ö
ist«
In Fige 1 ist ein HalbleiterkSrper 10. mit stsllt, aiaf dessen Oberfläch© 12 ©int g©bild©t ist, %?©lehe ©is© öffnumg 16 UMfSSSt1 ist rait Hilfe eines herkSmislichen Fotoresist·
ϊ. Da der Halbleiterkörper 10 B~leit@a& durch di© Öffnung IG ©indiffundia^t, a© dan 18 mit KTi""=»L©i'fe?i®.g entsteht und 'Sl©!
2D ausbildet, der Xm der öb®^fll©&© 12 ©1ü Saat© 21 ©u@- tritt.
Di@ Maslsiejpaehieht 1^- sowi© all©
liohen Meskier schicht en können a©efe Belieben durch eine frische nicht vemmr@!aigt<t Isoligrscfeieht 22 g©~ mass Fig· 2 ersetzt werden, di© auf &®v Oberfliehe 12 des Halblgiterkörpers angeordnet wird»' Mit Hilf® @ia@s Fotoresist Verfahrens wird eine Maske 24 entspr©@h@ad d®m Verlauf ©in@s tiefliegenden Kollektorkontaktes hergestellt., wobei di@e© Maske 2^ in einem räumlichen Abstand z\m Diffusionsbereich 18 oder der Schicht verläuft, die mit dem Eollektorkoatakt versehen werden soll. Diese Diffusiostseohioht 13 kann eine vergrabene Schicht wie bei dem beschriebenen Ausführungsbeispiel sein. Das Verfahren gemäss der Erfindung kann daasu benutzt werden^ lontaktbereiche auf tieferliegenden Schichten und
- 13 - ebenso
209808/1338 bad original
ebenso auf tieferlieganden H@lblelterb<sreichen wie der Diffttsionsaehisht 18 mit H^-Leltung herzustellen· Bei dem bevorzugten Ausfuteungsfeeiapiel wird 0111aiumdioacyd oder Siliciumnitrid sie isolierend® Schiebt 22 verwendet» Der Aufbau der Ealblei&eraaordßUiig nach eines Itssehrltt ist ia Fig. 5 dargestellt f wonach 'der Halbleiterkörper 10 über d©r Biffusionssehieat is mit tins® Ab&aefcamster 22a aus dielektrischem Material versehen ist, das aufgrund seiner räumlichen Orientierung für die Kontaktierung der.vergrabenen Schicht Verwendung findet. Über diesem Abdeckmuster 22a bildet sieh während eines epitaxialen Verfahrens polykristallines Silicium, so dass damit die Ausbildung des polykristallinen SiIiciums entsprechend gewünschter Konstruktionsmuster bewirkt werden kann* In Pig» A ist ©ine epitaxiale Schicht 24 mit Ε-Leitung auf der Oberfläche 12 des Halbleiterkörper IO dargestellt, welche die vergrabene Schicht 18 und das Abdeckmuster 22a bedeckt. Biese apitaktische Schicht 24 ist durch die bedeutende fatsaehe charakterisiert, dass sie mit Hilfe einer sinsigen Gasquelle für sehr reiass Silan od^r Siliciumtetrachlorid auf der Oberfläche 12 als monokristailines Silicium im Bereich 24a und- 24b nmd als polykristallines Silicium im Bereich 24o ausgebildet warden kann· Im Interesse einer klareren Barstellung ist der Kanteneffekt beim Wachsen des polykristallinen Siliciums in Fig. 4 besonders vergrössert dargestellt. Dieses polykristallins Silicium wächst um das Abdeckmuster 22a herum und kommt dadurch in direkte Kontaktverbiadung mit der vergrabenen Schicht 18« Das Aufwachsen des Kristalls über dem Oxyd-Abdeckmuster 22a führt zu einer gut leitenden Leitungsverbindung zwischen der vergrabenen Schicht 18 und der Oberfläche 26 der epitaxialen Schicht Da die gut leitende Leitungsverbindung im wesentlichen durch den Kaxteneffekt erzielt wird, lässt sich die Zone, d.h» die Leitungsverbindung aus polykristallinem Material durch eine Maximierung der Umfangsflächen der Abdeckschicht vergrössern. Anstatt aus einer einzigen Zone kann diese Leitungsverbindung
- 14 - auch
BAD ORIGINAL
209808/1338
auch als polykristallin® 3@a® 24©
sein· Ei»« Formgebung* die slsfe als
erweist, besteht aus laag«n? @ehmaie& verhältnisiaässlg dicht aeb®neinand®r ir@rla®f®aö M^ Hilf© dieser Ausgestaltung kmm bei der Bedeckung d©ss©lb@E WI-chenbereiches des integrierten Haibleit@rplätteh@ns tür einen Kollektorkontakt ein maximaler lanteaeffekt ua& damit eine maximal guta Kontaktverbindung mit der vergrabenen Schicht 18 hergestellt werden» da der Kant®aef£©kt, wie bereits erwähnt, sich entlang jeder Santo des Abdeckinusters ausbildet und in diesem Bereich mit der vergrabenen Seljeht, wie bei 28a und 28b dargestellt, in Verbindung steht. In der Oberfläche 26 des derart aufgebauten HalbleitsrkSrpers kann, wie in den Fig. 5 bis 7 dargestellt, ein Transistor ausgebildet werden. Die Art der Halbleiteranordnung, die in der Oberfläche 26 aufgebaut wird, ist unabhängig von der Erfindung, so dass das dargestellte Beispiel nicht einschränkend wirken soll.
Gemäss Fig. 5 ist auf der Anordnung gemäss Fig. 4 eine Maskierschicht 30 ausgebildet. Dies© Maskl©rschi©ht besitzt öffnungen 32 und 3^, dureh welche ©ine in di© Tief© reichende Diffusion für Isolierzwecke la b@teaiHit@r Weis® ausgeführt wird. Diese in die Tiefe reichende Diffusion wird bsi einer verhSltnismässig hohen Temperatur von 12000C nährend einer Dauer von drei Stunden ausgeführt, wobei eine Akaeptorverunreinigung, z.B. Bor, in die freigelegten Bereiche 36 und 38 der Oberfläche 26 eindiffundiert wird.
Während dieses zuletzt genannten Diffusionsschrittes diffundieren auch die in der vergrabenen Schicht 18 mit lST^-Leitung enthaltenen Verunreinigungen in die Epitaxialschicht 24 mit N-Leitung aus, so dass sich ein N+N-t)bergang entlang der gestrichelten Linie 44 ergibt. Die Donatorverunreinigungen aus der vergrabenen Schicht 18 sammeln sich in der polykristallinen Zone 24c und bewirken einen ohmischan Kontakt um die Kanten
- 15 - des
BAD ORIGINAL
209808/1338
ait 23a'und 2Bh bezeichneten
dem polykristallinen Silicium ? fforfeschroitst, ist di# gestrichelte
umdeutet, an dieser Stelle nach
In Fig· 6 let ©in Halbleiteramfbau dargestellt, bei dem die HasIdLersehicht 30 entfernt; isnd eis® neue Maskierschicht 46 auf der Oberfllch© 2S- ©Bieosdüst ist.= Bies© Haskierschicht 46 ist» alt @!n®r öffnung 48 versehen, durch welche eine Basisdiffusion. durebgefiifert wird, so dass sich ein PU-übergang swlseh®n dem Gleitenden Bsreich 24 und dem Basiabereich mit P-Leituag ausbildet.
In der Barstellung gemäss Fig. 7 ist die Maskierschicht 46 durch sine neue MsskierseMeht 54 ersetzt, wobei öffnungen 58 und 60 zum. Freilegen der Oberfläche der polykristallinen Zone 24ö bew. eines Seils des Basiebereiches 52 vorgesehen sind. Durch die öffnuag w£s?d ein© Emitterdiffusion mit Phosphor vorgeaomaen, um den, Ssitterbereich % zu schaffen, der gegen den Basisbereich 52 durch einen PN-Übergang 62 abgegrenzt ist« Das Phosphor dringt bei diesem Diffusionsschritt tiefer in die polykristalline Zone 24c ein als in den Basisbereich zur Ausbildung des Emitterbereiches. Die Diffusionsgeschwindigkeit ist ausreichend gross, dass sie sich genügend weit nach unten ausbreitet und, wie durch die gestrichelte Linie 64 gekennzeichnet, den von der vergrabenen Schicht aus nach oben sich ausbreitenden Diffusionsbereich überschneidet« Damit wird durch diese beiden Diffusionsvorgänge die polykristalline Zone 24c in ihrer Gesamtheit sehr gut elektrisch leitend gemacht.
Anhand der Fig. 8 bis 13 wird eine weitere Ausgestaltung der Erfindung dargestellt, wobei ein Dreischichtverfahren eum Wachsen der polykristallinen Zonen Verwendung findet. Gemäss
- 16 - Flg. 8
BAD ORIGINAL 209808/1338
8 w£e€ Im @£a©m H '& 3,8 is i XO Qiao
10 f3?ED©ii%
20Q to© Ö&qs=£1S@&@
o Mom®
2.000 bis ©^wa 10000 t iis.a 3000 f! B£©li©
Sil£©£mis
auf
ist
©tea 1000 imd lö
bsi
swis©h©a ©
©1
l^sfSteiMgs'b©isp£©3J diass dig Seiiisht ist
uäs-ä, als fii©
©si
fig» 9 dassg©st©llts aias
74· bis auf die voa und ©rfesaafes1 £©t
Figffl 10 wird durch-©is® gedeckte Bereich der pol^toist@liis©a ©o dass di© als Basismaak© wirksamen halten bleiben. Während diesem B©bi©ht 72 entfernt,
7^© ^ad 72fe er« ist &i$ Oberfläche
12 das
209808/1338 bad original
b; c <, f *
-ο-
fall c" L -tOrd
pi
eehü- "Γ?
der Ai i")^n ^cp- c c i " ι < ξϋ r C^ '""It "^c 2 2 doa ciü'ä'"
^^ J^ f^l· ^ *^b lj rW /^ I^ i ""i1 / Γ"*"
-,■msoL5oht
72ε
^4 .tsp auo
für des ¥a©lisea @ia@s psi^Isristellia©a Sili^it deh. ©in® ©ptiMal© S@iaM2.dimg
d^sisefeiefetig© Hask£©2?^@rfalis?©]a bietet wesentliche
st besitst a@n @ia@ stfei* gs?ssse Fl@zibii.ltlt f@®p©r®ti» ifä&^@ad des naalifolgendan Epitaxialverfahrene so^ia ©is© uaitgofeend^ freifeeit la der Auswahl des Halblelte^traigers und dar für dss @pitß2c£ale Waehsen v@rwendetfs. Teslinik«, farnts» ergibt sich ©la weicher und fain» körniger polykristalliner Kristallaufbau. Überdies lässt sich damit ©ia als sehr vollkommen--anzusehender Inselbereieh auf dem Halbleiterlaser sehaffan, de das Silicium-Ätzmittel niemals die Oberfläche d@s Halbleiterträgers berührt. Bin weiterer wichtiger Vorteil besteht darin, dass eine Dotierung
- IB - der
209808/1338
°R'GINAL
des»
is-fe,
Dl© Notwendigkeit <Bitm^ B@tl©E>emg; wisu, a@i@kf@lg®ad im l©t@il stellung -von Isolatiessbe^eiöfeaa
über dem in Fig* 11 dacgesteirfesa Halt»leit@?a»£bau vtgü. ©la© ©pitaxiale Schiebt ?8 mit W=-Lisit^mg sufg@u©@lis@a? di© B®·»
?8b s©\ii© ?8d aus möEoteistallla©s Siliei«® uad
fasst. Die Baslsmaskan ?2a
Material hergestellt, so dass si© im ä®n ®m,tBp$?<B®h©nä@& sugahörigesi Bereichen ?8c sowie ?8@ tmt©rgefe©si m®& sieht er separat fes^stellba? iinde
Ia Figo 13 ist ein
halb des Inserborsdeiiss 7Bb dargestellt, d©^ aia©a Basis bereich 80, einen Ssaitt©r'ö©^©i©k 82 mad ©ls@3a I©ll©kt©a?
84
In den Fig. 14 bis 17 ist ©ia@ w©lt©r© ilMSg@gt©ltisag des» Erfindung dargestellt, gtisäss if©l©h©r ein poiytalst©llines Halbleitermaterial auf ©inem Halbleiterkörper 10 aufgewachsen werden kann. Der 3ilieium-Halbl@iterkörp®r 10 wird auf seiner Oberfläche 12 mit einer ersten Schicht 86 aus SiIiciumoxyd bedeckt, über der ©in© zweit® Schicht 88 aus polykristallinem Silicium bei einer erhöhten Temperatur von etwa 9000G ausgebildet wird. Bei dieser Temperatur wirken das polykristalline Silicium und das Siliciumoxid zusammen, wodurch die Oberfläche des Oxyds im Muster des polykristallinen Siliciums aufgerauht wird. Das polykristallin Silicium 8>° wird anschliessend mit Hilfe ®ia@s herkömmlichen
- 19 - Slllclum-
209808/1338 BADORiGlNAL
völlig entfernt. Dadurch wird die aufgerauht® Oberfläch® 89 &©s? Oxydeehleht 86 gemMss Fig, 15 freigelegt· Auf di®s© aufgerauht© Oberfläche 89 wird eine Fotöresißtmaske 9ö aufgebracht, entsprechend dem gewünschten Verlauf d®r ansehliessead aufzubauenden polykristallinen Zonen, Die mit dieser Maske 90 nicht abgedeckten Bereiche der SiIiciumoxydsehiclit 85 werden mit Hilfe ©iner Fluorwasserstoffätzung entfernt, so dass nur n&sh die unter der Maske 90 liegenden Seile 86s and 86fe d@r Silisiumoxydschieht aurückbleibsn· Ia siaem ansohliessendea. Hainigungsvorgang wird die FotoE'esistmask© 90 ebenfalls entfernt. Auf der aufgerauhten Oberfläche wachsen die anschliessend in einem epitaktischen Verfahren aufgewechs©n©n polykristallinen Zonen 92a und 92b sehr viel gleichmässiger als auf dem Oxydmuster mit den Teilen 86a und 86b, die eine verbaltnismässig glatte Oberfläche besitzen.
In den Fig· 18 bis 20 ist ein dem Ausführungsbeispiel gemäss den Fig, 8 bis 12 entsprechendes Verfahren dargestellt, bei dem eine Dreifachätzung Verwendung findet, und welches für den Fall beschrieben ist, dass die polykristalline Zone über einer vergrabenen Schicht 18 im Halbleiterkörper 10 aufgewachsen werden soll. Die erste Schicht 70 wird auf der Oberfläche des Halbleiterkörper 10 bei verhältnismgssig niederer Temperatur aufgebracht und besteht aus Siliciumoxyd. Darüber wird eine Schicht 72 aus polykristallinem Silicium angeordnet, wobei diese Schicht 72 ihrerseits wieder mit einer Siliciumoxydßchicht 74 überdeckt ist, die Jedoch dünner aufgebaut wird als die Siliciumoxydschicht 70. Das Abdeckrauster 76 ist auf dem derart mit mehreren Schichten überdeckten Halbleiterkörper über der vergrabenen Schicht 18 angeordnet, über weicher die polykristalline Zone aufgebaut werden soll. In Fig. 19 ist der Halbleiteraufbau nach einer Dreifachätzung dargestellt und umfasst nur noch den Teil 70a der unteren Oxydschicht, der auf der vergrabenen Schicht 18
- 20 - liegt
BAD ORIGINAL
209808/1338
2HQ043
in
mid von der Basisraaskö ^Zm, &@&<g.©i£t ist.
Bsr Halbleiteraufbau nach dem &aS%m®lw®m, ©iner epitgxialea Schicht 9^· iß* iß Fig. 20 dargestellt*» aus der di® ®@a@« kristallinen Teile 94a und 9^b ^nd die peX^krist&llia® Zone 9^-c erkennbar sind, Di® ober® Basisisssk® 72a geht beim Auf» wachsen der polykristallinen Zone 9^ö in di©3@ üb©? mxd ist naehträglich nicht mehr festsust©ll@as Der unter d@r Bssis» Baske 72a liegende Teil 70a der Qxy&üehight kmm mit Donatorverunreinigungen dotiert s©in9 so dass sieh ein Ausdiffundieren dieser Verunreinigungen feei spätsten ¥®rfahr@nsschritten ergibt und dasEdlt der Widerstand des Kollektorkontaktes verringert wird.
In den Fige 21 fels 25 ist eine weitere Ausgestaltung der Brfinduag dargestellt, mit dsr eia polykpistslllner tiefliegender K©llekto2»kontakt einerseits und ©in durch polykristalline Zonen isolierter Ins®lb®r®i©h g©®@fesff@n wird» Ein derartiger Aufbau ist auch bereits in d©a Fige 5 bis 7 darg@=*\ stellt· Das Verfahren gemäss d@a Wg. 21 bis 25 Ist sowohl für die Schaffung eines Kontaktes ga ®ia@^ ^©rgrabea©» Schicht als auch einer polykristallinen Isolatienasone.geeignet. Während der Durchführung d@s ?®rfate©as wl^d di@ Leitfähigkeit aufgrund des Kaateneffekts ±m Is@lationsb@r@iöh herabgesetzt, während gleichseitig di© Leitfähigjkeit suf^isnd des Kanteneffekts zwischen der polykristallinen Sone uod der ver» grabenen Schicht besonders gut wird,
GenäBS Jig. 21 wird der Halblaiterkfepco? 10 auf der Oberfläche 12 mit einer P-dotierten Masig© 14 versehen, die eine öffnung 96 über einer zuvor diffundierten vergrabenen Schicht 18 hat und einen Oberfläehenbereich 9·β dieser Schicht freilegt. Über diesem Aufbau genäse Fig« 21 wird ein® polykrietalline Siliciumschicht 100 angeordnet, die gewünschtenfalls auch dotiert werden kann. Biese polykristalline Silicium-
- 21 - schicht
209808/1 338 bad original
2U0043 OJl
"schicht 100 liegt einstückig auf der Maskierschiebt 14 und dem Oberflächenabschnitu 98 auf. Eine dritte Oxydmaskierschicht 102 wird ansehlissssnd über der Schicht 100 aufgebaut und mit einer Fotoresistmask© 104" entsprechend dem Verlauf des Isol ationsb@reiob.es versehaziu Die Oxydmaskierschicht 102 ist dünner eis die dotierte Oxidschicht 14 ausgebildet·
In einer dreifsehen Itafolge, wie sie in Verbindung mit den Fig. 8 bis 11 beschrieben wurde, untar Verwendung von Fluorwasserstoff (Hi1), wird ein. Halbleiteraufbau gemäss Fig. 23 geschaffen. Xn einem nachfolgenden Heinigungsschritt wird die Fotoresistmaßke 104 entfernt, so dass nur noch die Teile 102a, 102b und 102c dar Oxydmaskiersehicht zurückbleiben. Nach der Durchführung dar restlichen Itzschritte ergibt sich ein Halbleiteraufbau gamäss Flg. 24, bei dam im Halbleiterkörper 10 die vergrabene Schient 18 angeordnet ist, wobei die darauf angeordnete Mask© 110 einen anderen Aufbau besitzt als die für die Herstellung d@r Isolstionsbereiche benötigten mehrschichtigen Masken 106 und 108« Der Unterschied der Masken ergibt sich aus l&m. unterschiedlichen Zweck, für welchen sie angebracht sind» Di© dotierten Maskenteile 14a und 14b der ersten Oxydsehlcnt 14 haftsn gleichaässig an der Oberfläche 12 des Halbleiterkörper 10* Die Basismasken 100a und 100b haften ebenfalls gleiehraässig auf den Maskenteilen 14a und 14b und stellen die Grundlage für die polykristallinen Zonen dar, die anschliessend aufgewachsen werden.
Der einzige polykristalline Siliciuratsil 112 steht mit der vergrabenen Schicht in Verbindung und stellt den Kontakt zu dieser dar, da der restliche Teil der Oberfläche 12 des Halbleiterkörpers 10 von der Maskierschicht 14 beim Ätzen mit dem Silieium-JLtzmittei geschützt wird, das zum Entfernen der nicht benötigten Teile der polykristallinen SiIiciumschicht 100 Verwendung findet. Da die in Fig. 24 dargestellte freiliegende Oberfläche 12 rein und fehlerfrei ist, kann darüber eine gleichaässige epitaxiale Schicht aufgewachser
- 22 - werden
BAD 209808/1338
Is let s^lfestverstlndliQh i® Β.φΜ@η etos- fefiiad^ing mogliefe, ©iß i?itiis©M©&tig©s Ifest©2? s©w©fel ffe al© der Iselstios.s'bes'eisla® Mit dea, H®@k@a 106 nsad 108 als d©e Koll©kt©3?k©nfeaktb©2©ieb©s mit <ä©£> Hmsk® 110 glg zu verwenden· Su diesem Zweck k®nB das \ff@raissst©&,©md beschriebene V@rf©to©2i !©digllels dsdnreli g©äad©^t werdeßg dass der für die Herstellung d®r öffntmg 9S iß d@^ ©esters, dotierten Schicht 14 notwendige ¥©rfste®nsseteitt weggelassen wird
Die dotierten Oxydmaskiersehicfeten 14© wad l^i-b siad eine bsvoraugt® Ausfuhrungsform d@r Erfindung und lcöna©a bei Anwendungsfällen im Wiedervoltbareieh durcfe midotierte Ossydmaskierschichten arsetst werdeno In Fig. 25 ist eine epitässiale Schicht 114 siit H-Leitimg über d©m Halbleiteraufbau gemäss Fig. 24 dargestellt«, Diese Sehieht umfasst monokrlstalline Bereiche 114a, 114b, 114c und 114d s©wi@ polykristalline Bareiehe 114es 114f und 114g,
Der anhand von Figo ? beseteie"b@n@ Yar f ahrens schritt kann Anwendung finden, werm. d©r polykristallin® B@r©ieh 114f vorgesehen ist, um ©in© gut leitend® Kontakt^oa© h@3?gusteliön„ Die Verfahrensschritta, di© suvor anhand der S1Ig* 12 und besehrieben wurden, können benutzt w@rd®ne um di© polykristallinen Bereiche 114e und 114g als Isolations"b©r©ich@ auszugestalten.
Eine bevorzugte Behandlung dieser Isolationsbereiche 114e und 114g wird anhand der Fig. 26 und 27 beschrieben, wobei die vergrabene Schicht 18 mit Arsesi ausreichend dotiert und die Oxydmaskierschichten 14a und 14b gemäss Fig. 24 mit Bor leicht dotiert sind» um eine ausreichende Umkehr der Leitfähigkeit in den umgebenden Bereichen zu schaffen, wenn das Bor in den nachfolgenden Diffusionsschritten ausdiffundiert. Anschliessend wird eine epitaxiale Schicht 116 gemäss Fig. 26 gebildet, die untere leicht dotierte !Seile 14a und 14b
- 23 - der
. BAD ORIGINAL
209 80 8/1338
der unteren Maskierschicht umfasst und die Basismasken 100a und 100b einstückig einschlieest, wobei diese nicht mehr nachträglich feststellbar sind.
Diese epitaxial* Schicht 116 umfasst monokristalline Bereiche 116a, 116b und 116c, sowie polykristalline Bereiche 115d und 116e.
Das Hochspannurtgsdiffusionsverfahres. wird entsprechend Fig. 27 weitergeführt, wobei eine Diffusionsmaske 118 auf dem Halbleiteraufbau gemäss Fig. 26 angeordnet wird, welche ein· öffnung 120 für die Basisdiffusion und öffnungen 122 und 124 für die Diffusion der isolierenden polykristallinen Zonen besitst. In den öffnungen 122 und 124 liegen die Oberflgchenabschnitte 126 und 128 der polykristallinen Bereiche 116d und 116e frei. Die Basisdiffusion wird derart ausgeführt, dass sich eine Umkehr der Leitfähigkeit ergibt und sich ein Widerstand in der Grossanordnung von etwa 30 bis 300 Ohm pro Quadrat einstellt» Bei dieser durch die Pfeile angegebenen Diffusion ergeben sich leicht dotierte Bereiche. Diese Diffusion dringt sehr viel tiefer in das polykristalline Material ein, so dass sich eine Überlappung mit den Diffusionsbereichen ergibt, die sich von der unteren Oxydschicht her ausbreiten und das polykristalline Material in ein Material mit P-Leitung und hohem Widerstand umwandeln. Diese Kombination einer leichten Oxyddotierung der unteren Maskierschicht und einer leichten Dotierung der polykristallinen Bereiche führt zu bisher unerreichten Isolationsspannungen von etwa 130 bis etwa 200 Volt an einer epltaxialen Schicht mit einem Ohm cm. Diese Werte liegen höher, als sie mit einer Diffusion für IsolationsEwecke erreicht werden können.
In der vorstehenden Beschreibung wurde auf ein Silicium-Itzmittel Bezug genommen, das allgemein bekannt ist und sich aus den Lösungsbestandteilen Acetylsäure, Salpetersäure sowie
Fluorwasserstoff
20 9808/1338 BAD original
2U0043
Fluorwasserstoffsäure zusammensetzen kann»
Das für die vorstehenden Ausführüagsbeispiele verwendete Halbleitermaterial ist vorzugsweise Silicium, Jüdoch kann auch Germanium Verwendung finden, da gleiche Gitterstruktur vorliegtο
Das Hochspannungsdiffusionsverfahren für die polykristallinen Isolationsbereiche wird mit derselben Diffusion durchgeführt, die für die Basis Verwendung findet und kann bequemerweise gleichzeitig mit dieser Diffusion durchgeführt werden. In den Basisbereich werden Akzeptorverunreinigungen
TC X
mit einer Konzentration von etwa 10 y Atomen pro cnr bis etwa 10 Atomen/cnr eindiffundiert, wobei vorzugsweise eine Konzentration von etwa 101" Atomen/cm* vorgesehen wird.
BAD ORIGINAL
- 25 - Patentansprüche
209808/1338

Claims (1)

  1. Patentansprüche
    Verfahren zur Herstellung von Halbleiteranordnungen auf der Oberfläche eines Halbleiterträgers, dadurch gekennzeichnet, dass auf der Oberfläche (12) des Halbleiterträgere (10) eine Schicht eines dielektrischen Materials (70) aufgebracht wird, dass eine Schicht eines polykristallinen Halbleitermaterials (72) über der dielektrischen. Schicht (70) aufgebracht wird, dass eine zweite Schicht eines dielektrischen Materials (74) auf der polykristallinen Schicht aufgebracht wird, d&ea eins SOtorasigrtnaaske (76) auf dsr aweiten dielektrischen Schicht angeordnet wird, dass die nicht aaskierten Teile dar zweiten dielektrischen Sohicht (72O entfernt werden, wobei ein der BOtoresistmaake entsprechendes Muster aus dielektrischem Material auf der polykristallinen Schicht zurückbleibtt dass die nicht maskierten Teile der polykristallinen Schicht entfernt werden, dass die Potoreslstmaske zusammen mit den darunterliegenden Teilen der zweiten dielektrischen Schicht imä. den nicht maskierten Teilen der ersten dielektrischen Schicht unter ^urücklassung aines mehrschichtigen Abaackmusters (72a, 70a, ?2b, 70b) aus Teilen der ersten tlialektriseh^Schicht und der polykristallinen Schicht entfernt warden, und dass sine epitaxlale Schicht aufgewachsen wird t wobei sich öinora-21,·?; IiI)öν i".U;ra mehrschichtigen Ab&Qckmuster eine polykristalline Zone, walche die Kontaktbereiche umfasst und in direktem elektrischen Kontakt mit dar Oberfläche des Halbleiterträgers
    209808/1338
    BAD ORIGINAL
    2H0043
    steht, und andererseits.
    leiterträger ein© laonokrist&LXin© HsXbl@it©3?®eM©ht ausbildet.
    2· Verfahren nach Anspruch 1, dadurch g e k © a xl s e i c hnet, dass die. erste dielektrische Soblälri; datiert wird·
    3« Verfahren nach Anspruch 1, dadurch g © k © η η % ® 1 ο hn e t, dass die polykristallin© Sone d@ti@rt wird«
    Verfahren nach einem oder m©hr©r#n der insprüeh® 1 bis 3t dadurch gekenassichn® t, dass durch die Oberfläche der polykristallinen Sea® ein® weiter© Dotierung mit einem Dotiertragsmitt©! vom gleichen Leitfähigkeit styp vorgenommen wird wi© dasjenige der ersten dielektrischen Schicht·
    gelcennseich-Schicht ©in© b©«
    dielektrische
    5· Verfahren nach Anspruch 1, net, dass dia erst® stimmte Dick© besltst* Schicht dünner ist als &i@ ausgeführt wird.
    6. Verfahren nach ein®m oder mehreren der Ansprüche 1 bis 5t dadurch gekennzeichnet, dass als Halbleitermaterial Silicium und als polykristallines Halbleitermaterial polykristallinas Silicium verwendet wird·
    BAD ORIGINAL
    209808/1338
DE19712140043 1970-08-10 1971-08-10 Verfahren zur Herstellung von Halbleiteranordnungen Pending DE2140043A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US6243770A 1970-08-10 1970-08-10

Publications (1)

Publication Number Publication Date
DE2140043A1 true DE2140043A1 (de) 1972-02-17

Family

ID=22042478

Family Applications (6)

Application Number Title Priority Date Filing Date
DE19712140043 Pending DE2140043A1 (de) 1970-08-10 1971-08-10 Verfahren zur Herstellung von Halbleiteranordnungen
DE19712140012 Pending DE2140012A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19712140023 Pending DE2140023A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19717130637U Expired DE7130637U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger
DE19717130660U Expired DE7130660U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger
DE19712140054 Pending DE2140054A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung

Family Applications After (5)

Application Number Title Priority Date Filing Date
DE19712140012 Pending DE2140012A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19712140023 Pending DE2140023A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19717130637U Expired DE7130637U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger
DE19717130660U Expired DE7130660U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger
DE19712140054 Pending DE2140054A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung

Country Status (8)

Country Link
US (2) US3825450A (de)
JP (1) JPS5024231B1 (de)
BE (1) BE771137A (de)
CA (1) CA931665A (de)
DE (6) DE2140043A1 (de)
FR (1) FR2102152A1 (de)
GB (1) GB1365159A (de)
NL (1) NL7111014A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911559A (en) * 1973-12-10 1975-10-14 Texas Instruments Inc Method of dielectric isolation to provide backside collector contact and scribing yield
US4583282A (en) * 1984-09-14 1986-04-22 Motorola, Inc. Process for self-aligned buried layer, field guard, and isolation
US4573257A (en) * 1984-09-14 1986-03-04 Motorola, Inc. Method of forming self-aligned implanted channel-stop and buried layer utilizing non-single crystal alignment key
US4574469A (en) * 1984-09-14 1986-03-11 Motorola, Inc. Process for self-aligned buried layer, channel-stop, and isolation
JPS61166071A (ja) * 1985-01-17 1986-07-26 Toshiba Corp 半導体装置及びその製造方法
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche

Also Published As

Publication number Publication date
DE2140012A1 (de) 1972-02-17
CA931665A (en) 1973-08-07
BE771137A (fr) 1972-02-10
DE2140054A1 (de) 1972-02-17
US3825450A (en) 1974-07-23
US3825451A (en) 1974-07-23
JPS5024231B1 (de) 1975-08-14
DE2140023A1 (de) 1972-02-17
NL7111014A (de) 1972-02-14
DE7130660U (de) 1971-12-02
FR2102152A1 (de) 1972-04-07
DE7130637U (de) 1971-12-02
GB1365159A (en) 1974-08-29

Similar Documents

Publication Publication Date Title
DE2808257C3 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE19510922A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements, Verfahren zur Reinigung einer Kristalloberfläche eines Halbleiters sowie Halbleiterbauelement
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE4235534A1 (de) Verfahren zum isolieren von fets
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2615754C2 (de)
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3245064A1 (de) Verfahren zum anbringen einer schmalen nut oder eines spaltes in einem substratgebiet, insbesondere einem halbleitersubstratgebiet
DE3940674C2 (de)
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE1808928C2 (de) Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE1614457A1 (de) Halbleitervorrichtung und Verfahren zu seiner Herstellung
DE1965406C3 (de) Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung
DE3642234C2 (de) Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
DE2140043A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE19900610A1 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür
DE102004063590B4 (de) Verfahren zum Bilden eines Siliziumquantenpunktes und Verfahren zum Fertigen einer Halbleiterspeichervorrichtung, die denselben verwendet
DE19531618B4 (de) Bipolartransistor, Halbleitereinrichtung mit einem Bipolartransistor und Verfahren zum Herstellen derselben
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE2014797B2 (de) Verfahren zum Herstellen von Halbleiterschaltelementen jn einer integrierten Halbleiterschaltung
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal