DE3137708A1 - Integratorschaltung mit einem differenzverstaerker - Google Patents
Integratorschaltung mit einem differenzverstaerkerInfo
- Publication number
- DE3137708A1 DE3137708A1 DE19813137708 DE3137708A DE3137708A1 DE 3137708 A1 DE3137708 A1 DE 3137708A1 DE 19813137708 DE19813137708 DE 19813137708 DE 3137708 A DE3137708 A DE 3137708A DE 3137708 A1 DE3137708 A1 DE 3137708A1
- Authority
- DE
- Germany
- Prior art keywords
- capacitance
- integrator circuit
- switching transistor
- edges
- connection strips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
- G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
Description
Die Erfindung bezieht sich auf eine Integratorschaltung mit einem Differenzverstärker, dessen Ausgang mit dem invertierenden
Verstärkereingang über einen Rückkopplungszweig verbunden ist, der eine erste Kapazität enthält, und
mit einer zweiten Kapazität, deren erste Elektrode über einen ersten, mit einer ersten Taktimpulsspannung angesteuerten
Schalttransistor mit dem Schaltungseingang und .über einen zweiten, mit einer zweiten Taktimpulsspannung
angesteuerten Schalttransistor mit dem invertierenden Verstärkereingang verbunden ist. Eine derartige Integratorsehaltung
ist beispielsweise aus dem IEEE Journal of Solid-state Circuits, Vol. SC-12, No. 6, Dezember 1977,
Seiten 600 bis 608, insb. Fig. 1 und Fig. 2, bekannt.
Aufgabe der Erfindung ist es, eine Integratorschaltung der eingangs genannten Art anzugeben,- die der bilinearen
übertragungsfunktion
- C2 - 1+z CI
(1)
1-z
genügt. Dabei bedeuten u„ die am Schaltungseingang anliegende
Spannung, u. die Ausgangsspannung, C1 die erste
-1 Kapazität, C2 die zweite Kapazität' und ζ den Verzögerungsoperator
(delay time operator). Für den letzteren gilt weiterhin
"1
/L
fT
wenn f die Frequenz der Taktimpulsspannungen und T die Periodendauer derselben, d.h. die Taktperiode, darstellen.
Die Aufgabe wird erfindungsgemäß durch eine Ausbildung
St 1 The / 3. Sept. 1981
'::*:'-" 3137709
VPA 81P 1 1 2 1 DE
der Integratorschaltung entsprechend dem kennzeichnenden Teil des Patentanspruchs 1 gelöst.
Die zur Realisierung der bilinearen übertragungsfunktion (1)
dienende Integratorschaltung nach der Erfindung zeichnet sich insbesondere dadurch aus, daß sie in einfacher und
flächensparender Weise auf einem dotierten Halbleiterkörper monolithisch integriert werden kann.
Die Ansprüche 2 bis 4 sind auf bevorzugte Ausgestaltungen
und Weiterbildungen der Integratorschaltung nach Anspruch gerichtet.
Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigt:
Fig. 1 das Prinzipschaltbild eines bevorzugten Ausführungsbeispiels der Erfindung,
Fig. 2 Spannungs-Zeit-Diagramme zur Erläuterung von Fig: 1,
Fig. 3 eine zweckmäßige Ausgestaltung der Integratorschaltung nach Fig. 1 in integrierter Schaltungstechnik,
Fig. 4 einen Querschnitt durch die Anordnung von Fig. 3 längs der Linie III-III.
In Fig. 1 ist ein Schaltungseingang^über einen Schalttransistor S1 mit der oberen Elektrode einer Kapazität C2
verbunden, wobei das Gate von S1 mit einer Taktimpulsspannung Q 1. beschaltet ist. Die untere Elektrode von C2 ist
über einen Schalttransistor S2,an dessen Gate eine Taktimpuls spannung Q" 2 liegt, an den Schalt.ungseingang 1 geführt.
Die obere Elektrode von C2 ist andererseits über einen mit Q 2 angesteuerten Schalttransistor S3 mit dem
invertierenden Eingang eines Differenzverstärkers 2 verbunden, dessen nichtinvertierender Eingang auf Bezugspotential
liegt. Die untere Elektrode von C2 ist über
S
" ι
-/- VPA Sf P 7 1 2 1 DH
einen Schalttransistor S4 auf Bezugspotential gelegt. Dabei
ist das Gate von S4 mit der Taktimpulsspannung Q 1
beaufschlagt. Der Ausgang·^ des Differenzverstärkers 2, der gleichzeitig den Schaltungsausgang darstellt, ist
über einen Rückkopplungszweig 4, der eine Kapazität C1 enthält, mit dem invertierenden Verstärkereingang verbunden«
Ug bezeichnet eine bei 1 anliegende, zu integrierende Eingangsspannung,
die kontinuierlich oder auch getastet, d.h. von einem kontinuierlichen Eingangssignal z.B. über ein
Abtast-Halteglied abgeleitet sein kann. Auch eine zeitabhängige Vorzeichenumkehr von uu ist durchaus möglich. Beim
* Ei
Auftreten eines Taktimpulses 5 von 01 (Fig. 2) wird C2 über
die dann leitend geschalteten Transistoren S1 und S4 auf
einen Spannungswert uE1 aufgeladen, der in Fig. 1 durch
einen nach unten zeigenden Pfeil angedeutet ist. Durch den nächstfolgenden Taktimpuls 6 von Q 2 werden die Transistoren
S2 und S3 leitend geschaltet, so daß C2 mit entgegengesetzter Polung an den zu diesem Zeitpunkt anliegenden
Spannungswert u„p gelegt wird, der durch einen nach oben
gerichteten Pfeil gekennzeichnet ist. Voraussetzung hierfür ist eine große Spannungsverstärkung des Verstärkers 2,
die bewirkt, daß an dem invertierenden Verstärkereingang praktisch dasselbe Potential liegt wie an dem nichtinvertierenden
Eingang, d.h. also Bezugspotential. Innerhalb einer durch die einander nicht überlappenden Taktimpulse 5
und 6 gegebenen Taktperiode T lädt sichalso C2 auf eine Differenzspannung Ug1 - u„2 auf, die beim Anliegen von 6
über S3 auf die Kapazität C1 übertragen wird. Die Taktperiode T muß dabei so kurz sein, daß für die Abtastung
von Ug das Abtasttheorem (sampling theorem) gilt.
In aufeinanderfolgenden Taktperioden T werden jeweils Umladevorgänge
von C1 bewirkt, die nach Betrag und Vorzeichen den sich in den einzelnen Taktperioden T jeweils er-
■ ■ '
VPA 8IP 7 1^1 DE
gebenden Differenzspannungen uE1 - uE2 entsprechen. Damit
ist an C1 bzw. am Schaltungsausgang 3 eine Ausgangsspannung uA abgreifbar, die als Integrationsergebnis, d.h.
als die Integralspannung von Ug, aufzufassen ist. Der
Quotient aus u. und u„ entspricht der bilinearen übertragungsfunktion
(1).
Fig. 3 zeigt eine monolithisch integrierte Ausführungs-. form der Integratorschaltung nach Fig. 1, bei der parasitäre
Kapazitäten zwischen der oberen Elektrode von C2 und den auf Bezugspotential liegenden Schaltungsteilen sowie
zwischen der linken Elektrode von C1 und diesen Schaltungsteilen weitgehend vermieden sind. Die Integratorschaltung
ist auf einem Körper 7 aus dotiertem Halbleitermaterial"' z.B. p-dotiertem Silizium, aufgebaut. Der Fig. 4 ist entnehmbar,
daß der Körper 7 eine obere Grenzfläche 8 aufweist, die mit einer dünnen Schicht 9 aus elektrisch isolierendem
Material, z.B. SiOp, bedeckt ist. Die untere Elektrode von C2 und die rechte Elektrode von C1 sind als
Belegungen 10 und 11 aus elektrisch leitendem Material,
z.B. hochdotiertem polykristallinen.· Silizium, ausgeführt, die auf der Schicht 9 angeordnefc'siiid.. Sie weisen An- " _"\
schlußstreifen 12, 13 und 14 auf, die zu η-dotierten Halbleitergebieten 15, 16 und 17 hin verlaufen. Oberhalb derselben
sind in der Isolierschicht 9 Kontaktlöcher 18 bis 20 vorgesehen, in denen diese Anschlußstreifen die Halbleitergebiete
15 bis 17 kontaktieren.
Es sind weiterhin η-leitende Gebiete 21 und 22 vorgesehen, die zu den Gebieten 15 und 16 im Abstand angeordnet sind.
Die Halbleiterbereiche, die jeweils zwischen den Gebieten 15 und 21 sowie 16 und 22 liegen und die Kanalbereiche
der Schalttransistoren S2 und S4 darstellen, werden von Gates 23 und 24 überdeckt, die mit 0 2 und 0 1 beschaltet
sind. Das Gebiet 21 ist mit dem Schaltungseingang 1 und , das Gebiet 22 ist mit dem nichtinvertierenden Verstärker-
eingang leitend verbunden. Das η-leitende Halbleitergebiet 17 ist mit dem Schaltungsausgang 3 verbunden.
Die obere Eelektrode von C2 (Fig. 1) und die linke Elek-
trode°sind als leitende Belegungen 25, 26 einer zweiten,
oberhalb der Belegungen 10 und 11 liegenden Ebene dargestellt. Sie bestehen beispielsweise aus hochdotiertem,
polykristallinen Silizium, sind oberhalb der Belegungen und 11 angeordnet und durch eine Zwischenschicht 27 (Fig.4)
aus elektrisch isolierendem Material von diesen getrennt. Sie weisen ferner Anschlußstreifen 28 bis 30 auf, von denen
die Anschlußstreifen 28 und 29 oberhalb der Anschlußstreifen
12 und 13 verlaufen und wesentlich schmaler ausgebildet sind als diese. Die Belegungen 25 und 26 sind
kleinflächiger als die Belegungen 10 und 11 und relativ
zu diesen so angeordnet, daß deren Ränder in lateraler Richtung weit unter den Rändern der Belegungen 25 und 26
hervorragen. Hierdurch werden die oben genannten parasitären Kapazitäten so klein, daß sie praktisch vernachlässigbar
sind. Die Anschlußstreifen 28 und 29 kontaktieren im Bereich von Kontaktlöchern 30 und 31 jeweils nleitende
Halbleitergebiete 32 und 33, die zusammen mit η-leitenden Halbleitergebieten 34 und 35 und den dazwischen liegenden Halbleiterbereichen, die von gegen die
Grenzfläche 8 isolierten und mit Q 1 und Q 2 beschalteten
Gates 36, 37 überdeckt sind, die Schalttransistoren S1 und S3 darstellen. Das Gebiet 34 ist dabei mit dem Schaltungseingang
1 leitend verbunden, das Gebiet 35 mit dem invertierenden Verstärkereingang. Der Anschlußstreifen 30
kontaktiert ein η-leitendes Gebiet 38 im Bereich eines weiteren Kontaktloches 39 der isolierenden Schicht 9- Das
Gebiet 38 ist mit dem invertierenden Eingang des Differenzverstärkers
2 verbunden.
4 Patentansprüche
4 Patentansprüche
4 Figuren
Leerseite
Claims (4)
- -/- VPA 8f P 7 12 1 DEPatentansprücheQj) Integratorschaltung mit einem Differenzverstärker, dessen Ausgang mit dem invertierenden Verstärkereingang über einen Rückkopplungszweig verbunden ist, der eine erste Kapazität enthält, und mit einer zweiten Kapazität, deren erste Elektrode über einen ersten, mit einer ersten Taktimpulsspannung angesteuerten Schalttransistor mit dem Schaltungseingang und über einen zweiten, mit einer zweiten Taktimpulsspannung angesteuerten Schalttransistor mit dem invertierenden Verstärkereingang verbunden ist, dadurch gekennzeichnet , daß die zweite Elektrode der zweiten Kapazität (C2) über einen dritten, mit dem zweiten synchron betätigbaren Schalttransistor (S2) mit dem Schaltungseingang (1) und über einen vierten, mit dem ersten synchron betätigbaren Schalttransistor (S4) mit dem auf Bezugspotential liegenden, nichtinvertierenden Verstärkereingang verbunden ist.
- 2. Integratorschaltung nach Anspruch 1, dadurch ge kennzeichnet , daß sie auf einem dotierten Halbleiterkörper (7) aufgebaut ist, daß die Elektroden der ersten und zweiten Kapazität CCI und C2) jeweils aus zwei übereinander liegenden und durch eine elektrisch isolierende Zwischenschicht (27) voneinander getrennten leitenden Belegungen (10,25; 11,26) bestehen, daß die unteren Belegungen (10, 11) jeweils durch eine dünne elektrisch isolierende Schicht (9) von einer Grenzfläche (8) des Halbleiterkörpers (7) getrennt sind und daß die oberen BeIegungen (25, 26) kleinflächiger ausgebildet sind als die unteren (10, 11) und so angeordnet sind, daß die Ränder der unteren in lateraler Richtung wesentlich unter den Rändern der oberen !Bergungen (25, 26) hervorragen.-J- VPA 3IP 7 m
- 3. Integratorschaltung nach Anspruch 2, dadurch ge kennzeichnet , daß die Belegungen (10, 25) der zweiten Kapazität (C2) mit Anschlußstreifen (12, 13, 28, 29) versehen sind, die mit den Schalttransistoren verbunden sind, und daß die Anschlußstreifen (28, 29) der oberen Elektrode oberhalb der Anschlußstreifen (12, 13) der unteren angeordnet sind und wesentlich schmaler als die letzteren ausgebildet sind, sodaß die Ränder der unteren in lateraler Richtung wesentlich unter den Rändern der oberen Anschlußstreifen (28, 29) hervorragen.
- 4. Integratorschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet , daß der Halbleiterkörper (7) aus dotiertem monokristallinen Silizium und die Elektroden (10,25, 11,26) der ersten und zweiten Kapazität (C1 und C2) aus hochdotiertem polykristallinen Silizium bestehen.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813137708 DE3137708A1 (de) | 1981-09-22 | 1981-09-22 | Integratorschaltung mit einem differenzverstaerker |
EP82107719A EP0075122A3 (de) | 1981-09-22 | 1982-08-23 | Integratorschaltung mit einem Differenzverstärker |
JP16378582A JPS5866169A (ja) | 1981-09-22 | 1982-09-20 | 集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813137708 DE3137708A1 (de) | 1981-09-22 | 1981-09-22 | Integratorschaltung mit einem differenzverstaerker |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3137708A1 true DE3137708A1 (de) | 1983-04-07 |
Family
ID=6142336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813137708 Withdrawn DE3137708A1 (de) | 1981-09-22 | 1981-09-22 | Integratorschaltung mit einem differenzverstaerker |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0075122A3 (de) |
JP (1) | JPS5866169A (de) |
DE (1) | DE3137708A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3410794A1 (de) * | 1983-03-23 | 1984-09-27 | Hitachi, Ltd., Tokio/Tokyo | Halbleiterspeicher |
DE3414057A1 (de) * | 1983-04-15 | 1984-10-18 | Hitachi Ltd | Halbleiter-speichervorrichtung und verfahren zu deren herstellung |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3466719A (en) * | 1967-01-11 | 1969-09-16 | Texas Instruments Inc | Method of fabricating thin film capacitors |
GB1387018A (en) * | 1971-05-24 | 1975-03-12 | Philips Electronic Associated | Method of manufacturing capacitors in an electronic microstructure |
US3895272A (en) * | 1972-12-20 | 1975-07-15 | Gennady Grigorievich Smolko | Thin-film microcircuit |
DE2720533A1 (de) * | 1977-05-06 | 1978-11-09 | Siemens Ag | Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen |
DE2842587A1 (de) * | 1978-09-29 | 1980-04-17 | Siemens Ag | Isolierschichtkondensator |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4261772A (en) * | 1979-07-06 | 1981-04-14 | American Microsystems, Inc. | Method for forming voltage-invariant capacitors for MOS type integrated circuit device utilizing oxidation and reflow techniques |
JPS5667480A (en) * | 1979-11-05 | 1981-06-06 | Nippon Telegr & Teleph Corp <Ntt> | Integrating circuit |
-
1981
- 1981-09-22 DE DE19813137708 patent/DE3137708A1/de not_active Withdrawn
-
1982
- 1982-08-23 EP EP82107719A patent/EP0075122A3/de not_active Ceased
- 1982-09-20 JP JP16378582A patent/JPS5866169A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3466719A (en) * | 1967-01-11 | 1969-09-16 | Texas Instruments Inc | Method of fabricating thin film capacitors |
GB1387018A (en) * | 1971-05-24 | 1975-03-12 | Philips Electronic Associated | Method of manufacturing capacitors in an electronic microstructure |
US3895272A (en) * | 1972-12-20 | 1975-07-15 | Gennady Grigorievich Smolko | Thin-film microcircuit |
DE2720533A1 (de) * | 1977-05-06 | 1978-11-09 | Siemens Ag | Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen |
DE2842587A1 (de) * | 1978-09-29 | 1980-04-17 | Siemens Ag | Isolierschichtkondensator |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3410794A1 (de) * | 1983-03-23 | 1984-09-27 | Hitachi, Ltd., Tokio/Tokyo | Halbleiterspeicher |
DE3414057A1 (de) * | 1983-04-15 | 1984-10-18 | Hitachi Ltd | Halbleiter-speichervorrichtung und verfahren zu deren herstellung |
US5021842A (en) * | 1983-04-15 | 1991-06-04 | Hitachi, Ltd. | Trench DRAM cell with different insulator thicknesses |
Also Published As
Publication number | Publication date |
---|---|
JPS5866169A (ja) | 1983-04-20 |
EP0075122A2 (de) | 1983-03-30 |
EP0075122A3 (de) | 1985-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0114371B1 (de) | MISFET mit Eingangsverstärker | |
DE4300519A1 (de) | ||
DE19751079C2 (de) | MOS-Schalter zur Verminderung des Übersprechens eines Taktgebers in einem Schalter-Kondensator-Schaltkreis | |
EP0289794B1 (de) | RC-Leitung | |
DE3016737A1 (de) | Integratorschaltung mit abtaststufe | |
DE2740203C2 (de) | Ladungsgekoppelte Halbleiteranordnung | |
EP0104616A2 (de) | Statische Speicherzelle in Zwei-Kanal-Technik | |
DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
DE3123239A1 (de) | Mos-halbleitervorrichtung | |
DE2940954A1 (de) | Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren | |
DE2653484A1 (de) | Integrierbarer konstantwiderstand | |
DE1947937A1 (de) | Inverter mit Isolierschicht-Feldeffekttransistoren | |
DE2419064C2 (de) | Analoginverter | |
DE3137708A1 (de) | Integratorschaltung mit einem differenzverstaerker | |
DE3240794A1 (de) | Oberflaechenwellenbauelement | |
DE2933440C2 (de) | Ladungsübertragungs-Transversalfilter | |
DE3432418A1 (de) | Multiplizierschaltkreis fuer logische signale | |
EP0199231B1 (de) | In CMOS-Technik aufgebaute Zelle | |
DE2820580A1 (de) | Transversalfilter mit elektronisch einstellbaren gewichtungsfaktoren | |
DE2703317A1 (de) | Ladungsgekoppelte korrelatoranordnung | |
DE2451364A1 (de) | Digitalsteuerbarer kondensator | |
DE2160687B2 (de) | Halbleitervorrichtung | |
DE2348765A1 (de) | Schaltungsanordnung zum kurzschliessen eines verbrauchers | |
EP0008675A1 (de) | Integrierte Filterschaltung | |
EP0025169B1 (de) | Integrierte Schaltung mit zwei CTD-Anordnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8130 | Withdrawal |