DE69323978T2 - Herstellungsverfahren eines Leiterrahmens - Google Patents

Herstellungsverfahren eines Leiterrahmens

Info

Publication number
DE69323978T2
DE69323978T2 DE69323978T DE69323978T DE69323978T2 DE 69323978 T2 DE69323978 T2 DE 69323978T2 DE 69323978 T DE69323978 T DE 69323978T DE 69323978 T DE69323978 T DE 69323978T DE 69323978 T2 DE69323978 T2 DE 69323978T2
Authority
DE
Germany
Prior art keywords
lead frame
pattern
conductive material
lead
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69323978T
Other languages
English (en)
Other versions
DE69323978D1 (de
Inventor
Katsuya Fukase
Takahiro Iijima
Masao Nakazawa
Shinichi Wakabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Application granted granted Critical
Publication of DE69323978D1 publication Critical patent/DE69323978D1/de
Publication of DE69323978T2 publication Critical patent/DE69323978T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • H10W70/424Cross-sectional shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/451Multilayered leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/456Materials
    • H10W70/457Materials of metallic layers on leadframes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft einen Leitungsrahmen zur Verwendung für ein Halbleiterbauelement und ein Verfahren zur Herstellung desselben.
  • Im allgemeinen werden Leitungsrahmen zur Verwendung in Halbleiterbauelementen durch Stanzen oder Ätzen metallischer Materialien hergestellt.
  • Beim Stanzen oder Ätzen entspricht jedoch die Mindestverarbeitungsweite ungefähr der Materialdicke, so daß der Verarbeitungsbereich beschränkt ist, wobei es ferner Einschränkungen beim Formen eines feinen Musters aus einem Material vorgegebener Dicke gibt.
  • Andererseits ist bekanntermaßen ein Verfahren zur Herstellung von Leitungsrahmen durch Elektroformen bereitgestellt (offenbart in der japanischen geprüften Patentveröffentlichungsschrift (Kokoku) Nr. 48-39867).
  • Dieses bekannte Elektroformverfahren ist in den Fig. 7(a), (b), (c), (d) und (e) gezeigt und wird nachfolgend beschrieben: Ein Fotolack 11 wird auf eine Matrix 10 aus einem leitenden Material, wie etwa rostfreiem Stahl, aufgebracht oder geklebt, wie in Fig. 7(a) gezeigt, ein Musterdruck wird durchgeführt, wie in Fig. 7(b) gezeigt, eine Entwicklung wird durchgeführt, so daß ein Fotolackmuster 12 geformt wird, wie in Fig. 7(c) gezeigt, wenn dieses Fotolackmuster als Maske verwendet wird, wird ein galvanisches Ablagerungsmuster 13 auf der Matrix 10 durch Plattieren geformt, wie in Fig. 7(d) gezeigt, das Fotolackmuster 12 wird entfernt, wobei das galvanische Ablagerungsmuster 13 außerdem von der Matrix 10 abgelöst wird, wie in Fig. 7(e) gezeigt.
  • Als nächstes wird das galvanische Ablagerungsmuster 13 dem notwendigen Plattieren unterzogen. Auf diese Weise wird ein Leiterrahmen hergestellt.
  • In einigen Fällen wird, nachdem das Fotolackmuster 12 von der Matrix 10 entfernt worden ist, eine Oberfläche des galvanischen Ablagerungsmusters 13 geschliffen, so daß die Dicke des galvanischen Ablagerungsmusters 13 gleichmäßig gestaltet werden kann.
  • Gemäß diesem galvanoplastischen Verfahren kann ein Leiterrahmen mit einem sehr feinen Muster, dessen Querschnitt rechteckig ist, exakt hergestellt werden.
  • Bei dem vorstehend genannten Herstellungsverfahren für Leiterrahmen können folgende Probleme auftreten: Wenn das galvanische Ablagerungsmuster 13 während des Elektroformverfahrens von der Matrix 10 abgelöst wird, kann das galvanische Ablagerungsmuster 13 verformt werden. Des weiteren kann das galvanische Ablagerungsmuster 13 während eines im Anschluß an das Elektroformen durchgeführten Verfahrens, z. B. während des Plattierschritts, verformt werden. Ferner kann das galvanische Ablagerungsmuster 13 beim Schleifen, sofern ein solcher Schritt durchgeführt wird, verformt werden. Eine derartige Verformung des galvanischen Ablagerungsmusters 13 kann erheblich sein, wenn das Muster fein ist.
  • Des weiteren muß, wenn das innere Leitungsmuster feiner wird, auch das Fotolackmuster 12 für die Maske feiner werden, weshalb das galvanische Ablagerungsmuster 13 in den engen Ausnehmungen des Fotolackmusters 12 entwickelt werden muß. Wenn ein Elektroformen durchgeführt wird, wird aufgrund einer Negativpolreaktion Wasserstoff erzeugt. Wenn das Fotolackmuster 12 wie vorstehend erwähnt eng ist, würden sich die Wasserstoffpartikel in kleinen Bläschen an den Innenwänden des Fotolackmusters 12 anlegen, da die Plattierflüssigkeit nicht ungehindert fließen kann. Deshalb würde keine gute plattierte Lage geformt werden, sondern kleine Krater oder Löcher würden in dem galvanischen Ablagerungsmuster 13 geformt werden.
  • JP-A-42 80661 offenbart ein Verfahren zur Herstellung eines Leiterrahmens, wobei die Spitzen der inneren Köpfe durch ein Verbindungsstück verbunden sind. Dieses Verbindungsstück schützt vor Verformung der inneren Leitungen.
  • JP-A-6306190 offenbart eine innere Leitung, die zur Erhöhung der Festigkeit der Leitung einen trapezförmigen Querschnitt aufweist, um kreuzweise Verformungen zu verhindern.
  • Die vorliegende Erfindung soll die vorgenannten Probleme lösen. Eine Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung eines Leitungsrahmens bereitzustellen, bei dem das galvanische Ablagerungsmuster nicht während der im Anschluß an den Elektroformschritt durchgeführten Schritte, z. B. während des Plattierschritts, verformt wird.
  • Zur Lösung der vorgenannten Probleme weist die Erfindung die folgende Bauweise auf.
  • Das bedeutet, die Erfindung stellt ein Verfahren zur Herstellung eines Leitungsrahmens bereit, umfassend folgende Schritte:
  • - Formen eines Fotolackmusters auf der Hauptfläche des leitenden Materials, wobei das Fotolackmuster in sich einen Hohlraum, der einem Muster des Leitungsrahmens entspricht, und einen Verbindungshohlraum aufweist, der die Enden einer Mehrzahl von inneren Leitungshohlräumen verbindet, wobei die inneren Leitungshohlräume in einer Ebene senkrecht zur Hauptfläche des leitenden Materials einen trapezförmigen Querschnitt haben, und wobei die benachbart zur Hauptfläche des leitenden Materials angeordnete Kante des inneren Leitungshohlraums in ihrer Abmessung größer als die entfernt von der Hauptfläche des leitenden Materials angeordnete Kante des inneren Leitungshohlraums auf dieser Seite ist, wobei die sich verjüngenden Hohlräume durch Belichten des Fotolacks mittels eines Lichtstrahls von relativ geringer Intensität geformt werden, um eine sich verjüngende Oberfläche in dem Fotolack zu bilden;
  • - Abscheiden einer metallischen Schicht durch Galvanisieren zum Formen des Leitungsrahmens, so daß die Enden der inneren Leitungen, die in den inneren Leitungshohlräumen ausgeformt sind, durch ein in dem Verbindungshohlraum ausgeformtes Verbindungsstück verbunden werden; und
  • - Ablösen des Leitungsrahmens von den Hohlräumen des Fotolacks und von dem leitenden Material, wobei die Enden der inneren Leitungen durch das Verbindungsstück verbunden sind.
  • Bevorzugt wird ein Verfahren zur Herstellung eines Leitungsrahmens bereitgestellt, das ferner folgende Schritte umfaßt: Durchführen erforderlicher Schritte umfassend einen Metallisierungsschritt nach der Ablösung des galvanischen Ablagerungsmusters, wobei die Enden der inneren Leitungen durch das Verbindungsstück verbunden sind, und anschließendes Entfernen und Ablösen des Verbindungsstückes von dem galvanischen Ablagerungsmuster.
  • Entsprechend dem vorstehend Ausgeführten wird das galvanische Ablagerungsmuster so geformt, daß die Enden der inneren Leitungen mit dem Verbindungsstück verbunden werden können. Daher kann eine Verformung der inneren Leitungen verhindert werden, wenn das galvanische Ablagerungsmuster von der Matrix abgelöst wird und ebenfalls wenn das galvanische Ablagerungsmuster einem darauffolgenden Vorgang, wie etwa dem Plattieren, unterzogen wird. Sogar wenn das galvanische Ablagerungsmuster während des Elektroformvorgangs geschliffen wird, kann eine Verformung weitgehend verhindert werden, da die vorderen Enden der inneren Leitungen durch das Verbindungsstück verbunden sind.
  • Darüber hinaus kann erfindungsgemäß, da eine Ausnehmung für das Verbindungsstück zum Verbinden einer Vielzahl von inneren Leitungen vorhanden ist, die Plattierflüssigkeit ungehindert fließen, weshalb sich der aufgrund der Negativpolreaktion erzeugte Wasserstoff nicht in Form von Flüssigkeit an den Innenwänden des Fotolackmusters anlegt. Dadurch wird eine Erzeugung von kleinen Kratern oder Löchern in dem galvanischen Ablagerungsmuster verhindert.
  • Unter der Bedingung, daß die inneren Leitungen durch ein Befestigungsmittel und die äußeren Leitungen durch die Sperre fixiert sind, wird das galvanische Ablagerungsmuster von der Matrix abgelöst. Somit kann eine Verformung der Leitungen verhindert werden, wenn das galvanische Ablagerungsmuster von der Matrix abgelöst wird.
  • Es wird ferner ein Leitungsrahmen bereitgestellt, der ein vorgegebenes Muster aufweist, das durch Bereitstellen eines metallischen Überzugs auf einer Matrix durch Elektroformen geformt wird, dadurch gekennzeichnet, daß ein stufenförmiger Abschnitt des Leitungsrahmens, auf dem ein Halbleiterbauteil befestigt werden soll, mittels eines mehrlagigen metallischen Überzugs dicker ausgeformt wird als die inneren Leitungen. Da der stufenförmige Abschnitt aus einem mehrlagigen metallischen Überzug dicker als die inneren Leitungen ausgeformt ist, kann ein Leitungsrahmen mit guten Strahlungseigenschaften erhalten werden. Der stufenförmige. Abschnitt kann aus einer mehrlagigen Schicht bestehend aus plattierten Überzügen aus unterschiedlichen Metallen geformt werden. Wenn der stufenförmige Abschnitt ein mehrlagiger plattierter Überzug aus unterschiedlichen Metallen ist, kann ein Leitungsrahmen mit ausreichenden Strahlungseigenschaften und ausreichender mechanischer Festigkeit erhalten werden.
  • Des weiteren wird ein Leitungsrahmen bereitgestellt, bei dem die einen stufenförmigen Abschnitt umgebenden Enden vorgegebener innerer Leitungen und der stufenförmige Abschnitt verbunden sind durch einen dünnen Verbindungsabschnitt aus einem plattierten Überzug, der die Enden der inneren Leitungen und eine äußere Begrenzung des stufenförmigen Abschnitts überragt.
  • Wenn die Enden der inneren Leitungen zur Verbindung mit Masse und der stufenförmige Abschnitt durch einen dünnen Verbindungsabschnitt verbunden sind, und wenn außerdem eine stufenförmige Stützstange und der stufenförmige Abschnitt durch den dünnen Verbindungsabschnitt verbunden sind, kann die Verbindung leicht hergestellt werden, wobei beim Absenkvorgang, bei dem der stufenförmige Abschnitt in bezug auf die innere Leitungsfläche niedergedrückt wird, keine exzessive Kraft vorhanden ist. Somit kann eine Verformung der inneren Leitungen verhindert werden.
  • Eine Vielzahl von Vertiefungen kann auf einer Oberfläche bereitgestellt werden, die einer Oberfläche des stufenförmigen Abschnitts, auf dem ein Halbleiterbauteil befestigt wird, gegenüber liegt, wobei die Vertiefungen auf solche Weise geformt werden, daß sich ihr Durchmesser vergrößert je weiter er sich von der gegenüberliegenden Oberfläche nach innen erstreckt. Wenn die Vertiefungen in dem stufenförmigen Abschnitt geformt sind, kann die Haftung im Hinblick auf das zum Versiegeln verwendete Harz verbessert werden.
  • Ferner ist ein durch Elektroformen geformter Leitungsrahmen bereitgestellt, gekennzeichnet dadurch, daß eine äußere Leitung des Leitungsrahmens als mehrlagige Schicht ausgeformt ist.
  • Der mehrlagige Abschnitt des Leitungsrahmen kann aus einer metallischen Lage und einer Verstärkungslage bestehen, die auf einer oder beiden Seiten der metallischen Lage ausgeformt ist.
  • Die metallische Lage kann aus Kupfer oder einer Kupferlegierung gefertigt sein und die Verstärkungsschicht aus Eisen, Nickel oder einer Legierung dieser Metalle.
  • Des weiteren ist ein Verfahren zur Herstellung eines Leitungsrahmens durch Elektroformen bereitgestellt, dadurch gekennzeichnet, daß eine metallische Lage auf einer Matrix in Übereinstimmung mit einem Muster des Leitungsrahmens geformt wird und eine Verstärkungslage wenigstens auf dem Muster eines äußeren Leitungsabschnitts auf der metallischen Lage ausgeformt wird.
  • Darüber hinaus ist ein Verfahren zur Herstellung eines Leitungsrahmens durch Elektroformen bereitgestellt, dadurch gekennzeichnet, daß eine Verstärkungslage auf einer Matrix in Übereinstimmung mit wenigstens einem Muster eines äußeren Leitungsabschnitts auf einem Muster des Leitungsrahmens geformt wird, wobei eine metallische Lage auf der Verstärkungslage in Übereinstimmung mit dem Muster des Leitungsrahmens geformt wird und eine Verstärkungslage wenigstens auf einem Muster des äußeren Leitungsabschnitts der metallischen Lage geformt wird.
  • Wenn der Hauptabschnitt eines Leitungsrahmens durch Elektroformen geformt wird, ist es möglich, den Leitungsrahmen auf einfache Weise herzustellen, wenn die inneren Leitungen und ähnliches zu einem sehr feinen Muster geformt werden. Des weiteren kann, wenn der Hauptabschnitt des Leitungsrahmens aus Kupfer oder einer Kupferlegierung gefertigt ist, ein Leitungsrahmenprodukt mit ausgezeichneten Strahlungseigenschaften und hervorragenden elektrischen Eigenschaften bereitgestellt werden. Wohingegen, wenn die Verstärkungslage auf dem äußeren Leitungsabschnitt geformt ist, ein Produkt mit der erforderlichen mechanischen Festigkeit, um ein Biegen der Leitung zu ermöglichen, erhalten und ein äußerst zuverlässiges Produkt bereitgestellt werden kann.
  • Es werden nun spezifische Ausführungsbeispiele der verschiedenen Aspekte der Erfindung unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, wobei:
  • Fig. 1(a) bis 1(h) ein Verfahren zeigen, das für das Verständnis der Erfindung hilfreich ist;
  • Fig. 2 eine schematische Darstellung ist, die ein Fotolackmuster zeigt;
  • Fig. 3 eine schematische Darstellung ist, die ein Beispiel zeigt, wobei ein dünner Abschnitt in einem verbindenden Basisabschnitt der inneren Leitung und dem Verbindungsstück geformt ist;
  • Fig. 4(a) und 4(b) schematische Darstellungen sind, die ein Beispiel zeigen, bei dem das Fotolackmuster gemäß Fig. 3 geformt wird;
  • Fig. 5 eine schematische Darstellung ist, die ein erstes Ausführungsbeispiel zum Formen der inneren Leitung zeigt;
  • Fig. 6 eine Schnittansicht ist, die ein weiteres Ausführungsbeispiel des Verbindungsstückes zeigt;
  • Fig. 7(a) bis 7(e) einen Schritt eines herkömmlichen Verfahrens zur Herstellung eines Leitungsrahmens zeigen;
  • Fig. 8(a) bis 8(d) ein weiteres Ausführungsbeispiel der Erfindung zeigen;
  • Fig. 9(a) bis 9(c) ein weiteres Ausführungsbeispiel der Erfindung zeigen;
  • Fig. 10 ein Ausführungsbeispiel der Erfindung mit einer Sperre zeigt.
  • Die in den Fig. 1(a), 1(b), 1(c) und 1(d) gezeigten galvanischen Ablagerungsschritte sind dieselben wie die in den Fig. 7(a) bis 7(d) gezeigten herkömmlichen galvanischen Ablagerungsschritte. Deshalb wird hier auf eine Erklärung dieser Schritte der galvanischen Ablagerung verzichtet.
  • Um die Dicke des Ablagerungsmusters 13 gleichmäßig zu gestalten, wird das galvanische Ablagerungsmuster 13 geeignetermaßen geschliffen.
  • Wie in Fig. 1(h) gezeigt, wird das galvanische Ablagerungsmuster 13 auf solche Weise geformt, daß die Enden der inneren Leitungen 22 durch ein Verbindungsstück 21 verbunden sind. Zum Formen dieses Verbindungsstückes 21 wird ein Hohlraumabschnitt zum Verbinden der Enden einer Vielzahl von Hohlräumen zur For mung der inneren Leitungen geformt, wobei der galvanische Ablagerungsabschnitt ebenfalls in diesem Hohlraumabschnitt für das Verbindungsstück 21 bereitgestellt ist, so daß das Verbindungsstück 21 geformt wird.
  • Als nächstes wird, während das Fotolackmuster 12 belassen wird, das galvanische Ablagerungsmuster 13 dem erforderlichen Plattieren, wie etwa Versilbern, unterzogen, so daß eine plattierte Lage 14, wie in Fig. 1(e) gezeigt, geformt wird.
  • Anschließend wird das Fotolackmuster 12 entfernt, wie in Fig. 1(f) gezeigt. Schließlich wird das galvanische Ablagerungsmuster 13 von der Matrix 10 entfernt. Auf diese Weise wird der Leitungsrahmen fertiggestellt, wie in Fig. 1(g) gezeigt.
  • Im Anschluß daran wird, um eine stufenförmige Oberfläche (nicht gezeigt) im Vergleich zu der inneren Leitungsfläche niedriger auszuführen, eine stufenförmige Stützstange (nicht gezeigt) einer Druckformung unterzogen, wodurch eine Stufe auf der stufenförmigen Stützstange bereitgestellt wird. Dann wird, nachdem die inneren Leitungen 22 durch ein Stück Klebeband (nicht gezeigt) befestigt wurden, um Bewegungen zu vermeiden, das Verbindungsstück 21 entfernt. Die Schritte des Druckformens, Fixierens durch ein Stück Klebeband und Entfernens des Verbindungsstückes 21 können auch in einer anderen Reihenfolge als der oben beschriebenen durchgeführt werden. Das bedeutet, daß die Reihenfolge entsprechend der Konfiguration des Leitungsrahmens verändert werden kann. Die vorgenannte Stufe wird zur Befestigung eines Halbleiterchips darauf verwendet.
  • Das galvanische Ablagerungsmuster 13 wird unter der Bedingung geformt, daß die Enden der inneren Leitungen 22 mit dem Verbindungsstück 21 verbunden sind. Demzufolge kann eine Verformung der inneren Leitungen 22 verhindert werden, wenn die Oberfläche des galvanischen Ablagerungsmusters 13 geschliffen wird, wenn das galvanische Ablagerungsmuster 13 von der Matrix abgelöst wird, oder wenn mit dem galvanischen Ablagerungsmuster 13 hantiert wird, oder es in einem folgenden Schritt behandelt wird.
  • Beim Plattieren wird das Fotolackmuster 12 belassen, so daß eine Verformung des galvanischen Ablagerungsmusters 13 verhindert werden kann, wobei auf der Seite des galvanischen Ablagerungsmusters (d. h. der Leitung) 13 des erhaltenen Leitungsrahmens keine plattierte Lage ausgeformt wird, so daß ein zwischen den Leitungen durch die Migration und das Abziehen einer plattierten Lage verursachter Kurzschluß vermieden werden kann.
  • In diesem Zusammenhang kann das galvanische Ablagerungsmuster 13 geschliffen werden, um die Dicke des galvanischen Ablagerungsmusters 13 nach dem Entfernen des Fotolackmusters 12 gleichmäßig zu gestalten, wobei das galvanische Ablagerungsmuster 13 Im Anschluß daran plattiert werden kann. Darüber hinaus kann in diesem Fall eine Verformung des galvanischen Ablagerungsmusters 13 verhindert werden, da das galvanische Ablagerungsmuster 13 unter der Bedingung plattiert wird, daß es durch die Matrix 10 abgestützt ist.
  • Des weiteren kann das Plattieren durchgeführt werden nachdem das galvanische Ablagerungsmuster 13 von der Matrix 10 abgezogen wurde. In diesem Fall, da die inneren Leitungen 22 mit dem Verbindungsstück 21 verbunden sind, kann eine Deformation der inneren Leitungen 22 ebenfalls verhindert werden. Im Hinblick auf das Vorstehende wird, nachdem das Elektroformen abgeschlossen ist, das galvanische Ablagerungsmuster 13 plattiert. Daher kann der Leitungsrahmen einem herkömmlichen Plattierverfahren unterzogen werden. Somit ist es vorteilhafterweise nicht erforderlich, eine herkömmliche Einrichtung hierfür abzuwandeln. Weiterhin wird, nachdem das galvanische Ablagerungsmuster 13 abgezogen wurde, das Plattieren durchgeführt. Demgemäß ist es vorteilhaft, daß eine flache Oberfläche, die in engem Kontakt mit der Matrix 10 stand, als Drahtkontaktierungsfläche verwendet werden kann.
  • In diesem Zusammenhang wird, bei einem Leitungsrahmen, bei dem überhaupt kein Plattieren erforderlich ist, selbstverständlich auf den Plattierschritt verzichtet.
  • Fig. 2 zeigt ein weiteres Beispiel, bei dem das Fotolackmuster 12 geformt wird durch Belassen eines Fotolackabschnitts 18, dessen Höhe geringer als die anderer Fotolackabschnitte ist, in einem Grenzbereich zwischen dem Ende eines Hohlraums 16 zur Formung der inneren Leitungen 22 und einem Hohlraumabschnitt 17 zur Formung des Verbindungsstückes 21, wobei das Plattieren auf dem Fotolackmuster 12 durchgeführt wird.
  • In Hinblick auf das Vorstehende, wie in Fig. 3 gezeigt, können galvanische Ablagerungsabschnitte auf der Seite des Hohlraums 16 zur Formung der inneren Leitungen und auf der Seite des Hohlraums 17 zur Formung des Verbindungsstückes brückenförmig, über den eine geringere Dicke aufweisenden Fotolackabschnitt 18 verbunden werden. Auf diese Weise wird ein dünner Abschnitt 23 in einem verbindenden Basisabschnitt geformt, mit dem das Verbindungsstück 21 und die Enden der inneren Leitungen 22 verbunden werden.
  • Da der dünne Abschnitt 23 auf die zuvor beschriebene Weise geformt wird, kann das Verbindungsstück 21 leicht entfernt werden. In diesem Fall wird das Verbindungsstück 21 entfernt nachdem ein Stück Klebeband auf die inneren Leitung 22 geklebt wurde, um den Leitungsrahmen zu fixieren.
  • Es ist bevorzugt, einen derartigen Fotolackabschnitt 18, der eine geringere Dicke aufweist, auf dem Fotolackmuster 12 auf die folgende Weise zu formen.
  • Zunächst wird, wie in Fig. 4(a) gezeigt, der Fotolackabschnitt 18 mit geringerer Dicke an einer vorgegebenen Position ausgeformt. Dann wird, wie in Fig. 4(b) dargestellt, weiterhin Fotolack auf den bereits ausgeformten Fotolackabschnitt 18 aufgebracht und das Muster anschließend plattiert und entwickelt.
  • Fig. 5 zeigt ein Ausführungsbeispiel der Erfindung.
  • Bei dem Fotolackmuster 12 gemäß diesem Ausführungsbeispiel wird ein Teil des Hohlraums 16 zur Formung der inneren Leitungen trapezförmig ausgeformt, wobei die der Matrix 10 zugewandte Seite breiter ausgeführt ist, wie in der Zeichnung dargestellt.
  • Im Hinblick auf das Vorstehende wird ein Teil der inneren Leitung 22, die in dem zur Formung der inneren Leitung dienenden Hohlraum 16 entsteht, trapezförmig ausgeformt. Wenn eine in engem Kontakt mit der Matrix 10 stehende Seite, wie vorstehend ausgeführt, als Kontaktierungsfläche verwendet wird, kann eine breite Kontaktierungsfläche sichergestellt werden.
  • Zum trapezförmigen Ausformen des zur Formungen der inneren Leitung dienenden Teils des Hohlraums 16 wird das folgende Verfahren angewandt.
  • Wenn ein Negativlack belichtet wird, wird dieser einem Lichtstrahl ausgesetzt, dessen Intensität relativ gering ist. Anschließend wird die Innenseite einem schwächeren Licht ausgesetzt als die Oberfläche, wie in der Zeichnung dargestellt. Im Hinblick auf das Vorstehende, ist der Sensibilisierungsgrad abfallend, so daß während der Entwicklung, wie vorstehend beschrieben, eine sich verjüngende Oberfläche geformt werden kann. Das Bezugszeichen 15 bezeichnet eine Maske.
  • Zum umgekehrt trapezförmigen Ausformen eines zur Formung der inneren Leitungen dienenden Teils des Hohlraums 16 kann ein Sensibilisierungsvorgang durchgeführt werden, der auf umgekehrte Weise wie vorstehend beschrieben ausgeführt wird. In diesem Fall kann, wenn eine geschliffene Oberseite des galvanischen Ablagerungsmusters 13 als Kontaktierungsfläche verwendet wird, eine breite Kontaktierungsfläche sichergestellt werden.
  • In diesem Zusammenhang kann ein verbindender Basisabschnitt, mit dem das Verbindungsstück 21 der inneren Leitung 22 verbun den ist, schmal ausgeführt werden, so daß das Verbindungsstück 21 leicht entfernt werden kann.
  • Fig. 6 zeigt ein weiteres Ausführungsbeispiel der Erfindung.
  • Dieses Ausführungsbeispiel zeigt ein Beispiel zur Herstellung des Leitungsrahmen mit einer Stufe, auf der ein Halbleiterchip montiert werden soll. Bei diesem Ausführungsbeispiel wird die galvanische Abscheidung auf solche Weise durchgeführt, daß ein Ende der inneren Leitung 22 des galvanischen Ablagerungsmusters 13 mit einem breiten Verbindungsstück 25, das eine Stufe 24 umfaßt, verbunden ist.
  • Wie vorstehend beschrieben werden, unter der Bedingung, daß die Enden der inneren Leitung 22 mit dem Verbindungsstück 25 verbunden sind, die folgenden Schritte auf dieselbe Weise wie zuvor beschrieben durchgeführt. Ein Sehritt zum Abziehen des galvanischen Ablagerungsmusters 13 von der Matrix, ein Plattierschritt, ein Schritt zum Fixieren der inneren Leitung 22 mit einem Stück Klebeband sowie ein Schritt zum Formen des Endes der inneren Leitung 22, der stufenförmigen Stützstange und der Stufe 24 mittels Stanzen.
  • Des weiteren werden bei diesem Ausführungsbeispiel, unter der Bedingung, daß die inneren Leitungen 22 mit dem Verbindungsstück 25 verbunden sind, die inneren Leitungen 22 einem Ablöseschritt zum Abziehen der inneren Leitungen 22 von der Matrix 10 sowie einem Plattierschritt unterzogen. Dadurch kann eine Verformung der inneren Leitungen 22 verhindert werden. Der Verbindungsabschnitt 25a wird während einer späteren Phase durch Schneiden entlang der Linien 26 entfernt.
  • Bei den vorstehenden Ausführungsbeispielen kann beim Formen des Verbindungsstückes 21 (oder 25) die Dicke des auf der Matrix 10 elektrisch abgelagerten, galvanischen Ablagerungsmusters 13 gleichmäßig gestaltet werden. Das bedeutet, die innere Leitung 22 ist schmäler als die Stufe. Daher ist, wenn das galvanische Ablagerungsmuster 13 durch Plattieren geformt wird, die elek trische Stromdichte erhöht, so daß die Dicke einer plattierten Lage im Vergleich zu anderen Abschnitten oft erhöht ist. Beim Formen des Verbindungsstückes 21 (oder 25) wirkt jedoch ein Abschnitt des Verbindungsstückes 21 (oder 25) als Sperrfläche, wodurch eine Konzentration der elektrischen Stromdichte an den Enden der inneren Leitung 22 vermieden werden kann. Daher kann die Dicke des galvanischen Ablagerungsmusters 13 gleichmäßig gestaltet werden. Infolge dessen können während des Plattierschritts erzeugte Spannungen reduziert werden, wobei ein Lockerwerden der inneren Leitungen 22 verhindert werden kann.
  • Gemäß den obengenannten verschiedenen Ausführungsbeispielen wird das galvanische Ablagerungsmuster so ausgeformt, daß die Enden der inneren Leitung mit dem Verbindungsstück verbunden werden. Deshalb kann eine Verformung der inneren Leitung während eines Elektroformschrittes und darauf folgenden Schritten, wie etwa Plattieren, verhindert werden. Insbesondere kann, entsprechend den vorstehenden Ausführungsbeispielen, der Fluß der Plattierflüssigkeit durch das Verbindungsstück 21 verbessert werden, so daß verhindert werden kann, daß die Dicke der Enden der inneren Leitungen 22 verringert wird.
  • Fig. 8(a) bis 8(g) zeigen ein weiteres Ausführungsbeispiel der Erfindung. Die kontinuierlichen, in den Fig. 1(a) bis 1(g) gezeigten Schritte können ebenfalls auf dieses Ausführungsbeispiel angewandt werden. Das bedeutet, daß das galvanische Ablagerungsmuster 13 plattiert wird während das Fotolackmuster 12 belassen wird, wie in Fig. 8(a) gezeigt, und das Fotolackmuster 12 anschließend entfernt wird, wie in Fig. 8(b) gezeigt. Alternativ kann das galvanische Ablagerungsmuster 13 plattiert werden nachdem das Fotolackmuster 12 entfernt worden ist.
  • Als nächstes wird bei diesem Ausführungsbeispiel das Befestigungsmittel 31, etwa ein Klebeband, auf einem Abschnitt des galvanischen Ablagerungsmusters 13 fixiert, an dem die Leitungen dicht angeordnet sind, das bedeutet, daß das Befestigungsmittel 31 auf den inneren Leitungen fixiert wird, wie in Fig. 8(c) gezeigt. Dann wird, unter der Bedingung, daß die Leitungen durch das Befestigungsmittel 31 fixiert sind, das galvanische Ablagerungsmuster 13 von der Matrix 10 abgelöst, wie in Fig. 8(d) gezeigt.
  • Bei diesem Ausführungsbeispiel kann, wenn das galvanische Ablagerungsmuster 13 von der Matrix 10 unter der Bedingung abgelöst wird, daß die Abschnitte zwischen den inneren Leitungen durch das Befestigungsmittel 31 fixiert sind, eine Verformung der inneren Leitungen verhindert werden, wenn diese von der Matrix 10 abgelöst werden oder im Anschluß daran mit ihnen hantiert wird.
  • Verschiedene Materialien können für das Befestigungsmittel 31 verwendet werden, wie etwa ein Klebeband, eine Harzfolie, ein lichtempfindlicher Trockenfilm oder eine Folie, auf der ein Fotolack durch Aufdrucken und anschließendes Trockenen aufgebracht ist.
  • Fig. 9(a) bis 9(c) zeigen ein weiteres Ausführungsbeispiel der Erfindung.
  • Bei diesem Ausführungsbeispiel wird, nachdem der galvanische Abscheidungsvorgang gemäß Fig. 1(d) abgeschlossen wurde, das Fotolackmuster 12 ohne Durchführung eines Plattierschrittes entfernt, wie in Fig. 9(a) gezeigt. Als nächstes wird der innere Leitungsabschnitt durch das Befestigungsmittel 31 fixiert, wie in Fig. 9(b) gezeigt. Das galvanische Ablagerungsmuster 13 wird von der Matrix 10 abgelöst, wie in Fig. 9(c) gezeigt. Im Anschluß daran wird, sofern erforderlich, das Plattieren durchgeführt. Auf diese Weise wird die Herstellung des Leitungsrahmens abgeschlossen.
  • Des weiteren kann bei diesem Ausführungsbeispiel eine Verformung der inneren Leitungen beim Entfernen des galvanischen Ablagerungsmusters 13 von der Matrix 10 und auch später wirksam verhindert werden.
  • Bei dem vorstehenden Ausführungsbeispiel wird das Befestigungsmittel 31 nur zum Fixieren der inneren Leitungen verwendet. Bei einem Leitungsrahmen des sogenannten LOC-Typs (lead on chip [Leitung auf Chip]) oder COL-Typs (chip on lead [Chip auf Leitung]) kann das Befestigungsmittel 31 jedoch ein Klebeband sein, das die inneren Leitungen fixiert und ein Halbleiterbauteil befestigt. Demgemäß kann dieses Ausführungsbeispiel vorteilhaft auf LOC- und COL-Halbleiterbauelemente angewandt werden.
  • Fig. 10 zeigt ein weiteres Ausführungsbeispiel der Erfindung, wobei bei diesem Ausführungsbeispiel eine Sperre 32 in einem Basisabschnitt der äußeren Leitungen ausgeformt ist.
  • Die Sperre 32 dient dazu, ein Auslaufen von Harz (nicht gezeigt) aus den Lücken zwischen den äußeren Leitungen zu verhindern, wenn der Halbleiterchip oder das Halbleiterbauteil (nicht gezeigt) mit Harz versiegelt wird, nachdem ein Halbleiterbauteil auf dem Leitungsrahmen montiert und verdrahtet worden ist. Demzufolge dient die Sperre 32 dazu, die Lücken zwischen den äußeren Leitungen zu füllen.
  • Die Sperre 32 wird auf dieselbe Weise geformt wie das Befestigungsmittel 31 gemäß dem vorhergehenden Ausführungsbeispiel.
  • Das bedeutet, daß die Sperre 32 nach dem Plattiervorgang in dem Basisabschnitt der äußeren Leitungen auf dieselbe Weise wie das Befestigungsmittel 31 gemäß dem vorhergehenden Ausführungsbeispiel geformt wird, wie in den Figuren (8a) bis 8(d) gezeigt. Alternativ wird die Sperre 32 auf dieselbe Weise wie in dem in den Fig. 9(a) bis 9(c) gezeigten Ausführungsbeispiel geformt und das galvanische Ablagerungsmuster 13 von der Matrix 10 abgelöst. Im Anschluß daran wird das galvanische Ablagerungsmuster 13, sofern erforderlich, plattiert.
  • Wenn die Sperre 32 in dem Basisabschnitt der äußeren Leitungen wie vorstehend beschrieben geformt wird, kann der äußere Leitungsabschnitt durch die Sperre 32 auf dieselbe Weise wie bei dem vorgenannten Befestigungsmittel 31 fixiert werden. Dementsprechend kann eine Verformung des Musters 13 verhindert werden, wenn das galvanische Ablagerungsmuster 13 von der Matrix 10 abgelöst wird, oder wenn das galvanische Ablagerungsmuster 13 während des Plattiervorganges gehandhabt wird, nachdem das galvanische Ablagerungsmuster von der Matrix 10 abgelöst wurde.
  • Die Sperre 32 kann durch galvanische Abscheidung geformt werden, es kann jedoch schwierig werden, die Sperre zuzurichten, wenn die äußeren Leitungen zu einem feinen Muster geformt sind.
  • Wenn die Sperre 32 aus einem anderen Isoliermittel als bei diesem Ausführungsbeispiel gefertigt ist, ist kein Zurichten erforderlich. Da die Sperre 32 vor dem Ablösen des galvanischen Ablagerungsmusters 13 fixiert wird, besteht die Möglichkeit, daß das galvanische Ablagerungsmuster beim Formen der Sperre verformt wird nicht.
  • Die Sperre 32 kann auf die folgende Weise geformt werden: Wie in Fig. 10 gezeigt, wird ein Klebeband 33, damit es haftet, gegen den Basisabschnitt der äußeren Leitungen gedrückt, so daß der Kleber in die Lücken zwischen den äußeren Leitungen gefüllt wird. Alternativ kann ein lichtempfindlicher Lack in die Lücken zwischen den Leitungen des Basisabschnitts der äußeren Leitungen mittels Siebdruck gefüllt werden, wobei der Lack anschließend getrocknet und gehärtet wird, um so eine Sperre (nicht gezeigt) zu formen.
  • Die Sperre 32 wird geformt, wenn der lichtempfindliche Lack in die Lücken zwischen den Leitungen gefüllt wird, welche durch die Matrix 10 abgedichtet sind. Dadurch wird es einfach, die Lücken mit dem lichtempfindlichen Lack zu füllen. Es ist jedoch notwendig, eine Sperre 32 zu verwenden, deren Ablösbarkeit von der Matrix 10 hoch ist. Aus diesem Grund ist es bevorzugt, wie in Fig. 10 gezeigt, eine Beschichtung 34, deren Ablösbarkeit hoch ist, auf einem Abschnitt der Matrix 10, der der Sperre 32 entspricht, bereitzustellen.
  • Bei den vorstehenden Ausführungsbeispielen sind das Befestigungsmittel 31 und die Sperre 32 separat bereitgestellt. Es versteht sich jedoch von selbst, daß sowohl das Befestigungsmittel 31 zum Fixieren des inneren Leitungsabschnitts als auch die Sperre 32 zum Fixieren der äußeren Leitungen bereitgestellt werden. Wenn sowohl die inneren Leitungen als auch die äußeren Leitungen fixiert sind, kann beim Ablösen von der Matrix 10 und beim Plattiervorgang eine Verformung wirksamer verhindert werden.
  • Bei den vorstehenden Ausführungsbeispielen, wenn das galvanische Ablagerungsmuster 13 plattiert wird nachdem es von der Matrix 10 abgelöst wurde, ist es bevorzugt, eine flache Oberfläche des galvanischen Ablagerungsmusters 13 auf der der Matrix 10 zugewandten Seite zu einer Kontaktierungsfläche zu formen.

Claims (7)

1. Verfahren zur Herstellung eines Leitungsrahmens auf einer Hauptfläche eines leitenden Materials, umfassend folgende Schritte:
- Formen eines Fotolackmusters auf der Hauptfläche des leitenden Materials, wobei das Fotolackmuster in sich einen Hohlraum, der einem Muster des Leitungsrahmens entspricht, und einen Verbindungshohlraum aufweist, der die Enden einer Mehrzahl von inneren Leitungshohlräumen verbindet, wobei die inneren Leitungshohlräume in einer Ebene senkrecht zur Hauptfläche des leitenden Materials einen trapezförmigen Querschnitt haben, und wobei die benachbart zur Hauptfläche des leitenden Materials angeordnete Kante des inneren Leitungshohlraums in ihrer Abmessung größer als die entfernt von der Hauptfläche des leitenden Materials angeordnete Kante des inneren Leitungshohlraums auf dieser Seite ist, wobei die sich verjüngenden Hohlräume durch Belichten des Fotolacks mittels eines Lichtstrahls von relativ geringer Intensität geformt werden, um eine sich verjüngende Oberfläche in dem Fotolack zu bilden;
- Abscheiden einer metallischen Schicht durch Galvanisieren zum Formen des Leitungsrahmens, so daß die Enden der inneren Leitungen, die in den inneren Leitungshohlräumen ausgeformt sind, durch ein in dem Verbindungshohlraum ausgeformtes Verbindungsstück verbunden werden; und
- Ablösen des Leitungsrahmens von den Hohlräumen des Fotolacks und von dem leitenden Material, wobei die Enden der inneren Leitungen durch das Verbindungsstück verbunden sind.
2. Verfahren zur Herstellung eines Leitungsrahmens nach Anspruch 1, wobei das Verfahren ferner folgende Schritte umfaßt:
- Durchführen eines Metallisierungsverfahrens nach der Ablösung des Leitungsrahmens von dem leitenden Material, wobei jedoch die Enden der inneren Leitungen durch das Verbindungsstück verbunden bleiben; und
- Entfernen des Verbindungsstückes von den inneren Leitungen des Leitungsrahmens.
3. Verfahren zur Herstellung eines Leitungsrahmens nach Anspruch 1, umfassend ferner den Schritt des Bereitstellens des Fotolackmusters mit einem Fotolackabschnitt reduzierter Höhe, relativ zur Höhe des verbleibenden Fotolackmusters, an entsprechenden Stellen zwischen den Enden der inneren Leitungshohlräume und des Verbindungshohlraums.
4. Verfahren zur Herstellung eines Leitungsrahmens nach Anspruch 1, das ferner folgende Schritte umfaßt:
- Formen, vor dem Ablösungsschritt, eines metallisierten Überzugs auf dem Leitungsrahmen, nachdem der Leitungsrahmen auf dem leitenden Material ausgeformt wurde; und anschließendes
- Ablösen des Leitungsrahmens, mit dem darauf ausgeformten metallisierten Überzug, von dem leitenden Material.
5. Verfahren zur Herstellung eines Leitungsrahmens nach Anspruch 1, das ferner folgende Schritte umfaßt:
- Entfernen des Fotolackmusters, nachdem der Leitungsrahmen ausgeformt wurde;
- Fixieren der inneren Leitungen des Leitungsrahmens mittels eines Befestigungsmittels; und
- Ablösen des Leitungsrahmens von dem leitenden Material, wobei das Befestigungsmittel an den inneren Leitungen des Leitungsrahmens fixiert bleibt.
6. Verfahren zur Herstellung eines Leitungsrahmens nach Anspruch 5, wobei das Befestigungsmittel ein Klebeband umfaßt.
7. Verfahren zur Herstellung eines Leitungsrahmens nach einem der Ansprüche 1 oder 5, das ferner folgende Schritte umfaßt:
- Bereitstellen einer Sperre in Basisabschnitten der äußeren Leitungen des Leitungsrahmens, um ein Auslaufen des Fotolacks während des Formvorgangs zu verhindern und die äußeren Leitungen zu fixieren; und
- Ablösen des Leitungsrahmens von dem leitenden Material, wobei die äußeren Leitungen durch die Sperrstange fixiert bleiben.
DE69323978T 1992-12-23 1993-12-22 Herstellungsverfahren eines Leiterrahmens Expired - Fee Related DE69323978T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4357014A JPH06196603A (ja) 1992-12-23 1992-12-23 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
DE69323978D1 DE69323978D1 (de) 1999-04-22
DE69323978T2 true DE69323978T2 (de) 1999-08-26

Family

ID=18451935

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69323978T Expired - Fee Related DE69323978T2 (de) 1992-12-23 1993-12-22 Herstellungsverfahren eines Leiterrahmens

Country Status (5)

Country Link
US (3) US5643433A (de)
EP (2) EP0778618A3 (de)
JP (1) JPH06196603A (de)
KR (1) KR970007130B1 (de)
DE (1) DE69323978T2 (de)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0698292B1 (de) * 1994-03-09 2001-12-05 National Semiconductor Corporation Verfahren zur herstellung eines vergossenen leiterrahmens
JP3027954B2 (ja) * 1997-04-17 2000-04-04 日本電気株式会社 集積回路装置、その製造方法
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
JP3085278B2 (ja) * 1998-05-01 2000-09-04 日本電気株式会社 半導体装置の製造方法および半導体製造装置
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP3461332B2 (ja) * 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
KR20010036142A (ko) * 1999-10-06 2001-05-07 윤종용 다층 리드를 갖는 반도체 칩 패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100583494B1 (ko) 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2002016181A (ja) * 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
JP2003017645A (ja) * 2001-07-03 2003-01-17 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
DE10134979A1 (de) * 2001-07-24 2002-10-17 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterbauelement und Verfahren zu seiner Herstellung
US6720786B2 (en) 2001-07-25 2004-04-13 Integrated Device Technology, Inc. Lead formation, assembly strip test, and singulation system
MY130826A (en) * 2001-07-25 2007-07-31 Integrated Device Tech Lead formation, assembly strip test, and singulation method and system
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
KR20030070657A (ko) * 2002-02-26 2003-09-02 주식회사 하이닉스반도체 리드프레임 및 이를 이용한 반도체 패키지의 제조 방법
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
JP2006093238A (ja) * 2004-09-21 2006-04-06 Fuji Xerox Co Ltd 半導体集積回路、半導体集積回路配置装置及び方法
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
JP2014192222A (ja) * 2013-03-26 2014-10-06 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP6149072B2 (ja) * 2015-07-07 2017-06-14 アオイ電子株式会社 半導体装置およびその製造方法
CN114481239B (zh) * 2022-04-06 2022-06-24 新恒汇电子股份有限公司 避免盲孔电镀的柔性引线框架制备工艺

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4839867B1 (de) * 1969-05-20 1973-11-27
DE2135488A1 (de) * 1971-03-23 1973-04-19 Interelectric Ag Verfahren zum herstellen eines systemtraegers fuer integrierte schaltkreise
JPS4839867A (de) * 1971-09-22 1973-06-12
US3971428A (en) * 1975-10-17 1976-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making beam leads
US4320412A (en) * 1977-06-23 1982-03-16 Western Electric Co., Inc. Composite material for mounting electronic devices
US4125441A (en) * 1978-01-30 1978-11-14 General Dynamics Corporation Isolated bump circuitry on tape utilizing electroforming
JPS55160450A (en) * 1979-06-01 1980-12-13 Nec Corp Lead frame for semiconductor device
JPS57171681A (en) * 1981-04-17 1982-10-22 Toshiba Corp Lead frame and its manufacture
JPS57192057A (en) * 1981-05-22 1982-11-26 Hitachi Ltd Semiconductor device
US4480150A (en) * 1982-07-12 1984-10-30 Motorola Inc. Lead frame and method
JPS59161850A (ja) * 1983-03-07 1984-09-12 Hitachi Ltd 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
JPS59222951A (ja) * 1983-06-02 1984-12-14 Sumitomo Electric Ind Ltd 半導体装置用リ−ドフレ−ム
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JPS6153321A (ja) * 1984-08-23 1986-03-17 Toshiba Corp 半導体封止用エポキシ樹脂組成物及びそれを用いた樹脂封止型半導体装置
US4584039A (en) * 1984-12-26 1986-04-22 Hughes Aircraft Co. Fine line flexible cable fabrication process
JPH0656872B2 (ja) * 1985-03-14 1994-07-27 九州日立マクセル株式会社 半導体装置のリ−ドフレ−ム
JPS622643A (ja) * 1985-06-28 1987-01-08 Dainippon Printing Co Ltd 支持体付きリ−ドフレ−ムの製造方法
JPS6331147A (ja) * 1986-07-24 1988-02-09 Nec Corp 半導体装置のリ−ドフレ−ム
JPH01110754A (ja) * 1987-10-23 1989-04-27 Nec Corp 樹脂封止型半導体集積回路装置
JPH01152752A (ja) * 1987-12-10 1989-06-15 Nec Corp 半導体装置
JPH01186662A (ja) * 1988-01-14 1989-07-26 Mitsui High Tec Inc 半導体装置用リードフレーム
JP2528925B2 (ja) * 1988-01-22 1996-08-28 株式会社日立製作所 半導体装置
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
JPH01244653A (ja) * 1988-03-25 1989-09-29 Nec Corp 半導体装置
JPH02250364A (ja) * 1989-03-23 1990-10-08 Toppan Printing Co Ltd リードフレーム及びその製造方法
JPH0314263A (ja) * 1989-06-13 1991-01-22 Nec Corp リードフレームの製造方法
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
US5138431A (en) * 1990-01-31 1992-08-11 Vlsi Technology, Inc. Lead and socket structures with reduced self-inductance
EP0448266B1 (de) * 1990-03-23 1996-06-05 Motorola, Inc. Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen
JPH03280565A (ja) * 1990-03-29 1991-12-11 Nec Corp 半導体装置
JPH03293756A (ja) * 1990-04-12 1991-12-25 Mitsubishi Electric Corp 半導体装置用リードフレーム及びその製造方法
JP2955043B2 (ja) * 1991-03-09 1999-10-04 新光電気工業株式会社 半導体装置用リードフレームの製造方法
JP2930769B2 (ja) * 1991-05-08 1999-08-03 アピックヤマダ株式会社 モールド金型およびリードフレーム
JP3085765B2 (ja) * 1991-12-28 2000-09-11 新光電気工業株式会社 リードフレームの製造法
JP3014263U (ja) 1995-02-02 1995-08-08 カルタス株式会社 セラミックス遠赤外線風呂ボール用容器
US6163776A (en) * 1998-03-23 2000-12-19 Software Tree, Inc. System and method for exchanging data and commands between an object oriented system and relational system

Also Published As

Publication number Publication date
US5643433A (en) 1997-07-01
EP0778618A2 (de) 1997-06-11
KR970007130B1 (ko) 1997-05-02
EP0604205A3 (de) 1994-08-31
US5656855A (en) 1997-08-12
EP0604205A2 (de) 1994-06-29
US5909053A (en) 1999-06-01
EP0778618A3 (de) 1998-05-13
EP0604205B1 (de) 1999-03-17
DE69323978D1 (de) 1999-04-22
JPH06196603A (ja) 1994-07-15

Similar Documents

Publication Publication Date Title
DE69323978T2 (de) Herstellungsverfahren eines Leiterrahmens
DE69937153T2 (de) Gedruckte leiterplatte und verfahren zu deren herstellung
DE2424338C2 (de) Verfahren zum Aufbringen von Mustern dünner Filme auf einem Substrat
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE69111004T2 (de) Durch Elektroformung hergestellte dreidimensionale Schaltung.
DE2353615C2 (de) Verfahren zum Herstellen eines elektrischen Verbinders
DE3689701T2 (de) Herstellung von Mikrosieben sowie nach diesem Verfahren hergestellte Mikrosiebe.
DE69030867T2 (de) Verfahren zur Herstellung einer anisotrop leitenden Folie
DE2650761A1 (de) Metallmaske zur verwendung beim siebdruck
DE1817434C3 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE2144137A1 (de) Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung
EP0166105B1 (de) Flexible Leiterplatte und Verfahren zu ihrer Herstellung
DE2215906A1 (de) Verfahren zur Herstellung von leitenden Präzisionsmaschengittern
CH667359A5 (de) Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen.
EP0308816A1 (de) Verfahren zum Herstellen von Anschlusskontakten für Dünnfilm-Magnetköpfe
DE69111003T2 (de) Verfahren unter Verwendung einer permanenten Matrize zur Herstellung von elektrischen Schaltungen.
DE69207996T2 (de) Semi-additive elektrische Schaltungen mit erhöhten Einzelheiten unter Verwendung geformter Matrizen
DE69230119T2 (de) Verfahren zur Herstellung einer Schattenmaske durch Ätzen einer Resistschicht
DE1199344B (de) Verfahren zur Herstellung einer gedruckten Schaltungsplatte
DE3730953C2 (de)
DE4406397A1 (de) Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates
DE1764611A1 (de) Verfahren zur Herstellung von magnetischen Elementen
DE69524312T2 (de) Verfahren zur herstellung eines vergossenen leiterrahmens
AT315947B (de) Verfahren zum Herstellen eines Systemträgers für integrierte Schaltkreise
DE2522006A1 (de) Verfahren zur herstellung gedruckter schaltungen

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee