WO2002041676A1 - Procedimiento para incrementar la rigidez dieléctrica y resistencia de aislamiento entre pistas de placas de circuito impreso - Google Patents

Procedimiento para incrementar la rigidez dieléctrica y resistencia de aislamiento entre pistas de placas de circuito impreso Download PDF

Info

Publication number
WO2002041676A1
WO2002041676A1 PCT/ES2001/000440 ES0100440W WO0241676A1 WO 2002041676 A1 WO2002041676 A1 WO 2002041676A1 ES 0100440 W ES0100440 W ES 0100440W WO 0241676 A1 WO0241676 A1 WO 0241676A1
Authority
WO
WIPO (PCT)
Prior art keywords
tracks
dielectric
protective layer
printed circuit
edges
Prior art date
Application number
PCT/ES2001/000440
Other languages
English (en)
French (fr)
Inventor
Jose Antonio Cubero Pitel
Salvador Gomez Fernandez
Original Assignee
Lear Automotive (Eeds) Spain, S.L.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lear Automotive (Eeds) Spain, S.L. filed Critical Lear Automotive (Eeds) Spain, S.L.
Publication of WO2002041676A1 publication Critical patent/WO2002041676A1/es

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Definitions

  • the present invention refers, as indicated by its title, to a method for increasing dielectric strength and insulation resistance between tracks of printed circuit boards, protected by a protective dielectric layer, known in the sector as "solder", said circuit being printed of the type in which said tracks are obtained by chemical attack of a sheet of electroconductive material previously adhered to a dielectric laminar substrate and in which the dielectric laminar substrate and track assembly is subsequently coated with a protective layer of a dielectric material, the thickness of said tracks being suitable for power applications and therefore with a thickness of 200 to 400 ⁇ m.
  • the tracks and entrepistas of the printed circuit obtained are then coated with a final protective layer of dielectric material of about 20 ⁇ m of thickness to protect it from possible aggressive atmospheres with or without (for storage) a further inclusion of components.
  • the chemical attack of the areas corresponding to the entrepistas corrodes the electroconductive material down until it reaches the dielectric substrate, but also tends to corrode the material destined to constitute the tracks laterally.
  • the side walls of the tracks Due to the relatively high thickness of the layer of electroconductive material intended for power circuits, from 200 ⁇ m to 400 ⁇ m, the side walls of the tracks have a characteristic curved surface.
  • the upper face of the tracks forms an acute dihedral angle with said curvoconcave lateral surfaces that makes it difficult to adhere to said protective layer of dielectric material, especially in said pointed area and in its vicinity.
  • the surface tension of the protective layer which is applied in a liquid, semi-liquid or pasty state, also contributes to its thickness in the targeted area being very thin. Therefore, the protective layer of the dielectric material is weakened and reduced along all the edges of the tracks, such that the thickness of the protective layer can become, in said area, less than 3 ⁇ m.
  • these printed circuits are installed in more or less watertight boxes, such as, for example, a service centralization box, where condensations and oscillations caused by temperature can occur.
  • These working conditions together with the potential differences between the tracks of the printed circuit, can cause, in the vicinity of said weakened areas of the protective layer of the dielectric material, the occurrence of electromigration electrolytic corrosion phenomena as well as the occurrence of short-circuited arc events between the mentioned sharp edges of the printed circuit tracks.
  • the printed circuit of the present invention provides a structure that allows the problem explained to be largely solved and therefore the phenomena of electrolytic corrosion between tracks and short circuits due to voltaic arcs between them since in said tracks there are no such sharp edges or weakened areas of the layer of protection, so that the track generally has a uniform thickness sufficient to guarantee the desired electrical insulation and the constitution of a barrier with respect to said migration.
  • a stage is carried out that leads to a rounding of the upper edges of the tracks, formed by the intersections of the surfaces upper tracks with the lateral surfaces thereof, by means of a subsequent chemical micro-attack that acts especially on said edges, whose rounding substantially reduces the tendency for short-circuit arc jumps to occur and facilitates a regular thickness of said protective layer of dielectric material , which increases the said dielectric strength and increases the insulation resistance.
  • Said chemical micro attack which has a special impact on the edges, is applied by spraying or by immersion of predetermined duration in a substance capable of chemically attacking said electroconductive material of the tracks.
  • the spray or the immersion bath is allowed to act only for a short period of time, so that the corrosive substance, although it attacks all the surfaces of the tracks, has a special impact on those most vulnerable areas, such as the mentioned edges, which, due to its special morphology indicated above (acute dihedral angle and pointed area), are more exposed to the whole chemical micro attack of the track. This makes it possible to round the sharp edges of the edges with only slight additional wear of the other surfaces of the tracks.
  • the process of this invention is especially applicable in printed circuit boards for power applications, that is, with track thicknesses of 200 to 400 ⁇ m. This is because in signal circuits, because the thickness of the tracks is much lower, the curvoconcave effect of the side walls of the tracks is imperceptible, while the low intensity of the transported current offers no risk of occurrence. short arc jumps between tracks.
  • Fig. 1 is a cross-sectional view, including an enlarged detail, of a printed circuit board for state of the art power applications that illustrates the causes of the problem of lack of dielectric strength and insulation resistance between tracks ;
  • Figs. 2 and 3 are cross-sectional views of a printed circuit board for power applications illustrating different phases of the process of the present invention to increase dielectric strength and insulation resistance between tracks;
  • Fig. 4 is a cross-sectional view, including an enlarged detail, of a printed circuit board for finished power applications, obtained in accordance with the process of the present invention.
  • a printed circuit board 1 obtained according to a conventional prior art procedure is shown.
  • Such a conventional method consists in obtaining a plurality of conductive tracks 2 by subjecting a plaque of a material composed of a sheet of electroconductive material previously adhered to a dielectric laminar substrate 3 to a selective chemical attack.
  • the chemical attack eliminates the part of the corresponding electroconductive sheet to the entrepistas leaving intact the areas of said sheet intended to form the tracks 2, while the dielectric substrate 3 is not affected.
  • the dielectric sheet substrate assembly 3 and tracks 2 is coated with a protective layer 4 of a dielectric material, known in the sector as "solder.”
  • This printed circuit board 1 is suitable for power applications and therefore, the thickness of said tracks 2 is relatively large, such as 200 to 400 ⁇ m.
  • This thinness of the protective layer 4 in the sharp edges 5, is the cause, as explained above, of the occurrence of electrolytic corrosion phenomena of the material of the tracks 2 by electromigration, as well as of eventual leaps of short-circuiting arcs between the cited sharp edges 5 of the tracks 2 in the printed circuit.
  • Fig. 2 shows a first phase of the process according to the present invention which, as in the prior art procedures, consists in obtaining the tracks 2 by chemical attack of a sheet of electroconductive material previously adhered to a substrate dielectric sheet 3.
  • Tracks 2 present the classic sharp edges 5 at the intersections of the upper surfaces 6 with the side walls 7 of the tracks 2.
  • Fig. 3 shows a second phase that constitutes the essential contribution of the process according to the present invention.
  • the process of the present invention includes a rounding stage of the sharp edges 5 of the upper areas of the tracks 2 which comprises a chemical micro attack on said augmented edges 5 to obtain rounded edges 5a.
  • the protective layer 4 of dielectric material is applied covering both the upper surfaces 6, side walls 7 and rounded edges 5a of the tracks 2 as the surfaces of the dielectric substrate 3 corresponding to the entrepistas.
  • the rounded edges 5a obtained substantially reduce the tendency for short circuit arc jumps to occur, and facilitate said protective layer 4 to be deposited with a regular thickness, whereby said dielectric strength is increased and at the same time the insulation resistance is increased between tracks 2 of the printed circuit board 1.
  • Said chemical attack on the edges 5 is applied in a general manner on the whole printed circuit board 1 devoid of special protection by spraying or immersion in a substance capable of chemically attacking said electroconductive material of the tracks 2, such as an acid .
  • the spray or immersion bath is allowed to act only for a short period of time.
  • the acid attacks all the surfaces 6, 7 of the tracks 2, it affects in a special way in those most vulnerable areas because they are more exposed, such as the sharp edges 5. With this the rounded edges 5a are achieved with only one slight additional wear on surfaces 6, 7 of tracks 2.
  • a thickness of the tracks 2 suitable for power applications is between 200 ⁇ m and 400 ⁇ m, while a suitable thickness of said protective layer 4 is between 15 ⁇ m and 25 ⁇ m.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

Procedimiento para incrementar la rigidez dieléctrica y resistencia de aislamiento entre pistas de placas de circuito impreso, que comprende obtener dichas pistas (2), de grosor apto para aplicaciones de potencia, por ataque químico de una lámina de material electroconductor adherida a un substrato laminar dieléctrico (3) y recubrir finalmente el conjunto de substrato laminar dieléctrico (3) y pistas (2) de una capa protectora (4) aislante, incluyendo, después de la obtención de las pistas (2) y antes de la aplicación de dicha capa protectora (4), una etapa de redondeado de unas aristas (5) de las pistas (2), formadas por las intersecciones de sus superficies superiores (6) con sus superficies laterales (7), mediante un ulterior microataque químico sobre dichas aristas (5), cuyo redondeado facilita un grosor regular de dicha capa protectora (4) de material dieléctrico, que incrementa la citada rigidez dieléctrica y aumenta la resistencia del aluminio.

Description

PROCEDIMIENTO PARA INCREMENTAR LA RIGIDEZ DIELÉCTRICA Y RESISTENCIA DE AISLAMIENTO ENTRE PISTAS DE PLACAS DE CIRCUITO
IMPRESO
Campo de la Invención
La presente invención hace referencia, según indica su título, a un procedimiento para incrementar la rigidez dieléctrica y resistencia de aislamiento entre pistas de placas de circuito impreso, protegidas por una capa dieléctrica protectora, conocida en el sector como "solder", siendo dicho circuito impreso del tipo en el que dichas pistas están obtenidas por ataque químico de una lámina de material electroconductor previamente adherida a un substrato laminar dieléctrico y en el que el conjunto de substrato laminar dieléctrico y pistas es posteriormente recubierto de una capa protectora de un material dieléctrico, siendo el grosor de dichas pistas apto para aplicaciones de potencia y por ello con un espesor de 200 a 400 μm.
Estado de la técnica
Es conocido por el estado de la técnica la obtención de pistas electroconductoras en placas de circuito impreso mediante el ataque químico de una lamina de material electroconductor previamente adherida al substrato dieléctrico. El procedimiento clásico consiste en depositar sobre la lamina de material electroconductor una capa de resina fotosensible, eliminar la resina de las futuras entrepistas mediante un proceso de insolación selectiva y someter la placa así preparada a un ataque químico. Las zonas de material electroconductor protegidas por la resina no son atacadas químicamente y constituyen las pistas del circuito impreso, mientras que las zonas no ptotegidas desaparecen por completo constituyendo las entrepistas. Las pistas así formadas son ulteriormente son desprovistas del citado recubrimiento protector polimerizado fotolumínicamente para establecer las conexiones eléctricas con los componentes del circuito o para conectar una parte de estos últimos.
Las pistas y entrepistas del circuito impreso obtenido se recubren después con una capa protectora final de material dieléctrico de unas 20 μm de espesor para protegerlo de posibles atmósferas agresivas con o sin (para almacenamiento) una ulterior inclusión de componentes.
El ataque químico de las zonas correspondientes a las entrepistas corroe el material electroconductor hacia abajo hasta llegar al substrato dieléctrico, pero también tiende en cierta medida a corroer lateralmente el material destinado a constituir las pistas. Debido al grosor relativamente elevado de la capa de material electroconductor destinada a circuitos de potencia, de 200 μm a 400 μm, las paredes laterales de las pistas presentan una característica superficie curvocóncava. La cara superior de las pistas forma con dichas superficies laterales curvocóncavas un ángulo diédrico agudo que dificulta la adherencia de la citada capa protectora de material dieléctrico, en especial en dicha zona apuntada y en sus proximidades. La tensión superficial de la capa protectora, la cual es aplicada en estado líquido, semilíquido o pastoso, también contribuye a que el grosor de la misma en la zona apuntada sea muy delgado. Por todo ello, la capa protectora del material dieléctrico queda debilitada y reducida a lo largo de todas las aristas de las pistas, de tal manera que el espesor de la capa protectora puede llegar a ser, en dicha zona, de menos de 3 μm.
Normalmente estos circuitos impresos van instalados en cajas mas o menos estancas, tales como, por ejemplo, una caja de centralización de servicios, donde pueden producirse condensaciones y oscilaciones acusadas de temperatura. Estas condiciones de trabajo, unidas a las diferencias de potencial existente entre las pistas del circuito impreso, pueden provocar, en las proximidades de dichas zonas debilitadas de la capa protectora del material dieléctrico, la aparición de fenómenos de corrosión electrolítica por electromigración así como la ocurrencia de eventos arcos cortocircuitantes entre las citadas aristas agudas de las pistas del circuito impreso. A pesar de que las condiciones de trabajo a las que está sometido son las mismas, el circuito impreso de la presente invención aporta una estructura que permite resolver en gran parte la problemática explicada y por ello no se presentan los fenómenos de corrosión electrolítica entre pistas ni cortocircuitos debidos a arcos voltaicos entre las mismas puesto que en dichas pistas no existen las citadas aristas agudas ni las zonas debilitadas de la capa de protección, por lo que la pista tiene en general un grosor uniforme suficiente para garantizar el aislamiento eléctrico deseado y la constitución de una barrera respecto a la citada migración.
Breve explicación de la invención
Conforme a la presente invención, después de la citada obtención de las pistas por ataque químico y antes de la aplicación de dicha capa protectora se realiza una etapa que conduce a un redondeado de las aristas superiores de las pistas, formadas por las intersecciones de las superficies superiores de las pistas con las superficies laterales de las mismas, mediante un microataque químico posterior que actúa especialmente sobre dichas aristas, cuyo redondeado reduce substancialmente la tendencia a que se produzcan saltos de arcos cortocircuitantes y facilita un grosor regular de dicha capa protectora de material dieléctrico, que incrementa la citada rigidez dieléctrica y a la vez aumenta la resistencia de aislamiento.
Dicho microataque químico, el cual tiene una especial incidencia sobre las aristas, se aplica por rociado o por inmersión de duración predeterminada en una sustancia capaz de atacar químicamente el citado material electroconductor de las pistas. El rociado o el baño de inmersión se deja actuar sólo un corto periodo de tiempo, de manera que la sustancia corrosiva, aunque ataca todas las superficies de las pistas, incide de una manera especial en aquellas zonas más vulnerables, como son las citadas aristas, las cuales, debido a su especial morfología anteriormente indicada (ángulo diédrico agudo y zona apuntada), están más expuestas al microataque químico conjunto de la pista. Con ello se consigue redondear los cantos agudos de las aristas con sólo un ligero desgaste adicional de las demás superficies de las pistas.
Tal como se ha indicado, el procedimiento de esta invención es de especial aplicación en placas de circuito impreso para aplicaciones de potencia, es decir, con grosores de pista de 200 a 400 μm. Esto es así porque en circuitos de señal, debido a que el grosor de las pistas es muy inferior, el efecto curvocóncavo de las paredes laterales de las pistas es imperceptible, mientras que la baja intensidad de la corriente transportada no ofrece riesgos de que se produzcan saltos de arcos cortocircuitantes entre pistas. Para una mejor comprensión de las características de la invención, esta exposición se complementará mediante la siguiente descripción detallada del mejor modo de llevar la misma a cabo, con referencias a los dibujos adjuntos.
Breve explicación de los dibujos
La Fig. 1 es una vista en sección transversal, incluyendo un detalle ampliado, de una placa de circuito impreso para aplicaciones de potencia del estado de la técnica que ¡lustra las causas del problema de falta de rigidez dieléctrica y de resistencia de aislamiento entre pistas; las Figs. 2 y 3 son vistas en sección transversal de una placa de circuito impreso para aplicaciones de potencia que ilustran diferentes fases del procedimiento de la presente invención para incrementar la rigidez dieléctrica y la resistencia de aislamiento entre pistas; y
La Fig. 4 es una vista en sección transversal, incluyendo un detalle ampliado, de una placa de circuito impreso para aplicaciones de potencia terminada, obtenida de acuerdo con el procedimiento de la presente invención.
Mejor modo de lleva a cabo la invención
Haciendo referencia en primer lugar a la Fig. 1 , se muestra una placa de circuito impreso 1 obtenida según un procedimiento convencional del estado de la técnica. Tal procedimiento convencional consiste en obtener una pluralidad de pistas conductoras 2 sometiendo a un ataque químico selectivo una placa de un material compuesto de una lámina de material electroconductor previamente adherida a un substrato laminar dieléctrico 3. El ataque químico elimina la parte de la lámina electroconductora correspondiente a las entrepistas dejando intactas las zonas de dicha lámina destinadas a formar las pistas 2, mientras que el substrato dieléctrico 3 no es afectado. Finalmente, el conjunto de substrato laminar dieléctrico 3 y pistas 2 es recubierto de una capa protectora 4 de un material dieléctrico, conocida en el sector como "solder". Esta placa de circuito impreso 1 es apta para aplicaciones de potencia y por ello, el grosor de dichas pistas 2 es relativamente grande, tal como 200 a 400 μm.
Hay que señalar que el ataque químico de las zonas correspondientes a las entrepistas corroe el material electroconductor hacia abajo hasta llegar al substrato dieléctrico 1 , pero también hacia los lados, atacando las paredes laterales 7 del material destinado a constituir las pistas 2, tal como se ve mejor en el detalle ampliado de la Fig. 1. Debido al citado grosor relativamente elevado de la capa de material electroconductor destinada a formar pistas 2 en circuitos de potencia, dichas paredes laterales 7 de las pistas 2 presentan una característica superficie curvocóncava. La cara superior 6 de las pistas 2 forma con dichas superficies laterales 7 curvocóncavas un ángulo diédrico agudo 5 que dificulta la adherencia de la citada capa protectora 4 de material dieléctrico, en especial en dicha zona apuntada 5 y en sus proximidades. La tensión superficial de la capa protectora 4, la cual es aplicada en estado líquido, semilíquido o pastoso, también contribuye a que el grosor de la misma en la zona apuntada 5 sea muy delgado. Esto debilita y reduce el grosor de dicha capa protectora 4 del material dieléctrico a lo largo de toda su arista 5 de tal manera que el espesor de la misma puede llegar a ser en dicha zona 5 de menos de 3 μm.
Esta delgadez de la capa protectora 4 en las aristas agudas 5, es causa, tal como se ha explicado anteriormente, de la aparición de fenómenos de corrosión electrolítica del material de las pistas 2 por electromigración, así como de eventuales saltos de arcos cortocicuitantes entre las citadas aristas agudas 5 de las pistas 2 en el circuito impreso.
La Fig. 2 muestra una primera fase del procedimiento de acuerdo con la presente invención que, al igual que en los procedimientos del estado de la técnica, consiste en obtener las pistas 2 por ataque químico de una lámina de material electroconductor previamente adherida a un substrato laminar dieléctrico 3. Las pistas 2 presentan las clásicas aristas agudas 5 en las intersecciones de las superficies superiores 6 con las paredes laterales 7 de las pistas 2.
La Fig. 3 muestra una segunda fase que constituye la aportación esencial del procedimiento de acuerdo con la presente invención. Después de la citada obtención de las pistas 2 por ataque químico, y antes de la aplicación final de la capa protectora 4, el procedimiento de la presente invención incluye una etapa de redondeado de las aristas agudas 5 de las zonas superiores de las pistas 2 que comprende una microataque químico sobre dichas aristas augdas 5 para obtener unos cantos redondeados 5a.
Finalmente, tal como se muestra en la Fig. 4, y especialmente en su detalle ampliado, sobre la placa de circuito impreso 1 se aplica la capa protectora 4 de material dieléctrico cubriendo tanto las superficies superiores 6, paredes laterales 7 y cantos redondeados 5a de las pistas 2 como las superficies del substrato dieléctrico 3 correspondientes a las entrepistas. Los cantos redondeados 5a obtenidos reducen substancialmente la tendencia a que se produzcan saltos de arcos cortocircuitantes, y facilitan que dicha capa protectora 4 se deposite con un grosor regular, por lo que se incrementa la citada rigidez dieléctrica y a la vez se aumenta la resistencia de aislamiento entre las pistas 2 de la placa de circuito impreso 1.
El citado ataque químico sobre las aristas 5 se aplica de manera general sobre toda la placa de circuito impreso 1 desprovista de protección especial por rociado o por inmersión en una sustancia capaz de atacar químicamente el citado material electroconductor de las pistas 2, tal como un ácido. El rociado o el baño de inmersión se deja actuar sólo un corto período de tiempo. Así, aunque el ácido ataca todas las superficies 6, 7 de las pistas 2, incide de una manera especial en aquellas zonas más vulnerables por estar más expuestas, tales como las aristas agudas 5. Con ello se consiguen los cantos redondeados 5a con sólo un ligero desgaste adicional de las superficies 6, 7 de las pistas 2.
Tal como se ha dicho más arriba, un grosor de las pistas 2 apto para aplicaciones de potencia está comprendido entre 200 μm y 400 μm, mientras que un grosor adecuado de dicha capa protectora 4 está comprendido entre 15 μm y 25 μm.

Claims

REIVINDICACIONES
1.- Procedimiento para incrementar la rigidez dieléctrica y resistencia de aislamiento entre pistas de placas de circuito impreso, siendo dicho circuito impreso (1 ) del tipo en el que dichas pistas (2) están obtenidas por ataque químico de una lámina de material electroconductor previamente adherida a un substrato laminar dieléctrico (3) y en el que el conjunto de substrato laminar dieléctrico (3) y pistas (2) es posteriormente recubierto de una capa protectora
(4) de un material dieléctrico, siendo el grosor de dichas pistas (2) apto para aplicaciones de potencia, caracterizado porque, después de la citada obtención de las pistas (2) por ataque químico y antes de la aplicación de dicha capa protectora (4), comprende una etapa de redondeado de unas aristas superiores
(5) de las pistas (2), formadas por las intersecciones de unas superficies superiores (6) de las pistas (2) con unas superficies laterales (7) de las mismas, mediante un microataque químico posterior sobre dichas aristas (5), cuyo redondeado facilita la obtención de un grosor regular de dicha capa protectora (4) de material dieléctrico, al ser aplicada, que incrementa la citada rigidez dieléctrica y a la vez aumenta la resistencia de aislamiento.
2.- Procedimiento, de acuerdo con la reivindicación 1 , caracterizado porque dicho ataque químico sobre las aristas (5) se aplica por rociado o inmersión en una sustancia capaz de atacar químicamente el citado material electroconductor de las pistas (2).
3.- Procedimiento, de acuerdo con la reivindicación 1 , caracterizado porque el citado grosor de las pistas (2) apto para aplicaciones de potencia está comprendido entre 200 μm y 400 μm.
4.- Procedimiento, de acuerdo con la reivindicación 1 , caracterizado porque el grosor de dicha capa protectora (4) está comprendido entre 15 μm y 25 μm.
PCT/ES2001/000440 2000-11-20 2001-11-16 Procedimiento para incrementar la rigidez dieléctrica y resistencia de aislamiento entre pistas de placas de circuito impreso WO2002041676A1 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ESP200002777 2000-11-20
ES200002777A ES2170708B1 (es) 2000-11-20 2000-11-20 Procedimiento para incrementar la rigidez dielectrica y resistencia de aislamiento entre pistas de placas de circuito impreso.

Publications (1)

Publication Number Publication Date
WO2002041676A1 true WO2002041676A1 (es) 2002-05-23

Family

ID=8495697

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/ES2001/000440 WO2002041676A1 (es) 2000-11-20 2001-11-16 Procedimiento para incrementar la rigidez dieléctrica y resistencia de aislamiento entre pistas de placas de circuito impreso

Country Status (2)

Country Link
ES (1) ES2170708B1 (es)
WO (1) WO2002041676A1 (es)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105357888A (zh) * 2015-10-29 2016-02-24 重庆方正高密电子有限公司 一种pcb板的制备方法及pcb板
CN105392285A (zh) * 2015-10-29 2016-03-09 重庆方正高密电子有限公司 一种pcb板线路侧壁的处理方法
WO2016058970A1 (de) * 2014-10-13 2016-04-21 Heraeus Deutschland GmbH & Co. KG Optimiertes leiterbahndesign von metallischen materialien auf keramischen substanzen
EP3796762A1 (en) * 2019-09-18 2021-03-24 Toyota Jidosha Kabushiki Kaisha Method for manufacturing wiring board, and wiring board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508984A (en) * 1967-06-29 1970-04-28 Electro Connective Systems Inc Method of producing printed circuits
DE4406397A1 (de) * 1994-02-26 1995-08-31 Curamik Electronics Gmbh Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates
EP0717586A1 (en) * 1994-12-12 1996-06-19 ALCATEL BELL Naamloze Vennootschap Process to decrease the strength of an electric field produced by a high voltage conductive path on a printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508984A (en) * 1967-06-29 1970-04-28 Electro Connective Systems Inc Method of producing printed circuits
DE4406397A1 (de) * 1994-02-26 1995-08-31 Curamik Electronics Gmbh Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates
EP0717586A1 (en) * 1994-12-12 1996-06-19 ALCATEL BELL Naamloze Vennootschap Process to decrease the strength of an electric field produced by a high voltage conductive path on a printed circuit board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016058970A1 (de) * 2014-10-13 2016-04-21 Heraeus Deutschland GmbH & Co. KG Optimiertes leiterbahndesign von metallischen materialien auf keramischen substanzen
CN105357888A (zh) * 2015-10-29 2016-02-24 重庆方正高密电子有限公司 一种pcb板的制备方法及pcb板
CN105392285A (zh) * 2015-10-29 2016-03-09 重庆方正高密电子有限公司 一种pcb板线路侧壁的处理方法
EP3796762A1 (en) * 2019-09-18 2021-03-24 Toyota Jidosha Kabushiki Kaisha Method for manufacturing wiring board, and wiring board
KR20210033412A (ko) * 2019-09-18 2021-03-26 도요타지도샤가부시키가이샤 배선 기판의 제조 방법 및 배선 기판
KR102361889B1 (ko) * 2019-09-18 2022-02-11 도요타지도샤가부시키가이샤 배선 기판의 제조 방법 및 배선 기판
US11490528B2 (en) 2019-09-18 2022-11-01 Toyota Jidosha Kabushiki Kaisha Method for manufacturing wiring board, and wiring board

Also Published As

Publication number Publication date
ES2170708A1 (es) 2002-08-01
ES2170708B1 (es) 2003-12-16

Similar Documents

Publication Publication Date Title
ES2226339T3 (es) Espejo termico y procedimiento para la fabricacion de un recubrimiento termoconductor, asi como su uso.
JP2533270B2 (ja) フレックス製品構造体、フレックス製品の製造方法、フレックス製品構造体へのコ―ティング塗布方法、及び電子システム
US5543774A (en) Method and a device for protecting a printed circuit board against overcurrents
JP2000106152A (ja) 電 池
CN111096089B (zh) 互连电路方法和器件
TWI256723B (en) Process for manufacturing multiple layer wiring substrate onto which thin film capacitor is incorporated
CA1145207A (en) Process for coating a metal article on and at an edge
AU768122B2 (en) Foil for a foil capacitor and foil capacitor
WO2002041676A1 (es) Procedimiento para incrementar la rigidez dieléctrica y resistencia de aislamiento entre pistas de placas de circuito impreso
KR20180021694A (ko) 연결 캐리어를 제조하기 위한 방법, 연결 캐리어 및 연결 캐리어를 구비한 광전자 반도체 컴포넌트
KR20030022470A (ko) 정전기 제거용 유기 ｅｌ 소자
JP3147785B2 (ja) チップ状電子部品
KR100413455B1 (ko) 정전기 제거용 유기 ｅｌ 소자
ES2395541T3 (es) Dispositivo de aislamiento térmico y procedimiento de fabricación
KR940007564A (ko) 전자 장치 제조방법
KR100437769B1 (ko) 유기 ｅｌ 소자 제조방법
US6823585B2 (en) Method of selective plating on a substrate
US4798658A (en) Device for the cathodic corrosion-protection of metal parts
EP1678988A1 (en) Printed circuit board including a fuse
US6927654B2 (en) Corrosion resistant waveguide system and method
JP2003096581A (ja) 電気防食方法
US11731160B2 (en) Systems and methods for managing sharp transitions for powder coating
EP0547692B1 (en) Electrical wire deletion
MXPA02004275A (es) Celda galvanica que comprende un bote metalico, y metodos para elaborar esta celda.
JP3002307B2 (ja) 回路部品試験用可撓性回路基板の製造法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP