KR102361889B1 - 배선 기판의 제조 방법 및 배선 기판 - Google Patents

배선 기판의 제조 방법 및 배선 기판 Download PDF

Info

Publication number
KR102361889B1
KR102361889B1 KR1020200104378A KR20200104378A KR102361889B1 KR 102361889 B1 KR102361889 B1 KR 102361889B1 KR 1020200104378 A KR1020200104378 A KR 1020200104378A KR 20200104378 A KR20200104378 A KR 20200104378A KR 102361889 B1 KR102361889 B1 KR 102361889B1
Authority
KR
South Korea
Prior art keywords
layer
seed layer
metal
underlayer
wiring
Prior art date
Application number
KR1020200104378A
Other languages
English (en)
Other versions
KR20210033412A (ko
Inventor
가즈아키 오카모토
히로시 야나기모토
렌타로 모리
Original Assignee
도요타지도샤가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타지도샤가부시키가이샤 filed Critical 도요타지도샤가부시키가이샤
Publication of KR20210033412A publication Critical patent/KR20210033412A/ko
Application granted granted Critical
Publication of KR102361889B1 publication Critical patent/KR102361889B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/08Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of metallic material
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/028Electroplating of selected surface areas one side electroplating, e.g. substrate conveyed in a bath with inhibited background plating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04Electroplating with moving electrodes
    • C25D5/06Brush or pad plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0341Intermediate metal, e.g. before reinforcing of conductors by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981Metallised walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0713Plating poison, e.g. for selective plating or for preventing plating on resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0716Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

수지제의 레지스트 패턴을 마련하는 일 없이, 밀착성이 양호한 배선층이 형성된 배선 기판의 제조 방법을 제공한다.
배선 기판(1)의 제조 방법은, 절연성의 기재(2)의 표면에, 도전성을 갖는 하지층(4)이 마련되고, 하지층(4)의 표면(4a)에, 소정 패턴의, 금속을 함유하는 시드층(5)이 마련된 시드층을 갖는 기재(9)를 준비하고, 고체 전해질막(13)을 시드층(5) 및 하지층(4)에 압박하고, 양극(11)과 하지층(4) 사이에 전압을 인가하여, 고체 전해질막(13)에 함유된 금속 이온을 환원함으로써 시드층(5)의 표면(5a)에 금속층(6)을 형성하고, 하지층(4) 중 시드층(5) 및 금속층(6)이 형성되어 있지 않은 노출 영역(R)을 제거함으로써, 기재(2)의 표면에, 하지층(4), 시드층(5) 및 금속층(6)에 의해 구성되는 배선층(3)을 형성하고, 시드층(5)의 표면(5a)에 금속층(6)을 형성할 때에 있어서, 하지층(4)의 표면의 적어도 시드층(5)이 형성되어 있지 않은 영역은, 산화물을 포함하고 있다.

Description

배선 기판의 제조 방법 및 배선 기판{METHOD FOR MANUFACTURING WIRING BOARD, AND WIRING BOARD}
본 발명은, 기재의 표면에 배선층을 형성하는 배선 기판의 제조 방법 및 배선 기판에 관한 것이다.
종래, 배선 기판의 제조 방법으로서, 서브트랙티브법, 세미 애디티브법 및 풀 애디티브법 등이 알려져 있다. 고밀도의 배선 기판을 제조하는 경우, 세미 애디티브법이 주류로 되어 있다.
예를 들어 특허문헌 1에는, 세미 애디티브법을 사용한 배선 기판의 제조 방법이 개시되어 있다. 특허문헌 1에서는, 베이스층(기재)의 표면에 유전체층, 시드층 및 제1 도금층을 이 순서로 적층하고, 제1 도금층의 표면에 수지로 이루어지는 소정 형상의 레지스트 패턴을 형성한다. 그리고 제1 도금층 중 레지스트 패턴으로부터 노출된 부분에, 제2 도금층을 형성하고, 레지스트 패턴을 제거한다. 그 후, 제2 도금층을 마스크로 하여 제1 도금층 및 시드층을 제거함으로써, 시드층, 제1 도금층 및 제2 도금층으로 이루어지는 도전 패턴을 형성한다.
일본 특허 공개 제2016-225524호 공보
그러나 상기 특허문헌 1에 기재된 배선 기판의 제조 방법에서는, 제2 도금층을 형성하기 위해, 제1 도금층의 표면에 수지로 이루어지는 소정 두께의 레지스트 패턴을 형성할 필요가 있다. 또한, 레지스트 패턴은, 배선 기판의 제조 시에 필요하지 않게 된 단계에서 제거할 필요가 있다. 이 때문에, 레지스트 패턴의 형성 및 제거에, 다수의 공정이 필요해짐과 함께, 많은 폐액이 발생한다고 하는 문제점이 있다.
또한, 상기 특허문헌 1에서는, 제2 도금층은, 제1 도금층의 표면(상면)에만 형성된다. 이 때문에, 특히 미세한 배선에서는 제2 도금층과 제1 도금층의 접촉 면적이 작아지므로, 제2 도금층과 제1 도금층 사이의 밀착성을 향상시키는 것이 바람직하다.
본 발명은, 이러한 점에 비추어 이루어진 것이며, 수지제의 레지스트 패턴을 마련하는 일 없이, 밀착성이 양호한 배선층을 형성하는 것이 가능한 배선 기판의 제조 방법 및 배선 기판을 제공하는 것을 과제로 한다.
본 발명에 관한 배선 기판의 제조 방법은, 절연성의 기재와, 상기 절연성의 기재의 표면에 마련된 소정의 배선 패턴의 배선층을 구비한 배선 기판의 제조 방법이며, 상기 절연성의 기재의 표면에, 도전성을 갖는 하지층이 마련되고, 상기 하지층의 표면에, 상기 배선 패턴에 따른 소정 패턴의, 금속을 함유하는 시드층이 마련된 시드층을 갖는 기재를 준비하고, 양극과 음극인 상기 시드층 사이에 고체 전해질막을 배치하고, 상기 고체 전해질막을 상기 시드층 및 상기 하지층에 압박하고, 상기 양극과 상기 하지층 사이에 전압을 인가하여, 상기 고체 전해질막에 함유된 금속 이온을 환원함으로써 상기 시드층의 표면에 금속층을 형성하고, 상기 하지층 중 상기 시드층 및 상기 금속층이 형성되어 있지 않은 노출 영역을 제거함으로써, 상기 절연성의 기재의 표면에, 상기 하지층, 상기 시드층 및 상기 금속층에 의해 구성되는 상기 배선층을 형성함으로써 상기 배선 기판을 제조하는 것이며, 상기 시드층의 표면에 상기 금속층을 형성할 때에 있어서, 상기 하지층의 상기 표면의 적어도 상기 시드층이 형성되어 있지 않은 영역은, 산화물을 포함하고 있다.
본 발명의 배선 기판의 제조 방법에 의하면, 절연성의 기재의 표면에 하지층이 마련되고, 하지층의 표면에 시드층이 마련된 시드층을 갖는 기재에, 금속층을 형성한다. 이때는, 상기 고체 전해질막이 상기 시드층 및 상기 하지층에 압박되고, 상기 양극과 상기 하지층의 사이에 전압이 인가되어, 상기 고체 전해질막에 함유된 금속 이온이 환원됨으로써 상기 시드층의 표면에 금속층이 형성된다. 여기서, 하지층의 표면은 산화물을 포함하고 있으므로, 하지층의 표면은 시드층의 표면(적층면) 및 측면에 비해 금속 이온의 환원 반응에 대한 활성화 에너지가 높다고 추정된다. 이 때문에, 고체 전해질막이 시드층 및 하지층에 압박되므로, 고체 전해질막은 시드층뿐만 아니라 하지층에도 밀착되지만, 시드층의 표면에만 선택적으로 금속층을 형성하는 것이 가능하다. 따라서, 수지제의 레지스트 패턴을 사용하는 일 없이, 시드층의 표면에 금속층을 형성하는 것이 가능하다. 그리고 상기 하지층 중 상기 시드층 및 금속층이 형성되어 있지 않은 노출 영역이 제거됨으로써, 상기 절연성의 기재의 표면에 소정의 배선 패턴을 갖는 배선층이 형성된다. 이상과 같이, 수지제의 레지스트 패턴을 사용하는 일 없이, 시드층의 표면에 금속층이 형성되므로, 레지스트 패턴의 형성 및 제거가 불필요하다. 그 결과, 배선 기판을 제조할 때에 다수의 공정이 필요해지거나, 많은 폐액이 발생하거나 하는 것을 억제할 수 있다.
또한, 상기 고체 전해질막을 상기 시드층 및 상기 하지층에 압박한 상태에서 상기 양극과 상기 하지층 사이에 전압을 인가하므로, 고체 전해질막이 시드층 및 하지층을 따른 상태에서 금속층이 형성된다. 이 때문에, 시드층의 표면뿐만 아니라 측면에도 금속층이 형성되어, 금속층은 시드층의 표면인 적층면과 측면을 덮도록 형성된다. 그 결과, 금속층이 시드층의 표면에만 형성되는 경우에 비해, 금속층과 시드층 사이의 밀착성을 향상시킬 수 있다.
상기 배선 기판의 제조 방법에 있어서, 바람직하게는 상기 시드층의 표면에 상기 금속층을 형성할 때에 있어서, 상기 하지층의 상기 표면의 적어도 상기 시드층이 형성되어 있지 않은 영역에는, 상기 산화물로 이루어지는 자연 산화막이 형성되어 있다. 이와 같이 구성하면, 표면이 산화물을 포함하도록 하지층을 용이하게 형성할 수 있다. 또한, 자연 산화막이란, 물질을 대기 중에 방치한 경우에 물질의 표면에 자연스럽게 형성되는 산화막을 말한다. 또한, 자연 산화막은, 예를 들어 Al, Cr, Ti 및 그 합금의 표면에 형성되는 부동태 막이나, 예를 들어 ZrSi2 및 WSi2의 표면에 형성되는 SiO2를 포함한다.
상기 배선 기판의 제조 방법에 있어서, 바람직하게는 25℃의 온도에서 농도 1mol/L의 황산구리 용액을 전해액으로 하고, 무산소 구리선을 대향 전극으로 하고, 포화 칼로멜 전극을 참조 전극으로 하고, 전위 스위프 속도를 10㎷/sec로 하고, 상기 하지층을 구성하는 재료를 작용극으로 하였을 때의 제1 분극 곡선과 상기 시드층을 구성하는 상기 금속을 작용극으로 하였을 때의 제2 분극 곡선을 구한 경우, 전류 밀도가 0.1mA/㎠에서의 상기 제1 분극 곡선의 전위는, 전류 밀도가 0.1mA/㎠에서의 상기 제2 분극 곡선의 전위보다 0.02V 이상 높다. 이와 같이 구성하면, 하지층을 구성하는 재료 및 시드층을 구성하는 재료의 분극 곡선의 상승 전위의 차(약 0.02V 이상)가 충분히 크기 때문에, 시드층의 표면에 금속층을 형성할 때, 고체 전해질막이 밀착되는 시드층 및 하지층 중 시드층의 표면에만 용이하게 선택적으로 금속층을 형성할 수 있다.
상기 배선 기판의 제조 방법에 있어서, 바람직하게는, 상기 시드층을 갖는 기재를 준비할 때, 상기 절연성의 기재로서, 중심선 평균 거칠기 Ra가 1㎛ 이하인 표면을 갖는 기재를 준비하고, 상기 절연성의 기재의 상기 표면에, 스퍼터링법에 의해 상기 하지층을 형성한다. 통상, 기재의 중심선 평균 거칠기 Ra가 작아짐에 따라서 기재와 하지층의 접촉 면적이 작아져 밀착력이 저하되므로, 종래의 배선 기판의 제조 방법에서는 기재의 표면을 조화시켜, 앵커 효과에 의해 기재와 하지층의 밀착력을 확보하고 있다. 한편, 상기한 바와 같이 절연성의 기재의 표면에 하지층을 스퍼터링법에 의해 형성함으로써, 기재와 하지층이 공유 결합에 의해 강고하게 결합된다. 이 때문에, 기재의 중심선 평균 거칠기 Ra를 1㎛ 이하로 한 경우라도, 기재와 하지층의 밀착력을 충분히 확보할 수 있다. 이에 의해, 기재와 하지층의 밀착력을 확보하기 위해, 기재의 표면을 조화시킬 필요가 없다.
이 경우, 바람직하게는, 상기 시드층은, 라인/스페이스가 2㎛ 이상 100㎛ 이하/2㎛ 이상 100㎛ 이하가 되도록 상기 하지층의 표면에 형성된다. 절연성의 기재의 중심선 평균 거칠기 Ra를 1㎛ 이하로 함으로써, 하지층의 중심선 평균 거칠기 Ra도 작아지므로, 하지층의 표면에 잉크를 배치하였을 때에 하지층의 표면 형상(표면의 요철)에 기인하여 잉크가 변형되거나 하는 것이 억제된다. 이에 의해, 2㎛ 이상 100㎛ 이하/2㎛ 이상 100㎛ 이하의 미세한 라인/스페이스의 시드층을 용이하게 형성할 수 있다. 또한, 이와 같이 시드층을 미세하게 형성하는 경우, 금속층을 시드층의 표면에만 형성하면, 금속층과 시드층의 접촉 면적이 매우 작아져, 금속층과 시드층 사이의 밀착성이 저하된다. 그러나 본 발명의 배선 기판의 제조 방법에서는, 상술한 바와 같이 금속층은 시드층의 표면 및 측면을 덮도록 형성되므로, 금속층과 시드층 사이의 밀착성을 향상시킬 수 있다. 이 때문에, 시드층을 미세하게 형성하는 경우라도, 금속층과 시드층 사이의 밀착성을 용이하게 확보할 수 있다.
상기 배선 기판의 제조 방법에 있어서, 바람직하게는, 상기 시드층을 갖는 기재를 준비할 때, 상기 하지층의 표면에, 금속 나노 입자를 함유하는 잉크를 배치한 후, 상기 금속 나노 입자를 소결함으로써 상기 시드층을 형성한다. 이와 같이, 금속 나노 입자를 함유하는 잉크를 사용함으로써, 미세한 패턴의 시드층을 용이하게 형성할 수 있다.
상기 배선 기판의 제조 방법에 있어서, 바람직하게는, 상기 시드층을 갖는 기재를 준비할 때, 상기 시드층을, 상기 소정 패턴이 서로 이격되어 배치되는 복수의 독립 패턴을 갖도록 상기 하지층의 표면에 형성한다. 이와 같이, 시드층이 서로 이격되어 배치되는 복수의 독립 패턴을 갖는 경우라도, 독립 패턴은 하지층을 통해 서로 도통되므로, 양극과 하지층 사이에 전압이 인가되면, 시드층의 독립 패턴 상에도 금속층이 형성된다. 즉, 종래는, 서로 이격되어 배치되는 복수의 독립 패턴의 각각에, 전압을 인가하기 위한 인출선을 형성할 필요가 있었지만, 이 제조 방법에 의하면, 독립 패턴은 하지층을 통해 서로 도통되므로, 독립 패턴의 각각에, 전압을 인가하기 위한 인출선을 형성할 필요가 없다. 이 때문에, 인출선을 형성할 스페이스가 필요하지 않으므로, 보다 고밀도의 배선 패턴을 용이하게 형성할 수 있다.
본 발명에 관한 배선 기판은, 절연성의 기재와, 상기 절연성의 기재의 표면에 마련된 소정의 배선 패턴의 배선층을 구비한 배선 기판이며, 상기 배선층은, 상기 절연성의 기재의 표면에 마련되고, 도전성을 갖는 하지층과, 상기 하지층의 표면에 마련되고, 금속을 함유하는 시드층과, 상기 시드층의 표면에 마련된 금속층이 적층되어 구성되어 있고, 상기 시드층은, 상기 시드층의 상기 표면인 적층면으로부터 상기 하지층을 향해 연장되는 측면을 갖고, 상기 금속층은, 상기 시드층의 상기 표면 및 상기 측면을 덮도록 마련되어 있고, 상기 하지층의 상기 표면의 적어도 상기 시드층이 형성되어 있지 않은 영역은, 산화물을 포함하고 있다.
본 발명의 배선 기판에 의하면, 상기 금속층은, 상기 시드층의 상기 표면 및 상기 측면을 덮도록 마련되어 있다. 이에 의해, 금속층이 시드층의 표면에만 형성되는 경우에 비해, 금속층과 시드층 사이의 밀착성을 향상시킬 수 있다.
또한, 본 발명에 관한 배선 기판은, 상기 배선 기판의 제조 방법을 사용하여 제조할 수 있다.
상기 배선 기판에 있어서, 바람직하게는, 상기 시드층의 상기 표면 상의 상기 금속층의 두께는, 상기 측면 상의 상기 금속층의 두께보다 크다. 이와 같이 구성하면, 배선층의 두께를 확보하면서, 배선층의 배선 간격이 좁아지는 것을 억제할 수 있으므로, 배선간의 절연 신뢰성을 용이하게 확보할 수 있다.
상기 배선 기판에 있어서, 바람직하게는, 상기 배선층은, 상기 시드층의 상기 표면보다 상기 절연성의 기재에 가까운 부분에 있어서, 상기 절연성의 기재로부터 멀어짐에 따라서 끝이 가늘어지는 테이퍼 형상으로 형성되어 있고, 상기 시드층의 상기 표면보다 상기 절연성의 기재로부터 먼 부분에 있어서, 상기 절연성의 기재로부터 멀어짐에 따라서 끝이 굵어지는 역테이퍼 형상으로 형성되어 있고, 상기 배선층의 상기 테이퍼 형상의 부분의 폭은, 상기 배선층의 상기 역테이퍼 형상의 부분의 폭보다 작다. 이와 같이 구성하면, 역테이퍼 형상의 부분에 의해 배선 폭을 확보하면서, 테이퍼 형상의 부분의 배선 간격(절연성의 기재의 표면 근방에 있어서의 배선 간격)을 넓게 할 수 있다. 이 때문에, 배선간의 절연 신뢰성을 확보할 수 있다.
상기 배선 기판에 있어서, 바람직하게는, 상기 시드층의 라인/스페이스는, 2㎛ 이상 100㎛ 이하/2㎛ 이상 100㎛ 이하이다. 이와 같이 시드층을 미세하게 형성한 경우, 금속층을 시드층의 표면에만 형성하면, 금속층과 시드층 접촉 면적이 매우 작아져, 금속층과 시드층 사이의 밀착성이 저하된다. 그러나 본 발명의 배선 기판에서는, 상술한 바와 같이 금속층은 시드층의 표면 및 측면을 덮도록 마련되어 있어, 금속층과 시드층 사이의 밀착성을 향상시킬 수 있으므로, 시드층을 미세하게 형성한 경우라도, 금속층과 시드층 사이의 밀착성을 용이하게 확보할 수 있다.
본 발명에 따르면, 수지제의 레지스트 패턴을 마련하는 일 없이, 밀착성이 양호한 배선층이 형성된 배선 기판을 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 의한 배선 기판의 제조 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시 형태에 의한 배선 기판의 제조 방법을 도시하는 개략도이다.
도 3은 본 발명의 일 실시 형태에 의한 배선 기판의 하지층의 표면에 독립 패턴을 갖도록 시드층을 형성한 상태를 도시하는 평면도이다.
도 4는 본 발명의 일 실시 형태에 의한 배선 기판의 제조에 사용하는 성막 장치의 구조를 도시하는 단면도이다.
도 5는 도 4의 상태로부터 하우징을 소정 높이까지 하강시킨 상태를 도시하는 단면도이다.
도 6은 고체 전해질막이 시드층의 측면에 밀착되어 있는 상태를 도시하는 단면도이다.
도 7은 WSi2, ZrSi2, ITO, Ti, WC 및 Ag(은)의 분극 곡선(분극 특성)을 나타내는 도면이다.
도 8은 고체 전해질막이 시드층의 측면으로부터 이격되어 있는 상태를 도시하는 단면도이다.
도 9는 본 발명의 일 실시 형태에 의한 배선 기판의 배선층의 구조를 도시하는 단면도이다.
도 10은 실시예 1 내지 4, 비교예 1의 배선층의 상태를 나타내는 평면 사진이다.
도 11은 실시예 1, 6 내지 11의 배선층의 상태를 나타내는 평면 사진이다.
도 12는 실시예 12 내지 15 및 비교예 2 내지 5의 필 시험의 결과를 나타내는 도면이다.
도 13은 실시예 16의 배선층의 상태를 나타내는 평면 사진이다.
이하에 본 발명의 실시 형태에 의한 배선 기판 및 그 제조 방법에 대해 설명한다.
먼저, 본 발명의 일 실시 형태에 의한 배선 기판(1)의 제조 방법에 대해 설명한다. 도 1은, 본 발명의 일 실시 형태에 의한 배선 기판(1)의 제조 방법을 나타내는 흐름도이다. 배선 기판(1)의 제조 방법은, 도 1에 나타내는 바와 같이, 하지층 형성 공정(S1)과, 시드층 형성 공정(S2)과, 금속층 형성 공정(S3)과, 제거 공정(S4)을 포함하고 있다. 또한, 여기서는 본 발명의 배선 기판(1)의 제조 방법이 하지층 형성 공정(S1) 및 시드층 형성 공정(S2)을 포함하는 예에 대해 설명하지만, 본 발명의 배선 기판(1)의 제조 방법은, 하지층 형성 공정(S1) 및 시드층 형성 공정(S2)을 포함하지 않고, 절연성의 기재(2)의 표면에 하지층(4)이 마련되고, 하지층(4)의 표면에 시드층(5)이 마련된 시드층을 갖는 기재(9)를 준비하는 공정을 포함해도 된다. 또한, 본 발명의 배선 기판(1)의 제조 방법은, 하지층 형성 공정(S1)을 포함하지 않고, 기재(2)의 표면에 하지층(4)이 마련된 하지층을 갖는 기재를 준비하는 공정 및 시드층 형성 공정(S2)을 포함해도 된다. 어느 경우에도, 기재(2), 하지층(4) 및 시드층(5)으로 이루어지는 시드층을 갖는 기재(9)를 준비할 수 있다.
하지층 형성 공정(S1)에 있어서, 도 2에 도시하는 바와 같이, 준비된 절연성의 기재(2)의 표면에 도전성을 갖는 하지층(4)이 형성된다. 하지층(4)은, 마스크를 사용하는 일 없이, 기재(2)의 표면 전체면에 형성된다.
기재(2)로서는, 특별히 한정되는 것은 아니지만, 예를 들어 유리 에폭시 수지로 이루어지는 기재, 폴리이미드 수지 등의 가요성을 갖는 필름상의 기재, 또는 유리로 이루어지는 기재 등을 사용하는 것이 바람직하고, 유리 에폭시 수지로 이루어지는 기재를 사용하는 것이 특히 바람직하다. 또한, 기재(2)로서, 수지로 이루어지는 기재를 사용하는 경우, 예를 들어 ABS 수지, AS 수지, AAS 수지, PS 수지, EVA 수지, PMMA 수지, PBT 수지, PET 수지, PPS 수지, PA 수지, POM 수지, PC 수지, PP 수지, PE 수지, 엘라스토머와 PP를 포함하는 폴리머 알로이 수지, 변성 PPO 수지, PTFE 수지, ETFE 수지 등의 열가소성 수지, 혹은 페놀 수지, 멜라민 수지, 아미노 수지, 불포화 폴리에스테르 수지, 폴리우레탄, 디알릴프탈레이트, 실리콘 수지, 알키드 수지 등의 열경화성 수지나, 예를 들어 에폭시 수지에 시아네이트 수지를 첨가한 수지나, 액정 폴리머 등으로 이루어지는 기재를 사용할 수 있다.
기재(2)의 표면(도 2에 있어서 상면)은 평탄면인 것이 바람직하고, 기재(2)의 표면의 중심선 평균 거칠기 Ra는, 특별히 한정되는 것은 아니지만, 1㎛ 이하인 것이 보다 바람직하다. 기재(2)의 중심선 평균 거칠기 Ra를 1㎛ 이하로 함으로써, 하지층(4)의 중심선 평균 거칠기 Ra도 작아지므로, 하지층(4)의 표면에 후술하는 바와 같이 잉크를 배치하였을 때에 하지층(4)의 표면 형상(표면의 요철)에 기인하여 잉크가 변형되거나 하는 것이 억제된다. 이에 의해, 후술하는 바와 같이, 예를 들어 2㎛ 이상 100㎛ 이하/2㎛ 이상 100㎛ 이하의 미세한 라인/스페이스의 시드층(5)을 용이하게 형성할 수 있다. 또한, 본 명세서 및 청구범위에 있어서, 중심선 평균 거칠기 Ra는, JIS B0601-1994에 준하여 측정한 값이다.
여기서, 하지층(4)은, 산화물을 표면에 포함하는 층이다. 산화물을 표면에 포함하는 층으로서는, 예를 들어 표면에 자연 산화막이 형성되는 층이나, 층 전체에 산화물을 포함하는 층 등을 들 수 있지만, 하지층(4)은 표면에 자연 산화막이 형성되는 층인 것이 바람직하다. 또한, 자연 산화막이란, 물질을 대기 중에 방치 한 경우에 물질의 표면에 자연스럽게 형성되는 산화막을 말한다. 또한, 자연 산화막은, Al, Cr, Ti 및 그 합금의 표면에 형성되는 부동태 막이나, ZrSi2 및 WSi2의 표면에 형성되는 SiO2를 포함한다.
또한, 하지층(4)을 표면에 자연 산화막이 형성되는 층으로 하는 경우, 하지층(4)을 예를 들어 실리사이드에 의해 형성하는 것이 바람직하다. 또한, 실리사이드란, 금속과 실리콘에 의해 구성되는 화합물을 말한다. 또한, 하지층(4)을 실리사이드에 의해 형성하는 경우, 실리사이드로서 전이 금속 실리사이드를 사용하는 것이 바람직하다. 또한, 전이 금속 실리사이드란, 전이 금속과 실리콘에 의해 구성되는 실리사이드를 말한다. 또한, 하지층(4)을 전이 금속 실리사이드에 의해 형성하는 경우, 전이 금속 실리사이드로서 FeSi2, CoSi2, MoSi2, WSi2, VSi2, ReSi1.75, CrSi2, NbSi2, TaSi2, TiSi2 또는 ZrSi2 등을 사용하는 것이 바람직하고, ZrSi2 또는 WSi2를 사용하는 것이 더 바람직하다.
하지층(4)의 재질로서는, 특별히 한정되는 것은 아니지만, 예를 들어 ZrSi2 또는 WSi2 등의 전이 금속 실리사이드, ITO(산화인듐주석) 등의 금속 산화물, Ti, Ti를 함유하는 합금, 스테인리스강 등의 Cr을 함유하는 합금, 도전성 수지 등을 사용하는 것이 바람직하고, ZrSi2 또는 WSi2 등의 전이 금속 실리사이드를 사용하는 것이 특히 바람직하다. 하지층(4)의 두께는, 특별히 한정되는 것은 아니지만, 예를 들어 20㎚ 이상 300㎚ 이하인 것이 바람직하다. 하지층(4)의 두께를 20㎚ 미만으로 한 경우, 후술하는 금속층 형성 공정(S3)에 있어서 금속층(6)의 일부에 불균일이 발생할 가능성이 있다. 또한, 하지층(4)의 두께를 300㎚보다 두껍게 한 경우, 후술하는 금속층 형성 공정(S3)에 있어서 금속층(6)은 양호하게 형성되지만, 하지층(4)의 형성 및 제거에 필요한 재료비나 가공비가 증가하기 때문에, 비용 효율이 저하된다.
하지층(4)은, 예를 들어 스퍼터링법에 의해 형성할 수 있다. 이에 의해, 하지층(4)과 기재(2)가 공유 결합되어, 하지층(4)과 기재(2)가 강고하게 밀착된다. 이 때문에, 예를 들어 중심선 평균 거칠기 Ra가 1㎛ 이하인 기재(2)를 사용한 경우라도, 하지층(4)이 기재(2)로부터 박리되는 것을 억제할 수 있다. 즉, 기재(2)의 중심선 평균 거칠기 Ra를 1㎛ 이하로 한 경우라도, 기재(2)와 하지층(4)의 밀착력을 충분히 확보할 수 있다. 또한, 기재(2)에 유리 에폭시 수지를 사용하고, 하지층(4)에 WSi2나 ZrSi2 등의 전이 금속 실리사이드를 사용한 경우, 하지층(4)과 기재(2)의 밀착력을 용이하게 강고하게 할 수 있다. 또한, 하지층(4)의 형성 방법은, 특별히 한정되는 것은 아니며, 스퍼터링법 외에, 예를 들어 PVD(물리 기상 성장)법이나 CVD(화학 기상 성장)법 등의 증착법이나, 도금법 등을 사용할 수 있다. 또한, 하지층(4)과 기재(2)가 공유 결합되어 강고하게 밀착되므로, 하지층(4)과 기재(2)의 밀착력을 확보하기 위해, 기재(2)의 표면을 조화시킬 필요가 없다. 또한, 통상, 기재(2)의 중심선 평균 거칠기 Ra가 작아짐에 따라서 기재(2)와 하지층(4)의 접촉 면적이 작아져 밀착력이 저하되므로, 종래의 배선 기판에서는 기재의 표면을 조화시킬 필요가 있었다.
시드층 형성 공정(S2)에 있어서, 하지층(4)의 표면에, 소정 패턴의, 금속을 함유하는 시드층(5)이 형성된다. 이에 의해, 기재(2), 하지층(4) 및 시드층(5)으로 이루어지는 시드층을 갖는 기재(9)가 얻어진다.
여기서, 시드층(5)의 재질로서 하지층(4)과 동일한 재질을 사용하는 것은, 후술하는 바와 같이 시드층(5)의 표면에 선택적으로 금속층(6)을 형성할 수 없게 되므로, 바람직하지 않다. 시드층(5)은, 표면에 자연 산화막이 형성되지 않는 층이나, 층 전체에 산화물을 포함하지 않는 층 등인 것이 바람직하다. 또한, 가령 시드층(5)의 표면에 자연 산화막이 형성되었다고 해도, 자연 산화막의 두께는 하지층(4)보다 시드층(5) 쪽이 얇은 것이 바람직하다. 구체적으로는, 시드층(5)의 재질로서는, 예를 들어 은, 구리, 금, 팔라듐 또는 백금 등을 사용하는 것이 바람직하고, 은 또는 구리를 사용하는 것이 특히 바람직하다. 또한, 시드층(5)의 재질로서, 예를 들어 은, 구리, 금, 팔라듐 및 백금으로 이루어지는 군에서 선택되는 2종 이상을 사용해도 된다.
시드층(5)의 두께는, 특별히 한정되는 것은 아니지만, 예를 들어 20㎚ 이상 300㎚ 이하로 형성되는 것이 바람직하다. 시드층(5)의 두께를 20㎚ 미만으로 한 경우, 후술하는 금속층 형성 공정(S3)에 있어서 금속층(6)의 일부에 불균일이 발생할 가능성이 있다. 또한, 시드층(5)의 두께를 300㎚보다 두껍게 한 경우, 후술하는 금속층 형성 공정(S3)에 있어서 금속층(6)은 양호하게 형성되지만, 시드층(5)의 형성에 필요한 재료비나 가공비가 증가하기 때문에, 비용 효율이 저하된다. 시드층(5)의 라인/스페이스는, 특별히 한정되는 것은 아니지만, 예를 들어 2㎛ 이상 100㎛ 이하/2㎛ 이상 100㎛ 이하로 형성된다. 즉, 시드층(5)의 라인(선 폭) W11은 예를 들어 2㎛ 이상 100㎛ 이하로 형성되고, 시드층(5)의 스페이스(선 간격) W12는 예를 들어 2㎛ 이상 100㎛ 이하로 형성된다. 라인/스페이스는, 배선 기판(1)을 평면으로 보았을 때의 선 폭 W11/선 간격 W12이다. 또한, 시드층(5)의 라인(선 폭) W11과 스페이스(선 간격) W12는, 동일한 크기로 형성되어도 되고, 다른 크기로 형성되어도 된다.
이와 같이 시드층(5)을 미세하게 형성하는 경우, 금속층(6)을 시드층(5)의 표면(적층면)(5a)에만 형성하면, 금속층(6)과 시드층(5)의 접촉 면적이 매우 작아져, 금속층(6)과 시드층(5) 사이의 밀착성이 저하된다. 그러나 본 발명의 배선 기판(1)에서는, 후술하는 바와 같이 금속층(6)은 시드층(5)의 표면(5a) 및 측면(5b)을 덮도록 마련되어 있어, 금속층(6)과 시드층(5) 사이의 밀착성을 향상시킬 수 있으므로, 시드층(5)을 미세하게 형성한 경우라도, 금속층(6)과 시드층(5) 사이의 밀착성을 용이하게 확보할 수 있다.
또한, 시드층(5)은 도 3에 도시하는 바와 같이, 서로 이격되어 배치되는 복수의 독립 패턴(5c)을 갖도록 형성된다. 또한, 도 3에서는, 복수의 독립 패턴(5c)에 해칭이 실시되어 있다. 복수의 독립 패턴(5c)은, 하지층(4)을 통해 서로 도통되어 있으므로, 후술하는 금속층 형성 공정(S3)에 있어서 시드층(5)의 독립 패턴(5c) 상에도 금속층(6)이 형성된다. 즉, 종래는, 서로 이격되어 배치되는 복수의 독립 패턴의 각각에, 전압을 인가하기 위한 인출선을 형성할 필요가 있었지만, 본 실시 형태의 제조 방법에 의하면, 독립 패턴(5c)은 하지층(4)을 통해 서로 도통되므로, 독립 패턴(5c)의 각각에, 전압을 인가하기 위한 인출선을 형성할 필요가 없다. 이 때문에, 인출선을 형성할 스페이스가 필요하지 않으므로, 보다 고밀도 배선 패턴을 용이하게 형성할 수 있다.
시드층 형성 공정(S2)에서는, 예를 들어 하지층(4)의 표면에 금속 입자를 함유하는 잉크를 배치하여 고화함으로써, 소정 패턴의 시드층(5)이 형성된다. 잉크를 하지층(4)의 표면에 배치하는 방법은, 특별히 한정되는 것은 아니지만, 예를 들어 스크린 인쇄, 잉크젯 인쇄, 전사 인쇄 등의 다양한 인쇄법을 사용할 수 있다. 또한, 잉크를 사용하지 않고, 예를 들어 증착법이나 스퍼터링법에 의해 시드층(5)을 형성할 수도 있다. 하지층(4)의 표면에 배치한 잉크를 고화하는 방법은, 특별히 한정되는 것은 아니지만, 예를 들어 잉크에 함유된 금속 입자를 소결하거나, 잉크를 가열이나 건조에 의해 고화하거나 할 수 있다. 또한, 시드층(5)을 소결에 의해 형성하는 경우, 기재(2)의 내열 온도 이하(예를 들어, 유리 에폭시 수지로 이루어지는 기재(2)를 사용하는 경우, 약 250℃ 이하)에서 소결을 행한다.
잉크에 함유되는 금속 입자의 재질로서는, 특별히 한정되는 것은 아니지만, 예를 들어 은, 구리, 금, 팔라듐 또는 백금 등을 사용하는 것이 바람직하고, 은 또는 구리를 사용하는 것이 특히 바람직하다. 또한, 예를 들어 은, 구리, 금, 팔라듐 및 백금으로 이루어지는 군에서 선택되는 2종 이상을 사용해도 된다. 또한, 금속 입자의 입경은, 특별히 한정되는 것은 아니지만, ㎛ 오더의 배선을 형성하기 위해서는, 보다 작은 것이 바람직하고, 예를 들어 1㎚ 이상 100㎚ 이하의 ㎚ 오더의 입경인 것이 보다 바람직하다. 이러한 금속 입자는, 금속 나노 입자라고도 한다. 또한, 예를 들어 20㎚ 이하의 금속 나노 입자를 사용함으로써, 금속 입자의 융점이 저하되어 소결되기 쉬워진다. 또한, 금속 나노 입자를 함유하는 잉크를 사용함으로써, 미세한 패턴의 시드층(5)을 용이하게 형성할 수 있다.
잉크에 포함되는 분산매 및 첨가제는, 특별히 한정되는 것은 아니지만, 소결 시에 휘발되는 것이 바람직하다. 예를 들어, 분산매로서 데칸올을 사용할 수 있고, 첨가제로서 탄소수가 10개 내지 17개 정도인 직쇄의 지방산염을 사용할 수 있다.
시드층(5)은, 단면으로 보아, 기재(2)와는 반대측에 배치되는 표면(도 2에 있어서 상면)(5a)과, 표면(5a)의 양단으로부터 기재(2)측을 향해 연장되는 측면(5b)을 갖는다. 시드층(5)은, 단면으로 보아, 기재(2)로부터 멀어짐에 따라서 끝이 가늘어지는 테이퍼 형상, 또는 직사각 형상으로 형성된다.
여기서, 본 실시 형태에서는, 금속층 형성 공정(S3)을 실행할 때, 하지층(4)의 표면(4a)은, 산화물을 포함하고 있다. 산화물은, 특별히 한정되는 것은 아니지만, 예를 들어 ZrSi2 또는 WSi2 등의 실리사이드의 표면이나 Ti 또는 스테인리스강 등의 금속의 표면에 형성되는 자연 산화막이어도 되고, 선택적으로 시드층(5)에 통전될 수 있는 것이면, 실리사이드나 금속 등의 표면 상에 별도로 마련된 산화물 막이어도 된다. 산화물이 자연 산화막으로 이루어지는 경우, 표면(4a)이 산화물을 포함하도록 하지층(4)을 용이하게 형성할 수 있다. 예를 들어, 하지층(4)이 ZrSi2나 WSi2의 실리사이드로 이루어지는 경우, 실리사이드의 표면에는, SiO2로 이루어지는 자연 산화막이 형성되어 있다. 또한, 산화물이 자연 산화막으로 이루어지는 경우, 하지층(4)의 표면(4a)의 전역에 자연 산화막이 형성된다. 한편, 산화물이 별도로 마련된 산화물막으로 이루어지는 경우, 시드층 형성 공정(S2) 후에, 하지층(4)의 표면(4a)의 시드층(5)이 형성되어 있지 않은 영역에 산화물막이 별도로 형성된다. 어느 경우라도, 하지층(4)의 표면(4a)의 적어도 시드층(5)이 형성되어 있지 않은 영역은, 산화물을 포함하고 있다.
금속층 형성 공정(S3)에 있어서, 시드층(5)의 표면(5a)에 금속층(6)을 형성한다. 금속층(6)의 재질로서는, 특별히 한정되는 것은 아니지만, 예를 들어 구리, 니켈, 은, 금 등을 사용하는 것이 바람직하고, 구리를 사용하는 것이 특히 바람직하다. 금속층(6)의 두께는, 특별히 한정되는 것은 아니지만, 예를 들어 1㎛ 이상 100㎛ 이하로 형성된다.
여기서, 금속층 형성 공정(S3)에 있어서 금속층(6)의 형성에 사용하는 성막 장치(100)(도 4 참조)의 구조에 대해 설명한다. 이 성막 장치(100)는, 고상 전석법으로 금속 피막(본 실시 형태에서는 금속층(6))을 성막하는 성막 장치(도금 장치)이며, 시드층(5)의 표면(5a)에 금속층(6)을 형성할 때에 사용된다.
도 4에 도시하는 바와 같이, 성막 장치(100)는, 금속제의 양극(11)과, 양극(11)과 음극인 시드층(5) 사이에 설치된 고체 전해질막(13)과, 양극(11)과 하지층(4) 사이에 전압을 인가하는 전원부(16)를 구비하고 있다. 하지층(4)과 시드층(5)은 도통되어 있으므로, 양극(11)과 하지층(4) 사이에 전원부(16)에서 전압을 인가함으로써, 성막 시에, 양극(11)과 시드층(5) 사이에 전류가 흐른다.
본 실시 형태에서는, 성막 장치(100)는 하우징(15)을 더 구비하고 있고, 하우징(15)에는, 양극(11)과, 성막되는 금속 피막(여기서는 금속층(6))의 재료인 구리, 니켈, 은 또는 금 등의 금속의 이온을 포함하는 용액(L)(이하, 금속 용액(L)이라고 함)이 수용되어 있다. 더 구체적으로는, 양극(11)과 고체 전해질막(13) 사이에, 금속 용액(L)을 수용하는 공간이 형성되고, 수용된 금속 용액(L)은, 일방측으로부터 타방측으로 흐르도록 되어 있다.
양극(11)은, 판상이며, 금속 피막(여기서는 금속층(6))과 동일한 재료(예를 들어, 구리)로 이루어지는 가용성의 양극 또는 금속 용액(L)에 대해 불용성을 가진 재료(예를 들어, 티타늄)로 이루어지는 양극 중 어느 것이어도 된다. 또한, 본 실시 형태에서는, 양극(11)과 고체 전해질막(13)은, 이격되어 배치되어 있다. 또한, 양극(11)과 고체 전해질막(13)을 접촉시키고, 양극(11)으로서, 금속 용액(L)이 투과하고, 또한 고체 전해질막(13)에 금속 이온을 공급하는, 다공질체로 이루어지는 양극을 사용해도 된다. 단, 이 경우, 양극(11)을 고체 전해질막(13)에 압박하면, 고체 전해질막(13)에 대한 양극(11)의 압박력의 변동에 기인하여, 석출 불균일이 발생할 가능성이 있으므로, 양극(11)을 고체 전해질막(13)에 압박하는 구성을 미세 배선의 제조에 사용하는 것은 바람직하지 않다. 그러나 배선 폭이 미세하지 않은 경우에는, 석출 불균일에 의한 악영향이 작으므로, 양극(11)을 고체 전해질막(13)에 압박하는 구성으로 해도 된다.
고체 전해질막(13)은, 상술한 금속 용액(L)에 접촉시킴으로써, 금속 이온을 내부에 함침(함유)시킬 수 있고, 전압을 인가하였을 때에 음극(시드층(5))의 표면에 있어서 금속 이온 유래의 금속을 석출할 수 있는 것이면, 특별히 한정되는 것은 아니다. 고체 전해질막(13)의 두께는, 예를 들어 약 5㎛ 내지 약 200㎛이다. 고체 전해질막(13)의 재료로서는, 예를 들어 듀퐁사 제조의 나피온(등록상표) 등의 불소계 수지, 탄화수소계 수지, 폴리아믹산 수지, 아사히 글래스사 제조의 셀레미온(CMV, CMD, CMF 시리즈) 등의 양이온 교환 기능을 가진 수지를 들 수 있다.
금속 용액(L)은, 상술한 바와 같이 성막해야 하는 금속 피막의 금속을 이온의 상태로 함유하고 있는 액이며, 그 금속에, 예를 들어 구리, 니켈, 은 또는 금 등을 들 수 있고, 금속 용액(L)은, 이들 금속을, 질산, 인산, 숙신산, 황산니켈 또는 피로인산 등의 산으로 용해(이온화)한 것이다.
또한, 본 실시 형태의 성막 장치(100)는, 하우징(15)의 상부에, 하우징(15)을 승강시키는 승강 장치(18)를 구비하고 있다. 승강 장치(18)는, 하우징(15)을 승강시킬 수 있는 것이면 특별히 한정되는 것은 아니지만, 예를 들어 유압식 또는 공압식의 실린더, 전동식의 액추에이터, 리니어 가이드 및 모터 등에 의해 구성할 수 있다. 또한, 하우징(15)에는, 금속 용액(L)이 공급되는 공급구(15a)와, 금속 용액(L)이 배출되는 배출구(15b)가 마련되어 있다. 공급구(15a) 및 배출구(15b)는, 배관을 통해 탱크(101)에 접속되어 있다. 탱크(101)로부터 펌프(102)에 의해 보내진 금속 용액(L)은, 공급구(15a)로부터 하우징(15)으로 유입되고, 배출구(15b)로부터 배출되어 탱크(101)로 돌아간다. 배출구(15b)의 하류측에는 압력 조정 밸브(103)가 마련되어 있고, 압력 조정 밸브(103) 및 펌프(102)에 의해 하우징(15) 내의 금속 용액(L)을 소정의 압력으로 가압하는 것이 가능하다. 이 때문에, 성막 시에는, 금속 용액(L)의 액압에 의해, 고체 전해질막(13)이 시드층(5)을 압박한다. 이에 의해, 시드층(5)을 고체 전해질막(13)으로 균일하게 가압하면서, 시드층(5)에 금속 피막(여기서는 금속층(6))을 성막할 수 있다.
본 실시 형태의 성막 장치(100)는, 기재(2)를 적재하는 금속 받침대(40)를 구비하고 있고, 금속 받침대(40)는, 전원부(16)의 부극에 전기적으로 접속되어 있다(도통되어 있음). 전원부(16)의 정극은, 하우징(15)에 내장된 양극(11)에 전기적으로 접속되어 있다(도통되어 있음).
구체적으로는, 성막 장치(100)는, 전원부(16)의 부극과 하지층(4) 또는 시드층(5)을 도통하도록, 금속 피막의 성막 시에, 하지층(4) 또는 시드층(5)의 일부(구체적으로는 단부)에 접촉하는 도전 부재(17)를 구비하고 있다. 도전 부재(17)는, 성막 시에 하지층(4)의 일부에 접촉하도록 기재(2)에 설치 가능한 동시에, 기재(2)로부터 떼어 내기 가능하다. 도전 부재(17)는 기재(2)의 에지부의 일부를 덮는 금속판이며, 도전 부재(17)의 일부는 구부러져 금속 받침대(40)에 접촉하도록 형성되어 있다. 이에 의해, 금속 받침대(40)가 도전 부재(17)를 통해 하지층(4)과 도통된다. 또한, 도전 부재(17)는, 시드층(5)의 일부에 접촉하도록 형성되어 있어도 된다. 이 경우에도, 시드층(5) 중 도전 부재(17)에 접촉된 부분은, 하지층(4)을 통해 시드층(5)의 다른 부분과 도통된다.
금속층 형성 공정(S3)에서는, 도 4에 도시하는 바와 같이, 금속 받침대(40) 상의 소정 위치에 기재(2) 및 도전 부재(17)를 적재한다. 그리고 도 5에 도시하는 바와 같이, 승강 장치(18)에 의해 하우징(15)을 소정 높이까지 하강시킨다. 그리고 펌프(102)에 의해 금속 용액(L)을 가압하면 도 6에 도시하는 바와 같이, 고체 전해질막(13)이 시드층(5) 및 하지층(4)을 따르는 동시에, 압력 조정 밸브(103)에 의해 하우징(15) 내의 금속 용액(L)은 설정된 일정한 압력이 된다. 즉, 고체 전해질막(13)은, 하우징(15) 내의 금속 용액(L)의 압력 조절된 액압으로 시드층(5)의 표면(5a) 및 측면(5b)과 하지층(4)의 표면(4a)을 균일하게 압박할 수 있다. 이와 같이 고체 전해질막(13)이 시드층(5)의 표면(5a) 및 측면(5b)과 하지층(4)의 표면(4a)을 압박한 상태에서 양극(11)과 하지층(4) 사이에 전압을 인가함으로써, 시드층(5)의 표면(5a) 및 측면(5b)에 고체 전해질막(13)에 함유되는 금속 이온에서 유래된 금속이 석출된다. 또한, 전압의 인가에 의해 고체 전해질막(13)에는, 하우징(15) 내의 금속 용액(L)의 금속 이온은 음극에서 계속 환원되므로, 금속층(6)이 형성된다.
이때, 하지층(4)의 표면(4a)은 산화물을 포함하고 있으므로, 하지층(4)의 표면(4a)은 시드층(5)의 표면(5a) 및 측면(5b)에 비해 금속 이온의 환원 반응에 대한 활성화 에너지가 높다고 추정된다. 이 때문에, 고체 전해질막(13)은 시드층(5)의 표면(5a) 및 측면(5b)과 하지층(4)의 표면(4a)에 밀착되어 있지만, 시드층(5)의 표면(5a) 및 측면(5b)에만 전류가 흐른다. 이에 의해, 표면(5a) 및 측면(5b)에서 고체 전해질막(13)에 함유된 금속 이온(여기서는 구리 이온)이 환원되어, 금속(여기서는 구리)이 석출된다. 이 결과, 시드층(5)의 표면(5a) 및 측면(5b)과 하지층(4)의 표면(4a) 중 시드층(5)의 표면(5a) 및 측면(5b)에만 선택적으로 금속층(6)이 형성된다.
더 구체적으로 설명하면, 도 7에 나타내는 바와 같이, 하지층(4)을 구성하는 재료(예를 들어, WSi2, ZrSi2, ITO, Ti 등)의 분극 곡선(제1 분극 곡선)의 상승 전위는, 시드층(5)을 구성하는 재료(여기서는, 은)의 분극 곡선(제2 분극 곡선)의 상승 전위보다 높다. 이것은, 하지층(4)의 표면(4a)이 시드층(5)의 표면(5a) 및 측면(5b)에 비해 금속 이온의 환원 반응에 대한 활성화 에너지가 높은 것을 의미하고 있다. 상승 전위는, 전류 밀도가 상승을 개시하는 전위이지만, 전류 밀도가 0mA/㎠에 근접하면 상승 전위를 특정하기 어려워지기(오차가 커짐) 때문에, 여기서는, 전류 밀도가 0.1mA/㎠일 때의 전위를 상승 전위로 하고 있다. 또한, WC의 분극 곡선의 상승 전위는, 시드층(5)을 구성하는 재료(여기서는, 은)의 분극 곡선(제2 분극 곡선)의 상승 전위와 대략 동일하므로, 하지층(4)으로서 WC를 사용할 수는 없다. 또한, 도 7에 나타낸 분극 곡선의 상세에 대해서는 실시예에서 후술한다.
예를 들어, WSi2 및 ZrSi2에는, 표면에 SiO2의 자연 산화막이 형성되므로, 이들의 분극 곡선에 있어서 전류 밀도가 0.1mA/㎠에서의 전위는, 은의 분극 곡선에 있어서 전류 밀도가 0.1mA/㎠에서의 전위보다 0.02V 이상 높다. 이 때문에, 구리로 이루어지는 양극(11)과 WSi2 또는 ZrSi2로 이루어지는 하지층(4) 사이에 예를 들어 0.1V의 전압을 인가하면, 은으로 이루어지는 시드층(5)에는 전류가 흐르지만, WSi2 또는 ZrSi2로 이루어지는 하지층(4)에는 전류가 흐르지 않는다. 바꾸어 말하면, 시드층(5)에는 전류가 흐르지만, 하지층(4)은 표면(4a)에 산화물을 포함하고 있어 표면(4a)의 상기 활성화 에너지가 비교적 높기 때문에, 하지층(4)에는 전류가 흐르지 않는다. 이와 같이, 하지층(4) 및 시드층(5)의 분극 곡선의 상승 전위의 차(약 0.02V 이상)가 충분히 크기 때문에, 시드층(5)에 금속층(6)을 형성할 때, 고체 전해질막(13)이 밀착되는 시드층(5)의 표면(5a) 및 측면(5b)과 하지층(4)의 표면(4a) 중 시드층(5)의 표면(5a) 및 측면(5b)에만 선택적으로 금속층(6)이 형성된다. 이와 같이, 시드층(5)의 표면(5a)뿐만 아니라 측면(5b)에도 금속층(6)이 형성됨으로써, 금속층(6)이 시드층(5)의 표면(5a)에만 형성되는 경우에 비해, 금속층(6)과 시드층(5) 사이의 밀착성을 향상시킬 수 있다.
이 상태에서 양극(11)과 하지층(4) 사이에 전압을 계속 인가하면, 시드층(5)의 표면(5a) 및 측면(5b)에 서서히 금속층(6)이 형성되어, 금속층(6)의 두께가 증가한다. 이때, 측면(5b) 상의 금속층(6)은, 측면(5b)으로부터 하지층(4)의 표면(4a)을 따른 방향(도 8의 좌우 방향)을 향해 성장하여, 하지층(4)의 표면(4a) 중 시드층(5) 근방의 부분에만 형성된다.
여기서, 시드층(5)의 표면(5a) 및 측면(5b)에 금속(여기서는 구리)이 석출될 때에는, 시드층(5)의 표면(5a)의 도 6의 양단에 있어서 전류가 집중되므로, 폭 방향으로도 금속층(6)이 성장하여, 시드층(5)으로부터 멀어짐에 따라서 금속층(6)은 폭이 넓어지도록 성장한다. 또한, 도 6의 상태로부터 금속층(6)의 두께가 증가하면 도 8에 도시하는 바와 같이, 고체 전해질막(13)은 시드층(5)의 측면(5b)의 하단부로부터 이격되므로, 시드층(5)의 측면(5b)에 있어서 금속층(6)은 성장하지 않게 된다.
따라서, 양극(11)과 하지층(4) 사이에 전압을 계속 인가하면, 금속층(6)은 도 8에 도시하는 바와 같은 형상이 된다. 구체적으로는, 시드층(5)의 표면(5a) 상의 금속층(6)의 두께 T1은, 측면(5b) 상의 금속층(6)의 두께 T2보다 커진다.
금속층(6)이 소정 두께 T1로 형성되면, 양극(11)과 하지층(4) 사이의 전압 인가를 정지하고, 펌프(102)에 의한 금속 용액(L)의 가압을 정지한다. 그리고 하우징(15)을 소정 높이까지 상승시켜, 금속 받침대(40)로부터 기재(2)를 떼어 낸다.
금속층 형성 공정(S3)에서는, 상기한 바와 같이, 전해 도금에 의해 금속층(6)을 형성하기 때문에, 무전해 도금에 의해 금속층(6)을 형성하는 경우에 비해, 성막 속도를 크게 할 수 있어, 도금 시간을 단축시킬 수 있다.
제거 공정(S4)에 있어서, 하지층(4) 중 시드층(5) 및 금속층(6)이 형성되어 있지 않은 노출 영역(R)을, 마스크를 사용하지 않고 제거함으로써, 기재(2)의 표면에, 하지층(4b), 시드층(5) 및 금속층(6)에 의해 구성되는 배선층(3)이 형성된다. 노출 영역(R)을 제거하는 방법은, 특별히 한정되는 것은 아니지만, 예를 들어 플라스마 에칭법, 스퍼터링법, 화학 에칭법 등을 사용할 수 있다. 또한, 예를 들어 하지층(4)을 WSi2 또는 ZrSi2에 의해 형성하고 있는 경우, CF4 가스를 사용한 플라스마 에칭법에 의해 노출 영역(R)을 제거하는 것이 바람직하다.
배선층(3)의 라인/스페이스는, 특별히 한정되는 것은 아니지만, 예를 들어 시드층(5)의 스페이스가 2㎛인 경우에는, 배선층(3)의 스페이스는 1㎛ 정도 확보된다. 이러한 관점에서, 예를 들어 시드층(5)의 라인/스페이스가, 2㎛ 이상 100㎛ 이하/2㎛ 이상 100㎛ 이하인 경우에는, 배선층(3)의 라인/스페이스는, 3㎛ 이상 101㎛ 이하/1㎛ 이상 99㎛ 이하이다. 이러한 미세 배선을 갖는 배선 기판(1)은, 고밀도 실장에 적합하다. 또한, 라인/스페이스는, 배선 기판(1)을 평면으로 보았을 때의 배선 폭 W1/배선 간격 W2(도 9 참조)이다.
그리고 배선층(3)은, 도 9에 도시하는 바와 같이, 시드층(5)의 표면(5a)보다 기재(2)에 가까운 부분(3a)에 있어서, 기재(2)로부터 멀어짐에 따라서 끝이 가늘어지는 테이퍼 형상(도 9에 있어서 사다리꼴 형상)으로 형성된다. 한편, 배선층(3)은, 시드층(5)의 표면(5a)보다 기재(2)로부터 먼 부분(3b)에 있어서, 기재(2)로부터 멀어짐에 따라서 두꺼워지는 역테이퍼 형상(도 9에 있어서 역사다리꼴 형상)으로 형성된다. 또한, 금속층(6)의 테이퍼 형상의 부분(부분(3a))의 폭은, 금속층(6)의 역테이퍼 형상의 부분(부분(3b))의 폭보다 작아진다. 이에 의해, 역테이퍼 형상의 부분에 의해 배선 폭을 확보하면서, 테이퍼 형상의 부분의 배선 간격(기재(2)의 표면 근방에 있어서의 배선 간격)을 넓게 할 수 있다. 이 때문에, 배선간의 절연 신뢰성을 확보할 수 있다.
또한, 시드층(5)의 표면(5a) 상의 금속층(6)의 두께 T1은, 측면(5b) 상의 금속층(6)의 두께 T2보다 크게 되어 있다. 이에 의해, 배선층(3)의 두께를 확보하면서, 배선층(3)의 배선 간격이 좁아지는 것을 억제할 수 있으므로, 배선간의 절연 신뢰성을 용이하게 확보할 수 있다. 예를 들어, 표면(5a) 상의 금속층(6)의 두께 T1은, 1㎛ 이상, 100㎛ 이하이고, 측면(5b) 상의 금속층(6)의 두께 T2는 2㎛ 이하이다. 금속층(6)의 두께 T1을 1㎛ 이상으로 함으로써, 배선층(3)을 미세 배선으로 형성한 경우라도, 배선 저항이 지나치게 커지는 것을 억제할 수 있다. 또한, 금속층(6)의 두께 T1을 100㎛ 이하로 함으로써, 금속층(6)의 형성에 걸리는 시간(도금 시간)이 지나치게 길어지는 것을 억제할 수 있다.
이상과 같이 하여, 도 9에 나타낸 배선 기판(1)이 제조된다.
본 실시 형태에서는, 상기한 바와 같이 고체 전해질막(13)이 시드층(5) 및 하지층(4)에 압박되고, 양극(11)과 하지층(4) 사이에 전압이 인가되어, 고체 전해질막(13)에 함유된 금속 이온이 환원됨으로써, 시드층(5)의 표면(5a) 및 측면(5b)에 금속층(6)이 형성된다. 여기서, 시드층(5)의 표면(5a)에 금속층(6)을 형성할 때, 고체 전해질막(13)이 시드층(5) 및 하지층(4)에 압박되므로, 고체 전해질막(13)은 시드층(5)뿐만 아니라 하지층(4)에도 밀착되지만, 하지층(4)의 표면(4a)은 산화물을 포함하고 있으므로, 하지층(4)의 표면(4a)은 시드층(5)의 표면(표면(5a) 및 측면(5b))에 비해 금속 이온의 환원 반응에 대한 활성화 에너지가 높다고 추정된다. 이 때문에, 시드층(5) 및 하지층(4) 중 시드층(5)의 표면에만 선택적으로 금속층(6)을 형성하는 것이 가능하므로, 수지제의 레지스트 패턴을 사용하는 일 없이, 시드층(5)의 표면에 금속층(6)을 형성하는 것이 가능하다. 그리고 하지층(4) 중 시드층(5) 및 금속층(6)이 형성되어 있지 않은 노출 영역(R)이 제거됨으로써, 기재(2)의 표면에 소정의 배선 패턴을 갖는 배선층(3)이 형성된다. 이상과 같이, 수지제의 레지스트 패턴을 사용하는 일 없이, 시드층(5)의 표면에 금속층(6)이 형성되므로, 레지스트 패턴의 형성 및 제거가 불필요하다. 그 결과, 배선 기판(1)을 제조할 때에 다수의 공정이 필요해지거나, 많은 폐액이 발생하거나 하는 것을 억제할 수 있다.
또한, 고체 전해질막(13)을 시드층(5) 및 하지층(4)에 압박한 상태에서 양극(11)과 하지층(4) 사이에 전압을 인가하므로, 고체 전해질막(13)이 시드층(5) 및 하지층(4)을 따른 상태에서 금속층(6)이 형성된다. 이 때문에, 시드층(5)의 표면(5a)뿐만 아니라 측면(5b)에도 금속층(6)이 형성되어, 금속층(6)은 시드층(5)의 표면(5a) 및 측면(5b)을 덮도록 형성된다. 그 결과, 금속층(6)이 시드층(5)의 표면(5a)에만 형성되는 경우에 비해, 금속층(6)과 시드층(5) 사이의 밀착성을 향상시킬 수 있다.
[실시예]
다음으로, 본 발명의 실시예에 대해 설명한다.
<시드층의 재질에 대해>
(실시예 1)
기재(2)의 재질을 유리, 하지층(4)의 재질을 WSi2, 시드층(5)의 재질을 은, 금속층(6)의 재질을 구리로 하여, 상술한 제조 방법에 의해, 배선 기판(1)을 제조하였다. 구체적으로는, 유리로 이루어지는 기재(2)의 표면에 WSi2로 이루어지는 하지층(4)을, WSi2를 타깃으로 하여 스퍼터링법에 의해 형성하였다. 이때, 하지층(4)의 두께를 100㎚로 하였다. 그리고 하지층(4)의 표면에 평균 입경 50㎚의 은 나노 입자를 함유하는 잉크를 사용하여 100㎚의 두께를 갖는 시드층(5)을 형성하였다. 이때, 하지층(4)의 표면에 잉크를 스크린 인쇄법에 의해 배치하고, 은 나노 입자를 120℃의 온도에서 소결함으로써, 시드층(5)을 형성하였다. 또한, 이때, 복수의 독립 패턴(5c)를 갖도록 시드층(5)을 형성하였다.
다음으로, 성막 장치(100)를 사용하여, 시드층(5)의 표면(5a)에 금속층(6)을 형성하였다. 이때, 금속 용액(L)으로서 1.0mol/L의 황산구리 수용액을 사용하고, 양극(11)으로서 무산소 구리선을 사용하고, 고체 전해질막(13)으로서 나피온(등록상표)(두께 약 8㎛)을 사용하고, 펌프(102)에 의해 고체 전해질막(13)을 시드층(5)에 1.0㎫로 압박하고, 약 0.5V의 인가 전압(약 100mA의 정전류 제어)으로 0.23mA/㎠의 전류 밀도로 금속층(6)을 형성하였다. 또한, 금속층(6)의 두께 T1을 5㎛로 형성하였다.
그 후, 하지층(4) 중 시드층(5) 및 금속층(6)이 형성되어 있지 않은 노출 영역(R)을 CF4 가스를 사용한 진공 플라스마 에칭법에 의해 하지층(4)의 노출 영역(R)을 제거하였다. 이와 같이 하여 얻어진 배선 기판(1)을 실시예 1로 하였다.
(실시예 2)
하지층(4)의 재질을 ZrSi2로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다.
(실시예 3)
하지층(4)의 재질을 ITO로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다.
(실시예 4)
하지층(4)의 재질을 Ti로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다.
(비교예 1)
하지층(4)의 재질을 WC로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다.
그리고 실시예 1 내지 4, 비교예 1에 대해, 배선층(3)을 관찰하였다. 그 결과를 도 10에 나타낸다.
도 10에 나타내는 바와 같이, 실시예 1 내지 4에서는, 배선층(3)이 양호하게 형성되는 것이 판명되었다. 구체적으로는, 구리(금속층(6))는, 시드층(5)이 없는 영역(하지층(4)의 노출 영역(R))에는 형성되지 않고, 시드층(5) 상에만 형성되었다. 또한, 구리(금속층(6))는 시드층(5) 상에 균일하게 형성되고, 예를 들어 시드층(5)이 노출되는 일도 없었다. 한편, 비교예 1에서는, 구리(금속층(6))는 시드층(5)이 없는 영역(WC 상의 영역)에도 석출(형성)되는 것이 판명되었다. 즉, 실시예 1 내지 4에서는 금속층(6)의 석출에 선택성이 있고, 비교예 1에서는 금속층(6)의 석출에 선택성이 없는(또는 낮은) 것이 판명되었다.
이 원인을 조사하기 위해, WSi2, ZrSi2, ITO, Ti, WC 및 은의 분극 곡선(분극 특성)을 조사하였다. 구체적으로는, 25℃의 온도에서 농도 1mol/L의 황산구리 용액을 전해액으로 하고, 무산소 구리선을 대향 전극으로 하고, 포화 칼로멜 전극(도아 DKK 가부시키가이샤 제조의 HC-205C)을 참조 전극으로 하고, 전위 스위프 속도를 10㎷/sec로 하고, WSi2, ZrSi2, ITO, Ti, WC 또는 은을 작용극으로 하여, 퍼텐쇼스탯(호쿠토 덴코 가부시키가이샤 제조의 HZ-7000)에 의해, 분극 곡선(분극 특성)을 측정하였다. 이때, 전해조로서 비커를 사용하고, 전해액량을 1.0L, 교반 속도를 300rpm으로 하였다. 이 결과, WSi2, ZrSi2, ITO, Ti, WC 및 은의 분극 곡선(분극 특성)은, 도 7에 나타내는 바와 같이 되었다.
도 7에 나타내는 바와 같이, 은의 상승 전위에 대한, WSi2, ZrSi2, ITO, Ti 및 WC의 상승 전위의 차는, 각각 약 0.25V, 약 0.25V, 약 0.18V, 약 0.02V 및 약 0V가 되었다. 또한, 상승 전위는, 전류 밀도가 0.1mA/㎠일 때의 전위를 사용하였다.
이 때문에, 시드층(5)을 구성하는 재료(여기서는, 은)에 대해 전류 밀도가 0.1mA/㎠일 때에 약 0.02V 이상의 상승 전위차를 갖는 재료를, 하지층(4)을 구성하는 재료로서 사용함으로써, 금속층(6)을, 시드층(5)이 없는 영역(하지층(4)의 노출 영역(R))에는 형성하지 않고, 시드층(5) 상에만 형성할 수 있는 것이 판명되었다. 또한, 시드층(5)에 대한 상승 전위차가 보다 큰 하지층(4)을 사용함으로써, 금속층(6)의 형성 시의 선택 석출성이 보다 커진다. 이 때문에, 보다 큰 전류 밀도로 금속층(6)을 형성해도 하지층(4) 상에 금속층(6)이 석출되는 것을 방지할 수 있으므로, 금속층(6)의 형성 시간을 단축시킬 수 있다.
<배선층의 단면 형상에 대해>
(실시예 5)
기재(2)의 재질을 유리 에폭시 수지로 하고, 시드층(5)의 표면(5a) 상의 금속층(6)의 두께 T1을 10㎛로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다. 그리고 실시예 5에 대해, 배선층(3)의 단면을 관찰하였다.
도 9에 도시하는 모식적인 단면도와 마찬가지로, 실시예 5에서 형성된 금속층(6)은, 시드층(5)의 표면(5a) 및 측면(5b)을 덮도록 형성된 형상인 것이 확인되었다. 또한, 시드층(5)의 표면(5a) 상의 금속층(6)의 두께 T1이 측면(5b) 상의 금속층(6)의 두께 T2보다 커지는 것이 확인되었다. 또한, 표면(5a) 상의 금속층(6)의 두께 T1은 10㎛이고, 측면(5b) 상의 금속층(6)의 두께 T2는 2㎛ 이하였다.
또한, 시드층(5)의 표면(5a)보다 기재(2)에 가까운 부분(3a)에 있어서, 배선층(3)이 기재(2)로부터 멀어짐에 따라서 끝이 가늘어지는 테이퍼 형상(도 9에 있어서 사다리꼴 형상)으로 형성되는 것이 확인되었다. 한편, 시드층(5)의 표면(5a)보다 기재(2)로부터 먼 부분(3b)에 있어서, 배선층(3)이 기재(2)로부터 멀어짐에 따라서 두꺼워지는 역테이퍼 형상(도 9에 있어서 역사다리꼴 형상)으로 형성되는 것이 확인되었다. 또한, 배선층(3)의 테이퍼 형상의 부분(부분(3a))의 폭이 배선층(3)의 역테이퍼 형상의 부분(부분(3b))의 폭보다 작아지는 것이 확인되었다.
<하지층과 시드층의 최적 두께에 대해>
(실시예 6)
시드층(5)의 두께를 300㎚로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다.
(실시예 7)
시드층(5)의 두께를 20㎚로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다.
(실시예 8)
하지층(4)의 두께를 300㎚로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다.
(실시예 9)
하지층(4)의 두께를 20㎚로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다.
(실시예 10)
시드층(5)의 두께를 10㎚로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다.
(실시예 11)
하지층(4)의 두께를 10㎚로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다.
또한, 실시예 6, 7, 10에서는, 잉크의 도공량을 조정함으로써 시드층(5)의 두께를 조정하고, 실시예 8, 9, 11에서는, 스퍼터링 시간을 조정함으로써 하지층(4)의 두께를 조정하였다. 그리고 실시예 1, 6 내지 11에 대해, 배선층(3)을 관찰하였다. 그 결과를 도 11에 나타낸다.
도 11에 나타내는 바와 같이, 실시예 1, 6 내지 9에서는, 배선층(3)이 양호하게 형성되는 것이 판명되었다. 구체적으로는, 구리(금속층(6))는, 시드층(5)이 없는 영역(하지층(4)의 노출 영역(R))에는 형성되지 않고, 시드층(5) 상에만 형성되었다. 또한, 구리(금속층(6))는 시드층(5) 상에 균일하게 형성되고, 예를 들어 시드층(5)이 노출되는 일도 없었다. 이 때문에, 하지층(4)의 두께를 20㎚ 이상 300㎚ 이하, 시드층(5)의 두께를 20㎚ 이상 300㎚ 이하로 함으로써, 배선 기판(1)을 양호하게 형성할 수 있는 것이 판명되었다.
실시예 10 및 11에서는, 구리(금속층(6))는, 시드층(5)이 없는 영역(하지층(4)의 노출 영역(R))에는 형성되지 않고, 시드층(5) 상에만 형성되었다. 그러나 구리(금속층(6))는, 시드층(5) 상의 일부의 영역에 형성되지 않고, 불균일이 발생하였다. 단, 실시예 10 및 11과 같이, 구리(금속층(6))의 일부에 불균일이 발생되어 있는 경우라도, 이 정도의 불균일이면 배선 기판(1)은 문제없이 사용할 수 있다.
또한, 하지층(4)의 두께를 300㎚보다 두껍게, 시드층(5)의 두께를 300㎚보다 두껍게 해도 배선 기판(1)을 양호하게 형성하는 것이 가능하지만, 하지층(4) 및 시드층(5)의 형성, 하지층(4)의 제거에 필요한 재료비나 가공비가 증가하므로, 비용 효율이 저하된다.
(실시예 12)
기재(2)의 재질을 유리 에폭시 수지로 하고, 기재(2)의 중심선 평균 거칠기 Ra를 0.1㎛로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다.
(실시예 13)
기재(2)의 중심선 평균 거칠기 Ra를 0.5㎛로 하였다. 그 밖의 제조 방법은, 실시예 12와 마찬가지로 하였다.
(실시예 14)
기재(2)의 중심선 평균 거칠기 Ra를 1.0㎛로 하였다. 그 밖의 제조 방법은, 실시예 12와 마찬가지로 하였다.
(실시예 15)
기재(2)의 중심선 평균 거칠기 Ra를 1.2㎛로 하였다. 그 밖의 제조 방법은, 실시예 12와 마찬가지로 하였다.
(비교예 2)
기재(2)의 재질을 유리 에폭시 수지로 하고, 기재(2)의 중심선 평균 거칠기 Ra를 0.1㎛로 하였다. 그리고 기재(2)의 표면에, 기지의 세미 애디티브법을 사용하여 무전해 도금으로 구리 배선을 형성하였다.
(비교예 3)
기재(2)의 중심선 평균 거칠기 Ra를 0.5㎛로 하였다. 그 밖의 제조 방법은, 비교예 2와 마찬가지로 하였다.
(비교예 4)
기재(2)의 중심선 평균 거칠기 Ra를 1.0㎛로 하였다. 그 밖의 제조 방법은, 비교예 2와 마찬가지로 하였다.
(비교예 5)
기재(2)의 중심선 평균 거칠기 Ra를 1.2㎛로 하였다. 그 밖의 제조 방법은, 비교예 2와 마찬가지로 하였다.
또한, 실시예 12 내지 15 및 비교예 2 내지 5의 기재(2)의 중심선 평균 거칠기 Ra는, 기재(2)의 제조 시에 조정된 것이다. 그리고 실시예 12 내지 15, 비교예 2 내지 5에 대해, 필 시험을 행하였다. 이때, 배선층(3)의 폭을 10㎜로 하고, 기재(2)에 대해 수직 방향으로 배선층(3)을 인장하였다.
도 12에 나타내는 바와 같이, 실시예 12 내지 15에서는, 기재(2)에 대한 배선층(3)의 밀착력은 각각 약 0.8kN/m, 약 0.87kN/m, 약 0.9kN/m, 약 0.85kN/m였다. 또한, 실시예 12 내지 15에서는, 모두 기재(2) 내부에서 파괴(박리)되었다. 이와 같이, 실시예 12 내지 15에서는, 기재(2)의 중심선 평균 거칠기 Ra에 관계없이, 배선층(3)은 기재(2)에 대해 강고하게 밀착되어 있는 것이 판명되었다.
한편, 비교예 2 내지 5에서는, 기재(2)에 대한 배선층(3)의 밀착력은 각각 약 0.1kN/m, 약 0.4kN/m, 약 0.64kN/m, 약 0.89kN/m였다. 또한, 비교예 2 내지 4에서는, 배선층(3)(무전해 도금에 의한 구리 배선)과 기재(2)의 계면에서 박리되고, 비교예 5만이 기재(2) 내부에서 파괴(박리)되었다. 이와 같이, 비교예 2 내지 5에서는, 기재(2)의 중심선 평균 거칠기 Ra가 1.0㎛ 이하인 경우, 배선층(3)(무전해 도금에 의한 구리 배선)을 기재(2)에 대해 강고하게 밀착시키는 것이 곤란한 것이 판명되었다. 한편, 실시예 12 내지 15에서 나타낸 바와 같이, 본 실시 형태에 의한 제조 방법을 사용한 경우, 기재(2)의 중심선 평균 거칠기 Ra가 1.0㎛ 이하라도, 배선층(3)을 기재(2)에 대해 강고하게 밀착시킬 수 있다. 따라서, 기재(2)의 중심선 평균 거칠기 Ra가 1.0㎛ 이하인 경우에, 본 실시 형태의 제조 방법을 적용하는 것은 특히 유효하다.
또한, 실시예 12 내지 15에 있어서 기재(2)에 대한 배선층(3)의 밀착성이 향상된 것은, 기재(2)의 표면에 하지층(4)을 스퍼터링법에 의해 형성함으로써, 기재(2)와 하지층(4)이 Si-O의 공유 결합에 의해 강고하게 결합되었기 때문이라고 생각된다. 또한, 기재(2)의 표면에 하지층(4)을 증착법에 의해 형성한 경우도 마찬가지로, 기재(2)와 하지층(4)이 공유 결합에 의해 강고하게 결합되므로, 기재(2)에 대한 배선층(3)의 밀착성이 향상된다.
(실시예 16)
하지층(4)의 재질을 ZrSi2로 하고, 하지층(4)의 두께를 100㎚로 하였다. 그 밖의 제조 방법은, 실시예 1과 마찬가지로 하였다. 그리고 실시예 16에 대해, 배선층(3)을 관찰하였다.
도 13에 나타내는 바와 같이, 실시예 16에서는, 배선층(3)이 양호하게 형성되는 것이 판명되었다. 구체적으로는, 구리(금속층(6))는, 시드층(5)이 없는 영역(하지층(4)의 노출 영역(R))에는 형성되지 않고, 시드층(5) 상에만 형성되었다. 또한, 구리(금속층(6))는 시드층(5) 상에 균일하게 형성되고, 예를 들어 시드층(5)이 노출되는 일도 없었다.
또한, 금회 개시된 실시 형태는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는, 상기한 실시 형태의 설명이 아닌 청구범위에 의해 개시되며, 또한 청구범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함된다.
예를 들어, 상기 실시 형태에서는, 기재(2)의 한쪽 면에만 배선층(3)을 마련하는 예에 대해 나타냈지만, 본 발명은 이것에 한정되는 것은 아니다. 예를 들어 기재(2)의 한쪽 및 다른 쪽 면(상하 양면)에 배선층(3)을 마련하여, 2층 기판으로 해도 된다. 또한, 4층(또는 4층 이상)의 다층 기판으로 하는 것도 가능하다.
또한, 상기 실시 형태에서는, 배선 기판(1)의 제조 방법에, 하지층 형성 공정(S1) 및 시드층 형성 공정(S2)을 마련하는 예에 대해 나타냈다. 즉, 기재(2)의 표면에 하지층(4)을 형성하는 공정과, 하지층(4)의 표면에 시드층(5)을 형성하는 공정을 마련하는 예에 대해 나타냈다. 그러나 본 발명은 이것에 한정되지 않고, 표면에 하지층(4)이 형성된 기재(2)를 준비한 후에 하지층(4)의 표면에 시드층(5)을 형성해도 되고, 표면에 하지층(4) 및 시드층(5)이 적층된 기재(2)를 준비한 후에 시드층(5)의 표면에 금속층(6)을 형성해도 된다.
1: 배선 기판
2: 기재
3: 배선층
3a, 3b: 부분
4, 4b: 하지층
4a: 표면
5: 시드층
5a: 표면
5b: 측면
5c: 독립 패턴
6: 금속층
9: 시드층을 갖는 기재
11: 양극
13: 고체 전해질막
L: 금속 용액
R: 노출 영역
T1, T2: 두께

Claims (11)

  1. 절연성의 기재와, 상기 절연성의 기재의 표면에 마련된 소정의 배선 패턴의 배선층을 구비한 배선 기판의 제조 방법이며,
    상기 절연성의 기재의 표면에, 도전성을 갖는 하지층이 마련되고, 상기 하지층의 표면에, 상기 배선 패턴에 따른 소정 패턴의, 금속을 함유하는 시드층이 마련된 시드층을 갖는 기재를 준비하고,
    양극과 음극인 상기 시드층 사이에 고체 전해질막을 배치하고, 상기 고체 전해질막을 상기 시드층 및 상기 하지층에 압박하고, 상기 양극과 상기 하지층 사이에 전압을 인가하여, 상기 고체 전해질막에 함유된 금속 이온을 환원함으로써 상기 시드층의 표면에 금속층을 형성하고,
    상기 금속층을 형성함에 있어서, 상기 시드층은, 상기 시드층의 상기 표면인 적층면으로부터 상기 하지층을 향해 연장되는 측면을 갖고, 상기 금속층은, 단일의 금속층으로서, 상기 시드층의 상기 표면 및 상기 측면을 덮도록 형성되고,
    상기 하지층 중 상기 시드층 및 상기 금속층이 형성되어 있지 않은 노출 영역을 제거함으로써, 상기 절연성의 기재의 표면에, 상기 하지층, 상기 시드층 및 상기 금속층에 의해 구성되는 상기 배선층을 형성함으로써 상기 배선 기판을 제조하는 것이며,
    상기 시드층의 표면에 상기 금속층을 형성할 때에 있어서, 상기 하지층의 상기 표면의 적어도 상기 시드층이 형성되어 있지 않은 영역은, 산화물을 포함하고 있는 것을 특징으로 하는 배선 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 시드층의 표면에 상기 금속층을 형성할 때에 있어서, 상기 하지층의 상기 표면의 적어도 상기 시드층이 형성되어 있지 않은 영역에는, 상기 산화물로 이루어지는 자연 산화막이 형성되어 있는 것을 특징으로 하는 배선 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    25℃의 온도에서 농도 1mol/L의 황산구리 용액을 전해액으로 하고, 무산소 구리선을 대향 전극으로 하고, 포화 칼로멜 전극을 참조 전극으로 하고, 전위 스위프 속도를 10㎷/sec로 하고, 상기 하지층을 구성하는 재료를 작용극으로 하였을 때의 제1 분극 곡선과 상기 시드층을 구성하는 상기 금속을 작용극으로 하였을 때의 제2 분극 곡선을 구한 경우, 전류 밀도가 0.1mA/㎠에서의 상기 제1 분극 곡선의 전위는, 전류 밀도가 0.1mA/㎠에서의 상기 제2 분극 곡선의 전위보다 0.02V 이상 높은 것을 특징으로 하는 배선 기판의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 시드층을 갖는 기재를 준비할 때,
    상기 절연성의 기재로서, 중심선 평균 거칠기 Ra가 1㎛ 이하인 표면을 갖는 기재를 준비하고,
    상기 절연성의 기재의 상기 표면에, 스퍼터링법에 의해 상기 하지층을 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 시드층은, 라인/스페이스가 2㎛ 이상 100㎛ 이하/2㎛ 이상 100㎛ 이하가 되도록 상기 하지층의 표면에 형성되는 것을 특징으로 하는 배선 기판의 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 시드층을 갖는 기재를 준비할 때, 상기 하지층의 표면에, 금속 나노 입자를 함유하는 잉크를 배치한 후, 상기 금속 나노 입자를 소결함으로써 상기 시드층을 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 시드층을 갖는 기재를 준비할 때, 상기 시드층을, 상기 소정 패턴이 서로 이격되어 배치되는 복수의 독립 패턴을 갖도록 상기 하지층의 표면에 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
  8. 절연성의 기재와, 상기 절연성의 기재의 표면에 마련된 소정의 배선 패턴의 배선층을 구비한 배선 기판이며,
    상기 배선층은,
    상기 절연성의 기재의 표면에 마련되고, 도전성을 갖는 하지층과,
    상기 하지층의 표면에 마련되고, 금속을 함유하는 시드층과,
    상기 시드층의 표면에 마련된 금속층이 적층되어 구성되어 있고,
    상기 시드층은, 상기 시드층의 상기 표면인 적층면으로부터 상기 하지층을 향해 연장되는 측면을 갖고,
    상기 금속층은, 단일의 금속층으로서, 상기 시드층의 상기 표면 및 상기 측면을 덮도록 마련되어 있고,
    상기 하지층의 상기 표면의 적어도 상기 시드층이 형성되어 있지 않은 영역은, 산화물을 포함하고 있는 것을 특징으로 하는 배선 기판.
  9. 제8항에 있어서,
    상기 시드층의 상기 표면 상의 상기 금속층의 두께는, 상기 측면 상의 상기 금속층의 두께보다 큰 것을 특징으로 하는 배선 기판.
  10. 제8항 또는 제9항에 있어서,
    상기 배선층은, 상기 시드층의 상기 표면보다 상기 절연성의 기재에 가까운 부분에 있어서, 상기 절연성의 기재로부터 멀어짐에 따라서 끝이 가늘어지는 테이퍼 형상으로 형성되어 있고, 상기 시드층의 상기 표면보다 상기 절연성의 기재로부터 먼 부분에 있어서, 상기 절연성의 기재로부터 멀어짐에 따라서 끝이 굵어지는 역테이퍼 형상으로 형성되어 있고,
    상기 배선층의 상기 테이퍼 형상의 부분의 폭은, 상기 배선층의 상기 역테이퍼 형상의 부분의 폭보다 작은 것을 특징으로 하는 배선 기판.
  11. 제8항 또는 제9항에 있어서,
    상기 시드층의 라인/스페이스는, 2㎛ 이상 100㎛ 이하/2㎛ 이상 100㎛ 이하인 것을 특징으로 하는 배선 기판.
KR1020200104378A 2019-09-18 2020-08-20 배선 기판의 제조 방법 및 배선 기판 KR102361889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-168980 2019-09-18
JP2019168980A JP7238712B2 (ja) 2019-09-18 2019-09-18 配線基板の製造方法および配線基板

Publications (2)

Publication Number Publication Date
KR20210033412A KR20210033412A (ko) 2021-03-26
KR102361889B1 true KR102361889B1 (ko) 2022-02-11

Family

ID=72178359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200104378A KR102361889B1 (ko) 2019-09-18 2020-08-20 배선 기판의 제조 방법 및 배선 기판

Country Status (12)

Country Link
US (1) US11490528B2 (ko)
EP (1) EP3796762A1 (ko)
JP (1) JP7238712B2 (ko)
KR (1) KR102361889B1 (ko)
CN (1) CN112533392A (ko)
BR (1) BR102020018946A2 (ko)
CA (1) CA3093462A1 (ko)
MX (1) MX2020009559A (ko)
PH (1) PH12020050328A1 (ko)
RU (1) RU2740383C1 (ko)
SG (1) SG10202009198UA (ko)
TW (1) TWI758802B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424218B2 (ja) 2020-06-12 2024-01-30 トヨタ自動車株式会社 配線基板の製造方法
JP7306337B2 (ja) 2020-06-25 2023-07-11 トヨタ自動車株式会社 配線基板の製造方法
JP7354944B2 (ja) 2020-07-06 2023-10-03 トヨタ自動車株式会社 配線基板の製造方法
JP7456330B2 (ja) 2020-08-21 2024-03-27 トヨタ自動車株式会社 配線基板の製造方法
JP2022127486A (ja) 2021-02-19 2022-08-31 トヨタ自動車株式会社 配線基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002041676A1 (es) * 2000-11-20 2002-05-23 Lear Automotive (Eeds) Spain, S.L. Procedimiento para incrementar la rigidez dieléctrica y resistencia de aislamiento entre pistas de placas de circuito impreso
KR101272664B1 (ko) * 2011-12-28 2013-06-10 주식회사 아모그린텍 시드층 및 도금층을 포함하는 금속 패턴을 포함하는 다층 인쇄 회로 기판 및 이의 제조 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3485665A (en) * 1967-08-22 1969-12-23 Western Electric Co Selective chemical deposition of thin-film interconnections and contacts
JPH01165786A (ja) * 1987-12-22 1989-06-29 Hitachi Cable Ltd 固相めっき方法
US5298687A (en) * 1990-12-27 1994-03-29 Remtec, Inc. High-density multilayer interconnection system on a ceramic substrate for high current applications and method of manufacture
TW309695B (ko) * 1994-08-23 1997-07-01 Shipure Ento Kk
AU1796601A (en) * 1999-11-23 2001-06-04 Moltech Corporation Methods of preparing electrochemical cells
US7066971B1 (en) * 1999-11-23 2006-06-27 Sion Power Corporation Methods of preparing electrochemical cells
US6488721B1 (en) * 2000-06-09 2002-12-03 Moltech Corporation Methods of preparing electrochemical cells
US6824665B2 (en) * 2000-10-25 2004-11-30 Shipley Company, L.L.C. Seed layer deposition
SE0101868L (sv) * 2001-05-28 2002-11-29 Ericsson Telefon Ab L M Förfarande för att applicera koppar på substrat
JP2002374055A (ja) * 2001-06-14 2002-12-26 Toray Eng Co Ltd 金属回路パターン形成方法
JP4709437B2 (ja) * 2001-07-13 2011-06-22 住友ゴム工業株式会社 導電性パターンの形成方法
KR100975258B1 (ko) * 2002-02-22 2010-08-11 가부시키가이샤후지쿠라 다층 배선 기판, 다층 배선 기판용 기재, 프린트 배선기판 및 그 제조 방법
JP2003268588A (ja) * 2002-03-12 2003-09-25 Nippon Telegr & Teleph Corp <Ntt> 金配線の堆積方法
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP4146826B2 (ja) 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
JP2008016514A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置の製造方法および半導体装置
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP2010027801A (ja) 2008-07-17 2010-02-04 Hitachi Cable Ltd Cofテープおよびその製造方法
JP2013122970A (ja) * 2011-12-09 2013-06-20 Ulvac Japan Ltd 配線構造の形成方法
EP2818585B1 (en) * 2012-02-23 2019-11-27 Toyota Jidosha Kabushiki Kaisha Film formation device and film formation method for forming metal film
KR101758859B1 (ko) * 2012-12-04 2017-07-17 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP6108079B2 (ja) * 2013-02-20 2017-04-05 日産化学工業株式会社 スクリーン印刷用触媒インク
US9209513B2 (en) 2013-06-07 2015-12-08 Apple Inc. Antenna window and antenna pattern for electronic devices and methods of manufacturing the same
JP2015159197A (ja) * 2014-02-24 2015-09-03 新光電気工業株式会社 配線基板及びその製造方法
JP6145219B6 (ja) * 2014-06-10 2018-06-27 富士フイルム株式会社 タッチパネル用導電性積層体、タッチパネル、透明導電性積層体
JP6065886B2 (ja) * 2014-07-22 2017-01-25 トヨタ自動車株式会社 金属皮膜の成膜方法
JP6176234B2 (ja) 2014-12-26 2017-08-09 トヨタ自動車株式会社 金属皮膜の成膜装置およびその成膜方法
JP6665990B2 (ja) 2015-06-02 2020-03-13 住友電工プリントサーキット株式会社 高周波プリント配線板用基材、高周波プリント配線板、高周波プリント配線板用基材の製造方法及び高周波プリント配線板の製造方法
CN106395733B (zh) * 2015-07-31 2018-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
JP2017101300A (ja) 2015-12-03 2017-06-08 トヨタ自動車株式会社 配線基板の製造方法
US20190237599A1 (en) * 2016-09-16 2019-08-01 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method for producing electrical contacts on a component
WO2018056052A1 (ja) * 2016-09-21 2018-03-29 バンドー化学株式会社 導電性被膜複合体及びその製造方法
JP2018107246A (ja) * 2016-12-26 2018-07-05 日本電気硝子株式会社 膜付き基板の製造方法及び金属膜用エッチング液
JP7008276B2 (ja) * 2017-12-15 2022-01-25 大日本印刷株式会社 実装基板及びその製造方法
JP7310599B2 (ja) * 2019-12-26 2023-07-19 トヨタ自動車株式会社 配線基板の製造方法および配線基板
JP7354944B2 (ja) * 2020-07-06 2023-10-03 トヨタ自動車株式会社 配線基板の製造方法
JP7456330B2 (ja) * 2020-08-21 2024-03-27 トヨタ自動車株式会社 配線基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002041676A1 (es) * 2000-11-20 2002-05-23 Lear Automotive (Eeds) Spain, S.L. Procedimiento para incrementar la rigidez dieléctrica y resistencia de aislamiento entre pistas de placas de circuito impreso
KR101272664B1 (ko) * 2011-12-28 2013-06-10 주식회사 아모그린텍 시드층 및 도금층을 포함하는 금속 패턴을 포함하는 다층 인쇄 회로 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
TW202114496A (zh) 2021-04-01
EP3796762A1 (en) 2021-03-24
JP7238712B2 (ja) 2023-03-14
RU2740383C1 (ru) 2021-01-13
SG10202009198UA (en) 2021-04-29
US11490528B2 (en) 2022-11-01
US20220304162A1 (en) 2022-09-22
BR102020018946A2 (pt) 2021-10-26
KR20210033412A (ko) 2021-03-26
PH12020050328A1 (en) 2021-03-22
US20210084774A1 (en) 2021-03-18
TWI758802B (zh) 2022-03-21
CA3093462A1 (en) 2021-03-18
MX2020009559A (es) 2021-03-19
CN112533392A (zh) 2021-03-19
JP2021048210A (ja) 2021-03-25

Similar Documents

Publication Publication Date Title
KR102361889B1 (ko) 배선 기판의 제조 방법 및 배선 기판
KR102427551B1 (ko) 배선 기판의 제조 방법 및 배선 기판
CN113811081B (zh) 布线基板的制造方法
JP2021066921A (ja) 配線基板の製造方法
US11903141B2 (en) Method for manufacturing wiring board
CN113764283B (zh) 布线基板的制造方法
US12028989B2 (en) Method for manufacturing wiring board, and wiring board
JP2022012256A (ja) 配線基板の製造方法
JP4720767B2 (ja) フレキシブル基板およびその製造方法
TWI793620B (zh) 配線基板的製造方法
JP2022014177A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant