JP2004158521A - 多層印刷配線板及びその製造方法並びに半導体装置 - Google Patents
多層印刷配線板及びその製造方法並びに半導体装置 Download PDFInfo
- Publication number
- JP2004158521A JP2004158521A JP2002320733A JP2002320733A JP2004158521A JP 2004158521 A JP2004158521 A JP 2004158521A JP 2002320733 A JP2002320733 A JP 2002320733A JP 2002320733 A JP2002320733 A JP 2002320733A JP 2004158521 A JP2004158521 A JP 2004158521A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- wiring board
- printed wiring
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【課題】コア基板におけるビアホールあるいはスルーホールの直下及び直上にビアホールを形成するに際し、ビルドアップ層を構成する絶縁樹脂層に形成する穴の径を大きくしたり深さを大きくする必要の無い多層印刷配線板を提供する。
【解決手段】多層印刷配線板は、厚さ方向の導通手段として金属を充填してなる複数の穴埋めスルーホール１５を形成したコア基板１０と、該コア基板の両面側に形成され、少なくとも１つの前記穴埋めスルーホールの直上及び直下に導通用の非貫通ビア５５及び３５を有する上側ビルドアップ層５０及び下側ビルドアップ層３０とを含む。
【選択図】 図１
【解決手段】多層印刷配線板は、厚さ方向の導通手段として金属を充填してなる複数の穴埋めスルーホール１５を形成したコア基板１０と、該コア基板の両面側に形成され、少なくとも１つの前記穴埋めスルーホールの直上及び直下に導通用の非貫通ビア５５及び３５を有する上側ビルドアップ層５０及び下側ビルドアップ層３０とを含む。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は多層印刷配線板及びその製造方法並びに半導体装置に関する。
【０００２】
【従来の技術】
周知のように、ビルドアップ多層印刷配線板は、コア基板と呼ばれる中心基板の両面側にビルドアップ層と呼ばれる層が少なくとも１層形成されてなるもので、様々なタイプのものが提供されている。
【０００３】
その一例を図８を参照して説明する。図８において、コア基板１００はその両面にパターンとランドとによる導体回路１０１、１０２が形成されていると共に、ビアホール１０３が形成されている。コア基板１００の一方の面（図中下側）には絶縁樹脂層を含む第１、第２の下側ビルドアップ層１１０、１２０が形成され、他方の面（図中上側）にも絶縁樹脂層を含む第１、第２の上側ビルドアップ層１３０、１４０が形成されている。
【０００４】
第１の下側ビルドアップ層１１０の下側の面にはパターンとランドとによる導体回路１１１が形成されている。第１の下側ビルドアップ層１１０にはまた、ビアホール１０３と接続されているコア基板１００のランドに接続されるようにビアホール１１２が形成されていると共に、これとは別の位置にあるコア基板１００のランドに接続されるようにビアホール１１３が形成されている。第２の下側ビルドアップ層１２０の下側の面にはパターンとランドとによる導体回路１２１が形成されている。第２の下側ビルドアップ層１２０にはまた、ビアホール１１２と接続されている第１の下側ビルドアップ層１１０のランドに接続されるようにビアホール１２２が形成されている。
【０００５】
同様に、第１の上側ビルドアップ層１３０の上側の面にはパターンとランドとによる導体回路１３１が形成されている。第１の上側ビルドアップ層１３０にはまた、コア基板１００のランドに接続されるようにビアホール１３２が形成されている。第２の上側ビルドアップ層１４０の上側の面にはパターンとランドとによる導体回路１４１が形成されている。第２の上側ビルドアップ層１４０にはまた、第１の上側ビルドアップ層１３０のランドに接続されるようにビアホール１４２が形成されている（例えば、特許文献１）。
【０００６】
【特許文献１】
特開２００１−９４２５２号公報（図３ｂ、第５頁、第６頁）
【０００７】
【発明が解決しようとする課題】
上記の多層印刷配線板では、例えば第１の下側ビルドアップ層１１０にビアホール１１２を形成する場合、導体回路１０１を形成した後、レーザ光により第１の下側ビルドアップ層１１０を構成している絶縁樹脂層にコア基板１００のランドに達する穴明け加工を行い、この穴の内壁にメッキ処理によりメッキ膜を形成することで実現されている。このようにして、ビアホール１０３の直下にこれと接続したビアホール１１２を形成することができる。
【０００８】
しかしながら、ビアホール１０３の直上にこれと接続したビアホールを形成することは難しい。これは以下の理由による。つまり、原理的には、上記と同様の方法でビアホール１０３の直上にある第１の上側ビルドアップ層１３０の絶縁樹脂層にビアホール１０３の底部に達する穴明け加工を行い、その内壁にメッキ処理によりメッキ膜を形成すれば良い。しかし、この場合に形成すべき穴は、第１の上側ビルドアップ層１３０において他の位置にあるビアホール１３２を形成するための穴に比べて径を十分に大きくする必要がある。そうすると、径を大きくした分だけ占有スペースが大きくなるため、第１の上側ビルドアップ層１３０における導体回路１３１の形成に制約が生じてしまう。
【０００９】
加えて、ビアホール１０３の直上にある第１の上側ビルドアップ層１３０の絶縁樹脂層に形成すべき穴は、第１の上側ビルドアップ層１３０において他の位置にあるビアホール１３２を形成するための穴に比べて深さが大きくなければならない。特定位置に他の位置に比べて深さの大きい穴を形成するためには、特定位置でのみレーザ光の出力を大きくしたり、照射時間を長くする等の処置が必要となり、面倒である。
【００１０】
そこで、本発明の課題は、コア基板におけるビアホールあるいはスルーホールの直下及び直上にビアホールを形成するに際し、ビルドアップ層を構成する絶縁樹脂層に形成する穴の径を大きくしたり深さを大きくする必要の無い多層印刷配線板を提供することにある。
【００１１】
本発明の他の課題は、上記の多層印刷配線板に適した製造方法を提供することにある。
【００１２】
本発明の更に他の課題は、上記の多層印刷配線板を備えた半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明による多層印刷配線板は、一方の面にクラッドによる導電パターンを有し、厚さ方向の導通手段として前記導電パターンに至る複数の穴埋めスルーホールを形成したコア基板と、該コア基板の他方の面側に形成され、少なくとも前記穴埋めスルーホールに対応する領域に導通用の非貫通ビアを有する第１のビルドアップ層とを含むことを特徴とする。
【００１４】
本多層印刷配線板における前記穴埋めスルーホールは、前記コア基板を形成している樹脂層に前記他方の面側から前記導電パターンに至るように形成された下穴にメッキにより金属が充填されてなるものである。
【００１５】
本多層印刷配線板においては、前記コア基板の他方の面側に、前記メッキにより前記穴埋めスルーホールの前記他方の面側の端面を含めた金属パターンが形成されており、該金属パターンは平坦面を持つことを特徴とする。
【００１６】
本発明の好ましい形態による多層印刷配線板は、更に、前記コア基板の前記一方の面側に形成され、少なくとも１つの前記穴埋めスルーホールに対応する領域に導通用の非貫通ビアを有する第２のビルドアップ層を含む。
【００１７】
本発明の好ましい形態による多層印刷配線板においては、前記第１のビルドアップ層、前記第２のビルドアップ層は、それぞれ前記金属パターン、前記導電パターンに接続された少なくとも１つの導通用の非貫通ビアを有する。
【００１８】
本発明の好ましい形態による多層印刷配線板においては、前記第１のビルドアップ層、前記第２のビルドアップ層には、それぞれ少なくとも１層のビルドアップ層が積層される。
【００１９】
本発明による多層印刷配線板の製造方法は、コア基板を形成する工程と、形成されたコア基板の少なくとも一面側に少なくとも１層のビルドアップ層を形成する工程とを含み、前記コア基板を形成する工程は、両面に導体層を有する絶縁樹脂板を用意する工程と、該絶縁樹脂板における前記一面側の導体層の所定部分を除去する工程と、除去された導体層を通して前記一面側から他面側の導体層に至る半貫通の穴明けを行う工程と、前記半貫通の穴にメッキにより金属を充填した穴埋めスルーホールを形成する工程と、前記絶縁樹脂板における一面側の導体層及び前記メッキにより該一面側の導体層上に形成されたメッキ層と、他面側の導体層にエッチング処理を行うことにより導体回路となる所望のパターンを形成する工程とを含み、前記ビルドアップ層を形成する工程は、前記絶縁樹脂板における前記一面側に絶縁樹脂層を形成する工程と、前記絶縁樹脂層に前記穴埋めスルーホール及び前記一面側のパターンのうちの所定パターンに至るビア下穴を形成する工程と、形成されたビア下穴にメッキにより導体膜を形成する工程とを含む。
【００２０】
本発明の好ましい形態による多層印刷配線板の製造方法においては、前記穴明けはレーザ加工により行われる。
【００２１】
本発明の好ましい形態による多層印刷配線板の製造方法においては、前記コア基板の両面側に少なくとも１層のビルドアップ層が形成され、該ビルドアップ層を形成する工程は、前記コア基板の両面側に絶縁樹脂層を形成する工程と、前記絶縁樹脂層に前記穴埋めスルーホール及び前記両面側のパターンのうちの所定パターンに至るビア下穴を形成する工程と、形成されたビア下穴にメッキにより導体膜を形成する工程とを含む。
【００２２】
本発明によれば更に、上記のいずれかの多層印刷配線板の一面側に半導体チップが実装され、該多層印刷配線板の他面側にははんだバンプが形成されて成ることを特徴とする半導体装置が提供される。
【００２３】
【発明の実施の形態】
本発明による多層印刷配線板の実施の形態を説明する前に、多層印刷配線板の各部を構成する材料について説明する。後述するように、本発明による多層印刷配線板は、コア基板の両面側にビルドアップ層が少なくとも１層形成されて成る。
【００２４】
コア基板を構成する絶縁樹脂材としては下記の材料を使用できる。
【００２５】
ガラス繊維入りエポキシ樹脂材、ガラス繊維入りビスマレイミド−トリアジン樹脂（以下、ＢＴ樹脂と称す）材、ガラス繊維入りポリイミド樹脂材、ガラス繊維入りＰＰＥ樹脂材。
【００２６】
なお、上記の各種材料における補強材としてのガラス繊維に替えてポリエステル繊維やアラミド繊維等の材料を使用できる。
【００２７】
コア基板の絶縁樹脂材としてはまた、下記の有機樹脂を使用することができ、下記の樹脂単独、または複数樹脂を混合し、あるいは化合物を作成するなどの樹脂の組み合わせでも使用できる。
【００２８】
エポキシ樹脂、ＢＴ樹脂、ポリイミド樹脂、ＰＰＥ樹脂、フェノール樹脂、ＰＰＦＥ樹脂、珪素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、ＰＰＳ樹脂、ＰＰＯ樹脂。
【００２９】
一方、層間絶縁樹脂材としては、上記のコア基板の材料と同様の、ガラス繊維入りエポキシ樹脂材、ガラス繊維入りビスマレイミド−トリアジン樹脂（以下、ＢＴ樹脂と称す）材、ガラス繊維入りポリイミド樹脂材、ガラス繊維入りＰＰＥ樹脂材に加えて以下の材料を使用できる。すなわち、熱硬化性樹脂（熱硬化基の一部または全部を感光化したものも含む）、または熱可塑性樹脂、あるいは液晶樹脂を用いることができる。そして、これらの樹脂としては、下記の熱硬化性樹脂、熱可塑性樹脂あるいは液晶樹脂を使用することができる。また、これらの樹脂単独、または複数樹脂を混合し、あるいは化合物を作成するなどの樹脂の組み合わせでも使用できる。
【００３０】
エポキシ樹脂、ＢＴ樹脂、ポリイミド樹脂、ＰＰＥ樹脂、フェノール樹脂、フッソ樹脂、珪素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、カルド樹脂、ＰＰＳ樹脂、ＰＰＯ樹脂。
【００３１】
なお、絶縁樹脂層に感光性をもたせる場合は、樹脂をアクリル酸エステルやメタクリル酸エステルによりアクリレートしたものを使用できる。
【００３２】
また、樹脂に充填材を添加したものも使用できる。この場合、充填材としては、下記の無機充填材が使用できる。
【００３３】
シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタン。
【００３４】
上記の無機充填材に替えて、フェノール樹脂やポリメタクリル酸重合体等の有機充填材を使用しても良いし、有機無機混合充填材としても良い。
【００３５】
図１には、本発明による多層印刷配線板の実施の形態を模式化して示す。なお、本図では、便宜上、絶縁樹脂層を含むコア基板１０と、その下面側に形成された絶縁樹脂層を含む下側ビルドアップ層（第２のビルドアップ層）３０及び上面側に形成された絶縁樹脂層を含む上側ビルドアップ層（第１のビルドアップ層）５０のみを示している。言い換えれば、下側ビルドアップ層３０の下面側には１層以上の下側ビルドアップ層が積層される場合があり、上側ビルドアップ層５０の上面側にも１層以上の上側ビルドアップ層が積層される場合があり得る。この場合、下側ビルドアップ層３０、上側ビルドアップ層５０は、それぞれ層間絶縁樹脂層として作用する。
【００３６】
図１において、本実施の形態による多層印刷配線板におけるコア基板１０は、複数の穴埋めスルーホール１５を有し、下面側には穴埋めスルーホール１５の下部に接続するように形成されたランドやその他の配線パターンを含む導体回路２０が形成され、上面側にも穴埋めスルーホール１５の上部に接続するように形成されたランドやその他の配線パターンを含む導体回路２５が形成されて成る。下側ビルドアップ層３０には穴埋めスルーホール１５の直下においてこれに接続された非貫通ビア３５を有する。一方、上側ビルドアップ層５０には穴埋めスルーホール１５の直上においてこれに接続された非貫通ビア５５を有する。勿論、下側ビルドアップ層３０、上側ビルドアップ層５０には、それぞれ非貫通ビア３５、５５以外の配線パターンが形成される場合もあるが、図示は省略している。
【００３７】
以下に、図２〜図４を参照して、本発明による多層印刷配線板の製造方法の実施の形態を説明する。なお、以下に述べる製造方法は、フルアディティブ法による多層印刷配線板の製造方法に関する説明であるが、本発明による多層印刷配線板の製造方法は、セミアディティブ法やサブトラクティブ法を採用することもできる。また、図２〜図４に示される断面図は、必ずしも図１の断面図とは一致していない。
【００３８】
（１）穴埋めスルーホールの形成
本実施の形態では、コア基板１０を作成するために、両面に１２μｍ厚の銅箔（クラッド金属）１２がラミネートされた板厚０．０６ｍｍのガラス繊維入りエポキシ樹脂による銅張積層板１１を用いる（図２ａ参照）。
【００３９】
この銅張積層板１１の片面のみエッチングによりレーザ加工部となるべき所定位置の銅箔１２を除去した後、レーザ穴明け加工により上下の導体を接続するための非貫通ビア下穴１１ａを形成する（図２ｂ参照）。
【００４０】
続いて、非貫通ビア下穴１１ａの壁面及び銅箔１２表面に無電解メッキを施した後、非貫通ビア下穴１１ａを埋めるための電解銅メッキを行う。その結果、非貫通ビア下穴１１ａには穴埋めスルーホール１５が形成され、銅箔１２は銅メッキ層１３で覆われる（図２ｃ参照）。なお、下面側についてはメッキを行わず、銅箔１２のみとしても良い。
【００４１】
（２）導体回路の形成
上記のようにして作成された銅メッキ層１３上に感光性レジストを印刷し、パターンを露光して現像することでエッチングレジストを形成する。そのエッチングレジストをマスクとして、銅箔１２を含む銅メッキ層１３のエッチング処理を行う。その結果、内層導体回路となる金属パターンによる導体回路２０、２５と穴埋めスルーホール１５を持つコア基板１０が作成される。その後、エッチングレジストは除去される（図２ｄ参照）。
【００４２】
このようにして、下面側に少なくとも銅箔で形成されたパターン、上面側にメッキにより形成された穴埋めスルーホールを含むパターンを持つコア基板１０が形成される。特に、穴埋めスルーホール１５の上端面は平坦面となる。その結果、コア基板１０の上面側には下面側と同様のファインパターンを形成することができる。一方、レーザ加工による穴明けによれば穴径を小さくできるので、コア基板１０の下面側において穴埋めスルーホール１５に対応して形成するパターン、つまりランドを小さくすることができる。
【００４３】
（３）粗化処理
更に、導体回路２０、２５の金属パターンとその上に形成される層間絶縁樹脂層との密着力を向上させるために、粗化処理を行う。粗化処理としては、銅の酸化還元処理による黒化処理、もしくは希硫酸と過酸化水素混合溶液によるソフトエッチング処理などの化学的粗化処理あるいは機械的粗化処理を行う。
【００４４】
（４）層間絶縁樹脂層の形成
このようにして作製したコア基板１０の両面に、層間絶縁樹脂層５１を形成する。層間絶縁樹脂層５１としては、熱硬化性樹脂、または熱可塑性樹脂、あるいは複数の樹脂の混合物を使用できる。
【００４５】
層間絶縁樹脂層５１は、上記の樹脂フィルムを直接熱圧着してラミネートしたり、これらの樹脂の未硬化液を塗布したり、樹脂付き銅箔を熱圧着してラミネートすることにより形成される（図２ｅ参照）。なお、樹脂付き銅箔を用いた場合は、エッチングにより銅箔を溶解除去する。エッチング液としては、塩化第二鉄水溶液などのエッチング水溶液が使用できる。
【００４６】
（５）層間接続ビアホールの形成
次に、コア基板１０に形成された所定の導体回路２０、２５に至る層間接続部を形成するためのビア下穴５１ａを層間絶縁樹脂層５１に設ける。ビア下穴５１ａは、レーザ加工あるいはホトエッチングで形成する（図２ｆ参照）。
【００４７】
▲１▼層間絶縁樹脂層５１が光硬化型の感光性樹脂からなる場合は、ビア下穴５１ａとなるべき部分を遮光するパターンを形成したマスクを層間絶縁樹脂層５１に密着させ、紫外線により露光して未露光部を現像除去してビア下穴５１ａを形成する。
【００４８】
▲２▼層間絶縁樹脂層５１が光分解型の感光性樹脂からなる場合は、ビア下穴５１ａとなるべき部分以外を遮光するパターンを形成したマスクを層間絶縁樹脂層５１に密着させ、紫外線により露光して露光部を現像除去するホトエッチング法によりビア下穴５１ａを形成する。
【００４９】
▲３▼層間絶縁樹脂層５１が熱硬化性樹脂からなる場合は、レーザ光にてビア下穴５１ａを形成する。レーザ光としては、炭酸ガスレーザなどの赤外線レーザや、高調波ＹＡＧレーザ、エキシマレーザなどの紫外線レーザがある。このように、レーザ光の波長域としては赤外光領域から紫外光領域までが用いられる。
【００５０】
レーザ光にてビア下穴５１ａを形成した場合は、ビア下穴部の底に薄い樹脂膜（スミア）が残る場合があり、その場合はデスミア処理を行う。このデスミア処理は、強アルカリにより樹脂を膨潤させ、その後、クロム酸、過マンガン酸塩水溶液などの酸化剤を使用してスミアを分解除去する。また、研磨材によるサンドブラスト処理やプラズマ処理にて除去してもよい。
【００５１】
（６）樹脂表面粗化処理
ビア下穴５１ａを有する層間絶縁樹脂層５１を形成した後、必要に応じてその表面を粗化する。一般的には、熱硬化性樹脂や熱可塑性樹脂を使用した場合、クロム酸、過マンガン酸塩の水溶液などの酸化剤による表面粗化処理などのウェットプロセスや、プラズマ処理やアッシング処理などのドライプロセスが有効であるが、先のデスミア処理で兼用することも可能である。
【００５２】
（７）無電解メッキ用触媒核の付与
無電解メッキ用の触媒層を、以下の手順にて形成する。
【００５３】
すなわち、先ず、層間絶縁樹脂層５１及びビア下穴５１ａから露出している金属パターンの表面にワイドバンドギャップ化合物を作成し、この層に１Ｂ族元素（銅族元素）を付与し、この付与された１Ｂ族元素（銅族元素）の一部を８族元素と置換して形成する。
【００５４】
具体的には、先ず、図２（ｆ）に示す基板の表面を粗化し、この基板を酸化錫の液槽に浸漬させ、基板の表面に酸化錫を吸着させて触媒層を１．０〜８０（ｎｍ）程度の膜厚に均質に形成する。この酸化錫はそれ以外のワイドバンドギャップ化合物に替えられる。
【００５５】
次に、この基板を洗浄し、１Ｂ族元素である銀の液槽に浸漬させ、触媒層の表面の酸化錫に銀を堆積させ極薄の銀膜を形成する。この銀はその他の１Ｂ族元素に代えられる。
【００５６】
次に、この触媒層に銀が付与された基板を洗浄してから、パラジウムの液槽に浸漬させ、触媒層の表面にパラジウムを堆積させ極薄のパラジウム膜を形成する（図３ｇ参照）。このパラジウムはその他の８族元素に代えられる。なお、図３（ｇ）では便宜上、上記のようにして形成された層をまとめて１層のみ、番号５２で示し、これを触媒層と呼ぶ。
【００５７】
なお、ワイドバンドギャップ化合物とは、バンドギャップが３〜４（ｅＶ）などとワイドな化合物を意味しており、例えば、錫酸化物、亜鉛酸化物、インジウム酸化物、チタン酸化物、錫硫化物、亜鉛硫化物、インジウム硫化物、チタン硫化物等の酸化物や硫化物があり、本発明では少なくとも１種以上のワイドバンドギャップ化合物を用いる。
【００５８】
１Ｂ元素（銅族元素）とは、周期律表で１Ｂ族の元素を意味しており、例えば、銅、銀、金があり、本発明では少なくとも１種以上の１Ｂ族元素を用いる。
【００５９】
本形態で述べられる８族元素とは、周期律表で８族の３列目に属する元素を意味しており、例えば、ニッケル、パラジウム、プラチナがあり、本発明では少なくとも１種以上の８族元素を用いる。
【００６０】
なお、触媒層５２の厚さは１．０〜２００（ｎｍ）程度の層厚で、その抵抗値を１．０Ｅ８〜１０Ｅ１４（Ω／ｃｍ２ ）程度の範囲内に管理する。
【００６１】
（８）メッキレジストの形成
▲１▼次に、メッキレジストを形成するが、前工程として必要に応じて下記の処理を行っても良い。
【００６２】
基板表面に付着している塵埃、有機皮膜などの異物を除去する目的で、水や温水、アルコール類、エーテル類、アミン類などの有機溶剤や前記と水の混合物による浸漬洗浄、スプレー洗浄、蒸気洗浄を行う。更に、効果的に除去するために、超音波洗浄、紫外線洗浄、プラズマ洗浄を組合わせて適用しても良い。
【００６３】
基板表面、及び凹部の内部に付着、吸着している水分や溶剤を取り除くことを目的に、熱乾燥、減圧乾燥や前記の組み合わせを行うこともある。
【００６４】
▲２▼図３（ｇ）で形成された触媒層５２の表面に感光性のメッキレジストを塗布する。液状レジストを以下に示す方法により塗布した後、乾燥して２０μｍ程度の均一な厚さのレジスト膜を得る。なお、後述する無電解銅メッキにより層厚が１０〜２０μｍで、かつ幅２５μｍ程度の無電解銅メッキによる回路を形成し、後にメッキレジスト上に付着した無電解銅メッキを研磨して除去する場合には、メッキレジストの厚さとしては、この２０μｍ程度が望ましい。
【００６５】
上記のレジストの塗布方法は、スピンコート、カーテンコート、スプレーコート、スクリーン印刷塗布、ロールコート、浸漬塗布のいずれでも良い。なお、ドライフィルム化したレジストの場合には熱圧着や真空圧着、前記の組み合わせによりラミネートして適用できる。また、必要に応じて、液状レジストを塗布した上にドライフィルム化したレジストをラミネートするなどの、複数工程の組み合わせで塗布することも可能である。
【００６６】
▲３▼このメッキレジストを所望パターンのパターンマスクで３７０〜４６０（ｎｍ）の波長の紫外線１００ｍＪ〜１０００ｍＪを照射して露光する。パターンマスクは、フィルム、ガラスマスクを使用できる。紫外線照射は平行光光源が望ましいが、パターンマスクとメッキレジストを十分密着させて散乱光光源で露光することもできる。紫外線波長はランプ全波長を露光する他、必要に応じてｇ線、ｈ線、または前記の組み合わせを選択的に露光して、レジストを感光させることもできる。
【００６７】
▲４▼未露光部を有するメッキレジストを現像する。
【００６８】
現像液は、炭酸ナトリウム水溶液などの無機アルカリ液や、エタノールアミンなどの有機アルカリ液や、前記を主成分とする混合液、グリコールエーテル類などの有機溶剤、またはアルカリ液と有機溶剤の組み合わせを使用する。未露光部に前記現像液をスプレーしたり、現像液に浸漬することにより、溶解または剥離して除去する。
【００６９】
▲５▼現像して得た所望のパターンを有するメッキレジストを、１２０〜１８０℃で熱硬化した後、０．５〜３Ｊの紫外線露光を再び行い、レジスト表面の耐薬品性能を向上させる。
【００７０】
熱硬化と紫外線露光の順序は逆転しても同様の効果が得られる。
【００７１】
図３（ｈ）に、上記のようにして所望のパターンに形成されたメッキレジスト５３を持つ基板を示す。
【００７２】
（９）無電解メッキ
次に、図３（ｈ）の基板を、錯体能を有する、以下に示す組成の高速無電解アディティブメッキ液に浸漬し、メッキレジスト５３から露出した触媒層５２の表面に、１０μｍ以上で２０μｍ以下の銅をメッキする。このようにして、穴埋めスールホール１５の直下及び直上やその他の所定位置の導体回路２０、２５（導体パターン）上に銅メッキ５４が形成される（図３ｉ参照）。なお、穴埋めスルーホール１５と銅メッキ５４の間や、銅メッキ層１３と銅メッキ５４の間に触媒層５２が介在しているが、この触媒層５２が導通に支障を来すことは無い。
【００７３】
錯化剤の種類は、ポリアミン系としてエチレンジアミン、ジエチレントリアミン、トリエチレンテトラミン、テトラエチレンペンタミン、ぺンタエチレンヘキサミン等、またはロッシェル塩あるいはシアン等がある。
【００７４】
無電解メッキ水溶液の組成は以下の通りである。
【００７５】
ＥＤＴＡ １５０ｇ／リットル
硫酸銅 ２０ｇ／リットル
ＨＣＨＯ ３０ｍリットル／リットル
ＮａＯＨ ４０ｇ／リットル
α、α´−ビピリジル ８０ｍｇ／リットル
ＰＥＧ ０．１ｇ／リットル
また、無電解メッキ条件は７０℃の液温度で３０分とする。
【００７６】
その後、５μｍ程度の機械的研磨によりメッキレジスト５３上に付着した無電解銅メッキを除去する。その際、メッキレジスト厚が無電解銅メッキ厚よりも大きく形成されているため、研磨は主としてメッキレジスト５３のみとなり、導体の粗密に関わらず均一な導体層（銅メッキ５４）を形成できる。
【００７７】
上記のようにして独立した導体回路（穴埋めスルーホールを含む）が形成される。
【００７８】
（１０）ソルダーレジスト形成
以上で得た基板の両面に、感光性の液状ソルダーレジストをスクリーン印刷法で約２０μｍの厚さに塗布し乾燥する。続いて、マスク用フィルムを密着させて露光し、現像することで銅メッキ５４を除く領域にソルダーレジストパターン５６を形成し、その後に加熱硬化させる（図３ｊ参照）。
【００７９】
（１１）次に、その基板の露出金属部（銅メッキ５４）に、無電解ニッケルメッキを３μｍ以上形成し、更にその上に無電解メッキ（例えば金材料）を０．０３μｍ以上形成する。
【００８０】
（１２）そして、その上に感光性樹脂フィルムをラミネートし、はんだバンプを形成すべき所定位置を遮光するパターンを形成したマスクを感光性樹脂フィルムに密着させて紫外線により露光し、未露光部を現像除去する。その結果、ソルダーレジストパターン５６上に感光性樹脂フィルム５７がラミネートされた基板が作成される（図３ｋ参照）。
【００８１】
更に、はんだバンプを形成すべき所定位置にはんだペースト５８を充填し（図４ｌ）、２００℃でリフローすることによりはんだバンプ５９を形成する（図４ｍ）。
【００８２】
（１３）続いて、感光性樹脂フィルム５７を剥離する（図４ｎ参照）。
【００８３】
（１４）上記のようにして得られた基板の外形をプレスなどで打ち抜く。
【００８４】
（１５）その基板に導体を接触させ、導通検査を行うことにより、はんだバンプを有する多層印刷配線板が製造される。
【００８５】
上記では、コア基板１０の両面に１層ずつ第１のビルドアップ層を形成する工程を示しているが、これらの第１のビルドアップ層に更に１層以上のビルドアップ層を形成する場合にも同様な方法が適用される。但し、図４（ｌ）〜図４（ｎ）のはんだバンプの形成は、最も外側の層について行われることは言うまでも無い。
【００８６】
図５は、本発明による多層印刷配線板の他の実施の形態（図ａ）及びこれを用いた半導体装置（図ｂ）を示す。図５（ａ）において、ここではコア基板１０の両面にビルドアップ層３０´、５０´が形成されている。特に、ビルドアップ層３０´、５０´においては、図１に示されたような非貫通ビア３５、５５に代えて穴埋めスルーホール１５と同様の穴埋めスルーホール３５´、５５´を設けている。そして、図５（ｂ）に示すように、ここでは下側のビルドアップ層３０´にはんだバンプ５９を形成し、上側のビルドアップ層５０´に半導体チップ６０を実装して樹脂でモールドすることにより半導体装置として成る。
【００８７】
図６は、本発明による多層印刷配線板の更に他の実施の形態を用いた半導体装置を示す。図６において、ここではコア基板１０の一面側、すなわち穴埋めスルーホール１５の底部側において穴埋めスルーホール１５に直接、はんだバンプ５９を形成し、他面側、すなわち穴埋めスルーホール１５の上端側にのみビルドアップ層５０´を形成している。そして、上側のビルドアップ層５０´においては、図１に示されたような非貫通ビア５５に代えて穴埋めスルーホール５５´を設け、この上に半導体チップ６０を実装して樹脂でモールドすることにより半導体装置として成る。
【００８８】
図７は、図６の多層印刷配線板の変形例を用いた半導体装置を示す。図７において、この例ではコア基板１０における穴埋めスルーホール１５の底部側にのみビルドアップ層５０´を形成し、穴埋めスルーホール１５に直接、はんだバンプ５９を形成している。そして、上側のビルドアップ層５０´においては、図１に示されたような非貫通ビア５５に代えて穴埋めスルーホール５５´を設け、この上に半導体チップ６０を実装して樹脂でモールドすることにより半導体装置として成る。
【００８９】
なお、図５〜図７のいずれの例においても、穴埋めスルーホール１５の底部に接している太い黒線の部分はクラッド金属としての銅箔を示すが、反対面側の銅箔は図示を省略している。また、穴埋めスルーホール３５´、５５´を形成するための樹脂層への穴明けはレーザ加工で行われても良い。
【００９０】
上記の形態では、ボールバンプによるＢＧＡタイプの多層印刷配線板について説明したが、本発明はこれに限らず、ＰＧＡタイプあるいはインターポーザタイプの多層配線板にも適用可能である。
【００９１】
【発明の効果】
本発明によれば、ビルドアップ多層印刷配線板のコア基板におけるスルーホールを穴埋めスルーホールとしたことにより、この穴埋めスルーホールの直下及び直上に非貫通ビアを設けることができ、ファインパターン化による配線収容性の向上が図れる。
【図面の簡単な説明】
【図１】本発明による多層印刷配線板の実施の形態を示す断面図である。
【図２】本発明による多層印刷配線板の製造方法の実施の形態を工程順に説明するための断面図である。
【図３】図２に続く多層印刷配線板の製造方法を工程順に説明するための断面図である。
【図４】図３に続く多層印刷配線板の製造方法を工程順に説明するための断面図である。
【図５】本発明による多層印刷配線板の他の実施の形態（図ａ）及びこれを用いた半導体装置（図ｂ）の断面図である。
【図６】本発明による多層印刷配線板の更に他の実施の形態を用いた半導体装置の断面図である。
【図７】図６の変形例による多層印刷配線板を用いた半導体装置の断面図である。
【図８】従来のビルドアップ多層印刷配線板の一例を示した断面図である。
【符号の説明】
１０ コア基板
１１ 銅張積層板
１２ 銅箔
１３ 銅メッキ層
１５、３５´、５５´ 穴埋めスルーホール
２０、２５ 導体回路
３０、３０´ 下側のビルドアップ層
３５、５５ 非貫通ビア
５０、５０´ 上側のビルドアップ層
５４ 銅メッキ
５６ ソルダーレジストパターン
５７ 感光性樹脂フィルム
５８ はんだペースト
５９ はんだバンプ
６０ 半導体チップ
【発明の属する技術分野】
本発明は多層印刷配線板及びその製造方法並びに半導体装置に関する。
【０００２】
【従来の技術】
周知のように、ビルドアップ多層印刷配線板は、コア基板と呼ばれる中心基板の両面側にビルドアップ層と呼ばれる層が少なくとも１層形成されてなるもので、様々なタイプのものが提供されている。
【０００３】
その一例を図８を参照して説明する。図８において、コア基板１００はその両面にパターンとランドとによる導体回路１０１、１０２が形成されていると共に、ビアホール１０３が形成されている。コア基板１００の一方の面（図中下側）には絶縁樹脂層を含む第１、第２の下側ビルドアップ層１１０、１２０が形成され、他方の面（図中上側）にも絶縁樹脂層を含む第１、第２の上側ビルドアップ層１３０、１４０が形成されている。
【０００４】
第１の下側ビルドアップ層１１０の下側の面にはパターンとランドとによる導体回路１１１が形成されている。第１の下側ビルドアップ層１１０にはまた、ビアホール１０３と接続されているコア基板１００のランドに接続されるようにビアホール１１２が形成されていると共に、これとは別の位置にあるコア基板１００のランドに接続されるようにビアホール１１３が形成されている。第２の下側ビルドアップ層１２０の下側の面にはパターンとランドとによる導体回路１２１が形成されている。第２の下側ビルドアップ層１２０にはまた、ビアホール１１２と接続されている第１の下側ビルドアップ層１１０のランドに接続されるようにビアホール１２２が形成されている。
【０００５】
同様に、第１の上側ビルドアップ層１３０の上側の面にはパターンとランドとによる導体回路１３１が形成されている。第１の上側ビルドアップ層１３０にはまた、コア基板１００のランドに接続されるようにビアホール１３２が形成されている。第２の上側ビルドアップ層１４０の上側の面にはパターンとランドとによる導体回路１４１が形成されている。第２の上側ビルドアップ層１４０にはまた、第１の上側ビルドアップ層１３０のランドに接続されるようにビアホール１４２が形成されている（例えば、特許文献１）。
【０００６】
【特許文献１】
特開２００１−９４２５２号公報（図３ｂ、第５頁、第６頁）
【０００７】
【発明が解決しようとする課題】
上記の多層印刷配線板では、例えば第１の下側ビルドアップ層１１０にビアホール１１２を形成する場合、導体回路１０１を形成した後、レーザ光により第１の下側ビルドアップ層１１０を構成している絶縁樹脂層にコア基板１００のランドに達する穴明け加工を行い、この穴の内壁にメッキ処理によりメッキ膜を形成することで実現されている。このようにして、ビアホール１０３の直下にこれと接続したビアホール１１２を形成することができる。
【０００８】
しかしながら、ビアホール１０３の直上にこれと接続したビアホールを形成することは難しい。これは以下の理由による。つまり、原理的には、上記と同様の方法でビアホール１０３の直上にある第１の上側ビルドアップ層１３０の絶縁樹脂層にビアホール１０３の底部に達する穴明け加工を行い、その内壁にメッキ処理によりメッキ膜を形成すれば良い。しかし、この場合に形成すべき穴は、第１の上側ビルドアップ層１３０において他の位置にあるビアホール１３２を形成するための穴に比べて径を十分に大きくする必要がある。そうすると、径を大きくした分だけ占有スペースが大きくなるため、第１の上側ビルドアップ層１３０における導体回路１３１の形成に制約が生じてしまう。
【０００９】
加えて、ビアホール１０３の直上にある第１の上側ビルドアップ層１３０の絶縁樹脂層に形成すべき穴は、第１の上側ビルドアップ層１３０において他の位置にあるビアホール１３２を形成するための穴に比べて深さが大きくなければならない。特定位置に他の位置に比べて深さの大きい穴を形成するためには、特定位置でのみレーザ光の出力を大きくしたり、照射時間を長くする等の処置が必要となり、面倒である。
【００１０】
そこで、本発明の課題は、コア基板におけるビアホールあるいはスルーホールの直下及び直上にビアホールを形成するに際し、ビルドアップ層を構成する絶縁樹脂層に形成する穴の径を大きくしたり深さを大きくする必要の無い多層印刷配線板を提供することにある。
【００１１】
本発明の他の課題は、上記の多層印刷配線板に適した製造方法を提供することにある。
【００１２】
本発明の更に他の課題は、上記の多層印刷配線板を備えた半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明による多層印刷配線板は、一方の面にクラッドによる導電パターンを有し、厚さ方向の導通手段として前記導電パターンに至る複数の穴埋めスルーホールを形成したコア基板と、該コア基板の他方の面側に形成され、少なくとも前記穴埋めスルーホールに対応する領域に導通用の非貫通ビアを有する第１のビルドアップ層とを含むことを特徴とする。
【００１４】
本多層印刷配線板における前記穴埋めスルーホールは、前記コア基板を形成している樹脂層に前記他方の面側から前記導電パターンに至るように形成された下穴にメッキにより金属が充填されてなるものである。
【００１５】
本多層印刷配線板においては、前記コア基板の他方の面側に、前記メッキにより前記穴埋めスルーホールの前記他方の面側の端面を含めた金属パターンが形成されており、該金属パターンは平坦面を持つことを特徴とする。
【００１６】
本発明の好ましい形態による多層印刷配線板は、更に、前記コア基板の前記一方の面側に形成され、少なくとも１つの前記穴埋めスルーホールに対応する領域に導通用の非貫通ビアを有する第２のビルドアップ層を含む。
【００１７】
本発明の好ましい形態による多層印刷配線板においては、前記第１のビルドアップ層、前記第２のビルドアップ層は、それぞれ前記金属パターン、前記導電パターンに接続された少なくとも１つの導通用の非貫通ビアを有する。
【００１８】
本発明の好ましい形態による多層印刷配線板においては、前記第１のビルドアップ層、前記第２のビルドアップ層には、それぞれ少なくとも１層のビルドアップ層が積層される。
【００１９】
本発明による多層印刷配線板の製造方法は、コア基板を形成する工程と、形成されたコア基板の少なくとも一面側に少なくとも１層のビルドアップ層を形成する工程とを含み、前記コア基板を形成する工程は、両面に導体層を有する絶縁樹脂板を用意する工程と、該絶縁樹脂板における前記一面側の導体層の所定部分を除去する工程と、除去された導体層を通して前記一面側から他面側の導体層に至る半貫通の穴明けを行う工程と、前記半貫通の穴にメッキにより金属を充填した穴埋めスルーホールを形成する工程と、前記絶縁樹脂板における一面側の導体層及び前記メッキにより該一面側の導体層上に形成されたメッキ層と、他面側の導体層にエッチング処理を行うことにより導体回路となる所望のパターンを形成する工程とを含み、前記ビルドアップ層を形成する工程は、前記絶縁樹脂板における前記一面側に絶縁樹脂層を形成する工程と、前記絶縁樹脂層に前記穴埋めスルーホール及び前記一面側のパターンのうちの所定パターンに至るビア下穴を形成する工程と、形成されたビア下穴にメッキにより導体膜を形成する工程とを含む。
【００２０】
本発明の好ましい形態による多層印刷配線板の製造方法においては、前記穴明けはレーザ加工により行われる。
【００２１】
本発明の好ましい形態による多層印刷配線板の製造方法においては、前記コア基板の両面側に少なくとも１層のビルドアップ層が形成され、該ビルドアップ層を形成する工程は、前記コア基板の両面側に絶縁樹脂層を形成する工程と、前記絶縁樹脂層に前記穴埋めスルーホール及び前記両面側のパターンのうちの所定パターンに至るビア下穴を形成する工程と、形成されたビア下穴にメッキにより導体膜を形成する工程とを含む。
【００２２】
本発明によれば更に、上記のいずれかの多層印刷配線板の一面側に半導体チップが実装され、該多層印刷配線板の他面側にははんだバンプが形成されて成ることを特徴とする半導体装置が提供される。
【００２３】
【発明の実施の形態】
本発明による多層印刷配線板の実施の形態を説明する前に、多層印刷配線板の各部を構成する材料について説明する。後述するように、本発明による多層印刷配線板は、コア基板の両面側にビルドアップ層が少なくとも１層形成されて成る。
【００２４】
コア基板を構成する絶縁樹脂材としては下記の材料を使用できる。
【００２５】
ガラス繊維入りエポキシ樹脂材、ガラス繊維入りビスマレイミド−トリアジン樹脂（以下、ＢＴ樹脂と称す）材、ガラス繊維入りポリイミド樹脂材、ガラス繊維入りＰＰＥ樹脂材。
【００２６】
なお、上記の各種材料における補強材としてのガラス繊維に替えてポリエステル繊維やアラミド繊維等の材料を使用できる。
【００２７】
コア基板の絶縁樹脂材としてはまた、下記の有機樹脂を使用することができ、下記の樹脂単独、または複数樹脂を混合し、あるいは化合物を作成するなどの樹脂の組み合わせでも使用できる。
【００２８】
エポキシ樹脂、ＢＴ樹脂、ポリイミド樹脂、ＰＰＥ樹脂、フェノール樹脂、ＰＰＦＥ樹脂、珪素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、ＰＰＳ樹脂、ＰＰＯ樹脂。
【００２９】
一方、層間絶縁樹脂材としては、上記のコア基板の材料と同様の、ガラス繊維入りエポキシ樹脂材、ガラス繊維入りビスマレイミド−トリアジン樹脂（以下、ＢＴ樹脂と称す）材、ガラス繊維入りポリイミド樹脂材、ガラス繊維入りＰＰＥ樹脂材に加えて以下の材料を使用できる。すなわち、熱硬化性樹脂（熱硬化基の一部または全部を感光化したものも含む）、または熱可塑性樹脂、あるいは液晶樹脂を用いることができる。そして、これらの樹脂としては、下記の熱硬化性樹脂、熱可塑性樹脂あるいは液晶樹脂を使用することができる。また、これらの樹脂単独、または複数樹脂を混合し、あるいは化合物を作成するなどの樹脂の組み合わせでも使用できる。
【００３０】
エポキシ樹脂、ＢＴ樹脂、ポリイミド樹脂、ＰＰＥ樹脂、フェノール樹脂、フッソ樹脂、珪素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、カルド樹脂、ＰＰＳ樹脂、ＰＰＯ樹脂。
【００３１】
なお、絶縁樹脂層に感光性をもたせる場合は、樹脂をアクリル酸エステルやメタクリル酸エステルによりアクリレートしたものを使用できる。
【００３２】
また、樹脂に充填材を添加したものも使用できる。この場合、充填材としては、下記の無機充填材が使用できる。
【００３３】
シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタン。
【００３４】
上記の無機充填材に替えて、フェノール樹脂やポリメタクリル酸重合体等の有機充填材を使用しても良いし、有機無機混合充填材としても良い。
【００３５】
図１には、本発明による多層印刷配線板の実施の形態を模式化して示す。なお、本図では、便宜上、絶縁樹脂層を含むコア基板１０と、その下面側に形成された絶縁樹脂層を含む下側ビルドアップ層（第２のビルドアップ層）３０及び上面側に形成された絶縁樹脂層を含む上側ビルドアップ層（第１のビルドアップ層）５０のみを示している。言い換えれば、下側ビルドアップ層３０の下面側には１層以上の下側ビルドアップ層が積層される場合があり、上側ビルドアップ層５０の上面側にも１層以上の上側ビルドアップ層が積層される場合があり得る。この場合、下側ビルドアップ層３０、上側ビルドアップ層５０は、それぞれ層間絶縁樹脂層として作用する。
【００３６】
図１において、本実施の形態による多層印刷配線板におけるコア基板１０は、複数の穴埋めスルーホール１５を有し、下面側には穴埋めスルーホール１５の下部に接続するように形成されたランドやその他の配線パターンを含む導体回路２０が形成され、上面側にも穴埋めスルーホール１５の上部に接続するように形成されたランドやその他の配線パターンを含む導体回路２５が形成されて成る。下側ビルドアップ層３０には穴埋めスルーホール１５の直下においてこれに接続された非貫通ビア３５を有する。一方、上側ビルドアップ層５０には穴埋めスルーホール１５の直上においてこれに接続された非貫通ビア５５を有する。勿論、下側ビルドアップ層３０、上側ビルドアップ層５０には、それぞれ非貫通ビア３５、５５以外の配線パターンが形成される場合もあるが、図示は省略している。
【００３７】
以下に、図２〜図４を参照して、本発明による多層印刷配線板の製造方法の実施の形態を説明する。なお、以下に述べる製造方法は、フルアディティブ法による多層印刷配線板の製造方法に関する説明であるが、本発明による多層印刷配線板の製造方法は、セミアディティブ法やサブトラクティブ法を採用することもできる。また、図２〜図４に示される断面図は、必ずしも図１の断面図とは一致していない。
【００３８】
（１）穴埋めスルーホールの形成
本実施の形態では、コア基板１０を作成するために、両面に１２μｍ厚の銅箔（クラッド金属）１２がラミネートされた板厚０．０６ｍｍのガラス繊維入りエポキシ樹脂による銅張積層板１１を用いる（図２ａ参照）。
【００３９】
この銅張積層板１１の片面のみエッチングによりレーザ加工部となるべき所定位置の銅箔１２を除去した後、レーザ穴明け加工により上下の導体を接続するための非貫通ビア下穴１１ａを形成する（図２ｂ参照）。
【００４０】
続いて、非貫通ビア下穴１１ａの壁面及び銅箔１２表面に無電解メッキを施した後、非貫通ビア下穴１１ａを埋めるための電解銅メッキを行う。その結果、非貫通ビア下穴１１ａには穴埋めスルーホール１５が形成され、銅箔１２は銅メッキ層１３で覆われる（図２ｃ参照）。なお、下面側についてはメッキを行わず、銅箔１２のみとしても良い。
【００４１】
（２）導体回路の形成
上記のようにして作成された銅メッキ層１３上に感光性レジストを印刷し、パターンを露光して現像することでエッチングレジストを形成する。そのエッチングレジストをマスクとして、銅箔１２を含む銅メッキ層１３のエッチング処理を行う。その結果、内層導体回路となる金属パターンによる導体回路２０、２５と穴埋めスルーホール１５を持つコア基板１０が作成される。その後、エッチングレジストは除去される（図２ｄ参照）。
【００４２】
このようにして、下面側に少なくとも銅箔で形成されたパターン、上面側にメッキにより形成された穴埋めスルーホールを含むパターンを持つコア基板１０が形成される。特に、穴埋めスルーホール１５の上端面は平坦面となる。その結果、コア基板１０の上面側には下面側と同様のファインパターンを形成することができる。一方、レーザ加工による穴明けによれば穴径を小さくできるので、コア基板１０の下面側において穴埋めスルーホール１５に対応して形成するパターン、つまりランドを小さくすることができる。
【００４３】
（３）粗化処理
更に、導体回路２０、２５の金属パターンとその上に形成される層間絶縁樹脂層との密着力を向上させるために、粗化処理を行う。粗化処理としては、銅の酸化還元処理による黒化処理、もしくは希硫酸と過酸化水素混合溶液によるソフトエッチング処理などの化学的粗化処理あるいは機械的粗化処理を行う。
【００４４】
（４）層間絶縁樹脂層の形成
このようにして作製したコア基板１０の両面に、層間絶縁樹脂層５１を形成する。層間絶縁樹脂層５１としては、熱硬化性樹脂、または熱可塑性樹脂、あるいは複数の樹脂の混合物を使用できる。
【００４５】
層間絶縁樹脂層５１は、上記の樹脂フィルムを直接熱圧着してラミネートしたり、これらの樹脂の未硬化液を塗布したり、樹脂付き銅箔を熱圧着してラミネートすることにより形成される（図２ｅ参照）。なお、樹脂付き銅箔を用いた場合は、エッチングにより銅箔を溶解除去する。エッチング液としては、塩化第二鉄水溶液などのエッチング水溶液が使用できる。
【００４６】
（５）層間接続ビアホールの形成
次に、コア基板１０に形成された所定の導体回路２０、２５に至る層間接続部を形成するためのビア下穴５１ａを層間絶縁樹脂層５１に設ける。ビア下穴５１ａは、レーザ加工あるいはホトエッチングで形成する（図２ｆ参照）。
【００４７】
▲１▼層間絶縁樹脂層５１が光硬化型の感光性樹脂からなる場合は、ビア下穴５１ａとなるべき部分を遮光するパターンを形成したマスクを層間絶縁樹脂層５１に密着させ、紫外線により露光して未露光部を現像除去してビア下穴５１ａを形成する。
【００４８】
▲２▼層間絶縁樹脂層５１が光分解型の感光性樹脂からなる場合は、ビア下穴５１ａとなるべき部分以外を遮光するパターンを形成したマスクを層間絶縁樹脂層５１に密着させ、紫外線により露光して露光部を現像除去するホトエッチング法によりビア下穴５１ａを形成する。
【００４９】
▲３▼層間絶縁樹脂層５１が熱硬化性樹脂からなる場合は、レーザ光にてビア下穴５１ａを形成する。レーザ光としては、炭酸ガスレーザなどの赤外線レーザや、高調波ＹＡＧレーザ、エキシマレーザなどの紫外線レーザがある。このように、レーザ光の波長域としては赤外光領域から紫外光領域までが用いられる。
【００５０】
レーザ光にてビア下穴５１ａを形成した場合は、ビア下穴部の底に薄い樹脂膜（スミア）が残る場合があり、その場合はデスミア処理を行う。このデスミア処理は、強アルカリにより樹脂を膨潤させ、その後、クロム酸、過マンガン酸塩水溶液などの酸化剤を使用してスミアを分解除去する。また、研磨材によるサンドブラスト処理やプラズマ処理にて除去してもよい。
【００５１】
（６）樹脂表面粗化処理
ビア下穴５１ａを有する層間絶縁樹脂層５１を形成した後、必要に応じてその表面を粗化する。一般的には、熱硬化性樹脂や熱可塑性樹脂を使用した場合、クロム酸、過マンガン酸塩の水溶液などの酸化剤による表面粗化処理などのウェットプロセスや、プラズマ処理やアッシング処理などのドライプロセスが有効であるが、先のデスミア処理で兼用することも可能である。
【００５２】
（７）無電解メッキ用触媒核の付与
無電解メッキ用の触媒層を、以下の手順にて形成する。
【００５３】
すなわち、先ず、層間絶縁樹脂層５１及びビア下穴５１ａから露出している金属パターンの表面にワイドバンドギャップ化合物を作成し、この層に１Ｂ族元素（銅族元素）を付与し、この付与された１Ｂ族元素（銅族元素）の一部を８族元素と置換して形成する。
【００５４】
具体的には、先ず、図２（ｆ）に示す基板の表面を粗化し、この基板を酸化錫の液槽に浸漬させ、基板の表面に酸化錫を吸着させて触媒層を１．０〜８０（ｎｍ）程度の膜厚に均質に形成する。この酸化錫はそれ以外のワイドバンドギャップ化合物に替えられる。
【００５５】
次に、この基板を洗浄し、１Ｂ族元素である銀の液槽に浸漬させ、触媒層の表面の酸化錫に銀を堆積させ極薄の銀膜を形成する。この銀はその他の１Ｂ族元素に代えられる。
【００５６】
次に、この触媒層に銀が付与された基板を洗浄してから、パラジウムの液槽に浸漬させ、触媒層の表面にパラジウムを堆積させ極薄のパラジウム膜を形成する（図３ｇ参照）。このパラジウムはその他の８族元素に代えられる。なお、図３（ｇ）では便宜上、上記のようにして形成された層をまとめて１層のみ、番号５２で示し、これを触媒層と呼ぶ。
【００５７】
なお、ワイドバンドギャップ化合物とは、バンドギャップが３〜４（ｅＶ）などとワイドな化合物を意味しており、例えば、錫酸化物、亜鉛酸化物、インジウム酸化物、チタン酸化物、錫硫化物、亜鉛硫化物、インジウム硫化物、チタン硫化物等の酸化物や硫化物があり、本発明では少なくとも１種以上のワイドバンドギャップ化合物を用いる。
【００５８】
１Ｂ元素（銅族元素）とは、周期律表で１Ｂ族の元素を意味しており、例えば、銅、銀、金があり、本発明では少なくとも１種以上の１Ｂ族元素を用いる。
【００５９】
本形態で述べられる８族元素とは、周期律表で８族の３列目に属する元素を意味しており、例えば、ニッケル、パラジウム、プラチナがあり、本発明では少なくとも１種以上の８族元素を用いる。
【００６０】
なお、触媒層５２の厚さは１．０〜２００（ｎｍ）程度の層厚で、その抵抗値を１．０Ｅ８〜１０Ｅ１４（Ω／ｃｍ２ ）程度の範囲内に管理する。
【００６１】
（８）メッキレジストの形成
▲１▼次に、メッキレジストを形成するが、前工程として必要に応じて下記の処理を行っても良い。
【００６２】
基板表面に付着している塵埃、有機皮膜などの異物を除去する目的で、水や温水、アルコール類、エーテル類、アミン類などの有機溶剤や前記と水の混合物による浸漬洗浄、スプレー洗浄、蒸気洗浄を行う。更に、効果的に除去するために、超音波洗浄、紫外線洗浄、プラズマ洗浄を組合わせて適用しても良い。
【００６３】
基板表面、及び凹部の内部に付着、吸着している水分や溶剤を取り除くことを目的に、熱乾燥、減圧乾燥や前記の組み合わせを行うこともある。
【００６４】
▲２▼図３（ｇ）で形成された触媒層５２の表面に感光性のメッキレジストを塗布する。液状レジストを以下に示す方法により塗布した後、乾燥して２０μｍ程度の均一な厚さのレジスト膜を得る。なお、後述する無電解銅メッキにより層厚が１０〜２０μｍで、かつ幅２５μｍ程度の無電解銅メッキによる回路を形成し、後にメッキレジスト上に付着した無電解銅メッキを研磨して除去する場合には、メッキレジストの厚さとしては、この２０μｍ程度が望ましい。
【００６５】
上記のレジストの塗布方法は、スピンコート、カーテンコート、スプレーコート、スクリーン印刷塗布、ロールコート、浸漬塗布のいずれでも良い。なお、ドライフィルム化したレジストの場合には熱圧着や真空圧着、前記の組み合わせによりラミネートして適用できる。また、必要に応じて、液状レジストを塗布した上にドライフィルム化したレジストをラミネートするなどの、複数工程の組み合わせで塗布することも可能である。
【００６６】
▲３▼このメッキレジストを所望パターンのパターンマスクで３７０〜４６０（ｎｍ）の波長の紫外線１００ｍＪ〜１０００ｍＪを照射して露光する。パターンマスクは、フィルム、ガラスマスクを使用できる。紫外線照射は平行光光源が望ましいが、パターンマスクとメッキレジストを十分密着させて散乱光光源で露光することもできる。紫外線波長はランプ全波長を露光する他、必要に応じてｇ線、ｈ線、または前記の組み合わせを選択的に露光して、レジストを感光させることもできる。
【００６７】
▲４▼未露光部を有するメッキレジストを現像する。
【００６８】
現像液は、炭酸ナトリウム水溶液などの無機アルカリ液や、エタノールアミンなどの有機アルカリ液や、前記を主成分とする混合液、グリコールエーテル類などの有機溶剤、またはアルカリ液と有機溶剤の組み合わせを使用する。未露光部に前記現像液をスプレーしたり、現像液に浸漬することにより、溶解または剥離して除去する。
【００６９】
▲５▼現像して得た所望のパターンを有するメッキレジストを、１２０〜１８０℃で熱硬化した後、０．５〜３Ｊの紫外線露光を再び行い、レジスト表面の耐薬品性能を向上させる。
【００７０】
熱硬化と紫外線露光の順序は逆転しても同様の効果が得られる。
【００７１】
図３（ｈ）に、上記のようにして所望のパターンに形成されたメッキレジスト５３を持つ基板を示す。
【００７２】
（９）無電解メッキ
次に、図３（ｈ）の基板を、錯体能を有する、以下に示す組成の高速無電解アディティブメッキ液に浸漬し、メッキレジスト５３から露出した触媒層５２の表面に、１０μｍ以上で２０μｍ以下の銅をメッキする。このようにして、穴埋めスールホール１５の直下及び直上やその他の所定位置の導体回路２０、２５（導体パターン）上に銅メッキ５４が形成される（図３ｉ参照）。なお、穴埋めスルーホール１５と銅メッキ５４の間や、銅メッキ層１３と銅メッキ５４の間に触媒層５２が介在しているが、この触媒層５２が導通に支障を来すことは無い。
【００７３】
錯化剤の種類は、ポリアミン系としてエチレンジアミン、ジエチレントリアミン、トリエチレンテトラミン、テトラエチレンペンタミン、ぺンタエチレンヘキサミン等、またはロッシェル塩あるいはシアン等がある。
【００７４】
無電解メッキ水溶液の組成は以下の通りである。
【００７５】
ＥＤＴＡ １５０ｇ／リットル
硫酸銅 ２０ｇ／リットル
ＨＣＨＯ ３０ｍリットル／リットル
ＮａＯＨ ４０ｇ／リットル
α、α´−ビピリジル ８０ｍｇ／リットル
ＰＥＧ ０．１ｇ／リットル
また、無電解メッキ条件は７０℃の液温度で３０分とする。
【００７６】
その後、５μｍ程度の機械的研磨によりメッキレジスト５３上に付着した無電解銅メッキを除去する。その際、メッキレジスト厚が無電解銅メッキ厚よりも大きく形成されているため、研磨は主としてメッキレジスト５３のみとなり、導体の粗密に関わらず均一な導体層（銅メッキ５４）を形成できる。
【００７７】
上記のようにして独立した導体回路（穴埋めスルーホールを含む）が形成される。
【００７８】
（１０）ソルダーレジスト形成
以上で得た基板の両面に、感光性の液状ソルダーレジストをスクリーン印刷法で約２０μｍの厚さに塗布し乾燥する。続いて、マスク用フィルムを密着させて露光し、現像することで銅メッキ５４を除く領域にソルダーレジストパターン５６を形成し、その後に加熱硬化させる（図３ｊ参照）。
【００７９】
（１１）次に、その基板の露出金属部（銅メッキ５４）に、無電解ニッケルメッキを３μｍ以上形成し、更にその上に無電解メッキ（例えば金材料）を０．０３μｍ以上形成する。
【００８０】
（１２）そして、その上に感光性樹脂フィルムをラミネートし、はんだバンプを形成すべき所定位置を遮光するパターンを形成したマスクを感光性樹脂フィルムに密着させて紫外線により露光し、未露光部を現像除去する。その結果、ソルダーレジストパターン５６上に感光性樹脂フィルム５７がラミネートされた基板が作成される（図３ｋ参照）。
【００８１】
更に、はんだバンプを形成すべき所定位置にはんだペースト５８を充填し（図４ｌ）、２００℃でリフローすることによりはんだバンプ５９を形成する（図４ｍ）。
【００８２】
（１３）続いて、感光性樹脂フィルム５７を剥離する（図４ｎ参照）。
【００８３】
（１４）上記のようにして得られた基板の外形をプレスなどで打ち抜く。
【００８４】
（１５）その基板に導体を接触させ、導通検査を行うことにより、はんだバンプを有する多層印刷配線板が製造される。
【００８５】
上記では、コア基板１０の両面に１層ずつ第１のビルドアップ層を形成する工程を示しているが、これらの第１のビルドアップ層に更に１層以上のビルドアップ層を形成する場合にも同様な方法が適用される。但し、図４（ｌ）〜図４（ｎ）のはんだバンプの形成は、最も外側の層について行われることは言うまでも無い。
【００８６】
図５は、本発明による多層印刷配線板の他の実施の形態（図ａ）及びこれを用いた半導体装置（図ｂ）を示す。図５（ａ）において、ここではコア基板１０の両面にビルドアップ層３０´、５０´が形成されている。特に、ビルドアップ層３０´、５０´においては、図１に示されたような非貫通ビア３５、５５に代えて穴埋めスルーホール１５と同様の穴埋めスルーホール３５´、５５´を設けている。そして、図５（ｂ）に示すように、ここでは下側のビルドアップ層３０´にはんだバンプ５９を形成し、上側のビルドアップ層５０´に半導体チップ６０を実装して樹脂でモールドすることにより半導体装置として成る。
【００８７】
図６は、本発明による多層印刷配線板の更に他の実施の形態を用いた半導体装置を示す。図６において、ここではコア基板１０の一面側、すなわち穴埋めスルーホール１５の底部側において穴埋めスルーホール１５に直接、はんだバンプ５９を形成し、他面側、すなわち穴埋めスルーホール１５の上端側にのみビルドアップ層５０´を形成している。そして、上側のビルドアップ層５０´においては、図１に示されたような非貫通ビア５５に代えて穴埋めスルーホール５５´を設け、この上に半導体チップ６０を実装して樹脂でモールドすることにより半導体装置として成る。
【００８８】
図７は、図６の多層印刷配線板の変形例を用いた半導体装置を示す。図７において、この例ではコア基板１０における穴埋めスルーホール１５の底部側にのみビルドアップ層５０´を形成し、穴埋めスルーホール１５に直接、はんだバンプ５９を形成している。そして、上側のビルドアップ層５０´においては、図１に示されたような非貫通ビア５５に代えて穴埋めスルーホール５５´を設け、この上に半導体チップ６０を実装して樹脂でモールドすることにより半導体装置として成る。
【００８９】
なお、図５〜図７のいずれの例においても、穴埋めスルーホール１５の底部に接している太い黒線の部分はクラッド金属としての銅箔を示すが、反対面側の銅箔は図示を省略している。また、穴埋めスルーホール３５´、５５´を形成するための樹脂層への穴明けはレーザ加工で行われても良い。
【００９０】
上記の形態では、ボールバンプによるＢＧＡタイプの多層印刷配線板について説明したが、本発明はこれに限らず、ＰＧＡタイプあるいはインターポーザタイプの多層配線板にも適用可能である。
【００９１】
【発明の効果】
本発明によれば、ビルドアップ多層印刷配線板のコア基板におけるスルーホールを穴埋めスルーホールとしたことにより、この穴埋めスルーホールの直下及び直上に非貫通ビアを設けることができ、ファインパターン化による配線収容性の向上が図れる。
【図面の簡単な説明】
【図１】本発明による多層印刷配線板の実施の形態を示す断面図である。
【図２】本発明による多層印刷配線板の製造方法の実施の形態を工程順に説明するための断面図である。
【図３】図２に続く多層印刷配線板の製造方法を工程順に説明するための断面図である。
【図４】図３に続く多層印刷配線板の製造方法を工程順に説明するための断面図である。
【図５】本発明による多層印刷配線板の他の実施の形態（図ａ）及びこれを用いた半導体装置（図ｂ）の断面図である。
【図６】本発明による多層印刷配線板の更に他の実施の形態を用いた半導体装置の断面図である。
【図７】図６の変形例による多層印刷配線板を用いた半導体装置の断面図である。
【図８】従来のビルドアップ多層印刷配線板の一例を示した断面図である。
【符号の説明】
１０ コア基板
１１ 銅張積層板
１２ 銅箔
１３ 銅メッキ層
１５、３５´、５５´ 穴埋めスルーホール
２０、２５ 導体回路
３０、３０´ 下側のビルドアップ層
３５、５５ 非貫通ビア
５０、５０´ 上側のビルドアップ層
５４ 銅メッキ
５６ ソルダーレジストパターン
５７ 感光性樹脂フィルム
５８ はんだペースト
５９ はんだバンプ
６０ 半導体チップ
Claims (10)
- 一方の面にクラッドによる導電パターンを有し、厚さ方向の導通手段として前記導電パターンに至る複数の穴埋めスルーホールを形成したコア基板と、
該コア基板の他方の面側に形成され、少なくとも前記穴埋めスルーホールに対応する領域に導通用の非貫通ビアを有する第１のビルドアップ層とを含むことを特徴とする多層印刷配線板。 - 請求項１に記載の多層印刷配線板において、
前記穴埋めスルーホールは、前記コア基板を形成している樹脂層に前記他方の面側から前記導電パターンに至るように形成された下穴にメッキにより金属が充填されてなるものであることを特徴とする多層印刷配線板。 - 請求項２に記載の多層印刷配線板において、前記コア基板の他方の面側には、前記メッキにより前記穴埋めスルーホールの前記他方の面側の端面を含めた金属パターンが形成されており、該金属パターンは平坦面を持つことを特徴とする多層印刷配線板。
- 請求項１〜３のいずれかに記載の多層印刷配線板において、
更に、前記コア基板の前記一方の面側に形成され、少なくとも１つの前記穴埋めスルーホールに対応する領域に導通用の非貫通ビアを有する第２のビルドアップ層を含むことを特徴とする多層印刷配線板。 - 請求項４に記載の多層印刷配線板において、
前記第１のビルドアップ層、前記第２のビルドアップ層は、それぞれ前記金属パターン、前記導電パターンに接続された少なくとも１つの導通用の非貫通ビアを有することを特徴とする多層印刷配線板。 - 請求項５に記載の多層印刷配線板において、
前記第１のビルドアップ層、前記第２のビルドアップ層には、それぞれ少なくとも１層のビルドアップ層が積層されていることを特徴とする多層印刷配線板。 - コア基板を形成する工程と、形成されたコア基板の少なくとも一面側に少なくとも１層のビルドアップ層を形成する工程とを含み、
前記コア基板を形成する工程は、
両面に導体層を有する絶縁樹脂板を用意する工程と、
該絶縁樹脂板における前記一面側の導体層の所定部分を除去する工程と、
除去された導体層を通して前記一面側から他面側の導体層に至る半貫通の穴明けを行う工程と、
前記半貫通の穴にメッキにより金属を充填した穴埋めスルーホールを形成する工程と、
前記絶縁樹脂板における一面側の導体層及び前記メッキにより該一面側の導体層上に形成されたメッキ層と、他面側の導体層にエッチング処理を行うことにより導体回路となる所望のパターンを形成する工程とを含み、
前記ビルドアップ層を形成する工程は、
前記絶縁樹脂板における前記一面側に絶縁樹脂層を形成する工程と、
前記絶縁樹脂層に前記穴埋めスルーホール及び前記一面側のパターンのうちの所定パターンに至るビア下穴を形成する工程と、
形成されたビア下穴にメッキにより導体膜を形成する工程とを含むことを特徴とする多層印刷配線板の製造方法。 - 請求項７に記載の製造方法において、
前記穴明けはレーザ加工により行われることを特徴とする多層印刷配線板の製造方法。 - 請求項７あるいは８に記載の製造方法において、
前記コア基板の両面側に少なくとも１層のビルドアップ層が形成され、
該ビルドアップ層を形成する工程は、
前記コア基板の両面側に絶縁樹脂層を形成する工程と、
前記絶縁樹脂層に前記穴埋めスルーホール及び前記両面側のパターンのうちの所定パターンに至るビア下穴を形成する工程と、
形成されたビア下穴にメッキにより導体膜を形成する工程とを含むことを特徴とする多層印刷配線板の製造方法。 - 請求項１〜６のいずれかに記載の多層印刷配線板の一面側に半導体チップが実装され、該多層印刷配線板の他面側にははんだバンプが形成されて成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002320733A JP2004158521A (ja) | 2002-11-05 | 2002-11-05 | 多層印刷配線板及びその製造方法並びに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002320733A JP2004158521A (ja) | 2002-11-05 | 2002-11-05 | 多層印刷配線板及びその製造方法並びに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004158521A true JP2004158521A (ja) | 2004-06-03 |
Family
ID=32801491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002320733A Pending JP2004158521A (ja) | 2002-11-05 | 2002-11-05 | 多層印刷配線板及びその製造方法並びに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004158521A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041532A (ja) * | 2004-07-27 | 2006-02-09 | Samsung Electronics Co Ltd | 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法 |
| JP2006049804A (ja) * | 2004-07-07 | 2006-02-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| JP2011176209A (ja) * | 2010-02-25 | 2011-09-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2012015334A (ja) * | 2010-06-30 | 2012-01-19 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2012156525A (ja) * | 2005-07-07 | 2012-08-16 | Ibiden Co Ltd | 多層プリント配線板 |
| JP5105168B2 (ja) * | 2005-11-02 | 2012-12-19 | イビデン株式会社 | 多層プリント配線板 |
| CN111755223A (zh) * | 2019-03-27 | 2020-10-09 | 株式会社村田制作所 | 多层金属膜和电感器部件 |
-
2002
- 2002-11-05 JP JP2002320733A patent/JP2004158521A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049804A (ja) * | 2004-07-07 | 2006-02-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| JP2006041532A (ja) * | 2004-07-27 | 2006-02-09 | Samsung Electronics Co Ltd | 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法 |
| JP4732824B2 (ja) * | 2004-07-27 | 2011-07-27 | 三星電子株式会社 | 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法 |
| JP2012156525A (ja) * | 2005-07-07 | 2012-08-16 | Ibiden Co Ltd | 多層プリント配線板 |
| JP5105168B2 (ja) * | 2005-11-02 | 2012-12-19 | イビデン株式会社 | 多層プリント配線板 |
| JP2011176209A (ja) * | 2010-02-25 | 2011-09-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2012015334A (ja) * | 2010-06-30 | 2012-01-19 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| CN111755223A (zh) * | 2019-03-27 | 2020-10-09 | 株式会社村田制作所 | 多层金属膜和电感器部件 |
| CN111755223B (zh) * | 2019-03-27 | 2024-03-29 | 株式会社村田制作所 | 多层金属膜和电感器部件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8710374B2 (en) | Printed wiring board with reinforced insulation layer and manufacturing method thereof | |
| US6268016B1 (en) | Manufacturing computer systems with fine line circuitized substrates | |
| US8314348B2 (en) | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board | |
| JP4187352B2 (ja) | ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法 | |
| TWI566649B (zh) | Wiring board | |
| JP5254775B2 (ja) | 配線基板の製造方法 | |
| JP2006032887A (ja) | 受動素子チップ内蔵型の印刷回路基板の製造方法 | |
| JP6894289B2 (ja) | 配線基板及びその製造方法 | |
| JP2000165046A (ja) | 多層ビルドアップ配線板 | |
| JP2004158521A (ja) | 多層印刷配線板及びその製造方法並びに半導体装置 | |
| JP2004265967A (ja) | 多層プリント配線板及びその製造方法並びに半導体装置 | |
| JPH11307687A (ja) | パッケージ基板 | |
| JP4089198B2 (ja) | 半導体装置用基板の製造方法 | |
| JP3143408B2 (ja) | プリント配線板の製造方法 | |
| JP2005150552A (ja) | 配線基板の製造方法 | |
| JP2001015928A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2004152935A (ja) | 印刷配線板 | |
| JP4592890B2 (ja) | 多層回路基板 | |
| JP4698046B2 (ja) | 多層プリント配線板 | |
| KR20170079574A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2009177152A (ja) | 配線基板の製造方法 | |
| JP4127448B2 (ja) | パッケージ基板の製造方法 | |
| KR100688865B1 (ko) | 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법 | |
| JP2984625B2 (ja) | 多層プリント配線板製造方法 | |
| JP2002271027A (ja) | 多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040311 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081001 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090311 |