CN101124861A - 半导体装置用多层印刷线路板及其制造方法 - Google Patents

半导体装置用多层印刷线路板及其制造方法 Download PDF

Info

Publication number
CN101124861A
CN101124861A CNA2006800055296A CN200680005529A CN101124861A CN 101124861 A CN101124861 A CN 101124861A CN A2006800055296 A CNA2006800055296 A CN A2006800055296A CN 200680005529 A CN200680005529 A CN 200680005529A CN 101124861 A CN101124861 A CN 101124861A
Authority
CN
China
Prior art keywords
via hole
resin bed
mentioned
multilayer printed
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800055296A
Other languages
English (en)
Other versions
CN101124861B (zh
Inventor
仁木礼雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101124861A publication Critical patent/CN101124861A/zh
Application granted granted Critical
Publication of CN101124861B publication Critical patent/CN101124861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层印刷线路板。该多层印刷线路板即使在用许多连接点与半导体元件相连接时，也可以确保良好连接。该多层印刷线路板(20)包括第1树脂层(26－1)、形成于第1树脂层的第1通路孔(33－1)、配置在第1树脂层上表面的第2树脂层(26－2)、形成于第2树脂层的第2通路孔(33－2)、配置在第1树脂层的与第2树脂层相反一面上的芯层(22)、和形成于上述芯层的通路孔(42)；形成于上述树脂层(26－1、26－2)的通路孔(33－1、33－2)与形成于上述芯层(22)的通路孔(42)的开口朝向相反。

Description

半导体装置用多层印刷线路板及其制造方法
技术领域
本发明涉及一种半导体装置用多层印刷线路板及其制造方法，进一步详细地说是涉及一种厚度较薄的半导体装置用多层印刷线路板及其制造方法。
背景技术
在日本特开2000-323613中，将铜板作为支承板，并在铜板上，从形成有半导体元件安装面的半导体元件安装层向形成有外部连接端子安装面的外部连接端子安装层的方向依次形成导通孔、导体布线及绝缘层，然后除去铜板，而做成厚度较薄的半导体装置用多层印刷线路板。
专利文献1：日本特开2000-323613“半导体装置用多层基板及其制造方法”((平成12年)2000年11月24日公开)
发明内容
对于这样的半导体装置用多层印刷线路板，存在内装于半导体元件(IC芯片)中的栅极数非常多，因此，有时需要通过非常多的接点与印刷线路板相连接。例如，在形成有许多连接盘的半导体元件中，通过2000～30000个连接点分别与印刷线路板的焊盘相连接。
在将这样的具有许多连接盘的半导体元件安装在印刷线路板上的情况下，在安装了半导体元件之后，用例如插入式电路检测器等进行试验时，有时发现在几个连接点处发生连接不良。因此，期望开发一种在以许多连接点与半导体元件相连接时可以抑制产生连接不良的多层印刷线路板。
另外，例如在将印刷线路板交替地多次暴露在低温环境(例如-55℃)和高温环境(例如+125℃)中的冷热循环试验(也称作“热循环加速试验”)中，有时会产生裂纹(裂痕)。在这样的加速试验中产生裂纹有损于印刷线路板长期使用的可靠性，是不希望出现的情况。因此，期望开发一种即使在加速试验中也可以抑制产生裂纹的多层印刷线路板。
因此，本发明的目的在于提供一种即使在以许多连接点与半导体元件相连接时，也可以使连接良好的多层印刷线路板。
另外，本发明的目的还在于提供一种即使在以许多连接点与半导体元件相连接时，也可以使连接良好的多层印刷线路板的制造方法。
另外，本发明的目的还在于提供一种即使在加速试验中，也可以减少产生裂纹的多层印刷线路板。
另外，本发明的目的还在于提供一种即使在加速试验中、也可以减少产生裂纹的多层印刷线路板的制造方法。
鉴于上述目的，本发明的多层印刷线路板具有形成有通路孔的1层或2层以上的树脂层、和形成有通路孔的芯层；形成于上述树脂层的通路孔与形成于上述芯层的通路孔的开口朝向相反。例如形成于树脂层的通路孔向半导体元件安装面侧开口，而形成于芯层的通路孔形成于外部端子连接面侧(与半导体元件安装面相反的一侧)。
并且，在上述多层印刷线路板中，可以做成：上述多层印刷线路板的一面为半导体元件安装面，另一面为外部端子连接面，形成于上述树脂层的通路孔向上述半导体元件安装面一侧开口，形成于上述芯层的通路孔向上述外部端子连接面一侧开口。
并且，本发明的多层印刷线路板具有第1树脂层、形成于第1树脂层的第1通路孔、配置在第1树脂层上表面的第2树脂层、形成于第2树脂层的第2通路孔、配置在第1树脂层下表面的芯层、和形成于上述芯层的通路孔；形成于上述树脂层的通路孔与形成于上述芯层的通路孔的开口朝向相反。
并且，在上述多层印刷线路板中，可以将上述通路孔做成填充有导电物的填充式通路孔。
并且，在上述多层印刷线路板中，也可以将形成于上述树脂层的通路孔的截面形状做成上宽下窄的形状，而将形成于上述芯层的通路孔的截面形状做成上窄下宽的形状。
并且，在上述多层印刷线路板中，也可以在上述芯层的上表面进一步形成1层以上的具有通路孔的树脂层。
并且，在上述多层印刷线路板中，上述芯层也可以做成FRP。
并且，在上述多层印刷线路板中，上述芯层也可以由在玻璃纤维布或芳香族聚酰胺无纺布中浸渗有环氧树脂或BT树脂并使其固化而成的基板形成。在此，由构成玻璃环氧的多片玻璃纤维织布确保了较高的尺寸稳定性及抗裂纹性。在这种情况下，优选重叠2层玻璃纤维织布而成的2层(ply)。
并且，在上述多层印刷线路板中，上述芯层也可以将覆铜层压板或双面覆铜层压板作为原始材料构成，形成于该芯层的连接盘采用了被粘贴在该层压板上的铜箔。在此，覆铜层压板或双面覆铜层压板为例如使玻璃纤维织布中浸渗环氧树脂并使其干燥(半固化)，在单面或双面上层叠铜箔、并在加热状态下对其进行加压而得到的固化完毕的基板。
并且，本发明的多层印刷线路板的制造方法包括准备单面覆铜层压板或双面覆铜层压板的步骤、在上述层压板上形成连接盘的步骤、在上述层压板的上表面形成树脂层并开设通路孔用的孔而形成通路孔的步骤、和从上述层压板的下表面开设通路孔用的孔而形成通路孔的步骤；形成于上述树脂层的通路孔与形成于上述层压板的通路孔的开口的朝向相反。在上述层压板上形成连接盘的步骤中，也可以同时形成导体回路。
并且，在多层印刷线路板的制造方法中，可以相对于树脂层的通路孔的截面形状为上宽下窄的形状，而将形成于上述层压板上的通路孔的截面形状做成上窄下宽的形状。
并且，在多层印刷线路板的制造方法中，也可以将上述单面覆铜层压板或双面覆铜层压板做成使玻璃纤维织布基材浸渗环氧树脂而成的单面覆铜层压板或使玻璃纤维织布基材浸渗环氧树脂而成的双面覆铜层压板。
并且，在上述多层印刷线路板的制造方法中，也可以在上述层压板的上表面形成树脂层并开设通路孔用的孔而形成通路孔的步骤之后，将进一步形成树脂层并开设通路孔用的孔而形成通路孔的步骤反复进行1次或2次以上。
并且，在上述多层印刷线路板的制造方法中，也可以通过镀敷法向上述通路孔中填充导电物(填充式通路孔)。
并且，在上述多层印刷线路板的制造方法中，开设上述通路孔用的孔的步骤也可以通过激光形成开口。
并且，在多层印刷线路板的制造方法中，也可以这样进行处理：在准备上述层压板的步骤中准备2片覆铜层压板或双面覆铜层压板并用粘接剂将它们粘合在一起，同时对2片层压板执行从在上述层压板上形成连接盘的步骤到上述进一步形成树脂层并开设通路孔用的孔而形成通路孔的步骤的制造处理，之后使上述粘接剂溶融或软化而将层压板分离，并对2片层压板分别进行从上述层压板的下表面开设通路孔用的孔而形成通路孔的步骤之后的步骤。
并且，本发明的多层印刷线路板为无芯印刷板，其具有第1树脂层、形成于第1树脂层的通路孔、配置在第1树脂层上表面的第2树脂层、形成于第2树脂层的通路孔、配置在第1树脂层的与第2树脂层相反一面的第3树脂层、和形成于第3树脂层的通路孔；在形成于第1和第2树脂层的通路孔与形成于第3树脂层的通路孔的开口朝向相反。
并且，在上述多层印刷线路板中，也可以将形成于第1和第2树脂层的通路孔的截面形状做成上宽下窄的形状，而将形成于第3树脂层的通路孔的截面形状做成上窄下宽的形状。
并且，在上述多层印刷线路板中，也可以进一步形成1层以上的与上述第1和第2树脂层相同的树脂层。
并且，本发明的多层印刷线路板的制造方法包括准备支承板的步骤、在上述支承板上形成连接盘的步骤、在上述支承板的上表面形成第1树脂层并开设通路孔用的孔而形成通路孔的步骤、在第1树脂层的上表面进一步形成第2树脂层并开设通路孔用的孔而形成通路孔的步骤、除去上述支承板的步骤、和在上述第1树脂层的下表面形成第3树脂层并开设通路孔用的孔而形成通路孔的步骤；将在预先形成于上述支承板上表面的第1及第2树脂层上形成的通路孔与在除去上述支承板之后形成于第3树脂层上的通路孔形成为开口朝向相反。
并且，在上述多层印刷线路板的制造方法中，也可以将上述支承板做成铜板。
并且，在上述多层印刷线路板的制造方法中，也可以将形成于第1和第2树脂层的通路孔的截面形状做成上宽下窄的形状，而将形成于第3树脂层的通路孔的截面形状做成上窄下宽的形状。
并且，在上述多层印刷线路板的制造方法中，也可以将在形成有通路孔的树脂层的上表面进一步形成树脂层并开设通路孔用的孔而形成通路孔的步骤反复进行2次以上。
并且，在上述多层印刷线路板的制造方法中，也可以通过镀敷法向上述通路孔中填充导电物(填充式通路孔)。
并且，在上述多层印刷线路板的制造方法中，在开设上述通路孔用的孔的步骤中也可以是通过激光形成开口。
并且，在上述多层印刷线路板的制造方法中，也可以这样进行处理：在准备上述支承板的步骤中准备2片支承板并用粘接剂将它们粘合在一起，同时对2片支承板执行从在上述支承板上形成连接盘的步骤到上述进一步形成第2树脂层并开设通路孔用的孔而形成通路孔的步骤的制造处理，之后使上述粘接剂溶融或软化而将支承板分离，对2片支承板分别进行除去上述支承板的步骤之后的步骤。在上述支承板上形成连接盘的步骤中也可以同时形成导体回路。
采用本发明，可以提供一种即使在以许多连接点与半导体元件相连接时、也确保了良好连接的多层印刷线路板。
并且，采用本发明，可以提供一种即使在以许多连接点与半导体元件相连接时、也确保了良好连接的多层印刷线路板的制造方法。
并且，采用本发明，可以提供一种即使在加速试验中、也减少了产生裂纹的多层印刷线路板。
并且，采用本发明，可以提供一种即使在加速试验中、也减少了产生裂纹的多层印刷线路板的制造方法。
附图说明
图1是本发明的第1实施方式的多层印刷线路板的剖视图。
图2A与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2B与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2C与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2D与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2E与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2F与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2G与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2H与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2I与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2J与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2K与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2L与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2M与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2N与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2O与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2P与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2Q与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图2R与图2中的其他的图一同说明了图1的第1实施方式的多层印刷线路板的制造工序。
图3是本发明的第2实施方式的多层印刷线路板的剖视图。
图4A与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4B与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4C与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4D与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4E与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4F与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4G与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4H与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4I与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4J与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4K与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4L与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4M与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4N与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4O与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4P与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4Q与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4R与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4S与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图4T与图4中的其他的图一同说明了图3的第2实施方式的多层印刷线路板的制造工序。
图5是本发明的第3实施方式的多层印刷线路板的剖视图。
附图标记说明
10：以往的多层印刷线路板；11、12：各层；13：焊锡凸块；14、14-1、14-2：连接盘；15：连接盘；20：第1实施方式的多层印刷线路板；21：使玻璃基材浸渗环氧树脂而成的覆铜层压板；22：最下层、芯层、层压板；22a：开口；23：铜箔；25：连接盘；26-1、26-2：树脂层；27：突起(锚)；28-1、28-2：无电解电镀层；29-1、29-2：电解镀铜层；30：第2实施方式的多层印刷线路板；32-1、32-2：抗蚀层；33-1、33-2：通路孔；42：通路孔；52：树脂层；60：支承板(铜板)；220：绝缘层。
具体实施方式
下面，参照附图详细说明本发明的多层印刷线路板及其制法。图中对相同的要素标注了相同的附图标记，并省略了重复的说明。
第1实施方式
构成
图1是表示本发明的第1实施方式的多层印刷线路板20的构成的图。第1实施方式的多层印刷线路板20具有第1树脂层26-1、形成于第1树脂层的通路孔33-1、配置在第1树脂层上表面的第2树脂层26-2、形成于第2树脂层的通路孔33-2、配置在第1树脂层26-1的与第2树脂层相反一面(下表面)上的芯层22、和形成于芯层的通路孔42，通路孔33-1、33-2与通路孔42的开口朝向相反。
在此，也可以将第1及第2树脂层的通路孔33-1、33-2的截面形状做成上宽下窄的形状，而相反地将设在该最下层22上的通路孔42的截面形状做成上窄下宽的形状。
作为典型例子，该最下层的芯层22由FRP(FiberReinforced Plastics：纤维强化塑料)构成。作为典型例子，更优选是该最下层的芯层22是将使玻璃基材浸渗环氧树脂而成的双面覆铜层压板这样的覆铜层压板作为原始材料来构成，并利用了粘贴在该层压板22上的铜箔23。
另外，在图1中作为树脂层介绍了第1及第2树脂层(2层)26-1、26-2，但并不限定于此。可以做成在芯层22的上表面具有1层或3层以上的必要的树脂层的印刷板。
图1所示的第1实施方式的多层印刷线路板20具有如下优点。
优点
(1)图1所示的多层印刷线路板20，由于形成于第1及第2树脂层26-1、26-2上的通路孔33-1、33-2与形成于芯层22上的通路孔42的开口朝向相反，因此树脂层26-1、26-2与芯层22翘曲的方向相反。其结果，在芯层与树脂层的通路孔开口方向相反的多层印刷线路板中，翘曲量变小。
即使在焊锡凸块的回流焊时进行加热，由于在多层印刷线路板20上几乎不会产生翘曲，因此半导体元件与印刷线路板的间隔也会大致维持恒定。因此，即使半导体元件安装区域(形成有用于与半导体元件的电极进行连接的印刷线路板的焊盘的区域)例如大到200～2000mm2，焊盘数多至2000～30000个，也几乎不会产生连接不良这样的问题。
(2)作为典型例子，在芯层22中采用玻璃基材作为基材，因此与只由树脂构成的层(例如：环氧树脂层)相比，热膨胀系数非常小，尺寸稳定性优良。在将树脂层26-2作为半导体元件安装面而安装了半导体元件时，顺序为半导体元件(未图示)、树脂层26-1、26-2、芯层22。于是，由于形成了以热膨胀系数小于树脂层的半导体元件与芯层22夹持树脂层26-1、26-2的结构，因此在安装了半导体元件之后的冷热循环试验中，半导体元件安装基板的翘曲量减小，难以在多层印刷线路板上产生裂纹。
(3)作为典型例子，最下层22是将覆铜层压板作为原始材料，并利用了粘贴在该层压板22上的铜箔23。例如，作为典型例子，芯层22由使玻璃基材浸渗环氧树脂而成的覆铜层压板构成。通常，在层压板制造商制造覆铜层压板时，为了确保双面的铜箔23与层压板22的接合力，如圆内的放大图所示，会对铜箔23的层压板22一侧实施粗糙处理(粗糙化处理)，在显微观察时，突起(锚)27咬入层压板22中，而与层压板非常牢固地接合。
因此，铜箔23与层压板22之间以非常强的接合力相接合，而将印刷线路板做成牢固的结构。
(4)另外，作为典型例子，芯层22由使玻璃基材浸渗环氧而成的覆铜层压板构成。构成玻璃基材的多片玻璃纤维织布(未图示)对加热具有非常良好的尺寸稳定性。像这样，由于芯材中具有玻璃纤维布，因此具有刚度较高、难以产生翘曲的优点。
制造方法
接着，参照图2A～2R依次说明图1所示的多层印刷线路板的制造方法。
如图2A所示，作为典型例子，准备双面覆铜层压板(例如FR-4)21作为原始材料。虽未图示，但作为芯基材的层压板22为在由多片构成的玻璃纤维织布中浸渗热固化性环氧树脂、并使其半固化而成的材料，覆铜层压板21为在双面粘贴铜箔23并使其热固化而成的材料。例如，可以采用粘贴有12微米的铜箔23、厚度为0.06mm的使玻璃基材浸渗环氧树脂而成的双面覆铜层压板。
此外，也可以采用使玻璃基材浸渗双马来酰亚胺三嗪树脂而成的层压板、使玻璃基材浸渗聚苯醚树脂而成的层压板、使玻璃基材浸渗聚酰亚胺树脂而成的层压板等。在此，芯层的厚度优选是0.04～0.40mm。在该范围中时，利用芯层的刚度、芯层与树脂层的翘曲方向的抵消，可以减小多层印刷线路板的翘曲。
如图2B所示，在上方铜箔23上的将来作为连接盘、导体回路等(以下简称作“连接盘”)的图案而想要保留下的部分形成抗蚀层24。例如在铜箔23上层叠干膜，并通过照相制版法(photolithography)形成了抗蚀层24的图案。另外，也可以丝网印刷液体防护层。
如图2C所示，通过蚀刻将除了抗蚀层24所覆盖的部分之外的铜箔23除去。
如图2D所示，剥离铜箔23上的抗蚀层24。在覆铜层压板21的上表面形成采用了铜箔23的连接盘25。
如图2E所示，在层压板22的上表面形成树脂层26-1。作为典型例子，该树脂层可以通过粘贴预浸树脂布这样的半固化树脂片、层间绝缘用树脂膜(例如味之素フアインテクノ(Ajinomoto-Fine-Techno)公司制型号ABF)等并使其热固化，或丝网印刷未固化的树脂并对其进行加热而形成。另外，也可以根据需要在形成树脂层26-1之前对连接盘25的表面(包括侧面在内)进行粗糙化处理。
如图2F所示，通过例如采用二氧化碳激光器进行激光照射，在树脂层26-1的位于连接盘25上方的部分形成了用于形成通路孔的开口26a-1。此时，铜的连接盘25起到在形成开口时的阻挡层的作用，使得开口26a-1的深度止于连接盘25的上表面。因此，对于通路孔的开口来说，树脂表面侧为上，连接盘25侧为下。也可以将形成的开口26a-1做成上方(横向宽度)较宽，而随着向下方(向底部)延伸逐渐变窄的形状(口宽底窄形状)。在这种情况下，通路孔的截面形状不是矩形，而大致呈倒梯形。即，通路孔整体不是圆柱形状，而是大致呈倒立的圆锥台形状的金属铜。
另外，除了二氧化碳激光器之外，也可以使用准分子激光器、YAG激光器、UV激光器等。并且，在开口时，也可以根据需要而使用例如PET膜这样的保护膜。对下面的通路孔开口也一样。
如图2G所示，在形成了开口26a-1的树脂层26上(例如通过喷溅法)形成用于无电解电镀的催化剂核，并通过无电解镀铜法形成例如0.6～3.0微米左右的无电解电镀层28-1。也可以根据需要在无电解镀铜工序之前、进行例如去污处理来除去树脂残渣。
如图2H所示，将该无电解电镀层28-1作为供电层(电极)，并通过电解镀铜法形成了例如数十微米左右的电解镀铜层30-1。另外，也可以采用电解焊锡电镀、通过无电解镀铜法整体形成镀铜层28-1、30-1。之后，也可以根据需要采用适当的方法进行表面的平坦化处理。
如图2I所示，在位于开口26a-1上方的电解镀铜层30-1的部分形成了抗蚀层32-1。其可以通过例如在图2B中说明的照相制版法或丝网印刷法来形成。
如图2J所示，通过蚀刻将除了抗蚀层32-1所覆盖部分之外的镀铜层28-1、30-1除去。
如图2K所示，剥离镀铜层30-1上的抗蚀层32-1。这样就在树脂层26上形成了采用了镀铜层28-1、30-1的连接盘34-1。在此，对连接盘34-1采用了金属面腐蚀法，但也可以采用公知的半添加法。另外，为了简化附图，在此没有图示独立的导体回路，还望悉知。同时，形成了将处于层压板22(的层)上的连接盘25与处于树脂层26-1上的连接盘34-1电连接的被填充了的通路孔(填充式通路孔)33-1。也可以将该通路孔33-1做成这样的形状：与在图2F中说明的通过激光照射形成的孔形状相对应，具有口宽底窄的截面形状；整体为大致呈倒立的圆锥台形状的金属铜。
在该阶段，在层压板22上形成了具有连接盘34-1及通路孔33-1的树脂层26-1。其表面状态为形成有连接盘34-1的树脂层26-1，与图2D的形成有连接盘25的层压板22实质上相同的结构。因此，可以根据需要，以所需要的层数的量反复进行图2E～图2K的工序，从而在树脂层26-1上进一步形成所需要的层。在该实施方式中，将这些工序再反复进行1次。
如图2L所示，通过将图2E～图2K的工序再反复进行1次，可以形成第1及第2树脂层26-1、26-2。
如图2M所示，在通过例如照相制版法或丝网印刷法将下方的铜箔23的用于形成通路孔的开口部分的铜箔部分除去之后，通过激光照射在位于连接盘25下方的层压板22的下表面部分形成用于形成通路孔的开口22a(所谓的保形法)。此时，连接盘25起到在形成开口时的阻挡层的作用，使得开口22a的深度止于连接盘25的下表面。因此，形成于芯层的通路孔的开口朝向与形成于树脂层的通路孔的朝向相反。也可以将开口22a做成下方(横向宽度)较宽，而随着向上方(向底部)延伸渐渐变窄的形状(口宽底窄形状)。
如图2N所示，通过无电解镀铜法在形成有开口22a的层压板22上形成无电解电镀层37。也可以根据需要，在电解镀铜工序之前通过例如喷溅法或镀敷法形成用于无电解电镀的催化剂核。
如图2O所示，在无电解电镀层37的除了通路孔形成部位及导体回路形成部位(未图示)之外的部分形成了阻镀层39。其可以通过例如在图2B中说明的照相制版法或丝网印刷法来形成。
如图2P所示，将该无电解电镀层37作为供电层，并通过电解镀铜法形成了电解镀铜层38。由此，形成了与图2K及图2L中的通路孔33-1、33-2的开口方向相反的通路孔42。也可以将通路孔42做成在截面上看上窄下宽的形状。另外，也可以通过无电解镀铜形成整个镀铜层37、38。
如图2Q所示，剥离无电解电镀层37上的阻镀层39。
如图2R所示，例如在通路孔42上形成适当的抗蚀层，并通过蚀刻除去无电解电镀层37和铜箔23。之后，剥离该抗蚀层。另外，也可以根据需要，再以阻焊剂(未图示)覆盖双面或单面连接盘的除了施加焊锡部分之外的部分，以防止产生焊锡电桥等。这样就可以制造出图1所示的多层印刷线路板。
第2实施方式
构成
图3是本发明的第2实施方式的多层印刷线路板30的构成的图。与图1所示的第1实施方式的具有芯层22的多层印刷线路板相比，不同点在于在该多层印刷线路板30的最下层52并非芯层、是不具有玻璃纤维布等芯材的树脂层，即整体为无芯印刷线路板。但是，可以使通路孔的开口方向和通路孔的形状与第1实施方式的多层印刷线路板20的相应特性相同。另外，第2实施方式的多层印刷线路板的因通路孔的开口方向、开口形状而取得的优点(效果)也与第1实施方式的相应特性相同。
第3树脂层52由并非芯层，而是由与第1及第2树脂层26-1、26-2结构相同的层构成，整体构成了无芯线路板。因此，与第1实施方式的具有芯层的印刷线路板20相比，多层印刷线路板30欠缺尺寸稳定性，但却因无芯而富有挠性。因此，具有在回流焊时容易吸收线路板的伸长、收缩的性质。
优点
图3的多层印刷线路板30具有如下优点。
(1)即使在焊锡凸块的回流焊时进行加热，由于在多层印刷线路板30上几乎不会产生翘曲，因此几乎不会产生半导体元件与印刷板连接不良这样的问题。
(2)除了难以产生翘曲之外，还由于是无芯线路板而具有挠性，因此具有在回流焊时容易吸收线路板的伸长的性质。因此，吸收了半导体元件与印刷板10之间的热膨胀系数的差，几乎不会出现由此而产生的裂纹。
另外，在图3中，如后述说明的那样，介绍了第1～第2树脂层(2层)26-1、26-2作为形成于支承板(铜板)上的树脂层，但并不限定于此。可以做成具有3层以上的必要的树脂层的印刷板。
制造方法
接着，参照图4A～4T依次说明图3所示的多层印刷线路板30的制造方法。另外，对于图4A～4T的各工序中的与图2A～2R的任一个实质上相同的工序，只记载其主要内容而省略了详细的说明。
如图4A所示，将支承板60用作原始材料。优选将例如铜板作为支承板。
如图4B所示，在铜板60的上表面形成阻镀层61。例如在铜板60上层叠干膜，并通过照相制版法(photolithography)形成了阻镀层61的图案。另外，也可以通过丝网印刷来涂敷液体防护层。
如图4C所示，将铜板60作为供电层，并通过电解镀铜法在除了阻镀层61的图案之外的部分形成了镀铜层62。另外，也可以预先电镀(由铬层和铜层构成的)种子层(未图示)作为镀铜层62的衬底，从而作为后述的图4M的铜板60蚀刻工序中的蚀刻阻挡层。在图4M的制造工序中，该铬层不会被铜板60的腐蚀剂所蚀刻，成为蚀刻阻挡层。
如图4D所示，剥离铜板60上表面的阻镀层61。这样就在铜板60上形成了欲作为连接盘或导体回路等的图案而保留下的部分(以下简称作“连接盘”)62。
接下来的图4E中的在铜板60上表面形成树脂层26-1的工序与图2E的工序实质上相同。接下来的图4F中的开口形成工序与图2F的工序实质上相同。接下来的图4G中的无电解电镀工序与图2G的工序实质上相同。接下来的图4H中的电解镀铜工序与图2H的工序实质上相同。接下来的图4I中的抗蚀层形成工序与图2I的工序实质上相同。接下来的图4J中的蚀刻工序与图2J的工序实质上相同。接下来的图4K中的抗蚀层剥离工序与图2K的工序实质上相同。
在该阶段，在铜板60上形成了具有连接盘30-1及通路孔33-1的树脂层26-1。该表面为形成有连接盘30-1的树脂层26-1，与图4D的形成有连接盘62的铜板60的形状实质上相同。因此，通过以所需要的层数的量反复进行图4E～图4K的工序，可以在树脂层26-1上进一步形成所需要的层。在该实施方式中，将这些工序再反复进行1次。
如图4L所示，通过将图4E～图4K的工序再反复进行1次，可以形成第1及第2树脂层26-1、26-2。
如图4M所示，通过蚀刻法除去铜板60。另外，也可以在图4C的工序中电镀作为镀铜层62的衬底的种子层，并将其作为蚀刻的阻挡层。
如图4N所示，在树脂层26-1的下表面形成树脂层52。与图2E的工序相同，作为典型例子，该树脂层可以通过粘贴半固化树脂片、树脂膜等并使其热固化、或丝网印刷固化前的树脂而形成。
如图4O所示，通过激光照射，在位于连接盘62下方的树脂层52的部分形成了用于形成通路孔的开口52a。此时，连接盘62起到在形成开口时的阻挡层的作用，使得开口52a的深度止于连接盘62的下表面。也可以将开口52a做成下方(横向宽度)较宽，而随着向上方(向底部)延伸渐渐变窄的形状(口宽底窄形状)。因此，除了铜箔23的有无，图4O的开口形成工序与图2M实质上相同。
接下来的图4P中的无电解镀铜工序与图2N的工序实质上相同。接下来的图4Q中的阻镀层形成工序与图2O的工序实质上相同。接下来的图4R中的电解镀铜工序与图2P的工序实质上相同。接下来的图4S中的阻镀层剥离工序与图2Q的工序实质上相同。
如图4A所示，通过快速蚀刻工序除去除了通路孔42之外的部分上的无电解电镀膜37。此时，也可以在通路孔42的部分使用抗蚀剂。
这样就可以制造出图3所示的多层印刷线路板。
第3实施方式
图5是本发明的第3实施方式的多层印刷线路板的剖视图。参照图5，第3实施方式的多层印刷线路板40具有带开孔的绝缘层220。例如由Cu、Au、Ag、Ni、W构成的导电层23形成于该绝缘层的上表面，而将绝缘层的开孔的一端堵塞。例如由树脂、聚酰亚胺、或热固化性树脂及热塑性树脂的混合物构成的树脂层26-1形成于绝缘层220及导电层23之上，并具有通至导电层23的开孔。通路孔42由无电解电镀膜37和电解电镀膜38构成，并形成于绝缘层220的开孔内。
无电解膜37形成于绝缘层的开孔面及导电层23的下表面，电解电镀层38形成于无电解电镀膜37之上。其他的通路孔33-1由无电解电镀膜28-1和电解电镀膜30-1构成，并形成于绝缘层26-1的开孔中。无电解电镀膜28-1形成于绝缘层的开孔面及导电层的上表面，电解电镀膜30-1形成于无电解电镀膜28-1之上。
即，在导电层的上表面形成了以无电解电镀膜和电解电镀膜的顺序具有无电解电镀膜和电解电镀膜的一通路孔，在导电层的下表面形成了以无电解电镀膜和电解电镀膜的顺序具有无电解电镀膜和电解电镀膜的另一通路孔。通过选择这样的结构，大幅度地减小了由这些电镀膜引起的施加在多层印刷线路板上的应力。
绝缘层220可以是芯层，也可以是无芯层。芯层为树脂及玻璃纤维布或玻璃纤维这样的芯材料，该芯层也可以为单面或双面覆铜层压板。例如，芯层可以是使玻璃纤维布基材浸渗环氧树脂而成的覆铜层压板、使玻璃基材浸渗双马来酰亚胺三嗪树脂而成的层压板、使玻璃基材浸渗聚苯醚树脂而成的层压板、或使玻璃基材浸渗聚酰亚胺树脂而成的层压板。无芯层为没有芯材料的树脂层。例如，无芯层可以由没有芯层的环氧、聚酰亚胺这样的树脂层形成。
可以通过图4A～图4T所示的工序制造出第3实施方式的多层印刷线路板40。在这种情况下，不用反复进行图4E～图4K所示的工序。
其他事项
以上，说明了本发明的实施方式，但还望悉知的是，这些只是示例，本发明并不限定于这些示例。本发明包括本领域技术人员可以容易地完成的附加、删除、变更等。
(1)在各制造工序中，记述了现今的典型例子。因此，当然可以根据各种情况变更材料、制造条件等。
(2)用在印刷线路板的上表面安装半导体元件的例子进行了说明。但是，本发明还包括将半导体元件等安装部件安装在印刷线路板的下表面或双面上的情况。
(3)在图1及图3中树脂层26-1、26-2的层数为2层。但是，树脂层的层数并不限定为2层。还望悉知，也存在只有1层26-1的情况、或3层以上的26-1、26-2、26-3、......的情况。
(4)本发明的多层印刷线路板的制造方法也可以包括这2个步骤：用蜡等粘接剂粘贴2片覆铜层压板(或支承板)的步骤；在树脂层上形成了欲作为通路孔及连接盘或导体回路等的图案而保留下来的部分之后，将该覆铜层压板(或支承板)分离的步骤。该粘接剂为在印刷板制造工序中的处理温度下不会溶融或软化、但在不使印刷线路板性质变差的程度的高温会溶融或软化的粘接剂。
具体地说，在第1实施方式的多层印刷线路板20的制造工序中，可以在将2片覆铜层压板的背对背并用粘接剂将铜箔23之间固定，同时进行图2A～图2L的工序的制造处理。同样，在第2实施方式的多层印刷线路板30的制造工序中，可以在将2片支承板(铜板)60的背对背并用粘接剂将该支承板(铜板)之间固定，同时进行图4A～图4L的工序的制造处理。之后，将2片印刷板分离，分别进行至剩下的工序。
在象这样地进行操作时，由于在多层印刷线路板的制造工序中用粘接剂将2片覆铜层压板(或支承板)固定，因此在各处理工序中可通过1次处理完成对相互粘接的2片多层印刷线路板的处理，可基本上在制造工序范围内同时制造出2片多层印刷线路板。在从用粘接剂粘接多层印刷线路板的一侧开始进行处理的最后阶段，对2片多层印刷线路板进行加温直至粘接剂溶融或软化，而将2片多层印刷线路板分离，进行后面的处理工序。
因此，本发明的保护范围要根据附加的权利要求书的记载内容而定。

Claims (27)

1.一种多层印刷线路板，包括形成有通路孔的1层或2层以上的树脂层、和形成有通路孔的芯层，
形成于上述树脂层的通路孔与形成于上述芯层的通路孔的开口朝向相反。
2.根据权利要求1所述的多层印刷线路板，
上述多层印刷线路板的一面为半导体元件安装面，另一面为外部端子连接面，
形成于上述树脂层的通路孔向上述半导体元件安装面一侧开口，
形成于上述芯层的通路孔向上述外部端子连接面一侧开口。
3.一种多层印刷线路板，包括：
第1树脂层；
形成于第1树脂层的第1通路孔；
配置在第1树脂层上表面的第2树脂层；
形成于第2树脂层的第2通路孔；
配置在第1树脂层下表面的芯层；
形成于上述芯层的通路孔，
形成于上述树脂层的通路孔与形成于上述芯层的通路孔的开口朝向相反。
4.根据权利要求1或3所述的多层印刷线路板，上述通路孔为填充有导电物的填充式通路孔。
5.根据权利要求1或3所述的多层印刷线路板，形成于上述树脂层的通路孔的截面形状为上宽下窄的形状，
形成于上述芯层的通路孔的截面形状为上窄下宽的形状。
6.根据权利要求3所述的多层印刷线路板，在上述芯层的上表面进一步形成1层以上的具有通路孔的树脂层。
7.根据权利要求1或3所述的多层印刷线路板，上述芯层由FRP构成。
8.根据权利要求1或3所述的多层印刷线路板，上述芯层由在玻璃纤维织布或芳香族聚酰胺无纺布中浸渗有环氧树脂或BT树脂并使其固化而成的基板构成。
9.根据权利要求8所述的多层印刷线路板，上述玻璃纤维织布为2层。
10.根据权利要求1或3所述的多层印刷线路板，上述芯层是将覆铜层压板或双面覆铜层压板作为原始材料而构成的，形成于该芯层的连接盘采用了粘贴在该层压板上的铜箔。
11.一种多层印刷线路板的制造方法，包括：
准备单面覆铜层压板或双面覆铜层压板的步骤；
在上述层压板上形成连接盘的步骤；
在上述层压板的上表面形成树脂层并开设通路孔用的孔而形成通路孔的步骤；
从上述层压板的下表面开设通路孔用的孔而形成通路孔的步骤，
形成于上述树脂层的通路孔与形成于上述层压板的开口的朝向相反。
12.根据权利要求11所述的多层印刷线路板的制造方法，形成于上述树脂层的通路孔的截面形状为上宽下窄的形状，而形成于上述层压板的通路孔的截面形状为上窄下宽的形状。
13.根据权利要求11所述的多层印刷线路板的制造方法，上述单面覆铜层压板及双面覆铜层压板分别由使玻璃纤维布基材浸渗环氧树脂而成的单面覆铜层压板及使玻璃纤维布基材浸渗环氧树脂而成的双面覆铜层压板构成。
14.根据权利要求11所述的多层印刷线路板的制造方法，在上述层压板的上表面形成树脂层并开设通路孔用的孔而形成通路孔的步骤之后，再将形成树脂层并开设通路孔用的孔而形成通路孔的步骤反复进行1次或2次以上。
15.根据权利要求11所述的多层印刷线路板的制造方法，上述通路孔为通过镀敷法填充了导电物的填充式通路孔。
16.根据权利要求11所述的多层印刷线路板的制造方法，开设上述通路孔用的孔的步骤是通过激光形成开口。
17.根据权利要求11所述的多层印刷线路板的制造方法，在准备上述层压板的步骤中准备2片使玻璃纤维布基材浸渗环氧树脂而成的覆铜层压板或使玻璃纤维布基材浸渗环氧树脂而成的双面覆铜层压板并用粘接剂将它们粘合在一起，同时对2片板进行从在上述层压板上形成连接盘的步骤到上述进一步形成树脂层并开设通路孔用的孔而形成通路孔的步骤的制造处理，之后，使上述粘接剂溶融或软化而将2片板分离，并对2片板分别执行从上述层压板的下表面开设通路孔用的孔而形成通路孔的步骤之后的步骤。
18.一种无芯型多层印刷线路板，包括：
第1树脂层；
形成于第1树脂层的通路孔；
配置在第1树脂层上表面的第2树脂层；
形成于第2树脂层的通路孔；
配置在第1树脂层的下表面的第3树脂层；
形成于第3树脂层的通路孔，
形成于上述第1和第2树脂层的通路孔与形成于第3树脂层的通路孔的开口朝向相反。
19.根据权利要求18所述的多层印刷线路板，形成于第1和第2树脂层的通路孔形成为上宽下窄的形状，形成于第3树脂层的通路孔形成为上窄下宽的形状。
20.根据权利要求18所述的多层印刷线路板，进一步形成有1层以上的与上述第1和第2树脂层相同的树脂层。
21.一种多层印刷线路板的制造方法，包括：
准备支承板的步骤；
在上述支承板上形成连接盘的步骤；
在上述支承板的上表面形成第1树脂层并开设通路孔用的孔而形成通路孔的步骤；
在第1树脂层的上表面进一步形成第2树脂层并开设通路孔用的孔而形成通路孔的步骤；
除去上述支承板的步骤；
在上述第1树脂层的下表面形成第3树脂层并开设通路孔用的孔而形成通路孔的步骤，
将在预先形成于上述支承板的上表面的第1及第2树脂层上形成的通路孔与在除去上述铜板之后形成于第3树脂层的通路孔形成为两者的开口朝向相反。
22.根据权利要求21所述的多层印刷线路板的制造方法，上述支承板由铜板构成。
23.根据权利要求21所述的多层印刷线路板的制造方法，形成于第1和第2树脂层的通路孔形成为上宽下窄的形状，形成于第3树脂层的通路孔形成为上窄下宽的形状。
24.根据权利要求21所述的多层印刷线路板的制造方法，将在形成有通路孔的树脂层的上表面进一步形成树脂层并开设通路孔用的孔而形成通路孔的步骤反复进行2次以上。
25.根据权利要求21所述的多层印刷线路板的制造方法，上述通路孔形成为通过镀敷法填充了导电物的填充式通路孔。
26.根据权利要求21所述的多层印刷线路板的制造方法，开设上述通路孔用的孔的步骤是通过激光形成开口。
27.根据权利要求21所述的多层印刷线路板的制造方法，在准备上述支承板的步骤中准备2片支承板并用粘接剂将它们粘合在一起，同时对2片板进行从在上述支承板上形成连接盘的步骤到上述进一步形成第2树脂层并开设通路孔用的孔而形成通路孔的步骤的制造处理，之后使上述粘接剂溶融或软化而将支承板分离，并对2片板分别执行在除去上述支承板的步骤之后的步骤。
CN2006800055296A 2005-11-02 2006-10-31 半导体装置用多层印刷线路板及其制造方法 Active CN101124861B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP319432/2005 2005-11-02
JP2005319432 2005-11-02
PCT/JP2006/321788 WO2007052674A1 (ja) 2005-11-02 2006-10-31 半導体装置用多層プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
CN101124861A true CN101124861A (zh) 2008-02-13
CN101124861B CN101124861B (zh) 2011-03-30

Family

ID=38005827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800055296A Active CN101124861B (zh) 2005-11-02 2006-10-31 半导体装置用多层印刷线路板及其制造方法

Country Status (7)

Country Link
US (4) US8027169B2 (zh)
EP (1) EP1850648A4 (zh)
JP (2) JP5105168B2 (zh)
KR (2) KR20080098692A (zh)
CN (1) CN101124861B (zh)
TW (1) TW200733841A (zh)
WO (1) WO2007052674A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102480837A (zh) * 2010-11-30 2012-05-30 山一电机股份有限公司 柔性布线板

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052674A1 (ja) * 2005-11-02 2007-05-10 Ibiden Co., Ltd. 半導体装置用多層プリント配線板及びその製造方法
TWI270187B (en) * 2005-12-19 2007-01-01 Polytronics Technology Corp Thermal conductive apparatus and manufacturing method thereof
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR101385094B1 (ko) 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US8284557B2 (en) * 2007-10-18 2012-10-09 Kyocera Corporation Circuit board, mounting structure, and method for manufacturing circuit board
JP2009147263A (ja) * 2007-12-18 2009-07-02 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
KR100925669B1 (ko) 2007-12-27 2009-11-10 대덕전자 주식회사 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
KR101006619B1 (ko) * 2008-10-20 2011-01-07 삼성전기주식회사 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
KR20100043547A (ko) * 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
JP2010118635A (ja) * 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板
KR20100070161A (ko) * 2008-12-17 2010-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8826530B2 (en) 2009-03-31 2014-09-09 Ibiden Co., Ltd. Method for manufacturing substrate with metal film
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
KR101056156B1 (ko) * 2009-11-24 2011-08-11 삼성전기주식회사 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
JP5557320B2 (ja) * 2010-06-30 2014-07-23 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
US8841209B2 (en) * 2011-08-18 2014-09-23 International Business Machines Corporation Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
US10131534B2 (en) * 2011-10-20 2018-11-20 Snaptrack, Inc. Stacked vias for vertical integration
CN103635006B (zh) * 2012-08-23 2016-09-28 富葵精密组件(深圳)有限公司 电路板及其制作方法
JP6057641B2 (ja) * 2012-09-20 2017-01-11 新光電気工業株式会社 配線基板及びその製造方法
CN103687339B (zh) 2012-09-26 2017-03-01 碁鼎科技秦皇岛有限公司 电路板及其制作方法
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
CN104219892A (zh) * 2013-05-29 2014-12-17 富葵精密组件(深圳)有限公司 电路板制作方法
JP6161437B2 (ja) * 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
KR101501902B1 (ko) * 2013-07-16 2015-03-13 주식회사 심텍 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR102155740B1 (ko) * 2014-02-21 2020-09-14 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US9549468B1 (en) * 2015-07-13 2017-01-17 Advanced Semiconductor Engineering, Inc. Semiconductor substrate, semiconductor module and method for manufacturing the same
US10440836B2 (en) 2016-04-26 2019-10-08 Kinsus Interconnect Technology Corp. Double layer circuit board
US10801137B2 (en) 2016-07-21 2020-10-13 International Business Machines Corporation Glass cloth including attached fibers
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10141252B2 (en) * 2017-02-16 2018-11-27 Advanced Semiconductor Engineering, Inc. Semiconductor packages
KR20180095350A (ko) * 2017-02-17 2018-08-27 삼성전기주식회사 기판 및 기판의 제조방법
CN109429427B (zh) * 2017-08-24 2020-12-15 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
US10849226B2 (en) * 2018-12-04 2020-11-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
CN113260135A (zh) * 2020-02-13 2021-08-13 群创光电股份有限公司 电子装置以及制造可挠性电路板的方法
CN114554700B (zh) * 2020-11-25 2024-03-22 礼鼎半导体科技秦皇岛有限公司 线路板的制备方法
KR20220098997A (ko) * 2021-01-05 2022-07-12 삼성전기주식회사 인쇄회로기판
KR20230095591A (ko) * 2021-12-22 2023-06-29 삼성전기주식회사 인쇄회로기판

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4921054A (en) * 1988-01-29 1990-05-01 Rockwell International Corporation Wiring board
US4830704A (en) * 1988-01-29 1989-05-16 Rockwell International Corporation Method of manufacture of a wiring board
KR100485628B1 (ko) * 1996-01-11 2005-09-14 이비덴 가부시키가이샤 프린트배선판및그의제조방법
JP3126331B2 (ja) 1997-10-29 2001-01-22 イビデン株式会社 パッケージ基板
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6329603B1 (en) * 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
JP4187352B2 (ja) * 1999-06-02 2008-11-26 イビデン株式会社 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
EP1744609B1 (en) * 1999-06-02 2012-12-12 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
JP3596374B2 (ja) * 1999-09-24 2004-12-02 株式会社トッパンＮｅｃサーキットソリューションズ 多層プリント配線板の製造方法
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
US6528179B1 (en) * 2000-02-14 2003-03-04 International Business Machines Corporation Reduction of chip carrier flexing during thermal cycling
US6954986B2 (en) * 2000-03-31 2005-10-18 Dyconex Ag Method for fabricating electrical connecting element
JP3498732B2 (ja) 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
JP2002151853A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 多層配線基板とその製造方法
JP4012375B2 (ja) * 2001-05-31 2007-11-21 株式会社ルネサステクノロジ 配線基板およびその製造方法
US6992379B2 (en) * 2001-09-05 2006-01-31 International Business Machines Corporation Electronic package having a thermal stretching layer
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
JP2004158521A (ja) * 2002-11-05 2004-06-03 Nec Toppan Circuit Solutions Inc 多層印刷配線板及びその製造方法並びに半導体装置
JP3811680B2 (ja) 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
JP4066848B2 (ja) * 2003-02-28 2008-03-26 株式会社トッパンＮｅｃサーキットソリューションズ 多層プリント配線板の製造方法
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture
JP2005150553A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP3953027B2 (ja) * 2003-12-12 2007-08-01 ソニー株式会社 半導体装置およびその製造方法
JP4445778B2 (ja) * 2004-02-27 2010-04-07 日本特殊陶業株式会社 配線基板の製造方法
TWI231166B (en) * 2004-04-16 2005-04-11 Unimicron Technology Corp Structure for connecting circuits and manufacturing process thereof
JP2005310814A (ja) * 2004-04-16 2005-11-04 Alps Electric Co Ltd キャパシタ内蔵基板
CN2741319Y (zh) * 2004-10-12 2005-11-16 威盛电子股份有限公司 线路基板
WO2007052674A1 (ja) * 2005-11-02 2007-05-10 Ibiden Co., Ltd. 半導体装置用多層プリント配線板及びその製造方法
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US7772046B2 (en) * 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
JP2010118635A (ja) 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102480837A (zh) * 2010-11-30 2012-05-30 山一电机股份有限公司 柔性布线板
US8835768B2 (en) 2010-11-30 2014-09-16 Yamaichi Electronics Co. Ltd. Flexible circuit board
CN102480837B (zh) * 2010-11-30 2015-05-20 山一电机股份有限公司 柔性布线板

Also Published As

Publication number Publication date
US8027169B2 (en) 2011-09-27
US8624121B2 (en) 2014-01-07
EP1850648A4 (en) 2011-03-30
KR100881303B1 (ko) 2009-02-03
KR20080098692A (ko) 2008-11-11
TWI329481B (zh) 2010-08-21
JP2012039139A (ja) 2012-02-23
KR20070089858A (ko) 2007-09-03
US20110220399A1 (en) 2011-09-15
WO2007052674A1 (ja) 2007-05-10
TW200733841A (en) 2007-09-01
JPWO2007052674A1 (ja) 2009-04-30
US20100095523A1 (en) 2010-04-22
JP5105168B2 (ja) 2012-12-19
US8085546B2 (en) 2011-12-27
US20070263370A1 (en) 2007-11-15
CN101124861B (zh) 2011-03-30
US20110085306A1 (en) 2011-04-14
EP1850648A1 (en) 2007-10-31

Similar Documents

Publication Publication Date Title
CN101124861B (zh) 半导体装置用多层印刷线路板及其制造方法
CN101142864B (zh) 印刷线路板的制造方法
KR100522385B1 (ko) 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법
US5888627A (en) Printed circuit board and method for the manufacture of same
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
CN101069459B (zh) 多层印刷线路基板及其制造方法
KR100996914B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
US20090178273A1 (en) Method of making circuitized assembly including a plurality of circuitized substrates
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JP2006237233A (ja) 複合配線基板構造体及びその製造方法
KR101003640B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP4046854B2 (ja) ピン付きプリント配線板の製造方法
JP5245756B2 (ja) 回路基板、多層回路基板および多層回路基板の製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2007173343A (ja) 多層基板および電子機器
US9673063B2 (en) Terminations
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2004214227A (ja) 層間接続部及び多層配線板
JP3730980B2 (ja) 実装回路基板の製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JPH11330654A (ja) 配線基板及びその製造方法
JP2003324275A (ja) 配線基板の製造方法
JP2003133739A (ja) 基板セグメントの製造方法及び該基板セグメントを用いる多層配線基板の製造方法並びにプリップチップ実装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant