JP2003133739A - 基板セグメントの製造方法及び該基板セグメントを用いる多層配線基板の製造方法並びにプリップチップ実装体 - Google Patents
基板セグメントの製造方法及び該基板セグメントを用いる多層配線基板の製造方法並びにプリップチップ実装体Info
- Publication number
- JP2003133739A JP2003133739A JP2001331497A JP2001331497A JP2003133739A JP 2003133739 A JP2003133739 A JP 2003133739A JP 2001331497 A JP2001331497 A JP 2001331497A JP 2001331497 A JP2001331497 A JP 2001331497A JP 2003133739 A JP2003133739 A JP 2003133739A
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- manufacturing
- substrate
- via hole
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
(57)【要約】
【課題】 一括硬化型やビルドアップ型の多層配線基板
を製造するのに好適な基板セグメント、それを積層した
信頼性の高い多層配線基板及びその積層体にＩＣチップ
を実装した微細なフリップチップ実装体を提供するこ
と。 【解決手段】 基板セグメントを、プリプレグを介在さ
せて積層し、それを真空雰囲気下で加熱加圧して一括硬
化させて多層配線基板１０を製造し、次いで、それにＩ
Ｃチップ１１を実装してフリップチップ実装体１２を得
る。基板セグメントは、配線導体３を形成した樹脂フィ
ルム基材に樹脂フィルムマスクをラミネートした後、そ
れに配線導体３に達するビアホールを設け、次いで、真
空雰囲気下で導電性ぺーストをビアホールに充填してビ
アホール導体を形成してから樹脂フィルムマスクを剥離
してビアホールの一端を樹脂フィルム基材の一面上に突
出させ、更に、加熱キュアリングして製造する。
を製造するのに好適な基板セグメント、それを積層した
信頼性の高い多層配線基板及びその積層体にＩＣチップ
を実装した微細なフリップチップ実装体を提供するこ
と。 【解決手段】 基板セグメントを、プリプレグを介在さ
せて積層し、それを真空雰囲気下で加熱加圧して一括硬
化させて多層配線基板１０を製造し、次いで、それにＩ
Ｃチップ１１を実装してフリップチップ実装体１２を得
る。基板セグメントは、配線導体３を形成した樹脂フィ
ルム基材に樹脂フィルムマスクをラミネートした後、そ
れに配線導体３に達するビアホールを設け、次いで、真
空雰囲気下で導電性ぺーストをビアホールに充填してビ
アホール導体を形成してから樹脂フィルムマスクを剥離
してビアホールの一端を樹脂フィルム基材の一面上に突
出させ、更に、加熱キュアリングして製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板セグメントの
製造方法及び該基板セグメントを用いる多層配線基板の
製造方法並びにフリップチップ実装体に関するものであ
る。
製造方法及び該基板セグメントを用いる多層配線基板の
製造方法並びにフリップチップ実装体に関するものであ
る。
【０００２】
【従来の技術】従来、半導体の微細化及び高密度化等に
対応して諸々の多層配線基板の製造方法が提案されてい
るが、その代表例として、例えば、エレクトロニクス実
装学会誌Ｖｏｌ．３、Ｎｏ．７、（２０００）、Ｐ５４
８に記載されている一括硬化式の製造方法が挙げられ
る。
対応して諸々の多層配線基板の製造方法が提案されてい
るが、その代表例として、例えば、エレクトロニクス実
装学会誌Ｖｏｌ．３、Ｎｏ．７、（２０００）、Ｐ５４
８に記載されている一括硬化式の製造方法が挙げられ
る。
【０００３】かかる一括硬化式製造方法は、プリプレグ
にビアホールを貫通すると共にそこに導電性ペーストを
充填してビアホール導体を形成する一方において、一面
に粘着フィルムが貼着された銅箔を加工して配線導体を
形成し、次いで、前記粘着フィルムを前記プリプレグに
圧着した後、それを剥離して前記ビアホール導体と接続
された配線導体を転写し、次いで、そのようにして製造
した基板セグメントの複数枚を電気的に接続するように
積層した後、それを加熱加圧して一括硬化させて多層配
線基板を製造するものである。
にビアホールを貫通すると共にそこに導電性ペーストを
充填してビアホール導体を形成する一方において、一面
に粘着フィルムが貼着された銅箔を加工して配線導体を
形成し、次いで、前記粘着フィルムを前記プリプレグに
圧着した後、それを剥離して前記ビアホール導体と接続
された配線導体を転写し、次いで、そのようにして製造
した基板セグメントの複数枚を電気的に接続するように
積層した後、それを加熱加圧して一括硬化させて多層配
線基板を製造するものである。
【０００４】なお、プリプレグは、有機樹脂製のフィル
ム体であって、加熱されると樹脂成分が粘性液体になっ
て時間の経過とともに漸次硬化する特性を有している。
その為、これによって、積層された各層の基板セグメン
ト同士を接着して一体化することができる。
ム体であって、加熱されると樹脂成分が粘性液体になっ
て時間の経過とともに漸次硬化する特性を有している。
その為、これによって、積層された各層の基板セグメン
ト同士を接着して一体化することができる。
【０００５】このように、上述の一括硬化式製造方法
は、先ず、転写法によって基板セグメントを製造し、そ
して、その複数枚を積層かつそれを加熱加圧して一括硬
化させるものである。従って、この製造方法によると、
多層配線基板の他の製造方法に比して微細配線の設計自
由度が高く、しかも製造工程上多層化の容易化を図るこ
とができるといわれている。
は、先ず、転写法によって基板セグメントを製造し、そ
して、その複数枚を積層かつそれを加熱加圧して一括硬
化させるものである。従って、この製造方法によると、
多層配線基板の他の製造方法に比して微細配線の設計自
由度が高く、しかも製造工程上多層化の容易化を図るこ
とができるといわれている。
【０００６】
【発明が解決しようとする課題】しかし、その一方にお
いて、基板セグメントを、加熱によって変形し易い特性
のプリプレグで構成している為に、基板セグメントの複
数枚を電気的に接続するように積層して一体化する際、
それの加熱加圧によって位置的精度を維持することがで
きず層間接続が不安定な状態に成り易く、従って、層間
接続が安定した信頼性の高い多層配線基板を得ることが
難しいといった欠点を有していた。
いて、基板セグメントを、加熱によって変形し易い特性
のプリプレグで構成している為に、基板セグメントの複
数枚を電気的に接続するように積層して一体化する際、
それの加熱加圧によって位置的精度を維持することがで
きず層間接続が不安定な状態に成り易く、従って、層間
接続が安定した信頼性の高い多層配線基板を得ることが
難しいといった欠点を有していた。
【０００７】加えて、基板セグメントの製造に際し、上
述のように、ビアホール導体に対する配線導体の接続を
転写法によって行っている為に、両導体のより一層の微
細化に伴って信頼性の高い接続が困難になりつつある。
述のように、ビアホール導体に対する配線導体の接続を
転写法によって行っている為に、両導体のより一層の微
細化に伴って信頼性の高い接続が困難になりつつある。
【０００８】また、大気圧雰囲気下（常圧雰囲気下）で
の一般的なマスク印刷法により微細なビアホールに導電
性ペーストを充填してビアホール導体を形成する方法
は、その粘度が充填に大きな影響を与える要因である為
に、ボイドが発生し易いと共に充填密度が低下して電気
抵抗値が高く、かつ、ばらつき易いので採用し難い。
の一般的なマスク印刷法により微細なビアホールに導電
性ペーストを充填してビアホール導体を形成する方法
は、その粘度が充填に大きな影響を与える要因である為
に、ボイドが発生し易いと共に充填密度が低下して電気
抵抗値が高く、かつ、ばらつき易いので採用し難い。
【０００９】
【発明が解決しようとする課題】本発明は、このような
欠点に着目して発明されたものであって、その第１の目
的は、一括硬化型やビルドアップ型の多層配線基板を製
造するのに好適な、高精度で寸法安定性の良い（圧力や
熱によって変形し難い）基板セグメントを製造すること
ができる方法を提供することである。
欠点に着目して発明されたものであって、その第１の目
的は、一括硬化型やビルドアップ型の多層配線基板を製
造するのに好適な、高精度で寸法安定性の良い（圧力や
熱によって変形し難い）基板セグメントを製造すること
ができる方法を提供することである。
【００１０】また、その第２の目的は、配線及びビアホ
ール導体の相対的位置精度を高精度に保ち、しかも、充
填密度の高いビアホール導体を形成することができて層
間接続が安定した信頼性の高い多層配線基板を製造する
ことができる方法を提供することである。
ール導体の相対的位置精度を高精度に保ち、しかも、充
填密度の高いビアホール導体を形成することができて層
間接続が安定した信頼性の高い多層配線基板を製造する
ことができる方法を提供することである。
【００１１】また、その第３の目的は、ＩＣチップの実
装が容易で、かつ微細なフリップチップ実装体化を提供
することである。
装が容易で、かつ微細なフリップチップ実装体化を提供
することである。
【００１２】
【課題を解決するための手段】上記第１の目的を達成す
る為に、本発明においては、基板セグメントを、一面に
配線導体を形成した樹脂フィルム基材の他面に樹脂フィ
ルムマスクをラミネートし、次いで、前記樹脂フィルム
マスク及び前記樹脂フィルム基材を貫通して前記配線導
体に達するビアホールを設け、次いで、真空雰囲気下で
導電性ペーストを前記ビアホールに充填してビアホール
導体を形成し、次いで、前記樹脂フィルムマスクを剥離
除去して前記ビアホール導体の一端を前記樹脂フィルム
基材の一面上に突出させた後、キュアリング（加熱樹脂
硬化）する工程を経て製造するようにしている。その
為、高精度で寸法安定性の良い（圧力や熱によって変形
し難い）基板セグメントを形成することができる。
る為に、本発明においては、基板セグメントを、一面に
配線導体を形成した樹脂フィルム基材の他面に樹脂フィ
ルムマスクをラミネートし、次いで、前記樹脂フィルム
マスク及び前記樹脂フィルム基材を貫通して前記配線導
体に達するビアホールを設け、次いで、真空雰囲気下で
導電性ペーストを前記ビアホールに充填してビアホール
導体を形成し、次いで、前記樹脂フィルムマスクを剥離
除去して前記ビアホール導体の一端を前記樹脂フィルム
基材の一面上に突出させた後、キュアリング（加熱樹脂
硬化）する工程を経て製造するようにしている。その
為、高精度で寸法安定性の良い（圧力や熱によって変形
し難い）基板セグメントを形成することができる。
【００１３】また、上記第２の目的を達成する為に、上
述のようにして製造した基板セグメントの樹脂フィルム
基材に、接着機能だけをもったプリプレグをラミネート
し、次いで、前記プリプレグがラミネートされた前記基
板セグメントの複数枚を互いに電気的に接続するように
積層し、次いで、それを真空雰囲気下で加熱加圧して一
括硬化させる工程を経て多層配線基板を製造したり、或
るいは上述のようにして製造した基板セグメントをコア
材にラミネートするビルドアップ工法によって多層配線
基板を製造するようにしている。
述のようにして製造した基板セグメントの樹脂フィルム
基材に、接着機能だけをもったプリプレグをラミネート
し、次いで、前記プリプレグがラミネートされた前記基
板セグメントの複数枚を互いに電気的に接続するように
積層し、次いで、それを真空雰囲気下で加熱加圧して一
括硬化させる工程を経て多層配線基板を製造したり、或
るいは上述のようにして製造した基板セグメントをコア
材にラミネートするビルドアップ工法によって多層配線
基板を製造するようにしている。
【００１４】このように、高精度で寸法安定性の良い基
板セグメントを用い、しかも、それにプリプレグをラミ
ネートしてから、それの複数枚を積層した後、その積層
体を真空雰囲気下で加熱加圧して一括硬化させたり、或
るいは、かかる基板セグメントをコア材にラミネートす
るビルドアップ工法によって製造するようにしている。
その為、配線及びビアホール導体の相対的位置精度を高
精度に保ち、しかも、充填密度の高いビアホール導体を
形成することができて層間接続が安定した信頼性の高い
多層配線基板を得ることができる。
板セグメントを用い、しかも、それにプリプレグをラミ
ネートしてから、それの複数枚を積層した後、その積層
体を真空雰囲気下で加熱加圧して一括硬化させたり、或
るいは、かかる基板セグメントをコア材にラミネートす
るビルドアップ工法によって製造するようにしている。
その為、配線及びビアホール導体の相対的位置精度を高
精度に保ち、しかも、充填密度の高いビアホール導体を
形成することができて層間接続が安定した信頼性の高い
多層配線基板を得ることができる。
【００１５】また、上記第３の目的を達成する為に、上
述の多層配線基板にＩＣチップを実装するようにしてい
る。
述の多層配線基板にＩＣチップを実装するようにしてい
る。
【００１６】
【発明の実施の形態】本発明においては、図１に示すよ
うに、一面に配線導体３を所定パターンに形成した樹脂
フィルム基材１を用いるが、配線導体３の形成は、アデ
ィティブ法、サブトラクトティブ法のいずれであっても
よい。一般には、サブトラクトティブ法が選択される。
うに、一面に配線導体３を所定パターンに形成した樹脂
フィルム基材１を用いるが、配線導体３の形成は、アデ
ィティブ法、サブトラクトティブ法のいずれであっても
よい。一般には、サブトラクトティブ法が選択される。
【００１７】かかるアディティブ法の代表例としてアデ
ィティブ電解メッキが挙げられると共にサブトラクトテ
ィブ法の代表例として銅箔エッチングが挙げられる。な
お、銅箔エッチングは、常法が用いられ、銅貼り樹脂フ
ィルム基材にドライフィルムレジストをラミネートし、
露光・現像した後、エッチングして配線導体３を形成す
る。
ィティブ電解メッキが挙げられると共にサブトラクトテ
ィブ法の代表例として銅箔エッチングが挙げられる。な
お、銅箔エッチングは、常法が用いられ、銅貼り樹脂フ
ィルム基材にドライフィルムレジストをラミネートし、
露光・現像した後、エッチングして配線導体３を形成す
る。
【００１８】一方、樹脂フィルム基材１は、一般にはポ
リイミド樹脂で構成されるが、他の樹脂、例えば、エポ
キシアクリレート等で構成されるものであってもよく、
必要に応じて所定のものが選択され、かつポリイミド樹
脂にあっては、熱可塑性、非熱可塑性のいずれであって
もよい。
リイミド樹脂で構成されるが、他の樹脂、例えば、エポ
キシアクリレート等で構成されるものであってもよく、
必要に応じて所定のものが選択され、かつポリイミド樹
脂にあっては、熱可塑性、非熱可塑性のいずれであって
もよい。
【００１９】本発明においては、上述の樹脂フィルム基
材１に、図２に示すように、樹脂フィルムマスク５をラ
ミネート、すなわち、配線導体３が形成されていない方
の面に、常温で剥離可能な接着剤で樹脂フィルムマスク
５を貼着する。なお、樹脂フィルムマスク５は、後述す
る理由により、ＰＥＴフィルムマスクで構成するのが好
ましく、その厚さは、例えば１０μｍ〜２５μｍのもの
が用いられる。
材１に、図２に示すように、樹脂フィルムマスク５をラ
ミネート、すなわち、配線導体３が形成されていない方
の面に、常温で剥離可能な接着剤で樹脂フィルムマスク
５を貼着する。なお、樹脂フィルムマスク５は、後述す
る理由により、ＰＥＴフィルムマスクで構成するのが好
ましく、その厚さは、例えば１０μｍ〜２５μｍのもの
が用いられる。
【００２０】次いで、樹脂フィルムマスク５をラミネー
トした樹脂フィルム基材１に、図３に示すようにビアホ
ール４を設ける。その際、樹脂フィルムマスク５及び樹
脂フィルム基材１を貫通して配線導体３に達するように
ビアホール４を設ける。このビアホール４は、例えば、
直径が５０μｍといったように微細孔であるが、このよ
うな孔を炭酸ガスレーザー又はヤグレーザーで加工する
ことができ、かつ加工後、デスミヤ処理して清浄化す
る。なお、必要に応じて、炭酸ガスレーザー又はヤグレ
ーザー以外の例えば、露光法によってビアホールを穿設
してもよい。
トした樹脂フィルム基材１に、図３に示すようにビアホ
ール４を設ける。その際、樹脂フィルムマスク５及び樹
脂フィルム基材１を貫通して配線導体３に達するように
ビアホール４を設ける。このビアホール４は、例えば、
直径が５０μｍといったように微細孔であるが、このよ
うな孔を炭酸ガスレーザー又はヤグレーザーで加工する
ことができ、かつ加工後、デスミヤ処理して清浄化す
る。なお、必要に応じて、炭酸ガスレーザー又はヤグレ
ーザー以外の例えば、露光法によってビアホールを穿設
してもよい。
【００２１】引き続いて、図４に示すように、清浄なビ
アホール４に導電性ペーストを充填してビアホール導体
６を形成する。これは、真空雰囲気下において樹脂フィ
ルムマスク５を利用しての印刷法によって行う。
アホール４に導電性ペーストを充填してビアホール導体
６を形成する。これは、真空雰囲気下において樹脂フィ
ルムマスク５を利用しての印刷法によって行う。
【００２２】例えば、２００Ｐａ程度の真空雰囲気下に
おいて、図示矢印で示すように、スキージを移動させる
ことにより、樹脂フィルムマスク５上に供給されている
導電性ペーストを、充填力を有するスキージ（図示され
ていない）で押し移送、すなわち、印刷してビアホール
４に充填し、そして、かかる真空雰囲気を大気圧雰囲気
に戻すことにより、大気圧との差圧で更に充填（二段階
に充填）する。
おいて、図示矢印で示すように、スキージを移動させる
ことにより、樹脂フィルムマスク５上に供給されている
導電性ペーストを、充填力を有するスキージ（図示され
ていない）で押し移送、すなわち、印刷してビアホール
４に充填し、そして、かかる真空雰囲気を大気圧雰囲気
に戻すことにより、大気圧との差圧で更に充填（二段階
に充填）する。
【００２３】このように、真空雰囲気下において、樹脂
フィルムマスク５を利用しての印刷法によって導電性ペ
ーストを充填するので、ボイドレスに充填することがで
きると共に差圧充填することによって高密度に充填する
ことができる。
フィルムマスク５を利用しての印刷法によって導電性ペ
ーストを充填するので、ボイドレスに充填することがで
きると共に差圧充填することによって高密度に充填する
ことができる。
【００２４】本発明においては、真空雰囲気下における
導電性ペーストの印刷は、上述の態様に限定されず、導
電性ペーストを樹脂フィルムマスク５上に、ビアホール
導体６の深さに相当する厚さに印刷してもよく、これに
よって１回の印刷により、より十分な量の導電性ペース
トを充填することができる。
導電性ペーストの印刷は、上述の態様に限定されず、導
電性ペーストを樹脂フィルムマスク５上に、ビアホール
導体６の深さに相当する厚さに印刷してもよく、これに
よって１回の印刷により、より十分な量の導電性ペース
トを充填することができる。
【００２５】なお、導電性ペーストは、銅粉とエポキシ
樹脂とから成るペースト等、所定のペーストが用いられ
るが、一般に高粘性ペーストである為、微細なビアホー
ル４に充填し難い。しかし、そのような導電性ペースト
であっても、真空雰囲気下でビアホール４の深さに相当
する厚みに樹脂フィルムマスク５上にマスク印刷した
後、例えば、真空雰囲気の真空度を低下させて真空雰囲
気中で差圧充填を行うことにより、ボイドの発生を防止
しながら迅速、かつ高密度に充填することができる。
樹脂とから成るペースト等、所定のペーストが用いられ
るが、一般に高粘性ペーストである為、微細なビアホー
ル４に充填し難い。しかし、そのような導電性ペースト
であっても、真空雰囲気下でビアホール４の深さに相当
する厚みに樹脂フィルムマスク５上にマスク印刷した
後、例えば、真空雰囲気の真空度を低下させて真空雰囲
気中で差圧充填を行うことにより、ボイドの発生を防止
しながら迅速、かつ高密度に充填することができる。
【００２６】かかる導電性ペーストの樹脂は、Ｔｇが高
く、かつ電気抵抗値の小さいものを選択するのが好まし
い。また、上述の真空度を低下させての差圧充填は、一
挙に大気圧に戻しての差圧充填よりも、真空雰囲気下で
差圧充填を行う方が好ましい。ボイドの発生防止を図る
ことに加えて真空雰囲気中で必要に応じて補充の孔版印
刷を行うことができる等の理由による。
く、かつ電気抵抗値の小さいものを選択するのが好まし
い。また、上述の真空度を低下させての差圧充填は、一
挙に大気圧に戻しての差圧充填よりも、真空雰囲気下で
差圧充填を行う方が好ましい。ボイドの発生防止を図る
ことに加えて真空雰囲気中で必要に応じて補充の孔版印
刷を行うことができる等の理由による。
【００２７】以下、引き続いて、樹脂フィルム基材１に
ラミネートされている樹脂フィルムマスク５を剥離除去
する。これは常圧下（大気圧下）で行う。このような諸
工程を経て図５に示されている基板セグメント７を製造
することができる。
ラミネートされている樹脂フィルムマスク５を剥離除去
する。これは常圧下（大気圧下）で行う。このような諸
工程を経て図５に示されている基板セグメント７を製造
することができる。
【００２８】図示の如く、基板セグメント７は、ビアホ
ール導体６の上端を、樹脂フィルム基材１の上面上に突
出させている。以下、この突端をパンプというが、バン
プ６ａの突出量は、樹脂フィルムマスク５の厚さ分に相
当する。なお、上述の樹脂フィルムマスク５の剥離除去
は、バンプ６ａを破損しないように行う必要がある。そ
の為、剥離性に優れているＰＥＴフィルムマスクで構成
するのが好ましく、その厚さは一般には１０μｍ〜２５
μｍである。
ール導体６の上端を、樹脂フィルム基材１の上面上に突
出させている。以下、この突端をパンプというが、バン
プ６ａの突出量は、樹脂フィルムマスク５の厚さ分に相
当する。なお、上述の樹脂フィルムマスク５の剥離除去
は、バンプ６ａを破損しないように行う必要がある。そ
の為、剥離性に優れているＰＥＴフィルムマスクで構成
するのが好ましく、その厚さは一般には１０μｍ〜２５
μｍである。
【００２９】また、作業性やバンプ形状の良否を決定す
る要因となる樹脂フィルムマスク５の接着力は、材質や
厚みと関係するので、所定の接着力を有する樹脂フィル
ムマスク５を選択する必要があると共に製品に異物を付
着残存させないようにする為に、樹脂フィルムマスク５
に付着の異物は予め除去する必要がある。
る要因となる樹脂フィルムマスク５の接着力は、材質や
厚みと関係するので、所定の接着力を有する樹脂フィル
ムマスク５を選択する必要があると共に製品に異物を付
着残存させないようにする為に、樹脂フィルムマスク５
に付着の異物は予め除去する必要がある。
【００３０】このようにして、ビアホール導体６及び配
線導体３を形成した基板セグメント７を次々と製造する
ことができるが、次いで、それらを加熱キュアリングす
る。例えば、１５０℃で１時間加熱して樹脂硬化させ
る。よって、高精度で寸法安定性の良い基板セグメント
７を形成することができる。
線導体３を形成した基板セグメント７を次々と製造する
ことができるが、次いで、それらを加熱キュアリングす
る。例えば、１５０℃で１時間加熱して樹脂硬化させ
る。よって、高精度で寸法安定性の良い基板セグメント
７を形成することができる。
【００３１】引き続いて、それらに図６に示すように有
機樹脂製フィルムであって接着性を有するプリプレグ８
をラミネートする。かかるプリプレグ８は、基板セグメ
ント７の樹脂フィルム基材１上にラミネートされるが、
ガラスクロス等の補強材などを有しておらず接着材だけ
で構成されているので、それの溶融状態においては、ビ
アホール導体６の突端部であるバンプ６ａで突き破って
容易に貫通させることができる。なお、バンプ６ａがマ
イクロバンプであっても破損させずに貫通させることが
できる。
機樹脂製フィルムであって接着性を有するプリプレグ８
をラミネートする。かかるプリプレグ８は、基板セグメ
ント７の樹脂フィルム基材１上にラミネートされるが、
ガラスクロス等の補強材などを有しておらず接着材だけ
で構成されているので、それの溶融状態においては、ビ
アホール導体６の突端部であるバンプ６ａで突き破って
容易に貫通させることができる。なお、バンプ６ａがマ
イクロバンプであっても破損させずに貫通させることが
できる。
【００３２】よって、プリプレグ８をラミネートした基
板セグメント７の複数を図７に示すように積層すること
ができ、かつそのような積層体の各層は、ビアホール導
体６及び配線導体３を介して電気的に接続、すなわち、
導通状態になっているので、それを図８に示すように一
体化させて多層配線基板を製造することができる。
板セグメント７の複数を図７に示すように積層すること
ができ、かつそのような積層体の各層は、ビアホール導
体６及び配線導体３を介して電気的に接続、すなわち、
導通状態になっているので、それを図８に示すように一
体化させて多層配線基板を製造することができる。
【００３３】かかる積層一体化に際し、剛性を有し寸法
安定性が高い樹脂フィルム基材１上にプリプレグ８をラ
ミネートしているので、上層の基板セグメント７と下層
の基板セグメント７とを電気的に接続するように位置合
わせすることを容易に行うことができる。また、それを
一体化させる為に加熱加圧しても変形し難く、従って、
層間接続が安定した信頼性の高い多層配線基板を容易に
得ることができる。
安定性が高い樹脂フィルム基材１上にプリプレグ８をラ
ミネートしているので、上層の基板セグメント７と下層
の基板セグメント７とを電気的に接続するように位置合
わせすることを容易に行うことができる。また、それを
一体化させる為に加熱加圧しても変形し難く、従って、
層間接続が安定した信頼性の高い多層配線基板を容易に
得ることができる。
【００３４】本発明においては、基板セグメント７の積
層体を構成しているプリプレグ８を、真空雰囲気下で加
熱加圧して一括硬化するが、その真空雰囲気は１３３Ｐ
ａ〜６６５Ｐａに制御され、かつ加熱加圧の手段として
一般に熱プレスが用いられる。しかし、必要に応じて他
の加熱加圧手段を選択してもよい。また、加熱温度は例
えば、１５０℃〜２５０℃、加圧は例えば、９８×104
Ｐa以下（１０Ｋｇ／ｃｍ２以下）である。
層体を構成しているプリプレグ８を、真空雰囲気下で加
熱加圧して一括硬化するが、その真空雰囲気は１３３Ｐ
ａ〜６６５Ｐａに制御され、かつ加熱加圧の手段として
一般に熱プレスが用いられる。しかし、必要に応じて他
の加熱加圧手段を選択してもよい。また、加熱温度は例
えば、１５０℃〜２５０℃、加圧は例えば、９８×104
Ｐa以下（１０Ｋｇ／ｃｍ２以下）である。
【００３５】上述の一括硬化において、図７に示されて
いる積層体の微小空隙９が消失する。すなわち、加熱さ
れて溶融されたプリプレグ８が流動化されてそこに充填
されることによって微小空隙９は消失し、加圧下の上層
の樹脂フィルム基板１と下層の樹脂フィルム基板１とが
接着され、かつそれが硬化される。この姿が図８に示さ
れている。その為、各層間の過度な位置ずれや平行度の
狂いを発生させず強固に接着することができる。
いる積層体の微小空隙９が消失する。すなわち、加熱さ
れて溶融されたプリプレグ８が流動化されてそこに充填
されることによって微小空隙９は消失し、加圧下の上層
の樹脂フィルム基板１と下層の樹脂フィルム基板１とが
接着され、かつそれが硬化される。この姿が図８に示さ
れている。その為、各層間の過度な位置ずれや平行度の
狂いを発生させず強固に接着することができる。
【００３６】本発明においては、上述の多層配線基板の
製造方法とは異なり、プリプレグ８をラミネートした基
板セグメント７を、コア材にラミネートするビルドアッ
プ工法によって多層配線基板を製造してもよい。
製造方法とは異なり、プリプレグ８をラミネートした基
板セグメント７を、コア材にラミネートするビルドアッ
プ工法によって多層配線基板を製造してもよい。
【００３７】また、上述の製造方法のいずれかによって
製造した多層配線基板に、ＩＣチップをフェスダウンに
よりボンディングしてもよく、これによって容易に実装
することができて微細なフリップチップ実装体を得るこ
とができる。図９において、図８の多層配線基板１０に
1Ｃチップ１１を実装したフリップチップ実装体１２が
示されている。
製造した多層配線基板に、ＩＣチップをフェスダウンに
よりボンディングしてもよく、これによって容易に実装
することができて微細なフリップチップ実装体を得るこ
とができる。図９において、図８の多層配線基板１０に
1Ｃチップ１１を実装したフリップチップ実装体１２が
示されている。
【００３８】かかる実装において、ＩＣチップ１１のバ
ンプ１１ａと多層配線基板１０のバンプ６ａとが熱圧着
により接合される。なお、前記接合部は樹脂封止（アン
ダーフィル）される。その為、ボンディングに先立っ
て、多層配線基板上にＮＣＰ（Ｎｏｎ−Ｃｏｎｄｕｃｔ
ｉｖｅ Ｐａｓｔｅ）１３が塗布される。また、ＩＣチ
ップ１１のバンプ１１ａは、多層配線基板１０のバンプ
６ａと同質に設けられているが、これは、印刷バンプ又
はスタッドバンプのいずれであってもよい。
ンプ１１ａと多層配線基板１０のバンプ６ａとが熱圧着
により接合される。なお、前記接合部は樹脂封止（アン
ダーフィル）される。その為、ボンディングに先立っ
て、多層配線基板上にＮＣＰ（Ｎｏｎ−Ｃｏｎｄｕｃｔ
ｉｖｅ Ｐａｓｔｅ）１３が塗布される。また、ＩＣチ
ップ１１のバンプ１１ａは、多層配線基板１０のバンプ
６ａと同質に設けられているが、これは、印刷バンプ又
はスタッドバンプのいずれであってもよい。
【００３９】
【発明の効果】上述のように、本発明によると、高精度
で寸法安定性の良い（圧力や熱によって変形し難い）基
板セグメントを得ることができる。また、配線及びビア
ホール導体の相対的位置精度を高精度に保ち、しかも、
充填密度の高いビアホール導体を形成することができて
層間接続が安定した信頼性の高い多層配線基板を得るこ
とができる。更に、ＩＣチップの実装が容易で、かつ微
細なフリップチップ実装体を得ることができる。
で寸法安定性の良い（圧力や熱によって変形し難い）基
板セグメントを得ることができる。また、配線及びビア
ホール導体の相対的位置精度を高精度に保ち、しかも、
充填密度の高いビアホール導体を形成することができて
層間接続が安定した信頼性の高い多層配線基板を得るこ
とができる。更に、ＩＣチップの実装が容易で、かつ微
細なフリップチップ実装体を得ることができる。
【図１】配線導体を形成した樹脂フィルム基板を示す図
である。
である。
【図２】樹脂フィルムマスクをラミネートした姿を示す
図である。
図である。
【図３】ビアホールを穿設した姿を示す図である。
【図４】ビアホール導体を形成した姿を示す図である。
【図５】基板セグメントを示す図である。
【図６】基板セグメントにプリプレグをラミネートする
姿を示す図である。
姿を示す図である。
【図７】基板セグメントの積層姿を示す図である。
【図８】積層された基板セグメントの接着姿を示す図で
ある。
ある。
【図９】多層配線基板にＩＣチップを実装したフリップ
チップ実装体の縦断面図である。
チップ実装体の縦断面図である。
１：樹脂フィルム基板
３：配線導体
４：ビアホール
５：樹脂フィルムマスク
６：ビアホール導体
６ａ：バンプ
７：基板セグメント
８：プリプレグ
９：微小空隙
１０：多層配線基板
１１：ＩＣチップ
１１ａ：バンプ
１２：フリップチップ実装体
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｂ２３Ｋ 26/00 ３３０ Ｂ２３Ｋ 26/00 ３３０
Ｈ０１Ｌ 21/60 ３１１ Ｈ０１Ｌ 21/60 ３１１Ｑ
Ｈ０５Ｋ 3/00 Ｈ０５Ｋ 3/00 Ｎ
3/40 3/40 Ｋ
// Ｂ２３Ｋ 101:42 Ｂ２３Ｋ 101:42
Ｆターム(参考） 4E068 AF01 DA11
5E317 AA24 BB01 BB12 CC25 CD27
CD32 GG09
5E346 AA43 CC10 DD12 DD24 DD32
DD33 EE04 EE09 EE14 EE31
FF18 GG15
5F044 KK07 KK16 LL11 RR18
Claims (9)
- 【請求項１】 一面に配線導体を形成した樹脂フィルム
基材の他面に樹脂フィルムマスクをラミネートし、次い
で、前記樹脂フィルムマスク及び前記樹脂フィルム基材
を貫通して前記配線導体に達するビアホールを設け、次
いで、真空雰囲気下で導電性ペーストを前記ビアホール
に充填してビアホール導体を形成し、次いで、前記樹脂
フィルムマスクを剥離除去して前記ビアホール導体の一
端を前記樹脂フィルム基材の一面上に突出させた後、加
熱キュアリングすることを特徴とする基板セグメントの
製造方法。 - 【請求項２】 前記樹脂フィルムマスクをＰＥＴフィル
ムマスクで構成したことを特徴とする請求項１に記載の
基板セグメントの製造方法。 - 【請求項３】 前記導電性ペーストの充填を、前記ＰＥ
Ｔフィルムマスクを利用してのフィルムマスク印刷によ
り行うことを特徴とする請求項２に記載の基板セグメン
トの製造方法。 - 【請求項４】 前記フィルムマスク印刷に引き続いて前
記真空雰囲気の真空度を低下させて真空雰囲気中で差圧
充填を行うことを特徴とする請求項３に記載の基板セグ
メントの製造方法。 - 【請求項５】 前記配線導体をサブトラクティブ法によ
り形成することを特徴とする請求項４に記載の基板セグ
メントの製造方法。 - 【請求項６】 前記ビアホールを炭酸レーザー又はヤグ
レーザーで穿設することを特徴とする請求項５に記載の
基板セグメントの製造方法。 - 【請求項７】 請求項１〜６のいずれか一つに記載の方
法により製造した基板セグメントの前記樹脂フィルム基
材にプリプレグをラミネートし、次いで、前記プリプレ
グがラミネートされた前記基板セグメントの複数枚を互
いに電気的に接続するように積層し、次いで、それを真
空雰囲気下で加熱加圧して一括硬化することを特徴とす
る多層配線基板の製造方法。 - 【請求項８】 請求項１〜６のいずれか一つに記載の方
法により製造した基板セグメントをコア材にラミネート
するビルドアップ工法によって製造することを特徴とす
る多層配線基板の製造方法。 - 【請求項９】 請求項７又は８に記載の方法によって製
造した多層配線基板にＩＣチップを実装したことを特徴
とするフリップチップ実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331497A JP2003133739A (ja) | 2001-10-29 | 2001-10-29 | 基板セグメントの製造方法及び該基板セグメントを用いる多層配線基板の製造方法並びにプリップチップ実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331497A JP2003133739A (ja) | 2001-10-29 | 2001-10-29 | 基板セグメントの製造方法及び該基板セグメントを用いる多層配線基板の製造方法並びにプリップチップ実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003133739A true JP2003133739A (ja) | 2003-05-09 |
Family
ID=19147065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331497A Pending JP2003133739A (ja) | 2001-10-29 | 2001-10-29 | 基板セグメントの製造方法及び該基板セグメントを用いる多層配線基板の製造方法並びにプリップチップ実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003133739A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7383770B2 (en) | 2004-01-14 | 2008-06-10 | Tokai Shoji Co., Ltd. | Printing device for electronic parts having a roller and a squeegee arrangement |
-
2001
- 2001-10-29 JP JP2001331497A patent/JP2003133739A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7383770B2 (en) | 2004-01-14 | 2008-06-10 | Tokai Shoji Co., Ltd. | Printing device for electronic parts having a roller and a squeegee arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| JP4279893B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
| JP4073945B1 (ja) | 多層配線基板の製造方法 | |
| JP2000165050A (ja) | 高密度相互接続を有する多層ラミネ―ト基板とその製造方法 | |
| JPH11220262A (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
| WO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
| JP2011159855A (ja) | 局所多層回路基板、および局所多層回路基板の製造方法 | |
| JP6291738B2 (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
| TWI461118B (zh) | 具有電子零件之配線基板及其製造方法 | |
| JP2008124398A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2008300819A (ja) | プリント基板およびその製造方法 | |
| JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
| JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
| JP5581828B2 (ja) | 積層回路基板および基板製造方法 | |
| KR100699237B1 (ko) | 임베디드 인쇄회로기판 제조방법 | |
| JP2003133739A (ja) | 基板セグメントの製造方法及び該基板セグメントを用いる多層配線基板の製造方法並びにプリップチップ実装体 | |
| JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
| JP2003298213A (ja) | プリント配線板とその製造方法 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4803918B2 (ja) | 多層配線基板の製造方法 | |
| JP4238615B2 (ja) | 多層配線板の製造方法 | |
| KR20090067249A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP4803919B2 (ja) | 多層配線基板の製造方法 | |
| JP2001144211A (ja) | 半導体チップ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060601 |