TW201605005A - 使用矽之晶片級熱消散技術 - Google Patents

使用矽之晶片級熱消散技術 Download PDF

Info

Publication number
TW201605005A
TW201605005A TW104109789A TW104109789A TW201605005A TW 201605005 A TW201605005 A TW 201605005A TW 104109789 A TW104109789 A TW 104109789A TW 104109789 A TW104109789 A TW 104109789A TW 201605005 A TW201605005 A TW 201605005A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
layer
thermally conductive
conductive material
Prior art date
Application number
TW104109789A
Other languages
English (en)
Other versions
TWI569388B (zh
Inventor
維吉 歐根賽安
Original Assignee
歐普提茲股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 歐普提茲股份有限公司 filed Critical 歐普提茲股份有限公司
Publication of TW201605005A publication Critical patent/TW201605005A/zh
Application granted granted Critical
Publication of TWI569388B publication Critical patent/TWI569388B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738Semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

一種半導體裝置,其包括一種半導體晶片,該半導體晶片具有帶有相對立的第一表面及第二表面之第一矽基板,形成在該第一表面處或該第一表面中的半導體裝置,形成在該第一表面處的多個第一接觸墊,該等第一接觸墊被電氣耦合到該半導體裝置,一層導熱材料在該第二表面上,以及多個第一通孔,該等第一通孔形成為部分通過該層導熱材料。

Description

使用矽之晶片級熱消散技術 相關申請案
此申請案主張2014年3月23日提申之美國專利臨時申請案第61/983,402號之利益,以及其係併入本文以作為參考資料。
發明領域
本發明係關於半導體裝置的冷卻。
行動式半導體近年來已經於處理能力和熱生成方面經歷巨大的成長。現在,行動式半導體之冷卻解決方案處於發展初期。雖然在市面上有許多強健的半導體冷卻解決方案,但是其等不是設計用於行動式裝置且為非常過時的。現在的冷卻解決方案概括來說是太重、太大、没有效率、耗費材料,以及於一些情況中消耗太多功率。因此,需要一種小型的、輕型的、低設定檔、有效率的、被動及高效能的現代行動式散熱槽組態。
安裝散熱槽於一種半導體封裝體上方的技術為本技藝已知的。參見舉例而言美國專利8,564,114。在半導體晶片封裝之後,使一種大型金屬散熱槽附接至該半導體晶片上方。該散熱槽一般而言係使用銅及/或鋁來建造,以 及合併熱交換器的陣列。在該散熱槽和該半導體晶片間使用一些類型的高K的熱介面材料(TIM)是非常典型的。TIM一般而言具有將近9的K值。然而,亦已知使用焊料作為TIM來增加導熱性。焊料具有的K值為50,且能與銅及/或銀混合來使K值增加高達將近80。然而,此解決方案對於行動式應用沒有幫助,其中於熱消散解決方案需要使尺寸、重量、無效率、使用材料、以及功率消耗中最小化。
上述問題及需求係藉由一種半導體裝置來解決,該半導體裝置包括一半導體晶片,其具有帶有相對立的第一表面及第二表面之第一矽基板;形成在該第一表面處或該第一表面中的一半導體裝置;形成在該第一表面處的多個第一接觸墊,該等第一接觸墊被電氣耦合到該半導體裝置;在該第二表面上的一層導熱材料;以及形成部分通過該層導熱材料的多個第一通孔。
本發明之其他目的及特性藉由檢閱說明書、申請專利範圍及附加的圖式將為顯而易見的。
10‧‧‧(半導體)晶片
12‧‧‧(矽)基板;半導體基板
14‧‧‧半導體裝置
16‧‧‧接合墊
18‧‧‧鈍化層
20‧‧‧材料層;導熱層
22‧‧‧接合層
24、44、62‧‧‧光阻劑
25‧‧‧鰭片
26、30‧‧‧通孔
28‧‧‧熱發射強化層
28‧‧‧層
32‧‧‧(側表面)通孔;側通孔
40‧‧‧(矽)散熱槽
42‧‧‧(矽)基板
46‧‧‧空腔
48‧‧‧空穴;槽溝
50‧‧‧(冷卻)鰭片
52‧‧‧(導熱)層;導熱材料
54、58‧‧‧錐形通孔
56‧‧‧導熱層
60‧‧‧通孔;基板
64‧‧‧穿孔
66‧‧‧(導熱)層;(導熱)材料
70‧‧‧通孔/槽溝圖案
72‧‧‧矽晶圓
74‧‧‧裝置
圖1A-1C為側視橫截面圖,其等顯示具有冷卻形貌體之半導體晶片的形成。
圖2A-2C為側視橫截面圖,其等顯示具有冷卻形貌體之半導體晶片的替代具體例。
圖3為側視橫截面圖,其顯示具有冷卻形貌體之半導體晶片的替代具體例。
圖4為側視橫截面圖,其顯示具有冷卻形貌體之半導體晶片的替代具體例。
圖5A-5C為側視橫截面圖,其等顯示具有冷卻形貌體之半導體晶片的替代具體例。
圖6為側視橫截面圖,其顯示具有冷卻形貌體之半導體晶片的替代具體例。
圖7為側視橫截面圖,其顯示具有冷卻形貌體之半導體晶片的替代具體例。
圖8A-8E為側視橫截面圖,其等顯示具有冷卻形貌體之散熱槽的形成。
圖9為具有冷卻形貌體之散熱槽的替代具體例之側視橫截面圖。
圖10為具有冷卻形貌體之散熱槽的替代具體例之側視橫截面圖。
圖11A-11D為側視橫截面圖,其等顯示具有冷卻形貌體之散熱槽的替代具體例之形成。
圖12為具有冷卻形貌體之散熱槽的替代具體例之側視橫截面圖。
圖13為具有冷卻形貌體之散熱槽的替代具體例之側視橫截面圖。
圖14為具有冷卻形貌體之散熱槽的替代具體例之側視橫截面圖。
圖15為具有冷卻形貌體之散熱槽的替代具體例之側視橫截面圖。
圖16為具有冷卻形貌體之散熱槽的替代具體例之側視橫截面圖。
圖17為具有冷卻形貌體之散熱槽的替代具體例之側視橫截面圖。
圖18為具有冷卻形貌體之散熱槽的替代具體例之側視橫截面圖。
圖19為側視橫截面圖,其顯示具有冷卻形貌體之散熱槽的替代具體例。
圖20為具有冷卻形貌體之散熱槽的替代具體例之側視橫截面圖。
圖21為具有冷卻形貌體之散熱槽的替代具體例之側視橫截面圖。
圖22為半導體晶片裝置之間缺少冷卻形貌體之一晶圓的頂視圖。
圖23為具有成列的半導體晶片裝置之一晶圓的頂視圖,該等半導體晶片裝置具有以列對列為基礎彼此正交的冷卻形貌體圖案。
圖24為具有成列的半導體晶片裝置之一晶圓的頂視圖,該等半導體晶片裝置帶有以裝置對裝置為基礎彼此正交的冷卻形貌體圖案。
圖25A-25D為具有不同冷卻鰭片組態之散熱槽之頂視圖。
本發明包括用於單獨地或與一種矽散熱槽組 合,以直接形成冷卻形貌體於矽半導體基板中的技術及組態,積體電路係形成於該矽半導體基板上。
圖1A-1C圖解依據第一個具體例之一種具有冷卻形貌體的矽半導體裝置之形成,其特徵為一導熱層在該半導體晶片的背側。此層允許高的導熱性跨越半導體晶片。此層可以減少半導體晶片中的熱點,以及增加熱消散速率(諸如,熱傳導及發射)。圖1A顯示一般半導體晶片10,其包括一矽基板12、形成在該基板12的上表面上或其中的一個或多個半導體裝置14、以及形成在該基板12的上表面上的接合墊16,該等接合墊被電氣耦合到該半導體裝置14供晶片外連接(off-chip connectivity)。雖然圖1A僅顯示一單一半導體裝置14及其相關聯之接合墊16,但是應該瞭解多個此等裝置係形成於一單一晶圓上,且稍後被單一化(singulated)成個別的裝置晶粒。
一鈍化層18係沈積在該半導體基板12的底面上。此鈍化層係作用為該半導體晶片10的擴散障壁。該鈍化層18可以透過本技藝熟知的濺鍍程序予以沈積。該鈍化層18較佳的厚度為0.1μm或更小。較佳的鈍化材料會具有高的導熱性,例如鎢、鎳、鉻以及前述材料之合金,或是任何其他本技藝熟知的適合的鈍化材料。具有高的導熱性之一材料層20係沈積在該鈍化層18的上方。導熱層20係增進跨越該半導體晶片的導熱性,因而減少熱點。可以使用例如銅、銀、石墨烯、碳相關的材料,或是任何其他熟知的導熱性材料的材料。沈積法可以藉由物理氣相沈積(PVD) 或者是任何其他適合選用的材料之沈積法來執行。設若該導熱層20無法兼作接合層,可以施敷一分開的接合層22。金屬對金屬接合對於其之導熱性特徵是較佳的。設若使用銅,則可使用經由熱壓接合方法之傳統的銅對銅接合。設若使用銀或銦,則可以使用銀銦室溫銲接程序。生成的結構顯示於圖1B中。
半導體晶片之晶圓級切割/單一化(dicing/singulation)可以於個別的半導體裝置14及其等相關聯的接合墊16之間的切割線處,用機械刀片切割設備、雷射切割或是任何其他適合的程序來完成。最終的晶粒結構顯示於圖1C中。
圖2A-2C圖解半導體晶片10之替代具體例的形成過程,其中除了該導熱層20之外,還有熱通孔形成到該基板12的底面內,因而增加該基板12與該導熱層20的整體接觸表面,以及進入該半導體基板12之更深處以增進排熱。該等熱通孔可以用導熱材料來充填。此程序始於圖1A的半導體晶片。一層光阻劑24係沈積在該半導體基板12的底面上。光阻劑24係利用光微影程序予以曝光及選擇性蝕刻,以於光阻劑中留下選擇性暴露基板12的下層底面的圖案。光阻劑中的圖案可為隨機或偽隨機的。生成的結構顯示於圖2A中。
基板12暴露的底面部分係經由光阻劑24中的開口予以蝕刻以形成通孔26(亦即,孔、狹縫、槽溝、通道,或是任何其他形式的空腔或空腔樣式)至基板12的底面 內。乾式蝕刻是較佳的蝕刻方法。各個通孔之相對立的壁可以垂直或是錐形的。通孔26之深度、寬度、形狀及位置可為隨機或偽隨機的。生成的結構(具有垂直通孔側壁)顯示於圖2B中。
移除光阻劑24之後,鈍化層18係如上所述沈積在該半導體基板12之背面。接而,導熱層20係如上所述沈積在該鈍化層18之上方。通孔26係用導熱層20材料來充填或塗覆。該基板12繼而如上所述予以單一化,且最終的結構顯示於圖2C中。於圖2C中,通孔26係用導熱層材料20來充填且具有垂直的側壁。相反地,圖3圖解一替代具體例,其中通孔26係用導熱層20來塗覆而非充填且具有錐形的側壁。
於本文的任一具體例中,一種任選的熱發射強化層28可以選擇性地隨機或偽隨機地沈積在除接合區外的導熱層上方。圖4中顯示一個範例。替代地,接合區可塗覆有熱發射強化層28,其可使用化學或機械方法來任選地移除以使接合區暴露。層28之目的是要藉由使用極高熱發射及抗氧化的材料,來增強該晶片之熱發射,如同以下進一步討論的。諸如銅鎳合金、金或是任何其他高熱發射及抗氧化的材料的材料係為理想。沈積方法可以為物理氣相沈積(PVD)或者是任何其他適合選用的材料之沈積法。最後,表面可係隨意而定地選擇性化學拋光來提升熱發射率。
圖5A-5C圖解另一個替代具體例之形成過程,其中該導熱層係形成於該半導體基板底面上,而通孔係形成 到該導熱層之內,於其內提供額外的熱交換表面。鈍化層及導熱層18及20係採如同以上關於圖1B所討論的方式來形成。然而,如同圖5A中所顯示,導熱層20之厚度較厚。
一層光阻劑24係沈積在該導熱層20上。光阻劑24係利用光微影程序予以曝光且選擇性蝕刻,以於光阻劑中留下選擇性暴露下層導熱層20的圖案。光阻劑中的圖案可為隨機或是偽隨機的。生成的結構顯示於圖5B中。
導熱層20暴露的部分係經由光阻劑24中的開口予以蝕刻以形成通孔30(亦即,孔、狹縫、槽溝、通道,或是任何其他形式的空腔或空腔樣式)至導熱層20內。乾式蝕刻是較佳的蝕刻方法。為了空氣流動更好,通孔壁較佳是錐形的。通孔之深度、寬度、形狀及位置可為隨機或偽隨機的。較佳但非必要地,通孔30不是一路延伸通過導熱層20以暴露鈍化層18或基板12。如同以上所述,一任選的熱發射強化層28可以選擇性地沈積在除接合區外的導熱層20上。最終的結構(移除光阻劑24之後)顯示於圖5C中。
圖6圖解另一個任擇具體例,其組合如上關於圖2A-2C所述形成到該基板12的底面內之通孔26,以及如上關於圖5A-5C所述形成到該導熱層20內之通孔30。該導熱層20內之通孔30可以但非必要沈積在該基板12之通孔26上方且與其等對齊。圖6中形成組態可始於圖2C中的結構(但有較厚的導熱層),以及如同以上關於圖5A-5C所述的方式持續加工。
圖7圖解圖6晶片,但是增加側表面通孔32。單一 化之後,通孔32係藉由光微影和蝕刻程序而形成到經單一化之晶粒的側表面之內。側通孔32係作用為額外的熱交換器。側通孔32可以用鈍化層18來塗覆,及/或用導熱層20和任選地該熱發射強化層28來塗覆或充填。側表面通孔32可以併入本文中所述之任一具體例中。
為了有效的熱消散(諸如,熱傳導及發射),較佳的是將以上所述之半導體晶片安裝於矽基的散熱槽上。矽散熱槽的各種具體例係如以下所述,其可和以上所述之任一晶片組態一起使用,或是和需要有效熱消散之任何其他的半導體晶片結構一起使用。
圖8A-8E圖解一種矽散熱槽40的形成過程,其始於一矽基板42。一層光阻劑44係沈積在該矽基板42的頂面上。光阻劑44係利用適當的光微影程序予以曝光及蝕刻以使頂基板表面的一中央區域暴露,也一起暴露較小的鄰接頂面區域,如同圖8A中所顯示。
經暴露的矽基板表面係予以蝕刻以形成一空腔46以及多個深槽溝、通道、孔或是其他空腔類型的空穴48至基板42的頂面內。乾式蝕刻是較佳的蝕刻方法。空腔46及槽溝48之深度、寬度、形狀及位置可為隨機或偽隨機的。槽溝48界定了基板42之冷卻鰭片50(cooling fin)。為使空氣流動更好,槽溝48的壁較佳是錐形的。生成的結構顯示於圖8B中。
移除光阻劑44之後,一導熱層52沈積於該基板42的頂面上,包括空腔46及槽溝48內部。任選地,此層也可 以沈積於該基板42的底面上。層52之目的是要增進跨越該散熱槽的導熱性,因而增加熱消散能力。可以使用例如銅、銀、石墨烯、碳相關的材料,或是任何其他熟知的導熱性材料的材料。沈積法可以藉由物理氣相沈積(PVD)或者是任何其他適合選用的材料之沈積法來執行。設若該導熱層52無法兼作接合層,可以分開地施敷一接合層。金屬對金屬接合對於其之導熱性特徵是較佳的。設若使用銅,則可使用經由熱壓接合方法之傳統的銅對銅接合。設若使用銀或銦,則可使用銀銦室溫接合法。生成的結構顯示於圖8C中。
如上關於半導體晶片10所述的熱發射強化層,可以任選及選擇性地沈積,隨機或偽隨機地於除接合區外的散熱槽40上之任何地方。該熱發射強化材料可以直接沈積於該矽基板42上或是沈積於該導熱層52上。最後的散熱槽表面可以任選地選擇性地化學拋光來提升熱發射率。較佳地,多個散熱槽40同時形成於單一基板42上,其接而須沿著切割線使該基板42的單一化,以產生個別及分開的散熱槽40,如同圖8D中所顯示。
於單一化之前或之後,將一半導體裝置安裝於空腔46內部,其中熱從該裝置傳導、通過基板42和導熱層52,且透過冷卻鰭片50離開基板42。舉例來說,圖8E顯示圖6的晶片10,安裝於散熱槽40的空腔46之內。散熱槽40以單石矽散熱槽結構為特徵,此結構包括一矽基板,一矽熱交換器(亦即,形成到基板內的深槽溝)、空腔內半導體晶片安裝於其內之一導熱接合介面、增強熱塗層、以及散熱槽和 半導體晶片安裝於其中之實密積體。此結構賦予最小尺度上之最佳半導體晶片熱消散能力。
圖9圖解圖8D之散熱槽40的替代具體例,其中熱交換形貌體係形成於該基板42的底面上用於額外的熱消散。具體地,採如同以上所述針對圖3中通孔26和導熱層20形成到基板12的底面內之相同方式,使錐形通孔54形成到基板42的底面內且用導熱層56來塗覆(亦即,襯墊)。
圖10圖解圖9之散熱槽40的替代具體例,其中熱交換形貌體係形成到置設於該基板42之底面上的導熱層內用於額外的熱消散。具體地,採如同以上所述關於圖5C中通孔30形成到基板12的底面上之導熱層20內的相同方式,使較厚的導熱層56形成到基板42的底面上且使錐形通孔58形成到導熱層56內。
圖11A-11D圖解矽散熱槽40的替代具體例之形成過程,其含有熱通孔延伸通過基板42用於熱連接基板42之凹入的頂面和底面。用圖8B的結構來開始,在移除光阻劑44之後,採如同以上所述關於通孔26形成到基板12的底面內之相同方式,使通孔60形成到基板60的底面內。生成的結構顯示於圖11A中。
將光阻劑62沈積在該基板42的底面上(包括通孔60中)。光阻劑62係經由光微影程序予以蝕刻及曝光以移除光阻劑在置設於空腔46之下的該等通孔60之頂端部分的選定部分,使基板42的底面之選定部分暴露出來,如同圖11B中所顯示。
接而在基板42的底面上執行矽蝕刻,以形成延伸通過基板42至空腔46之穿孔64。較佳地,矽蝕刻為乾式蝕刻。穿孔64可以具有垂直或是錐形的側壁。生成的結構(移除光阻劑62之後)顯示於圖11C中。導熱層66係以如同以上所討論的相同方式形成於基板42的頂面及底面二者上方。層66襯墊或充填各種的空腔、槽溝及通孔。較佳地,層66襯墊空腔46、槽溝48及通孔60,以及充填穿孔64,如同圖11D中所顯示。穿孔64中的導熱材料66有效地將熱從安裝於空腔46中的裝置,通過基板42,並且傳遞至通孔60,尤其是設若材料66的導熱比矽更好的時候。
可以使用散熱槽40的其他變化來混合且配對如同以上所述的散熱槽的不同形貌體。舉例而言,圖12圖解一種散熱槽40,其組合圖10中所顯示之形成於基板42的底面上之導熱層56內的通孔58,加上圖11D中所顯示之充填導熱材料的穿孔64。圖13圖解圖8C的散熱槽40,但是還加上形成於基板42的底面上之導熱層52。圖14圖解圖8C的散熱槽40,但是加上形成到基板42的底面內之空腔46、槽溝48及鰭片50。圖15圖解圖14的散熱槽40,但是還加上延伸通過基板42且充填導熱材料52的穿孔64。圖16圖解圖14的散熱槽40,但是還加上額外的槽溝48及鰭片50,其等形成到基板42的底面內、相對於上表面之空腔46。圖17圖解圖16的散熱槽40,但是還加上鄰接空腔46、延伸通過基板42且充填導熱材料52的穿孔64。圖18圖解圖17的散熱槽40,但是沒有槽溝48及鰭片50形成於基板42的頂面(亦即,基板具 有平坦頂面)。圖19圖解圖18的散熱槽40,但是所有的基板42部分上都有穿孔64(例如,基板42之尺寸能匹配安裝於其上的基板12之尺寸)。圖20圖解圖19的散熱槽40,但是還加上僅形成於基板42的底面之中央部分上的槽溝48及鰭片50。圖21圖解圖15的散熱槽40,但是基板42的底面中的空腔46與基板42的頂面中的空腔46錯開。
矽基之晶片10及散熱槽40有許多優點。利用矽來製造散熱槽允許能使用進階蝕刻方法,此能夠創造非常高密度的小型結構,且因此每體積材料能夠創造更大的表面積。而且,散熱槽形貌體之小型化允許利用先前技藝的設計不易接近的空間或是尚未利用的空間。舉例而言,半導體晶片的側面通常是空白空間或是由模製材料所覆蓋。使用矽作為散熱槽基板能使散熱槽得以縮小至晶片級,且以非常高的效益來利用所有可用的空間。使用矽基板用於熱消散,允許利用進階的矽蝕刻技術,使得先前使用傳統散熱槽製造技術太昂貴或不可能製造的許多形狀和設計成為可能,此開啟進階的半導體散熱槽氣流設計。
熱介面材料(TIM)具有將近9且最多80的平均熱K值。以TIM為基礎之油脂及膠帶會磨損很快,且與本發明相比可視為絕熱件。以TIM為基礎之焊料僅能執行本發明四分之一的性能且為較厚。本發明於半導體晶片10和矽散熱槽40之間提供金屬對金屬接合,以及350及高於350之標的熱K值。透過使用矽基散熱槽配合矽基半導體晶片,不同的熱膨脹係數(CTE)不再是問題,因而半導體晶片得以在沒 有TIM的情況下直接接合至散熱槽,以及導致在熱消散速率上的激烈增加。
半導體晶片通常會於特定的區域或點過熱,從而造成整個晶片、行動式裝置及其之冷卻系統計算性能的瓶頸。本發明包括一種導熱強化層於半導體晶片上,以快速地將熱帶離熱點,以及因而使計算性能及熱發射率能夠更高。導熱強化層也是為了相同的目的而施敷於矽散熱槽。
雖然一些材料於熱傳導方面做得極好,但是其等對於熱發射(輻射熱傳遞)不總是最佳的。舉例而言,銅及銀有若干最佳的導熱性及熱發射係數。然而,此等金屬會快速地氧化,此大大地降低發射性能,然而其等之導熱性依然無恙。較佳的是保護該導熱層不被氧化,同時保留高的熱發射係數。因此,以上所述具有導熱層的任一具體例可以包括一種形成在導熱層(例如,銅或銀用於導熱)上的熱發射強化層(諸如,鎳或金用於發射)。以下為理想上用於熱發射強化層之材料列表:
當於矽晶圓(或是任何其他的材料)上創造圖案時,該矽基板會發生翹曲現象且對結構有負面的影響。因此,當如上所述形成通孔或槽溝到基板12和42內時,在單一化之前可以利用幾種技術來使晶圓翹曲現象最小化。使晶圓翹曲現象最小化的第一種技術,是使最後彼此單一化之晶片或散熱槽之間的任何通孔或槽溝中斷。更具體地,晶圓之切割線設置處或將設置處的那些區域應該沒有通孔和槽溝,如同圖22中所顯示。通孔/槽溝圖案70不會形成於矽晶圓72之介於裝置74(例如,晶片10、散熱槽40等等)間的部分。
使晶圓翹曲現象最小化的第二種技術,是讓通孔/槽溝圖案70相對於其鄰接列正交地定向,如同圖23中所顯示。具體地,通孔/槽溝圖案70於裝置74的第一列為水平定向,於裝置74的第二列為垂直定向,諸如此類。
使晶圓翹曲現象最小化的第三種技術,是讓用於各裝置74的通孔/槽溝圖案70相對於所有鄰近裝置74之通孔/槽溝圖案正交地定向,如同圖24中所顯示。
應瞭解到,本發明不受限於上文中所述及本文中例示說明的具體例,而是包含落於後附申請專利範圍之範疇中的任何及所有變化。舉例而言,本文中參照本發明並 非意欲限制任何請求項或請求項術語的範疇,而是僅參照可由一項或多項請求項所包含的一個或多數個特徵。上述中描述的材料、方法及數值的例子僅僅供舉例說明,而不應視為縮限申請專利範圍。再者,如申請專利範圍及說明書明顯可知,並非所有方法步驟都必須依照所例示說明或所請求界定的確實順序來進行,而是可以容許適當形成本發明的半導體晶片及/或散熱槽的任何次序來進行。單層之材料能夠形成為多層之此等或類似材料,且反之亦然。最後,雖然冷卻鰭片50表現及描述為筆直的且彼此平行,但是可以使用其他的鰭片構形來達到所欲的熱發射。舉例而言,圖25A顯示筆直且平行的鰭片25。然而,鰭片25可以為非連續的(如同圖25B中所顯示),定位為不平行的構形,例如諸如,星形的構形(如同圖25C中所顯示),或是如圓柱的構形(如同圖25D中所顯示)。
應瞭解到,如本文中所使用者,術語「在...上方」及「在...上」二者皆包含地包括「直接在...上」(無中間材料、元件或空間設置於其間)及「間接在...上」(有中間材料、元件或空間設置於其間)。同樣的,術語「鄰接」包括「直接鄰接」(無中間材料、元件或空間設置於其間)及「間接鄰接」(有中間材料、元件或空間設置於其間),「安裝到...」包括「直接安裝到...」(無中間材料、元件或空間設置於其間)及「間接安裝到...」(有中間材料、元件或空間設置於其間),以及「電氣耦合到...」包括「直接電氣耦合到...」(無中間材料或元件於電氣連接在一起的元件之間)及「被間接 電氣耦合到...」(有中間材料或元件於電氣連接在一起的元件之間)。例如,「在基板之上」形成一元件能包括直接在基板形成此元件而無中間材料/元件界於其等之間,以及間接在基板上形成此元件,有一個或更多個中間材料/元件界於其等之間。
10‧‧‧(半導體)晶片
12‧‧‧(矽)基板;半導體基板
14‧‧‧半導體裝置
16‧‧‧接合墊
18‧‧‧鈍化層
26‧‧‧通孔
40‧‧‧(矽)散熱槽
42‧‧‧(矽)基板
46‧‧‧空腔
48‧‧‧空穴;槽溝
50‧‧‧(冷卻)鰭片
52‧‧‧(導熱)層;導熱材料

Claims (19)

  1. 一種半導體裝置,其包含:一半導體晶片,其包含:一第一矽基板,其具有相對立的第一表面及第二表面;一半導體裝置,其係形成在該第一表面處或是該第一表面中;形成在該第一表面處的多個第一接觸墊,該等第一接觸墊係電氣耦合到該半導體裝置;一導熱材料層,其係位在該第二表面上;以及多個第一通孔,該等第一通孔係形成為部分通過該導熱材料層。
  2. 如請求項1之半導體裝置,其進一步包含:多個第二通孔,該等第二通孔係形成到該第一矽基板的該第二表面內,其中該等第二通孔係用該導熱材料層予以襯墊或是用該導熱材料層予以充填。
  3. 如請求項2之半導體裝置,其中該等第一通孔之各者係與該等第二通孔中之一者對齊。
  4. 如請求項1之半導體裝置,其進一步包含:多個第二通孔,該等第二通孔係形成到該第一矽基板的一側表面內,該側表面係介於該第一表面及該第二表面之間。
  5. 如請求項1之半導體裝置,其進一步包含一散熱槽,該 散熱槽包括:一第二矽基板,其具有相對立的第一表面及第二表面;多個第二通孔,該等第二通孔係形成到該第一表面及該第二表面之一者內,以界定該第二矽基板於該等第二通孔之間的第一鰭片;一導熱材料層,其係位在該等第二通孔中;其中該第一矽基板的該第二表面係安裝到該第二矽基板的該第一表面。
  6. 如請求項5之半導體裝置,其中該等多個第二通孔係形成到該第二矽基板的該第一表面內。
  7. 如請求項6之半導體裝置,其進一步包含:一空腔,其係形成到該第二基板的該第一表面內,其中該半導體晶片係配置於該空腔中。
  8. 如請求項7之半導體裝置,其中該導熱材料層係延伸至該空腔內。
  9. 如請求項6之半導體裝置,其進一步包含:多個第三通孔,該等第三通孔係形成到該第二矽基板的該第二表面內;以及一第二導熱材料層,其係位在該等第三通孔中。
  10. 如請求項6之半導體裝置,其進一步包含:一第二導熱材料層,其於該第二矽基板的該第二表面上;以及多個第三通孔,該等第三通孔係形成為部分通過該 第二導熱材料層。
  11. 如請求項9之半導體裝置,其進一步包含:多個穿孔,該等穿孔各於該第二基板的該第一表面與該第二表面之間延伸,且各係用導熱材料予以襯墊或是充填。
  12. 如請求項10之半導體裝置,其中該等穿孔之各者係與該等第三通孔中之一者對齊。
  13. 如請求項10之半導體裝置,其進一步包含:多個穿孔,該等穿孔各於該第二基板的該第一表面與該第二表面之間延伸,且各係用導熱材料予以襯墊或是充填。
  14. 如請求項11之半導體裝置,其中該等穿孔之各者係與該等第三通孔中之一者對齊。
  15. 如請求項7之半導體裝置,其進一步包含:多個第三通孔,該等第三通孔係形成到該第二矽基板的該第二表面內,以界定該第二矽基板於該等第三通孔之間的第二鰭片。
  16. 如請求項15之半導體裝置,其進一步包含:一第二空腔,其係形成到該第二基板的該第二表面之內。
  17. 如請求項5之半導體裝置,其中該第二矽基板的該等鰭片之各者係平行於該等鰭片之其他者伸長且延伸。
  18. 如請求項5之半導體裝置,其中該第二矽基板的該等鰭片之各者係遠離該第二基板的一中央部位伸長且延伸。
  19. 如請求項5之半導體裝置,其中該第二矽基板的該等鰭片之各者為柱狀物。
TW104109789A 2014-04-23 2015-03-26 使用矽之晶片級熱消散技術 TWI569388B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461983402P 2014-04-23 2014-04-23
US14/662,088 US9524917B2 (en) 2014-04-23 2015-03-18 Chip level heat dissipation using silicon

Publications (2)

Publication Number Publication Date
TW201605005A true TW201605005A (zh) 2016-02-01
TWI569388B TWI569388B (zh) 2017-02-01

Family

ID=54335470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109789A TWI569388B (zh) 2014-04-23 2015-03-26 使用矽之晶片級熱消散技術

Country Status (6)

Country Link
US (1) US9524917B2 (zh)
JP (1) JP5975449B2 (zh)
KR (1) KR101706847B1 (zh)
CN (1) CN105023890B (zh)
HK (1) HK1217058A1 (zh)
TW (1) TWI569388B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016175826A1 (en) * 2015-04-30 2016-11-03 Hewlett-Packard Development Company, L.P. Heat sink
DE102015015699A1 (de) * 2015-12-04 2017-06-08 Abb Schweiz Ag Elektronisches Leistungsmodul
US9818726B2 (en) * 2015-12-28 2017-11-14 International Business Machines Corporation Chip stack cooling structure
US10492334B2 (en) 2017-01-12 2019-11-26 Rensselaer Polytechnic Institute Methods, systems, and assemblies for cooling an electronic component
JP6867243B2 (ja) * 2017-06-26 2021-04-28 新光電気工業株式会社 放熱板及びその製造方法と電子部品装置
US20200176352A1 (en) * 2017-06-30 2020-06-04 Intel Corporation Die backside structures for enhancing liquid cooling of high power multi-chip package (mcp) dice
KR20190003186A (ko) * 2017-06-30 2019-01-09 주식회사 솔루에타 고방열 박막 및 그 제조 방법
US10586751B2 (en) * 2017-08-03 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN109037159B (zh) * 2018-08-15 2024-05-10 深圳市金誉半导体股份有限公司 功率芯片的封装结构及制作方法
EP3871027A1 (en) * 2018-10-23 2021-09-01 Sicoya GmbH Assembly of network switch asic with optical transceivers
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
CN217608150U (zh) 2019-06-24 2022-10-18 米沃奇电动工具公司 电动工具
US11282791B2 (en) * 2019-06-27 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a heat dissipation structure connected chip package
CN111508913A (zh) * 2020-05-06 2020-08-07 贵州大学 一种基于硅通孔的大功率芯片背面散热方法
CN111554644B (zh) * 2020-06-12 2022-04-01 厦门通富微电子有限公司 一种芯片、芯片封装体及晶圆
CN111554586B (zh) * 2020-06-12 2022-04-01 厦门通富微电子有限公司 一种芯片封装体的制备方法
CN111628110A (zh) * 2020-06-24 2020-09-04 京东方科技集团股份有限公司 显示模组及显示装置
CN115472547A (zh) * 2021-06-11 2022-12-13 京东方科技集团股份有限公司 载板及其制备方法、转移基板及其制备方法
US20230139914A1 (en) * 2021-11-01 2023-05-04 Micron Technology, Inc. Semiconductor device assemblies including monolithic silicon structures for thermal dissipation and methods of making the same

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151777A (en) 1989-03-03 1992-09-29 Delco Electronics Corporation Interface device for thermally coupling an integrated circuit to a heat sink
JPH06252300A (ja) 1992-12-28 1994-09-09 Hitachi Ltd 冷却装置を備えた集積回路チップ及びその製造方法
US5403783A (en) 1992-12-28 1995-04-04 Hitachi, Ltd. Integrated circuit substrate with cooling accelerator substrate
JPH06268110A (ja) 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6627864B1 (en) 1999-11-22 2003-09-30 Amkor Technology, Inc. Thin image sensor package
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
BRPI0208236B1 (pt) 2001-03-21 2015-04-14 Suikoh Top Line Co Ltd Aleta de irradiação com espessura ultrafina de revestimento metálico
US20050051859A1 (en) 2001-10-25 2005-03-10 Amkor Technology, Inc. Look down image sensor package
JP2003258165A (ja) 2002-03-05 2003-09-12 Toshiba Corp 半導体装置
JP2004134480A (ja) 2002-10-09 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
WO2005004195A2 (en) 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
US20050104186A1 (en) 2003-11-14 2005-05-19 International Semiconductor Technology Ltd. Chip-on-film package for image sensor and method for manufacturing the same
KR100673950B1 (ko) 2004-02-20 2007-01-24 삼성테크윈 주식회사 이미지 센서 모듈과 이를 구비하는 카메라 모듈 패키지
TW200632628A (en) 2005-03-02 2006-09-16 Mitac Technology Corp Heat dissipation fins structure and manufacturing method thereof
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7494910B2 (en) * 2006-03-06 2009-02-24 Micron Technology, Inc. Methods of forming semiconductor package
JP4668814B2 (ja) 2006-03-08 2011-04-13 Okiセミコンダクタ株式会社 半導体装置
KR100691398B1 (ko) 2006-03-14 2007-03-12 삼성전자주식회사 미소소자 패키지 및 그 제조방법
KR100770690B1 (ko) 2006-03-15 2007-10-29 삼성전기주식회사 카메라모듈 패키지
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) * 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7569409B2 (en) 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
CN101548379B (zh) * 2007-01-10 2011-01-12 奥斯兰姆有限公司 电子器件模块及其制造方法
EP2575166A3 (en) 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
JP4380718B2 (ja) * 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
CN100546026C (zh) 2007-04-29 2009-09-30 鸿富锦精密工业(深圳)有限公司 影像摄取装置
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US20100053407A1 (en) 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
US8232633B2 (en) 2008-09-25 2012-07-31 King Dragon International Inc. Image sensor package with dual substrates and the method of the same
DE102008063416B4 (de) * 2008-12-31 2014-12-31 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind
US8395054B2 (en) * 2009-03-12 2013-03-12 Ibiden Co., Ltd. Substrate for mounting semiconductor element and method for manufacturing substrate for mounting semiconductor element
JP2010219425A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
JP2010239018A (ja) 2009-03-31 2010-10-21 Panasonic Corp 半導体装置およびこれを用いた半導体装置の製造方法
US20100276701A1 (en) 2009-04-29 2010-11-04 Hebert Francois Low thermal resistance and robust chip-scale-package (csp), structure and method
CN102473767A (zh) * 2009-07-02 2012-05-23 夏普株式会社 带有布线板的太阳能电池单元、太阳能电池模块以及带有布线板的太阳能电池单元的制造方法
US8283745B2 (en) 2009-11-06 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside-illuminated image sensor
JP5733893B2 (ja) 2009-12-22 2015-06-10 新光電気工業株式会社 電子部品装置
US8183579B2 (en) * 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. LED flip-chip package structure with dummy bumps
US8564114B1 (en) 2010-03-23 2013-10-22 Amkor Technology, Inc. Semiconductor package thermal tape window frame for heat sink attachment
US8492911B2 (en) 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
US8917510B2 (en) * 2011-01-14 2014-12-23 International Business Machines Corporation Reversibly adhesive thermal interface material
JP5709719B2 (ja) 2011-01-18 2015-04-30 有限会社 ナプラ 電子部品支持装置及び電子デバイス
US8941232B2 (en) * 2011-02-24 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal bumps for cooling device connection
JP5891707B2 (ja) 2011-10-28 2016-03-23 富士通株式会社 半導体装置とその製造方法
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
US9461190B2 (en) * 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same

Also Published As

Publication number Publication date
TWI569388B (zh) 2017-02-01
JP2015211221A (ja) 2015-11-24
US20150311137A1 (en) 2015-10-29
CN105023890B (zh) 2018-01-23
JP5975449B2 (ja) 2016-08-23
HK1217058A1 (zh) 2016-12-16
CN105023890A (zh) 2015-11-04
KR101706847B1 (ko) 2017-02-14
US9524917B2 (en) 2016-12-20
KR20150122603A (ko) 2015-11-02

Similar Documents

Publication Publication Date Title
TWI569388B (zh) 使用矽之晶片級熱消散技術
US11133237B2 (en) Package with embedded heat dissipation features
EP1848035B1 (en) Semiconductor device with integrated heat spreader
US9741638B2 (en) Thermal structure for integrated circuit package
US7294926B2 (en) Chip cooling system
US8012808B2 (en) Integrated micro-channels for 3D through silicon architectures
TWI506689B (zh) 半導體裝置之製造方法
US10475733B2 (en) Method and structures for heat dissipating interposers
KR20130033375A (ko) 인터포저를 갖는 범프레스 빌드-업 층 패키지 디자인
TWI628759B (zh) 具備冷卻特徵之低輪廓感測器封裝體及其製造方法
TWI636535B (zh) 具有嵌埋式熱電裝置之玻璃中介層
JP2006196885A (ja) 半導体モジュールにおける熱放散のための方法および装置
TWI678331B (zh) 單片相變化散熱裝置
TWM610767U (zh) 晶片封裝組件
JP5891707B2 (ja) 半導体装置とその製造方法
US9839159B1 (en) Dispense pattern for thermal interface material for a high aspect ratio thermal interface
JP5929059B2 (ja) 半導体装置及びその製造方法