CN111554586B - 一种芯片封装体的制备方法 - Google Patents

一种芯片封装体的制备方法 Download PDF

Info

Publication number
CN111554586B
CN111554586B CN202010537933.XA CN202010537933A CN111554586B CN 111554586 B CN111554586 B CN 111554586B CN 202010537933 A CN202010537933 A CN 202010537933A CN 111554586 B CN111554586 B CN 111554586B
Authority
CN
China
Prior art keywords
chip
heat dissipation
wafer
heat
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010537933.XA
Other languages
English (en)
Other versions
CN111554586A (zh
Inventor
张文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tongfu Microelectronics Co ltd
Original Assignee
Xiamen Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tongfu Microelectronics Co ltd filed Critical Xiamen Tongfu Microelectronics Co ltd
Priority to CN202010537933.XA priority Critical patent/CN111554586B/zh
Publication of CN111554586A publication Critical patent/CN111554586A/zh
Application granted granted Critical
Publication of CN111554586B publication Critical patent/CN111554586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

本申请公开了一种芯片封装体的制备方法，该芯片封装体的制备方法包括提供芯片/晶圆，芯片/晶圆具有主动面和与主动面相对的背面，芯片/晶圆的主动面上设置有连接件，连接件用于与键合基板键合；将芯片/晶圆与临时基板键合；在芯片/晶圆的背面上形成散热槽。通过上述方式，本申请能够提高芯片的散热效率。

Description

一种芯片封装体的制备方法
技术领域
本申请涉及半导体技术领域，特别是涉及芯片封装体的制备方法。
背景技术
随着集成电路(Integrated Circuit，IC)芯片的内部线路集成度的增高，芯片所产生的热能也在不断增加。而芯片要工作，必须满足一个温度范围，在实际电路中，必须保证芯片的温度在其可以承受的范围之内。芯片本身产生的热量，除了少部分通过底部载板以及焊点向外散热，主要还是通过芯片表面散热的。因此，通常是在芯片表面加散热器来实现芯片散热，散热器本身是通过热导材料与芯片进行接触，热导材料将热量传导到散热器上，再通过散热器进行热辐射将热量耗散出去。但是热导材料的多少及热导材料与散热器的接触是否紧密等均会影响散热效果。
发明内容
本申请主要解决的技术问题是提供一种芯片封装体的制备方法，能够提高所得芯片封装体的散热效率。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装体的制备方法，该芯片封装体的制备方法包括提供芯片/晶圆，芯片/晶圆具有主动面和与主动面相对的背面，芯片/晶圆的主动面上设置有连接件，连接件用于与键合基板键合；将芯片/晶圆与临时基板键合；在芯片/晶圆的背面上形成散热槽。
其中，将芯片/晶圆与临时基板键合包括：在临时基板上形成一层粘合胶；利用粘合胶键合芯片/晶圆与临时基板。
其中，在芯片/晶圆的背面形成散热槽包括：利用蚀刻工艺对芯片/晶圆的背面进行刻蚀，形成散热槽。
其中，在芯片/晶圆的背面形成散热槽之前还包括：对芯片/晶圆的衬底进行减薄处理，将芯片/晶圆的衬底减薄至200～300μm。
其中，剥离临时基板，制得带有散热槽的芯片封装体包括：将带有散热槽的芯片与封装基板键合，形成带有散热槽的芯片封装体。
其中，剥离临时基板，制得带有散热槽的芯片封装体之后还包括：向散热槽中填充导热材料。
其中，导热材料为导热硅脂。
其中，向散热槽中填充导热材料之后还包括：在带有散热槽的芯片封装体的背面贴装散热器。
其中，剥离临时基板，制得带有散热槽的芯片封装体包括：对带有散热槽的晶圆进行切割，形成单颗的带有散热槽的芯片。
其中，临时基板为硅基基板、玻璃基板、金属基板、有机基板中的任一种。
其中，散热槽的深度为40～60μm，散热槽的宽度为20～40μm，相邻两散热槽的间距为200～500μm。
本申请的有益效果是：区别于现有技术的情况，本申请通过将芯片/晶圆与临时基板键合，相当于对芯片/晶圆做了临时封装，临时封装后再对芯片/晶圆进行处理制作散热槽，能够给予芯片/晶圆一定的保护性，提高制作工艺中芯片/晶圆的稳定性，减小制作工艺过程对芯片/晶圆带来损伤，造成不良。
附图说明
图1是本申请实施方式中一芯片的俯视结构示意图；
图2是本申请实施方式中另一芯片的剖面结构示意图；
图3是本申请实施方式中又一芯片的剖面结构示意图；
图4是本申请实施方式中晶圆的俯视结构示意图；
图5是本申请实施方式中晶圆的剖面结构示意图；
图6是本申请实施方式中一芯片封装体的剖面结构示意图；
图7是本申请实施方式中另一芯片封装体的剖面结构示意图；
图8是本申请实施方式中又一芯片封装体的剖面结构示意图；
图9是本申请实施方式中芯片封装体制备方法的流程示意图；
图10是本申请实施方式中另一芯片封装体制备方法的流程示意图；
图11是本申请实施方式中芯片封装体的制备方法中在晶圆上形成连接件的示意图；
图12是本申请实施方式中芯片封装体的制备方法中将晶圆与临时基板键合的示意图；
图13是本申请实施方式中芯片封装体的制备方法中在晶圆的背面形成散热槽的示意图；
图14是本申请实施方式中芯片封装体的制备方法中剥离临时基板的示意图；
图15是本申请实施方式中芯片封装体的制备方法中对芯片进行封装的示意图；
图16是本申请实施方式中芯片封装体的制备方法中填充导热材料的示意图。
具体实施方式
为使本申请的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本申请进一步详细说明。
本申请提供一种芯片，该芯片具有主动面以及与主动面相对的背面，主动面上设置有集成电路及信号引出焊盘，背面上设置有散热结构，散热结构包括设置在芯片背面上的至少一个散热槽，可以向散热槽中填充导热材料，利用导热材料将芯片中的热量散发出去，以对芯片进行散热。通过在芯片的背面设置散热槽，能够增大芯片与导热材料的接触面积与结合力，提高芯片的散热效率。
请参阅图1，图1是本申请实施方式中一芯片的俯视结构示意图。该实施方式中，芯片101具有主动面以及与主动面相对的背面，芯片101包括集成电路(图未示)和散热结构，集成电路位于芯片101的主动面上，散热结构位于芯片101的背面上，散热结构包括设置在芯片101背面上的至少一个散热槽106。可以向散热槽106中填充导热材料(图未示)，利用导热材料将芯片内部的热量传递出去，以对芯片进行散热。
该实施方式中，通过在芯片的背面设置散热槽，能够使得导热材料与芯片充分接触，大大增加了芯片与导热材料的接触面积与结合力，提高了芯片的散热效率。
其中，散热槽106可以是多个，更多的设置散热槽能够更大程度的增加芯片与导热材料的接触面积，提高散热效果。多个散热槽106之间可以是相连通的，以实现热量传递的互通，更快的将热量传导至芯片外侧。多个散热槽106可以阵列排布，也可以非均匀排布。如在线路多、热量高的地方设置更多的散热槽，在线路少、热量低的地方设置较少的散热槽，以保证芯片的支撑稳定性。
在一实施方式中，散热槽106的深度为40～60μm，如45μm、50μm、55μm等；散热槽106的宽度为20～40μm，如25μm、30μm、35μm等；相邻两散热槽106的间距为200～500μm，如250μm、300μm、400μm等。通过设置散热槽的尺寸，能够在提高散热效果的同时，保证芯片衬底的支撑性，提高芯片的稳定性。
在一实施方式中，散热槽106可以是矩形、环形、梯形等任意规则/不规则的形状。
请参阅图2，图2是本申请实施方式中另一芯片的剖面结构示意图。该实施方式中，散热槽106包括靠近主动面A的第一端和靠近背面B的第二端，散热槽106的第一端的宽度小于散热槽106的第二端的宽度。通过这种设置，能够增大导热材料与外界的接触面积，更利于芯片散热。
请参阅图3，图3是本申请实施方式中又一芯片的剖面结构示意图。该实施方式中，散热槽106为环形凹槽，散热结构还包括与散热槽106相连通的散热孔112，散热孔112可以是多个，散热孔112沿与芯片表面相平行的方向延伸至芯片的边缘，散热槽106内填充有导热材料，散热孔112内不填充导热材料。即在芯片上开设有朝向芯片背面的散热槽和朝向芯片侧面的散热孔，能够从更多方向上散热。该实施方式中，通过设置与散热槽连通的散热孔，能够使芯片内部形成连通的空间，利于热量的传导释放。
其中，可以在散热槽106内设置一环形管道，环形管道设置有多个与散热孔112相连通的管口，环形管道内不填充导热材料，可以在环形管道与散热孔间形成环流通道，实现气流循环，利于散热。如还可以在散热孔112的开口处设置散热扇，利用散热扇吹动通道内的气流流通，加快热量的散发。环形管道可使用导热材料制成、环形管道外侧还可以填充有导热材料，通过这种方式，能够实现多角度多方位的散发热量。
本申请所提供的芯片，可以是对芯片的背面进行处理制得散热槽，也可以是直接使用具有散热槽的晶圆制备出带有散热结构的芯片，即可以先对晶圆进行处理，在晶圆背面制得散热槽，再将晶圆切割成多个芯片。
请结合参阅图4和图5，图4是本申请实施方式中晶圆的俯视结构示意图，图5是本申请实施方式中晶圆的剖面结构示意图。本申请还提供一种晶圆，该实施方式中，晶圆101包括衬底1011和主动层，主动层位于衬底1011的一侧，主动层包括多个集成电路区113，可切割形成多个芯片。衬底1011远离主动层的一侧设置有散热结构，散热结构包括设置在衬底1011远离主动层一侧的至少一个散热槽106，散热槽106用于容置导热材料以对晶圆进行散热。
其中，晶圆101上散热槽106的深度应深至接近主动层，以在制作芯片时，将衬底减薄后，散热槽可留在芯片上。
该实施方式中，通过设置带有散热槽的晶圆，能够节约制作芯片时的工艺，提高芯片制作效率。
请参阅图6，图6是本申请实施方式中一芯片封装体的剖面结构示意图。该实施方式中，利用本申请所提供的芯片可制得散热效果好的芯片封装体。如图6所示，芯片封装体包括芯片101、线路层103和焊球105。
芯片101具有主动面以及与主动面相对的背面，芯片101的背面设置有散热结构，散热结构包括设置在芯片101背面上的至少一个散热槽106。可以向散热槽106中填充导热材料(图未示)，利用导热材料将芯片内部的热量传递出去，以对芯片进行散热。芯片101可以是上述任意实施方式中的芯片，芯片封装体可以是芯片级封装体，也可以是晶圆级封装体。
芯片101的主动面上设置有集成电路及信号引出焊盘102，线路层103设置在芯片101的主动面上，与芯片101的信号引出焊盘102电连接用于引出芯片信号。
焊球105与线路层103的线路电连接，用于将芯片封装体与封装基板电连接，实现芯片封装。
该实施方式中，芯片封装体的芯片上设置有散热槽，能够使得导热材料与芯片充分接触，大大增加了芯片与导热材料的接触面积与结合力，提高了芯片封装体的散热效率。
请参阅图7，图7是本申请实施方式中另一芯片封装体的剖面结构示意图。该实施方式中，芯片封装体还包括导热材料111，导热材料111填充在散热槽106中，导热材料111还可以涂覆在芯片背面的表面，用于传导芯片内部的热量。导热材料可以是一些高导热性的材料，如可以是导热硅脂等有机材料，导热硅脂可以是有一定流动性的填充胶，能够更均匀更充分的填充散热槽，使导热材料与散热槽更紧密的结合，形成良好的热传导环境，提高散热效率。在其他实施方式中，导热材料还可以是高导热性的金属材料等。
在另一实施方式中，还可以在芯片封装体上贴装散热器(图未示)，以提高芯片封装体的散热效果。散热器贴在芯片的背面，可利用导热材料粘结散热器与芯片，散热器通过导热材料与芯片进行接触，利用导热材料将热量传导至散热器上，再通过散热器进行热辐射将热量耗散出去。其中，导热材料可以是硅脂介质，硅脂介质层涂抹的多少以及散热器本身的设计误差都会影响散热器与硅脂介质，以及硅脂介质与芯片之间是否紧密的接触在一起，也会影响散热效果。本申请通过在芯片上设置散热槽，能够增大硅脂介质与芯片的接触面积和结合力，能够使散热器与硅脂介质以及芯片三者之间形成一个良好的热传导环境，提高芯片的散热效率。
请参阅图8，图8是本申请实施方式中又一芯片封装体的剖面结构示意图。该实施方式中，芯片封装体包括封装基板110和封装于封装基板110上的芯片101。
该实施方式中，芯片101可倒装于封装基板110上，可利用芯片101上的焊球105与封装基板110的焊盘焊接实现电连接。在进行芯片封装时，还可在芯片底部填充底填胶109，以对芯片101进行保护提高芯片的稳定性。
以上实施方式中，通过在芯片的背面设置散热槽，能够使得导热材料与芯片充分接触，大大增加了芯片与导热材料的接触面积与结合力，提高了芯片的散热效率，也就提高了芯片封装体的散热效率。
请参阅图9，图9是本申请实施方式中芯片封装体制备方法的流程示意图。该实施方式中，提供一种芯片封装体的制备方法，该方法可制得晶圆级芯片封装体或芯片级封装体，该制备方法包括：
S910：提供芯片/晶圆，芯片/晶圆上设置有连接件。
其中，连接件用于与键合基板键合，可以利用焊接、粘结等方式与键合基板键合。连接件可以是焊球、金属连接柱等，以使连接件与键合基板键合时，可实现芯片/晶圆与键合基板的电连接。键合基板可以是临时基板、封装基板等。
S920：将芯片/晶圆与临时基板键合。
其中，临时基板可以是硅基基板、玻璃基板、金属基板、有机基板等平板，能够给芯片/晶圆一定支撑。可以利用粘合胶、焊接等方式将芯片/晶圆与临时基板键合。
S930：在芯片/晶圆的背面形成散热槽。
其中，可以利用蚀刻工艺对芯片/晶圆的背面进行蚀刻，形成散热槽。
S940：剥离临时基板，制得带有散热槽的芯片封装体。
该实施方式中，通过将芯片/晶圆与临时基板键合，相当于对芯片/晶圆做了临时封装，临时封装后再对芯片/晶圆进行处理制作散热槽，能够给予芯片/晶圆一定的保护性，提高制作工艺中芯片/晶圆的稳定性，减小制作工艺过程对芯片/晶圆带来损伤，造成不良。
请结合参阅图10-图16，图10是本申请实施方式中另一芯片封装体制备方法的流程示意图。该实施方式中，以制作晶圆级芯片封装体为例对本申请的芯片封装体的制备方法进行描述。如图10所示，芯片封装体的制备方法包括：
S911：提供晶圆，在晶圆上形成连接件。
其中，晶圆包括衬底和主动层，主动层位于衬底的一侧，主动层包括多个集成电路区，每个集成电路区包括至少一个用于引出芯片信号的信号引出焊盘，多个集成电路区可切割形成多个芯片。
请参阅图11，图11是本申请实施方式中芯片封装体的制备方法中在晶圆上形成连接件的示意图。该实施方式中，连接件为焊球，在晶圆上形成连接件包括：
在晶圆101的主动面上形成线路层，线路层上具有与信号引出焊盘102电连接的金属布线103。可以通过溅射、光刻、电镀、蚀刻等工艺，在晶圆101上形成与信号引出焊盘102电连接的金属布线103。
具体地，先在晶圆的主动面上溅射沉积形成一层绝缘层，对绝缘层进行蚀刻，在对应信号引出焊盘处的位置开窗，然后电镀形成金属层，并对金属层进行图形化处理，蚀刻出金属布线103。
制作出金属布线103后，在金属布线层上形成钝化层104，钝化层104可以起到绝缘和平坦化作用，如可以在金属布线层上沉积无机材料形成钝化层。对钝化层104进行蚀刻，在对应焊球位置处开窗，随后在金属布线103上植球。
在一实施方式中，可以利用植球工艺形成焊球。具体地，先在钝化层104上印刷一层焊膏或助焊剂，然后在对应开窗位置装配焊球105，再进行回流焊接，使焊球与晶圆连接固定。在其他实施方式中，还可以利用电镀、化学镀的方式形成焊球。
S921：将晶圆与临时基板键合。
请参阅图12，图12是本申请实施方式中芯片封装体的制备方法中将晶圆与临时基板键合的示意图。该实施方式中，将晶圆与临时基板键合包括：
提供临时基板108，临时基板108可以是硅基基板、玻璃基板、金属基板、有机基板等平板。
在临时基板108上形成粘合胶层107，如可以在临时基板108上涂覆一层聚合物胶，聚合物胶具有一定的粘性，可以粘附固定晶圆与临时基板。将晶圆101倒装在临时基板108上，形成临时键合。
S931：在晶圆的背面形成散热槽。
请参阅图13，图13是本申请实施方式中芯片封装体的制备方法中在晶圆的背面形成散热槽的示意图。该实施方式中，在晶圆的背面形成散热槽包括：
对晶圆101的衬底进行减薄处理，将衬底减薄至100～200μm，以便后续在衬底背面形成散热槽。可利用机械研磨的方式对衬底进行减薄。
对衬底进行减薄处理后，再对衬底背面进行蚀刻，形成散热槽。如可以利用蚀刻工艺将晶圆从背面打开，形成长方体的凹槽106，作为芯片的散热结构，凹槽106的深度为40～60μm，宽度为20～40μm，间距为200～500μm。
S941：剥离临时基板，制得带有散热槽的晶圆。
请参阅图14，图14是本申请实施方式中芯片封装体的制备方法中剥离临时基板的示意图。可以利用机械外力撕除临时基板108，得到带有散热槽的晶圆101。
S950：对带有散热槽的晶圆进行切割，形成带有散热槽的芯片。
其中，可对带有散热槽的晶圆进行切割，形成单颗的芯片。所得芯片的背面带有散热槽，能够使得导热材料与芯片充分接触，大大增加了芯片与导热材料的接触面积与结合力，提高了芯片的散热效率。
S960：将带有散热槽的芯片与封装基板键合，形成带有散热槽的芯片封装体。
请参阅图15，图15是本申请实施方式中芯片封装体的制备方法中对芯片进行封装的示意图。该实施方式中，对芯片进行封装包括：
将芯片101倒装于封装基板110上完成贴装，使芯片101上的焊球105与封装基板110上的焊盘(图未示)配合连接。
将贴装好的芯片101与封装基板110进行回流焊接，在回流加热过程中，助焊剂层的助焊膏经过高温从固态转变成液态熔化，使得芯片上的焊球顶端的锡帽部分完全浸润在助焊膏中，催化焊球与基板上焊盘之间熔融焊接，再从液态转变成气态挥发掉。最后，产品进入冷却区焊球顶部锡帽固化，与基板上焊盘焊接在一起。
其中，可以在形成焊接的过程中对芯片施加压力，以压合芯片与基板，提高焊接的稳定性。
其中，在焊接完成后，可利用毛细底部填充技术或模塑底部填充技术向芯片与基板间的空隙填充树脂胶109，底部填充胶是一种低黏度、低温固化的毛细管流动底部下填料(Underfill)，流动速度快，工作寿命长、翻修性能佳。通过采用底部填充可以分散芯片表面承受的应力进而提高了整个产品的可靠性。
S970：向芯片封装体的散热槽中填充导热材料。
请参阅图16，图16是本申请实施方式中芯片封装体的制备方法中填充导热材料的示意图。
在对芯片进行封装后，还可以在芯片101背面贴附导热材料111，热导材料可渗入到芯片背面的散热槽中，与芯片101充分接触，大大增加了接触面积与结合力，提高了芯片的散热效率。
进一步地，还可以在芯片封装体上贴装散热器(图未示)，以提高芯片封装体的散热效果。散热器贴在芯片的背面，可利用导热材料粘结散热器与芯片，散热器通过导热材料与芯片进行接触，利用导热材料将热量传导至散热器上，再通过散热器进行热辐射将热量耗散出去。本申请通过在芯片上设置散热槽，能够增大导热材料与芯片的接触面积和结合力，能够使散热器与导热材料以及芯片三者之间形成一个良好的热传导环境，提高芯片的散热效率。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种芯片封装体的制备方法，其特征在于，包括：
提供芯片/晶圆，所述芯片/晶圆具有主动面和与所述主动面相对的背面；
在所述芯片/晶圆的主动面上溅射绝缘层，对所述绝缘层进行蚀刻，在对应信号引出焊盘处的位置开窗，进行电镀形成金属层，对所述金属层进行图形化处理，进行蚀刻得到金属布线，在所述金属布线上形成钝化层，在所述金属布线上形成连接件，所述连接件用于与键合基板键合；
将所述芯片/晶圆与临时基板键合；
在所述芯片/晶圆的背面上形成散热槽，所述散热槽为多个，多个所述散热槽相连通，所述散热槽非均匀排布，线路多的位置所设置的所述散热槽的数量多于线路少的位置所设置的所述散热槽的数量，所述散热槽为环形凹槽，散热结构还包括与所述散热槽相连通的多个散热孔，所述散热孔沿与所述芯片表面相平行的方向延伸至所述芯片的边缘，所述散热槽内填充有导热材料，所述散热孔内不填充导热材料；
剥离所述临时基板，制得带有散热槽的芯片封装体。
2.根据权利要求1所述的芯片封装体的制备方法，其特征在于，所述将芯片/晶圆与临时基板键合包括：
在所述临时基板上形成一层粘合胶；
利用所述粘合胶键合所述芯片/晶圆与所述临时基板。
3.根据权利要求1所述的芯片封装体的制备方法，其特征在于，所述在芯片/晶圆的背面形成散热槽包括：
利用蚀刻工艺对所述芯片/晶圆的背面进行刻蚀，形成所述散热槽。
4.根据权利要求1所述的芯片封装体的制备方法，其特征在于，所述在芯片/晶圆的背面形成散热槽之前还包括：
对所述芯片/晶圆的衬底进行减薄处理，将所述芯片/晶圆的衬底减薄至200~300 mm。
5.根据权利要求1所述的芯片封装体的制备方法，其特征在于，所述剥离临时基板，制得带有散热槽的芯片封装体包括：
将带有散热槽的芯片与封装基板键合，形成带有散热槽的芯片封装体。
6.根据权利要求1所述的芯片封装体的制备方法，其特征在于，所述剥离临时基板，制得带有散热槽的芯片封装体之后还包括：
向所述散热槽中填充导热材料。
7.根据权利要求6所述的芯片封装体的制备方法，其特征在于，
所述导热材料为导热硅脂。
8.根据权利要求6所述的芯片封装体的制备方法，其特征在于，所述向散热槽中填充导热材料之后还包括：
在所述带有散热槽的芯片封装体的背面贴装散热器。
9.根据权利要求1所述的芯片封装体的制备方法，其特征在于，
所述临时基板为硅基基板、玻璃基板、金属基板、有机基板中的任一种。
10.根据权利要求1所述的芯片封装体的制备方法，其特征在于，
所述散热槽的深度为40~60 mm，所述散热槽的宽度为20~40 mm，相邻两所述散热槽的间距为200~500 mm。
CN202010537933.XA 2020-06-12 2020-06-12 一种芯片封装体的制备方法 Active CN111554586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010537933.XA CN111554586B (zh) 2020-06-12 2020-06-12 一种芯片封装体的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010537933.XA CN111554586B (zh) 2020-06-12 2020-06-12 一种芯片封装体的制备方法

Publications (2)

Publication Number Publication Date
CN111554586A CN111554586A (zh) 2020-08-18
CN111554586B true CN111554586B (zh) 2022-04-01

Family

ID=72003397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010537933.XA Active CN111554586B (zh) 2020-06-12 2020-06-12 一种芯片封装体的制备方法

Country Status (1)

Country Link
CN (1) CN111554586B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952198B (zh) * 2020-08-25 2022-09-13 嘉兴启创科技咨询有限公司 一种半导体封装及其制备方法
DE102021130989A1 (de) 2021-11-25 2023-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225695B1 (en) * 1997-06-05 2001-05-01 Lsi Logic Corporation Grooved semiconductor die for flip-chip heat sink attachment
JP2003347488A (ja) * 2002-05-27 2003-12-05 Denso Corp 半導体装置およびその製造方法
CN101271952A (zh) * 2005-09-26 2008-09-24 三星电机株式会社 氮化镓基半导体发光二极管及其制造方法
US20110272824A1 (en) * 2010-05-04 2011-11-10 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Channels in Back Surface of FO-WLCSP for Heat Dissipation
CN105023890A (zh) * 2014-04-23 2015-11-04 奥普蒂兹公司 使用硅的芯片级热耗散
CN107946254A (zh) * 2017-12-18 2018-04-20 华天科技（昆山）电子有限公司 集成散热结构的硅基扇出型封装及晶圆级封装方法
CN108269772A (zh) * 2017-01-03 2018-07-10 意法半导体(格勒诺布尔2)公司 包括开槽芯片的电子器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225695B1 (en) * 1997-06-05 2001-05-01 Lsi Logic Corporation Grooved semiconductor die for flip-chip heat sink attachment
JP2003347488A (ja) * 2002-05-27 2003-12-05 Denso Corp 半導体装置およびその製造方法
CN101271952A (zh) * 2005-09-26 2008-09-24 三星电机株式会社 氮化镓基半导体发光二极管及其制造方法
US20110272824A1 (en) * 2010-05-04 2011-11-10 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Channels in Back Surface of FO-WLCSP for Heat Dissipation
CN105023890A (zh) * 2014-04-23 2015-11-04 奥普蒂兹公司 使用硅的芯片级热耗散
CN108269772A (zh) * 2017-01-03 2018-07-10 意法半导体(格勒诺布尔2)公司 包括开槽芯片的电子器件
CN107946254A (zh) * 2017-12-18 2018-04-20 华天科技（昆山）电子有限公司 集成散热结构的硅基扇出型封装及晶圆级封装方法

Also Published As

Publication number Publication date
CN111554586A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
US7892882B2 (en) Methods and apparatus for a semiconductor device package with improved thermal performance
JP6053779B2 (ja) ダイ上の開ウィンドウを有するヒートスプレッダを備えた基板上のダイを含む電子的アッセンブリ
US20190067207A1 (en) Semiconductor package structure, semiconductor device and method for manufacturing the same
TWI485817B (zh) 微電子封裝及其散熱方法
US9922902B2 (en) Semiconductor device and semiconductor package
TWI508255B (zh) 散熱型覆晶封裝構造
US11387159B2 (en) Chip package
TWI707410B (zh) 具散熱功能的晶片封裝模組及其製造方法
US9633978B2 (en) Semiconductor device and method of manufacturing the same
CN111554586B (zh) 一种芯片封装体的制备方法
TWI829392B (zh) 晶片封裝方法及晶片結構
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
CN111554644B (zh) 一种芯片、芯片封装体及晶圆
US20120133039A1 (en) Semiconductor package with thermal via and method of fabrication
CN112259463B (zh) 扇出芯片的封装方法及扇出芯片封装结构
CN111293093B (zh) 一种智能功率模块及其制备方法
US20180226320A1 (en) Semiconductor package
KR20040086133A (ko) 반도체장치
JP2007142105A (ja) 半導体装置および半導体装置の製造方法
CN116093044B (zh) 多芯片集成方法及结构
CN219998203U (zh) 封装结构
CN111276403B (zh) 一种半导体功率模块及其制备方法
TWI830115B (zh) 封裝結構及其製造方法
WO2022134789A1 (zh) 半导体封装方法及半导体封装结构
CN115148688A (zh) 一种微流道模组封装结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant