CN105023890B - 使用硅的芯片级热耗散 - Google Patents
使用硅的芯片级热耗散 Download PDFInfo
- Publication number
- CN105023890B CN105023890B CN201510195336.2A CN201510195336A CN105023890B CN 105023890 B CN105023890 B CN 105023890B CN 201510195336 A CN201510195336 A CN 201510195336A CN 105023890 B CN105023890 B CN 105023890B
- Authority
- CN
- China
- Prior art keywords
- hole
- substrate
- heat
- radiator
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3738—Semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
一种半导体器件,所述半导体器件包括半导体芯片,所述半导体芯片具有:具有相对的第一和第二表面的第一硅衬底、被形成在所述第一表面处或所述第一表面中的半导体器件、被形成在所述第一表面处的多个第一接触焊盘、其被电耦合至所述半导体器件,所述第二表面上的导热材料层、以及部分贯通所述导热材料层而被形成的多个第一通孔。
Description
相关申请
本申请要求2014年4月23日提交的美国临时申请No.61/983,402的权益,并且其以引用的方式被并入此处。
技术领域
本发明涉及半导体器件的冷却。
背景技术
近年来移动半导体已在处理能力和热生成两方面经历了巨大的增长。目前,用于移动半导体的冷却方案处于其初期。尽管在该市场上存在许多鲁棒半导体冷却方案,它们不是被设计用于移动设备并且是非常过时的。当前的冷却方案可以被概括为太重、太大、效率不高、浪费材料并且在一些情况下消耗太多的能量。因此,需要小型的、轻重量的、低轮廓的、效率高的、无源且高性能的现代移动散热器构造。
在半导体封装之上安装散热器是本领域已知的。例如参见美国专利8,564,114。在所述半导体芯片被封装之后,大的金属散热器被附接在所述半导体芯片之上。通常使用铜和/或铝构造所述散热器并且所述散热器并入热交换器的阵列。在所述散热器和所述半导体芯片中间使用某个类型的高K热界面材料(TIM)是非常典型的。所述TIM通常具有大约9的K值。然而,使用焊料作为所述TIM来提高导热率也是已知的。焊料具有50的K值,并且能够与铜和/或银相混合以提高所述K值直到大约80。然而,此解决方案对移动应用而言不是有益的,在其处存在对热耗散解决方案中的最小化尺寸、重量、低效率、所用的材料以及能量消耗的需要。
发明内容
通过如下这样的半导体器件解决前面所述的问题和需要:该半导体器件包括半导体芯片,所述半导体芯片具有:具有相对的第一表面和第二表面的第一硅衬底、形成在所述第一表面处或所述第一表面中的半导体器件、形成在所述第一表面处的被电耦合至所述半导体器件的多个第一接触焊盘、所述第二表面上的一层导热材料、以及部分贯穿所述导热材料层而形成的多个第一通孔。
通过查阅说明书、权利要求以及附图,本发明的其他目的和特征将变得显而易见。
附图说明
图1A-1C是显示了具有冷却特征的半导体芯片的形成的横截面侧视图。
图2A-2C是显示了具有冷却特征的半导体芯片的可替代实施例的形成的横截面侧视图。
图3是具有冷却特征的半导体芯片的可替代实施例的横截面侧视图。
图4是具有冷却特征的半导体芯片的可替代实施例的横截面侧视图。
图5A-5C是显示了具有冷却特征的半导体芯片的可替代实施例的形成的横截面侧视图。
图6是具有冷却特征的半导体芯片的可替代实施例的横截面侧视图。
图7是具有冷却特征的半导体芯片的可替代实施例的横截面侧视图。
图8A-8E是显示了具有冷却特征的散热器的形成的横截面侧视图。
图9是具有冷却特征的散热器的可替代实施例的横截面侧视图。
图10是具有冷却特征的散热器的可替代实施例的横截面侧视图。
图11A-11D是显示了具有冷却特征的散热器的可替代实施例的形成的横截面侧视图。
图12是具有冷却特征的散热器的可替代实施例的横截面侧视图。
图13是具有冷却特征的散热器的可替代实施例的横截面侧视图。
图14是具有冷却特征的散热器的可替代实施例的横截面侧视图。
图15是具有冷却特征的散热器的可替代实施例的横截面侧视图。
图16是具有冷却特征的散热器的可替代实施例的横截面侧视图。
图17是具有冷却特征的散热器的可替代实施例的横截面侧视图。
图18是具有冷却特征的散热器的可替代实施例的横截面侧视图。
图19是具有冷却特征的散热器的可替代实施例的横截面侧视图。
图20是具有冷却特征的散热器的可替代实施例的横截面侧视图。
图21是具有冷却特征的散热器的可替代实施例的横截面侧视图。
图22是具有在半导体芯片器件之间省略的冷却特征的晶圆的顶视图。
图23是具有多行半导体芯片器件的晶圆的顶视图,所述半导体芯片器件具有逐行基础上彼此正交的冷却特征图案。
图24是具有多行半导体芯片器件的晶圆的顶视图,所述半导体芯片器件具有逐个器件基础上彼此正交的冷却特征图案。
图25A-25D是具有不同的冷却片配置的散热器的顶视图。
具体实施方式
本发明包括用于直接在所述硅半导体衬底中形成冷却特征的技术和构造,在所述硅半导体衬底上单独地或者与硅散热器相结合形成集成电路。
图1A-1C示出了根据第一实施例的具有冷却特征的硅半导体器件的形成,该第一实施例在所述半导体芯片的背侧上形成导热层特征。此层允许跨越所述半导体芯片的高导热性。这样的层可以减少所述半导体芯片中的热点并且提高热耗散率(例如,热传导和辐射)。图1A显示了一般半导体芯片10,其包括硅衬底12、形成在所述衬底12的顶面上或顶面中的一个或多个半导体器件14、以及形成在衬底12的顶面上的结合焊盘16,其被电耦合至所述(一个或多个)半导体器件14,用于片外连接性。尽管图1A仅显示了具有其关联的结合焊盘16的单个半导体器件14,应被理解的是:多个这样的器件被形成在单个晶圆上并且随后被分离成单独的器件裸片。
钝化层18被沉积在所述半导体衬底12的底面上。此钝化层充当用于所述半导体芯片10的扩散阻挡层。所述钝化层18可以通过在本领域中公知的溅射工艺而被沉积。所述钝化层18的优选的厚度是0.1μm或更小。优选的钝化材料会具有高的导热率,诸如钨、镍、铬以及前述材料的合金或本领域内公知的任何其他适合的钝化材料。具有高导热率的一层材料20被沉积在所述钝化层18之上。所述导热层20提高了跨越所述半导体芯片的导热率,因此减少了热点。诸如铜、银、石墨烯的材料、碳相关的材料或任何其他公知的导热材料可以被使用。可以通过物理气相沉积(PVD)或针对所选材料的任何其他适合的工艺来执行沉积。如果导热层20不能兼任结合层,则可以涂敷单独的结合层22。金属对金属结合针对其导热性特性而言是优选的。如果使用铜,则可以使用通过热压结合工艺的传统的铜对铜结合。如果使用银或铟,则可以使用银铟室温焊接工艺。所得到的结构在图1B中被显示。
可以利用机械刀片划切设备、激光切割或任何其他适当的工艺在所述各个半导体器件14及其相关联的结合焊盘16之间的划线处进行所述半导体芯片的晶圆级划切/分离。在图1C中显示了最终的裸片结构。
图2A-2C示出了半导体芯片10的可替代实施例的形成,在其中除了所述导热层20之外,热通孔被形成至衬底12的底面内,因此增加了所述衬底12与所述导热层20的全部接触表面,并且更深地到达所述半导体衬底12中用于增强的热提取。可以用所述导热层材料来填充所述热通孔。该工艺开始于图1A的半导体芯片。一层光致抗蚀剂24被沉积在所述半导体衬底12的底面上。光致抗蚀剂24被暴露并且使用光刻工艺选择性地被蚀刻以在所述光致抗蚀剂中留下图案,其选择性地暴露衬底12的在下面的底面。所述光致抗蚀剂中的所述图案可以是随机的或伪随机的。所得到的结构在图2A中被显示。
通过所述光致抗蚀剂24中的开口蚀刻衬底12的所述暴露的底面部分以形成进入到所述衬底12的底面内的通孔26(即,孔、槽、沟、渠或任何其他形式的腔室或腔室图案)。对所述蚀刻工艺而言干法蚀刻是优选的。每个通孔的相对壁可以是垂直的或锥形的。所述通孔26的深度、宽度、形状和位置可以是随机的或伪随机的。所得到的结构(具有垂直的通孔侧壁)在图2B中被显示。
在所述光致抗蚀剂24被去除之后,如上面所描述的,在所述半导体衬底12的背面上沉积钝化层18。随后,如上面所描述的,在所述钝化层18之上沉积导热层20。用所述导热层20材料填充或者涂敷所述通孔26。随后如上所述分离所述衬底12,其中所述最终结构被显示在图2C中。在图2C中,所述通孔26被填充有所述导热层材料20,并且具有垂直的侧壁。相对照地,图3示出了可替代的实施例,在其中所述通孔26被涂敷而不是被填充有所述导热层20,并且具有锥形的侧壁。
在此处的任何实施例中,可以选择性地将可选的热辐射率增强层28随机地或伪随机地沉积在所述导热层(除了所述结合区域之外)之上。在图4中显示了一个实例。可替代地,所述结合区域可以被涂敷有所述热辐射率增强层28,其可以使用化学或机械工艺而被可选地去除以暴露所述结合区域。层28的目的是通过使用非常高的热辐射材料(其也是抗氧化的,如下面进一步讨论的)来增强所述芯片的热辐射率。诸如铜镍合金、金的材料或任何其他高热辐射且抗氧化的材料材料是理想的。所述沉积方法可以是物理气相沉积(PVD)或针对所选材料的任何其他适当的工艺。最后,所述表面可以可选地被选择性地化学抛光以提高热辐射率。
图5A-5C示出了另一可替代实施例的形成,在其中所述导热率层被形成在所述半导体衬底底面上,并且通孔被形成至所述导热层内,其提供在其中的附加的热交换表面。如上面关于图1B所讨论的,所述钝化层18和所述导热层20被形成。然而,导热层20的厚度更大,如在图5A中所显示的。
一层光致抗蚀剂24被沉积在所述导热层20上。光致抗蚀剂24被暴露并且使用光刻工艺被选择性地蚀刻以在所述光致抗蚀剂中留下选择性地暴露在下面的导热层20的图案。所述光致抗蚀剂中的图案可以是随机的或伪随机的。所得到的结构在图5B中被显示。
通过所述光致抗蚀剂24中的开口,所述导热层20的所暴露的部分被蚀刻以形成至所述导热层20中的通孔30(即,孔、槽、沟、渠或任何其他形式的腔室或腔室图案)。对所述蚀刻工艺而言优选的是干法蚀刻。所述通孔壁优选地是锥形的,用于更好的空气流。所述通孔的深度、宽度、形状以及位置可以是随机的或伪随机的。优选地,但非必要地,所述通孔30没有一路上延伸穿过所述导热层20以暴露所述钝化层18或衬底12。如上面所记述的,可选的热辐射率提高层28可以被选择性地沉积在所述导热层20上,除了结合区域之外。所述最终的结构(光致抗蚀剂24被去除之后)在图5C中被显示。
图6示出了另一可替代实施例,其组合了如上面关于图2A-2C所描述的被形成至所述衬底12的底面内的所述通孔26,以及如上面关于图5A-5C所描述的被形成至所述导热层20内的所述通孔30。所述导热层20中的所述通孔30可以但不必须被沉积在所述衬底12中的通孔26之上并与通孔26对齐。图6中的构造的形成可以开始于图2C中的结构(但具有更厚的导热层),并且处理如上面关于图5A-5C所描述的那样继续。
图7示出了图6的芯片,但具有附加的侧表面通孔32。在分离之后,通过光刻和蚀刻工艺将通孔32形成至所述分离的裸片的所述侧表面内。所述侧通孔32充当附加的热交换器。所述侧通孔可以被涂敷有所述钝化层18,和/或被涂敷或填充有所述导热层20以及可选地所述热辐射率提高层28。侧表面通孔32可以被并入此处所描述的任何实施例中。
为了有效的热耗散(例如,热传导和热辐射),将任何上面所描述的半导体芯片安装在硅基散热器上是优选的(但不是必需地要求)。硅散热器的各种实施例在下面被描述,其可以与任何上面所描述的芯片构造一起使用,或者与任何其他需要有效的热耗散的半导体芯片结构一起使用。
图8A-8E示出了硅散热器40的形成,其开始于硅衬底42。一层光致抗蚀剂44被沉积在所述硅衬底42的顶面上。光致抗蚀剂44被暴露并且使用适当的光刻工艺而被蚀刻以留下被暴露的顶部衬底表面的中央区域被,以及连同被暴露的更小的相邻顶部表面区域,如在图8A中所显示的。
所暴露的硅衬底表面被蚀刻以形成至所述衬底42的顶面中的腔室46和多个深的沟、渠、孔或其他腔室类型空处48。对所述蚀刻工艺而言,干法蚀刻是优选的。所述腔室46和沟48的深度、宽度、形状以及位置可以是随机的或伪随机的。所述沟48限定了所述衬底42的冷却片50。所述沟48的所述壁优选地是锥形的,用于更好的空气流。所得到的结构在图8B中被显示。
在光致抗蚀剂44被去除之后,导热层52被沉积在所述衬底42的顶面上,包括内侧腔室46和沟48。可选地,此层也可以被沉积在所述衬底42的底面上。层52的目的是提高跨越所述散热器的导热率,因此增加热耗散能力。诸如铜、银、石墨烯的材料、碳相关的材料或任何其他公知的导热材料可以被使用。沉积可以通过物理气相沉积(PVD)或针对所选择的材料的任何其他适合的工艺来进行。如果所述导热层52不能兼作结合层,则可以单独地涂敷结合层。针对其导热率特性而言,金属对金属结合是优选的。如果铜被使用,则可以使用通过热压结合工艺的传统铜对铜结合。如果银或铟被使用,则可以使用银铟室温焊接工艺。所得到的结构在图8C中被显示。
如上面关于所述半导体芯片10描述的热辐射率提高层可以被可选地和选择性地随机或伪随机地沉积在所述散热器40上的任何地方,除了所述结合区域之外。所述热辐射率提高材料可以被直接沉积在所述硅衬底42上或者所述导热层52上。所述最终的散热器表面可以被可选地、选择性地化学抛光以提高热辐射率。优选地,可以在单个衬底42上同时形成多个散热器40,其随后需要沿划线分离所述衬底42以得到独立的和单独的散热器40,如在图8D中所显示的。
在分离之前或之后,半导体器件被安装在腔室46内侧,在其中热量从所述器件通过衬底42和导热层52而被传导,并且通过冷却片50而离开衬底42。作为实例,图8E显示了被安装至散热器40的所述腔室46内的图6的芯片10。散热器40的特征在于整体式硅散热器结构,其包括硅衬底、硅热交换器(即,被形成至所述衬底内的深沟)、所述半导体芯片安装在其中的腔室内部的导热结合界面、增强的热涂层、以及所述散热器和被安装到其上的所述半导体芯片的密合的集成。此结构使得能够在小型规模上最优化半导体芯片热耗散。
图9示出了图8D的所述散热器40的可替代实施例,在其中热交换特征被形成在衬底42的所述底面上,用于附加的热耗散。特别地,锥形的通孔54被形成至衬底42的所述底面内,并且被涂敷(即,内衬)有导热层56(以与上面关于图3中的被形成至衬底12的底面内的通孔26和导热层20所讨论的方式相同的方式)。
图10示出了图9的散热器40的可替代实施例,在其中热交换特征被形成至被沉积在衬底42的底面上的导热层内,用于附加的热耗散。特别地,更厚的导热层56被形成在所述衬底42的所述底面上,并且锥形的通孔58被形成至所述导热层56内(以与上面关于图5C中被形成至衬底12的底面上的导热层20内的通孔30所讨论的方式相同的方式)。
图11A-11D示出了硅散热器40的可替代实施例的形成,其包含延伸通过所述衬底42的热通孔,用于热连接衬底42的凹入的顶面和底面。开始于图8B的结构,在光致抗蚀剂44的去除之后,以与上面关于通孔26被形成至衬底12的所述底面内所描述的方式相同的方式,通孔60被形成至衬底60的底面内。所得到的结构在图11A中被显示。
光致抗蚀剂62被沉积在衬底42的所述底面上(包括通孔60中)。光致抗蚀剂62被暴露并且经由光刻而被蚀刻以在被布置在腔室46下面的那些通孔60的顶点部分处去除所述光致抗蚀剂的选择部分,留下被暴露的衬底42的所述底面的所选择的部分,如在图11B中所显示的。
随后在衬底42的所述底面上执行硅蚀刻,以形成延伸通过所述衬底42至所述腔室46的贯通孔64。优选地,所述硅蚀刻是干法蚀刻。所述贯通孔64可以具有垂直的或锥形的侧壁。图11C显示了所得到的结构(在光致抗蚀剂62被去除之后)。导热层66以与上面所讨论的方式相似的方式被形成在衬底42的顶面和底面两者之上。层66内衬或填充所述各种腔室、沟和通孔。优选地,层66内衬腔室46、沟48和通孔60,并且填充贯通孔64,如在图11D中所显示的。贯通孔64中的所述导热材料66有效地将热量从被安装在腔室46中的器件传递通过衬底42并至通孔60,尤其是如果材料66比硅更导热。
散热器40的其他变体可以被使用,其混合并匹配上面所描述的散热器的不同特征。例如,图12示出了散热器40,其将被形成在图10中显示的衬底42的底面上的导热层56中的通孔58与被填充有在图11D中显示的导热材料的贯通孔64相组合。图13示出了图8C的散热器40,但是其中所述导热层52也被形成在所述衬底42的所述底面上。图14示出了图8C的散热器40,但是其中所述腔室46、沟48以及片50也被形成至衬底42的所述底面内。图15示出了图14的散热器40,但是其中所述贯通孔64延伸通过所述衬底42并且填充有所述导热材料52。图16示出了图14的散热器40,但是其中附加的沟48和片50被形成至所述衬底42的底面内,与上表面的所述腔室46相对。图17示出了图16的散热器40,但是其中所述贯通孔64延伸通过所述衬底42并且邻近腔室46填充有所述导热材料52。图18示出了图17的散热器40,但是其中没有沟48和片50被形成在所述衬底42的顶面上(即,衬底具有平坦的顶面)。图19示出了图18的散热器40,但是其中没有缺乏贯通孔64的所述衬底42的部分(例如,衬底42的尺寸可以匹配被安装到其上的衬底12的尺寸)。图20示出了图19的散热器40,但是其中沟48和片50仅被形成在衬底42的底面的中央部分上。图21示出了图15的散热器40,但是衬底42的底面中的腔室46与衬底42的顶面中的腔室46错位。
所述硅基芯片10和散热器40具有许多优点。使用硅构建所述散热器允许使用高级的蚀刻工艺,其使得能够以非常高的密度构建微型结构,并且因此使得能够获得更大的每材料体积表面积。同样地,散热器特征的微型化允许利用在现有技术设计中不易使用或已被留置为未开发的空间。例如,所述半导体芯片的侧面通常是空的空间或由成型材料覆盖。使用硅作为散热器衬底允许将所述散热器收缩为芯片级,并且以非常高的效率利用所有可用的空间。将所述硅衬底用于热耗散允许利用高级的硅蚀刻技术,使许多以前使用传统的散热器制造技术太昂贵或不可能的形状和设计是可用的,其为半导体散热器解锁了高级的空气流设计。
热界面材料(TIM)具有大约9的平均热K值,以及至多80。基于油脂和胶带的TIM会快速磨损并且与本发明相比会被认为是热绝缘体。基于焊料的TIM仅履行本发明的性能的四分之一,并且其厚的多。本发明提供了所述半导体芯片10和所述硅散热器40之间的金属对金属结合,具有350及以上的目标热K值。通过使用硅基散热器与硅基半导体芯片,变化的热膨胀系数(CTE)不再是问题,由此允许所述半导体芯片被直接结合到所述散热器上而无需TIM,并且导致散热率的显著增加。
半导体芯片常常在特定的区域或点处过热,由此对整个芯片、所述移动设备及其冷却系统的计算性能产生瓶颈。本发明包括所述半导体芯片上的导热率提高层以从所述热点迅速地带走热量,并因此允许更高的计算性能和热辐射率。所述导热率提高层也适用于所述硅散热器,用于相同的目的。
尽管一些材料在热传导上做得非常好,它们对热辐射率(辐射热传递)而言不总是最佳的。例如,铜和银具有一些最佳的导热率和热辐射率系数。然而,这些金属会快速地氧化,其显著地降低所述辐射率性能,而它们的热导率保持不受损害。保护导热率层免受氧化同时保持高的热辐射率系数是优选的。因此,具有导热层的任何上面所描述的实施例可以包括被形成在所述导热层(例如,用于导热率的铜或银)上的热辐射率提高层(例如,用于辐射率的镍或金)。下面是用于所述热辐射率提高层的理想的材料的列表:
当在硅晶圆(或任何其他材料)上构建图案时,所述硅衬底的翘曲可能发生并且对该结构具有负面影响。因此,当如上面所述将通孔或沟的图案形成至衬底12和42中时,存在若干技术,其可以被采用以最小化分离之前所述晶圆的翘曲。用于最小化晶圆翘曲的第一技术是中断最终被彼此分离的芯片或散热器之间的任何通孔或沟。更特别地,划线位于或将位于其处的所述晶圆的那些区域应没有所述通孔和沟,如在图22中所显示的。所述通孔/沟图案70没有被形成在处于器件74(例如,芯片10、散热器40等等)之间的所述硅晶圆72的部分中。
用于最小化晶圆翘曲的第二技术是使所述通孔/沟图案70的方向相对于相邻行的方向正交,如在图23中所显示的。特别地,所述通孔/沟图案70在器件74的第一行中被水平朝向,在器件74的第二行中被垂直朝向,等等。
用于最小化晶圆翘曲的第三技术是使针对每个器件74的通孔/沟图案70的方向相对于所有相邻器件74中的方向正交,如在图24中所显示的。
将被理解的是:本发明不限于上面所描述的和此处所示出的(一个或多个)实施例,而是涵盖落入所附的权利要求的范围内的任何和所有变体。例如,此处对本发明的参考不是意在限制任何权利要求或权利要求术语的范围,而是仅仅参考一个或多个可由所述权利要求中的一个或多个涵盖的特征。上面所描述的材料、工艺和数值实例仅是示例性的,并且不应被认为限制所述权利要求。此外,如根据所述权利要求和说明书所显而易见的,不是所有方法步骤需要按照所示出或所要求权利的精确顺序而被执行,而是按照允许本发明的半导体芯片和/或散热器的适当的形成的任何顺序。单层材料可以被形成为多层这样的或相似的材料,并且反之亦然。最后,尽管冷却片50被显示和描述为直的并且彼此平行,其他片构造可以被用于实现所期望的热辐射。例如,图25A显示了直的并且平行的片25。然而,片25可以是不连续的(如在图25B中所显示的)、被定向在诸如星形构造的非平行构造中(如在图25C中所显示的),或者被配置为圆形支柱(如在图25D中所显示的)。
应被注意到的是:如此处所使用的,术语“之上”和“上”两者包含性地包括“直接在…上”(在其之间没有布置中间材料、元件或空间)和“间接在…上”(在其之间被布置有中间材料、元件或空间)。同样地,所述术语“相邻”包括“直接相邻”(在其之间没有布置中间材料、元件或空间)和“间接相邻”(在其之间被布置有中间材料、元件或空间),“安装至”包括“直接安装至”(在其之间没有布置中间材料、元件或空间)和“间接安装至”(在其之间布置有中间材料、元件或空间),以及“电耦合”包括“直接电耦合至”(在其之间没有将所述元件电连接在一起的中间材料或元件)和“间接电耦合至”(在其之间存在将所述元件电连接在一起的中间材料或元件)。例如,“在衬底之上”形成元件可以包括在所述衬底上直接形成所述元件而在其之间没有中间材料/元件,以及在所述衬底上间接形成所述元件而在其之间存在一个或多个中间材料/元件。
Claims (4)
1.一种半导体装置,包括:
半导体芯片,包括:
具有相对的第一和第二表面的第一硅衬底,
被形成在所述第一表面处或所述第一表面中的半导体器件,
被形成在所述第一表面处的多个第一接触焊盘,其被电耦合至所述半导体器件,
所述第二表面上的第一层导热材料,以及
部分贯通所述第一层导热材料而被形成的多个第一通孔;
散热器,其包括:
具有相对的第一和第二表面的第二硅衬底,
被形成至所述第一表面中的多个第二通孔,所述第一表面限定所述第二通孔之间的所述第二硅衬底的第一片,
所述第二通孔中的第二层导热材料,
其中,所述第一硅衬底的所述第二表面被安装于所述第二硅衬底的所述第一表面,
被形成至所述第二硅衬底的所述第二表面内的多个第三通孔,
所述第三通孔中的第三层导热材料,以及
多个贯通孔,每个贯通孔在所述第二硅衬底的所述第一和第二表面之间延伸并且每个贯通孔被内衬或填充有导热材料,其中,所述贯通孔中的每个与所述第三通孔中的一个对齐。
2.根据权利要求1所述的半导体装置,进一步包括:
多个第四通孔,其被形成至所述第一硅衬底的所述第二表面中,其中所述第四通孔被内衬或填充有所述第一层导热材料。
3.根据权利要求2所述的半导体装置,其中,所述第一通孔中的每个与所述第二通孔中的一个对齐。
4.根据权利要求1所述的半导体装置,进一步包括:
多个第四通孔,其被形成至所述第一硅衬底的位于所述第一和第二表面之间的侧表面内。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461983402P | 2014-04-23 | 2014-04-23 | |
US61/983402 | 2014-04-23 | ||
US14/662088 | 2015-03-18 | ||
US14/662,088 US9524917B2 (en) | 2014-04-23 | 2015-03-18 | Chip level heat dissipation using silicon |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105023890A CN105023890A (zh) | 2015-11-04 |
CN105023890B true CN105023890B (zh) | 2018-01-23 |
Family
ID=54335470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510195336.2A Active CN105023890B (zh) | 2014-04-23 | 2015-04-23 | 使用硅的芯片级热耗散 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9524917B2 (zh) |
JP (1) | JP5975449B2 (zh) |
KR (1) | KR101706847B1 (zh) |
CN (1) | CN105023890B (zh) |
HK (1) | HK1217058A1 (zh) |
TW (1) | TWI569388B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180040532A1 (en) * | 2015-04-30 | 2018-02-08 | Hewlett-Packard Development Company, L.P. | Heat sink |
DE102015015699A1 (de) * | 2015-12-04 | 2017-06-08 | Abb Schweiz Ag | Elektronisches Leistungsmodul |
US9818726B2 (en) * | 2015-12-28 | 2017-11-14 | International Business Machines Corporation | Chip stack cooling structure |
US10492334B2 (en) | 2017-01-12 | 2019-11-26 | Rensselaer Polytechnic Institute | Methods, systems, and assemblies for cooling an electronic component |
JP6867243B2 (ja) * | 2017-06-26 | 2021-04-28 | 新光電気工業株式会社 | 放熱板及びその製造方法と電子部品装置 |
WO2019005107A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | CHIP REAR FRONT STRUCTURES TO ENHANCE LIQUID COOLING OF HIGH POWER MULTIPUER HOUSING (MCP) DIES |
KR20190003186A (ko) * | 2017-06-30 | 2019-01-09 | 주식회사 솔루에타 | 고방열 박막 및 그 제조 방법 |
US10586751B2 (en) * | 2017-08-03 | 2020-03-10 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
CN112969946A (zh) * | 2018-10-23 | 2021-06-15 | 斯科雅有限公司 | 网络交换机asic与光收发器的组装 |
CN111211059B (zh) * | 2018-11-22 | 2023-07-04 | 矽品精密工业股份有限公司 | 电子封装件及其制法与散热件 |
US20210178567A1 (en) | 2019-06-24 | 2021-06-17 | Milwaukee Electric Tool Corporation | Power tools with high-emissivity heat sinks |
US11282791B2 (en) * | 2019-06-27 | 2022-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a heat dissipation structure connected chip package |
CN111508913A (zh) * | 2020-05-06 | 2020-08-07 | 贵州大学 | 一种基于硅通孔的大功率芯片背面散热方法 |
CN111554644B (zh) * | 2020-06-12 | 2022-04-01 | 厦门通富微电子有限公司 | 一种芯片、芯片封装体及晶圆 |
CN111554586B (zh) * | 2020-06-12 | 2022-04-01 | 厦门通富微电子有限公司 | 一种芯片封装体的制备方法 |
CN111628110A (zh) * | 2020-06-24 | 2020-09-04 | 京东方科技集团股份有限公司 | 显示模组及显示装置 |
US20230139914A1 (en) * | 2021-11-01 | 2023-05-04 | Micron Technology, Inc. | Semiconductor device assemblies including monolithic silicon structures for thermal dissipation and methods of making the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102414814A (zh) * | 2009-04-29 | 2012-04-11 | 英特赛尔美国股份有限公司 | 低热电阻和稳固的芯片级封装(csp)结构和方法 |
Family Cites Families (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5151777A (en) | 1989-03-03 | 1992-09-29 | Delco Electronics Corporation | Interface device for thermally coupling an integrated circuit to a heat sink |
US5403783A (en) | 1992-12-28 | 1995-04-04 | Hitachi, Ltd. | Integrated circuit substrate with cooling accelerator substrate |
JPH06252300A (ja) | 1992-12-28 | 1994-09-09 | Hitachi Ltd | 冷却装置を備えた集積回路チップ及びその製造方法 |
JPH06268110A (ja) | 1993-03-12 | 1994-09-22 | Hitachi Ltd | 半導体装置 |
IL123207A0 (en) | 1998-02-06 | 1998-09-24 | Shellcase Ltd | Integrated circuit device |
US6627864B1 (en) | 1999-11-22 | 2003-09-30 | Amkor Technology, Inc. | Thin image sensor package |
IL133453A0 (en) | 1999-12-10 | 2001-04-30 | Shellcase Ltd | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
WO2002076163A1 (fr) | 2001-03-21 | 2002-09-26 | Kabushikikaisha Sekuto Kagaku | Ailettes de radiateur et procede de rayonnement utilisant ces ailettes |
US20050051859A1 (en) | 2001-10-25 | 2005-03-10 | Amkor Technology, Inc. | Look down image sensor package |
JP2003258165A (ja) | 2002-03-05 | 2003-09-12 | Toshiba Corp | 半導体装置 |
JP2004134480A (ja) | 2002-10-09 | 2004-04-30 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US7033664B2 (en) | 2002-10-22 | 2006-04-25 | Tessera Technologies Hungary Kft | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
US6972480B2 (en) | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
JP2007528120A (ja) | 2003-07-03 | 2007-10-04 | テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ | 集積回路装置をパッケージングする方法及び装置 |
US20050104186A1 (en) | 2003-11-14 | 2005-05-19 | International Semiconductor Technology Ltd. | Chip-on-film package for image sensor and method for manufacturing the same |
KR100673950B1 (ko) | 2004-02-20 | 2007-01-24 | 삼성테크윈 주식회사 | 이미지 센서 모듈과 이를 구비하는 카메라 모듈 패키지 |
TW200632628A (en) | 2005-03-02 | 2006-09-16 | Mitac Technology Corp | Heat dissipation fins structure and manufacturing method thereof |
US7936062B2 (en) | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
US20070190747A1 (en) | 2006-01-23 | 2007-08-16 | Tessera Technologies Hungary Kft. | Wafer level packaging to lidded chips |
US7494910B2 (en) * | 2006-03-06 | 2009-02-24 | Micron Technology, Inc. | Methods of forming semiconductor package |
JP4668814B2 (ja) | 2006-03-08 | 2011-04-13 | Okiセミコンダクタ株式会社 | 半導体装置 |
KR100691398B1 (ko) | 2006-03-14 | 2007-03-12 | 삼성전자주식회사 | 미소소자 패키지 및 그 제조방법 |
KR100770690B1 (ko) | 2006-03-15 | 2007-10-29 | 삼성전기주식회사 | 카메라모듈 패키지 |
US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US7829438B2 (en) | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US7935568B2 (en) | 2006-10-31 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer-level fabrication of lidded chips with electrodeposited dielectric coating |
US7807508B2 (en) | 2006-10-31 | 2010-10-05 | Tessera Technologies Hungary Kft. | Wafer-level fabrication of lidded chips with electrodeposited dielectric coating |
US8569876B2 (en) * | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
US7791199B2 (en) | 2006-11-22 | 2010-09-07 | Tessera, Inc. | Packaged semiconductor chips |
US7749886B2 (en) | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
US7569409B2 (en) | 2007-01-04 | 2009-08-04 | Visera Technologies Company Limited | Isolation structures for CMOS image sensor chip scale packages |
US8164177B2 (en) * | 2007-01-10 | 2012-04-24 | Osram Ag | Electronic component module and method for production thereof |
JP5584474B2 (ja) | 2007-03-05 | 2014-09-03 | インヴェンサス・コーポレイション | 貫通ビアによって前面接点に接続された後面接点を有するチップ |
JP4380718B2 (ja) * | 2007-03-15 | 2009-12-09 | ソニー株式会社 | 半導体装置の製造方法 |
CN100546026C (zh) | 2007-04-29 | 2009-09-30 | 鸿富锦精密工业(深圳)有限公司 | 影像摄取装置 |
EP2213148A4 (en) | 2007-10-10 | 2011-09-07 | Tessera Inc | ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED |
US20100053407A1 (en) | 2008-02-26 | 2010-03-04 | Tessera, Inc. | Wafer level compliant packages for rear-face illuminated solid state image sensors |
US20090212381A1 (en) | 2008-02-26 | 2009-08-27 | Tessera, Inc. | Wafer level packages for rear-face illuminated solid state image sensors |
US7859033B2 (en) | 2008-07-09 | 2010-12-28 | Eastman Kodak Company | Wafer level processing for backside illuminated sensors |
US8232633B2 (en) | 2008-09-25 | 2012-07-31 | King Dragon International Inc. | Image sensor package with dual substrates and the method of the same |
DE102008063416B4 (de) * | 2008-12-31 | 2014-12-31 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind |
US8395054B2 (en) * | 2009-03-12 | 2013-03-12 | Ibiden Co., Ltd. | Substrate for mounting semiconductor element and method for manufacturing substrate for mounting semiconductor element |
JP2010219425A (ja) | 2009-03-18 | 2010-09-30 | Toshiba Corp | 半導体装置 |
JP2010239018A (ja) | 2009-03-31 | 2010-10-21 | Panasonic Corp | 半導体装置およびこれを用いた半導体装置の製造方法 |
US20120097245A1 (en) * | 2009-07-02 | 2012-04-26 | Tomohiro Nishina | Solar cell with interconnection sheet, solar cell module, and method for producing solar cell with internconnection sheet |
US8283745B2 (en) | 2009-11-06 | 2012-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating backside-illuminated image sensor |
JP5733893B2 (ja) | 2009-12-22 | 2015-06-10 | 新光電気工業株式会社 | 電子部品装置 |
US8183579B2 (en) * | 2010-03-02 | 2012-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | LED flip-chip package structure with dummy bumps |
US8564114B1 (en) | 2010-03-23 | 2013-10-22 | Amkor Technology, Inc. | Semiconductor package thermal tape window frame for heat sink attachment |
US8492911B2 (en) | 2010-07-20 | 2013-07-23 | Lsi Corporation | Stacked interconnect heat sink |
US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
US8697569B2 (en) | 2010-07-23 | 2014-04-15 | Tessera, Inc. | Non-lithographic formation of three-dimensional conductive elements |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
US8598695B2 (en) | 2010-07-23 | 2013-12-03 | Tessera, Inc. | Active chip on carrier or laminated chip having microelectronic element embedded therein |
US8847376B2 (en) | 2010-07-23 | 2014-09-30 | Tessera, Inc. | Microelectronic elements with post-assembly planarization |
US8685793B2 (en) | 2010-09-16 | 2014-04-01 | Tessera, Inc. | Chip assembly having via interconnects joined by plating |
US8686565B2 (en) | 2010-09-16 | 2014-04-01 | Tessera, Inc. | Stacked chip assembly having vertical vias |
US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US9704793B2 (en) * | 2011-01-04 | 2017-07-11 | Napra Co., Ltd. | Substrate for electronic device and electronic device |
US8917510B2 (en) * | 2011-01-14 | 2014-12-23 | International Business Machines Corporation | Reversibly adhesive thermal interface material |
JP5709719B2 (ja) | 2011-01-18 | 2015-04-30 | 有限会社 ナプラ | 電子部品支持装置及び電子デバイス |
US8941232B2 (en) * | 2011-02-24 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal bumps for cooling device connection |
JP5891707B2 (ja) | 2011-10-28 | 2016-03-23 | 富士通株式会社 | 半導体装置とその製造方法 |
US8432011B1 (en) | 2011-12-06 | 2013-04-30 | Optiz, Inc. | Wire bond interposer package for CMOS image sensor and method of making same |
US9461190B2 (en) * | 2013-09-24 | 2016-10-04 | Optiz, Inc. | Low profile sensor package with cooling feature and method of making same |
-
2015
- 2015-03-18 US US14/662,088 patent/US9524917B2/en active Active
- 2015-03-26 TW TW104109789A patent/TWI569388B/zh active
- 2015-04-22 KR KR1020150056731A patent/KR101706847B1/ko active IP Right Grant
- 2015-04-23 JP JP2015088186A patent/JP5975449B2/ja active Active
- 2015-04-23 CN CN201510195336.2A patent/CN105023890B/zh active Active
-
2016
- 2016-05-03 HK HK16105014.3A patent/HK1217058A1/zh unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102414814A (zh) * | 2009-04-29 | 2012-04-11 | 英特赛尔美国股份有限公司 | 低热电阻和稳固的芯片级封装(csp)结构和方法 |
Also Published As
Publication number | Publication date |
---|---|
US9524917B2 (en) | 2016-12-20 |
JP2015211221A (ja) | 2015-11-24 |
KR101706847B1 (ko) | 2017-02-14 |
US20150311137A1 (en) | 2015-10-29 |
TWI569388B (zh) | 2017-02-01 |
CN105023890A (zh) | 2015-11-04 |
KR20150122603A (ko) | 2015-11-02 |
HK1217058A1 (zh) | 2016-12-16 |
TW201605005A (zh) | 2016-02-01 |
JP5975449B2 (ja) | 2016-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105023890B (zh) | 使用硅的芯片级热耗散 | |
US9741638B2 (en) | Thermal structure for integrated circuit package | |
JP5009085B2 (ja) | 半導体装置 | |
TW201234666A (en) | Package carrier and manufacturing method thereof | |
CN102169875B (zh) | 半导体装置及其制造方法 | |
TW202404430A (zh) | 半導體核心組件 | |
US7049695B1 (en) | Method and device for heat dissipation in semiconductor modules | |
US20070108595A1 (en) | Semiconductor device with integrated heat spreader | |
TW201212181A (en) | Stacked interconnect heat sink | |
US10475733B2 (en) | Method and structures for heat dissipating interposers | |
JP2008047894A (ja) | 半導体素子及びその製造方法 | |
US11749584B2 (en) | Heat dissipation structures | |
TWM610767U (zh) | 晶片封裝組件 | |
TW201919985A (zh) | 單片相變化散熱裝置 | |
KR100871794B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
CN103378026A (zh) | 一种具有散热功能的三维封装方法 | |
JP2008153400A (ja) | 回路基板、その製造方法及び半導体装置 | |
KR20220140641A (ko) | 반도체 장치 및 제조 방법, 3차원 집적 회로 | |
JP2003347488A (ja) | 半導体装置およびその製造方法 | |
EP3979312A2 (en) | Chip and manufacturing method thereof, and electronic device | |
JP6430153B2 (ja) | 半導体装置、インターポーザ及びその製造方法 | |
JPH01295455A (ja) | 半導体積層集積回路素子 | |
TW200845874A (en) | Circuit board having heat-dissipating structure and manufacturing method thereof | |
RU2584575C1 (ru) | Интерпозер и способ его изготовления | |
CN117355084A (zh) | 均温板、散热器及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1217058 Country of ref document: HK |
|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1217058 Country of ref document: HK |