CN1808696A - 外部电极形成方法 - Google Patents
外部电极形成方法 Download PDFInfo
- Publication number
- CN1808696A CN1808696A CNA2005101258435A CN200510125843A CN1808696A CN 1808696 A CN1808696 A CN 1808696A CN A2005101258435 A CNA2005101258435 A CN A2005101258435A CN 200510125843 A CN200510125843 A CN 200510125843A CN 1808696 A CN1808696 A CN 1808696A
- Authority
- CN
- China
- Prior art keywords
- electrode part
- electrode
- groove
- make
- conductor paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000001035 drying Methods 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims description 68
- 230000015572 biosynthetic process Effects 0.000 claims description 48
- 238000002360 preparation method Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims 1
- 239000011248 coating agent Substances 0.000 description 28
- 238000000576 coating method Methods 0.000 description 28
- 238000007665 sagging Methods 0.000 description 3
- 206010013786 Dry skin Diseases 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000001464 adherent effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
- H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
- Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
- Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
- Y10T29/49213—Metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
- Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49224—Contact or terminal manufacturing with coating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
本发明的目的是提供一种能够稳定地形成外部电极的电子部件的外部电极的形成方法。为了达到该目的,本发明的外部电极的形成方法,包括:在构成电子部件的芯片(30)的侧面(30a),从与侧面(30a)相对的方向涂敷导体糊(20)形成电极部分(301a)的工序;在与侧面(30a)相对的芯片(30)的侧面(30b),从与侧面(30b)相对的方向涂敷导体糊(20)形成电极部分(301b)的工序;在分别与侧面(30a)以及侧面(30b)相邻的芯片(30)的底面,形成与电极部分(301a)和电极部分(301b)连接的电极部分(301c)的工序;使芯片(30)干燥,形成由电极部分(301a)、电极部分(301b)、以及电极部分(301c)构成的外部电极(301)的工序。
Description
技术领域
本发明涉及一种电子部件的外部电极的形成方法。
技术背景
在下述专利文献1中记载有一种形成电子部件的外部电极的方法。该方法是在成为电子部件的元件的芯片的端面以及与该端面相邻的侧面形成外部电极的方法。更具体地说,在与芯片的侧面相向的位置配置称作指针的梳状平板形的连续突起部分,在该指针的前端涂敷用于形成外部电极的导体糊。然后,在使指针与芯片当面接触的同时,使指针在与芯片的延伸方向相交的方向滑动,通过将导体糊蹭涂在芯片上而形成外部电极。
(专利文献1)美国专利文献第5753299号公报
在如上述将导体糊蹭涂在芯片的端面形成外部电极时,侧面所形成的外部电极是通过导体糊下垂而形成的。更具体地说,在端面与侧面形成的棱线中被削落的导体糊流经到芯片的侧面而在侧面形成外部电极。所以,在芯片侧面形成的外部电极的形状,受导体糊粘度等的影响。但是导体糊的粘度很难自如地控制,因此通过调整导体糊的粘度来控制芯片侧面的从外部电极的棱线沿着离开它的方向的长度也是困难的。
所以本发明者们从各种观点出发,对通过以不使用调整导体糊的粘度的方法来控制外部电极的长度的技术进行了研究。在研究的最初步骤中,本发明者们探讨了是否可以通过调整在芯片的端面与侧面形成的棱线中削落的导体糊的量来控制外部电极的长度。结果发明者们发现,若增加导体糊的量,在芯片侧面的外部电极在沿着端面离开棱线的方向的延伸也增加,而且沿着棱线的方向的延伸也必然会增加。根据该发现可知,若邻接的外部电极之间的距离不充分,电极间很有可能会发生短路。
在下一步骤的研究中,本发明者们发现,若为了确保邻接的外部电极之间的距离而减少导体糊的量,则下垂的量也减少,因此限制了从外部电极的棱线沿着离开它的方向的延伸,很有可能不能够充分确保外部电极的面积。进一步反复研究的结果,本发明者们发现,在这样将导体糊沿棱线削落而形成外部电极时,侧面的外部电极的状态被导体糊的下垂形态所左右,其形状有时不稳定,成为在基板上实际安装时发生曼哈顿现象的原因。
发明内容
因此,本发明的目的是提供一种可以稳定地形成外部电极的电子部件的外部电极形成方法。
为达到上述目的,本发明的外部电极形成方法是在电子部件上形成外部电极,包括:在构成电子部件的元件的第1面,从与该第1面相对的方向涂敷导体糊形成第1电极部分的第1形成工序;在与第1面相对的元件的第2面,从与该第2面相对的方向涂敷导体糊形成第2电极部分的第2形成工序;在分别与第1面及第2面相邻的元件的第3面,形成将第1电极部分与第2电极部分相连接的第3电极部分的第3形成工序;使该元件干燥,形成由第1电极部分、第2电极部分以及第3电极部分构成的外部电极的电极形成工序。
由于本发明是在元件的第1面及第2面的各个面,从与各个面相对的方向涂敷导体糊,所以能够在各个面稳定地形成所希望的形状的第1电极部分及第2电极部分。另外,由于是在形成第1电极部分及第2电极部分之后形成连接第1电极部分及第2电极部分的第3电极部分,所以能够稳定地形成外部电极。
本发明的外部电极形成方法是在电子部件上形成外部电极的方法,包括:在构成电子部件的元件的第1面,从与该第1面相对的方向涂敷导体糊形成第1电极部分的第1形成工序;在与第1面相对的元件的第2面,从与该第2面相对的方向涂敷导体糊形成第2电极部分的第2形成工序;使该元件干燥,使第1电极部分及第2电极部分的导体糊的流动性降低的中间处理工序;在分别与第1面及第2面相邻的元件的第3面,形成将第1电极部分与第2电极部分相连接的第3电极部分的第3形成工序;使该元件干燥,形成由第1电极部分、第2电极部分以及第3电极部分构成的外部电极的电极形成工序。
由于本发明是分别在元件的第1面及第2面,从与各面相对的方向涂敷导体糊,所以能够在各个面稳定地形成所希望的形状的第1电极部分及第2电极部分。另外,由于是在使第1电极部分及第2电极部分的导体糊的流动性降低之后形成第3电极部分,所以能够抑制第3电极部分分别与第1电极部分及第2电极部分连接部分的变薄。
另外,在本发明的外部电极的形成方法中,优选,还包括:准备工序,准备具有可插入元件的沟槽部的夹具,在夹具具有的沟槽部内填满导体糊;除去工序,使该填满的导体糊至少沿着沟槽部的壁面残留,并除去残余的导体糊;并且,在第1形成工序中,将元件插入到沟槽部内,移动元件使元件的第1面接近沟槽部的一个壁面,形成第1电极部分,而在第2形成工序中,移动元件使元件的第2面接近沟槽部的另一壁面,形成第2电极部分。
根据该优选方法,通过使沿着元件可插入的沟槽部的壁面残留的导体糊附着于元件,可以更加简便并稳定地形成第1电极部分以及第2电极部分。
另外,本发明的外部电极的形成方法中,优选在第1形成工序中将第1电极部分排列并形成在第1面的多处;在第2形成工序中,在与在多处排列形成的第1电极部分分别对应的位置形成第2电极部分;在第3形成工序中形成第3电极部分,使该第3电极部分分别连接在多处排列形成的各第1电极部分与在对应位置形成的各第2电极部分。
根据该优选方法,由于使第1电极部分及第2电极部分互相对应地在多处排列并形成,第3电极部分的形成使对应的第1电极部分及第2电极部分相连接,所以可以有效率地形成稳定的外部电极。
另外,本发明的外部电极的形成方法中,优选,还具备:准备工序,准备形成有可插入元件的沟槽部的多个板状部件互相并排配置的夹具,在各沟槽部内填满导体糊,使该导体糊横跨地覆盖多个板状部件的各个沟槽部;除去工序,通过除去进入所述多个板状部件之间的导体糊,使进入各沟槽部的导体糊至少沿着各沟槽部的壁面残留;
并且,在第1形成工序中,将元件插入并使该元件跨过各个沟槽部,移动元件使第1面靠近各沟槽部的一个壁面,形成第1电极部分,在第2形成工序中,移动元件使第2面靠近各个沟槽部的另一壁面,形成第2电极部分。
根据该优选方法,通过在互相沿着配置的多个板状部件的沟槽部填满导体糊,然后除去在多个板状部件之间的导体糊,填满于各沟槽部内的多余的导体糊流出。所以,可以使导体糊沿着多个板状部件的各沟槽部的壁面残留。
根据上述本发明,由于可以稳定地形成第1电极部分、第2电极部分以及第3电极部分,从而可以稳定地形成外部电极。
参照附图,可以更加容易地描述本发明。
附图说明
图1是简要地表示本发明的第1实施方式的外部电极形成方法的立体图。
图2是表示本发明的第1实施方式的外部电极形成方法的图。
图3是用于说明本发明的第1实施方式的外部电极形成方法的图。
图4是用于说明本发明的第1实施方式的外部电极形成方法的图。
图5是用于说明本发明的第1实施方式的外部电极形成方法的图。
图6是用于说明本发明的第2实施方式的外部电极形成方法的图。
图7是用于说明本发明的第2实施方式的外部电极形成方法的图。
图8是用于说明本发明的第2实施方式的外部电极形成方法的图。
具体实施方式
本发明的见解通过参照为了例示所示的附图和以下的详细描述可以容易地被理解。接下来,参照附图详细说明本发明的实施方式。其中,在可能的情况下,同一部分用相同符号表示,并省略重复说明。
(第1实施方式)
首先,对本发明的第1实施方式的外部电极的形成方法进行说明。本实施方式的外部电极的形成方法的概要,如图1所示,准备形成有沟槽101的涂敷机座10(夹具),沿着该沟槽101的壁面以及底面附着导体糊20。然后,将芯片30(元件)插入沟槽101内,通过将芯片30沿图中的箭头方向(与沟槽的延伸方向垂直的方向)移动,在芯片30的两侧面形成外部电极301。接着,对外部电极的形成方法进行详细的说明。
图2是用于说明本实施方式的外部电极形成方法的步骤的图。图3~5是从看穿沟槽101的方向看芯片30以及涂敷机座10的图,表示外部电极形成方法的各步骤的状态。下面,按照图2所示的流程,适当地参照图3~5进行说明。
在涂敷机座10的沟槽101中填满导体糊20(图2中的步骤S01、图3(A),准备工序)。如图3(A)所示,在将导体糊20填满沟槽101内时,同时要填充到比涂敷机座10的主面102凸起的程度。
然后,用刮板40将沟槽101内的导体糊刮出(图2中的步骤S02、图3(B),除去工序)。如图3(B)所示,刮板40是能够进入沟槽101内的凸形形状,并且刮板40的进入沟槽101内的部分与沟槽101之间有缝隙。所以,如图3(C)所示,沿着沟槽101的侧壁101a、101b以及底面101c残留有导体糊20,除去残余的导体糊。
然后,将芯片30配置在与沟槽101相对的位置,能将芯片30前端插入沟槽101内的位置(图2中的步骤S03、图3(D))。芯片30进入沟槽101的长度成为在后面工序中形成的电极部分的长度。芯片30被保持板50上设置的粘附带51贴住并保持。
从图3(D)的状态,将保持板50和涂敷机座10相对地移动(图2中的步骤S04、图4(A)),使芯片30的侧面30a(第1面)靠近沟槽101的侧壁101a。这样使保持板50与涂敷机座10相对地移动的话,芯片的侧面30a将与沟槽101的侧壁101a当面接触(图4(A))。
进一步将保持板50和涂敷机座10相对地移动的话,如图4(B)所示,芯片30将成为被沟槽101拖住的状态,所以芯片30成为倾斜状态。通过这样的方式,即使沿着沟槽101排列多个芯片30进行操作时,每个芯片30都能够确实地与沟槽101的侧壁101a当面接触。
通过图4(A)以及(B)的状态,在芯片30的侧面30a形成(第1形成工序)电极部分301a(第1电极部分)。
然后,将保持板50和涂敷机座10相对地移动(图2中的步骤S05、图4(C)),使芯片30的侧面30b(第2面)靠近沟槽101的侧壁101b。这样使保持板50和涂敷机座10相对地移动的话,芯片的侧面30b将与沟槽101的侧壁101b当面接触(图4(C))。
进一步将保持板50和涂敷机座10相对地移动的话,如图4(D)所示,芯片30将成为被沟槽101拖住的状态,所以芯片30成为倾斜状态。
由图4(C)以及(D)的状态,在芯片30的侧面30b形成(第2形成工序)电极部分301b(第2电极部分)。
然后,将保持板50和涂敷机座10相对地移动,使芯片30位于沟槽101的中心附近位置(图5(A))。从该位置开始,为了使芯片30的前端与沟槽101的底面101c(第3面)当面接触,使保持板50与涂敷机座10靠近(图5(B))。当芯片30的前端与沟槽101的底面101c当面接触时,连接电极部分301a与电极部分301b的电极部分301c(第3电极部分)就被形成(图2中的步骤S06、第3形成工序)。
然后,使保持板50远离涂敷机座10,并使芯片30干燥,则形成电极部分301a、电极部分301b、以及电极部分301c连接的外部电极301(图5(C),电极形成工序)。另外,在本实施方式中,是在形成电极部分301c之后干燥芯片30,但是,也可以在形成电极部分301b之后形成电极部分301c之前进行干燥(中间处理工序)。这样一来,由于是使电极部分301a和电极部分301b的流动性降低之后形成电极部分301c,所以能够抑制电极部分301a与电极部分301c的连接角部,和电极部分301b与电极部分301c的连接角部变薄。
接着,用刮板45刮出沟槽101内的导体糊(图2中的步骤S07,图5(D))。如图5(D)所示,刮板45是能够进入沟槽101内的凸形形状。它与图3(B)所示的刮板40的不同点是,刮板45的进入沟槽101内的部分与沟槽101之间不产生间隙。所以,如图5(E)所示,沟槽101内的导体糊全部被刮出。
如上所述,根据本实施方式,由于分别在芯片30的侧面30a、30b,从与各侧面相对的方向涂敷导体糊20,所以可以在各个面按照所希望的形状稳定地形成电极部分301a和电极部分301b。另外,由于是在形成电极部分301a和电极部分301b之后形成连接它们的电极部分301c,所以可稳定地形成外部电极301。
另外,在本实施方式中,由于使沿着芯片30能够插入的沟槽101的壁面残留的导体糊20附着在芯片30上,因此能够更加简便并稳定地形成电极部分301a和电极部分301b。
(第2实施方式)
下面对本发明的第2实施方式的外部电极形成方法进行说明。本实施方式的外部电极形成方法是用于在芯片上同时形成多个外部电极的方法。与第1实施方式的不同点主要是使用的涂敷机座和刮板之类的夹具的形态。图6~8是用于说明本实施方式的外部电极形成方法的步骤的图。以下参照图6~8,说明本实施方式的外部电极形成方法。
首先,准备涂敷机座6和刮板7(图6(A))。涂敷机座6由底座60和4片板状部件61构成。板状部件61以一定的间隔互相平行地安装在底座60上。在各板状部件61的相同位置形成沟槽611。
刮板7由机体70和刮出板71构成。在刮出板71上形成有齿711。齿711被形成为可以进入涂敷机座6的板状部件61之间。
然后,以横跨覆盖涂敷机座6的板状部件61上的各沟槽部611的方式装满导体糊8(图6(B))。由此,各板状部件61的沟槽部611内充满了导体糊8(准备工序)。
然后,将刮板7和涂敷机座6相对地移动,使刮板7与涂敷机座6当面接触(图7(A))。这样移动的话,刮板7的各个齿711就分别插入到涂敷机座6的各板状部件61之间。在齿711的前端与涂敷机座6的底座60当面接触的状态下,板状部件61的上端与齿711间的根部之间将产生间隙。所以,导体糊8可以从该间隙被挤压到板状部件61之上。
然后,使刮板7沿着板状部件61移动,刮出进入各板状部件61之间的导体糊8(图7(B),除去工序)。由于导体糊8有流动性,所以板状部件61的沟槽611中残留的导体糊8,流出到板状部件61之间(图7(C))。所以,导体糊8沿着板状部件61的各沟槽611残留。
接着,配置芯片90使其跨过各板状部件61的各沟槽611。此时,芯片90的前端配置在可插入到沟槽611的位置上。芯片90进入沟槽611的长度成为电极部分的长度。芯片90被与第1实施方式相同的保持板(未图示)上设置在的粘附胶带(未图示)粘贴并保持。
然后,将芯片90和涂敷机座60相对地移动(图8(A)),使芯片90的侧面90a与各板状部件61的沟槽611当面接触。由于芯片90的侧面90a分别与4个板状部件61的各沟槽611当面接触,所以形成(第1形成工序)4个电极部分901a(第1电极部分)。
然后,将芯片90和涂敷机座60相对地移动(图8(B)),使芯片90的侧面90b与各板状部件61的沟槽611当面接触。由于芯片90的侧面90b分别与4个板状部件61的各沟槽611当面接触,所以形成(第2形成工序)4个电极部分901b(第2电极部分)。
然后,将芯片90和涂敷机座6相对地移动(沿图中的上下方向),使它们相互离开。进一步,将芯片90和涂敷机座相对地移动,使芯片90位于板状部件61的沟槽611以外的部分的上方位置。然后,将芯片90与涂敷机座6相对地移动(图8(C)),使芯片90与板状部件61的沟槽611以外的部分当面接触。当芯片90的前端与板状部件61的沟槽611以外的部分当面接触时,形成(第3形成工序)连接电极部分901a与电极部分901b的电极部分(第3电极部分,图8未明示)。
然后,使芯片90远离涂敷机座6,并使芯片90干燥,则形成电极部分901a、电极部分901b、以及连接电极部分901a和电极部分901b的电极部分相连接的外部电极(电极形成工序)。
如上所述,由于本实施方式,是在芯片90的各个侧面90a、90b,从与各面相对的方向涂敷导体糊8,所以可稳定地在各面形成所希望形状的电极部分901a以及电极部分901b。另外,由于是在形成电极部分901a及电极部分901b后形成连接它们的电极部分,所以可稳定地形成外部电极。
另外,在本实施方式中,由于电极部分901a以及电极部分901b对应地在多处排列并形成,形成连接对应的电极部分901a及电极部分901b的电极部分,所以能够有效率地并稳定地形成外部电极。
另外,在本实施方式中,通过在互相沿着配置的多个板状部件61的沟槽611中充满导体糊8,然后除去多个板状部件61之间的导体糊8,所以各个沟槽611内充满的多余的导体糊8流出。所以,可使导体糊8沿着多个板状部件61的各个沟槽611的壁面残留。
Claims (5)
1.一种电子部件的外部电极的形成方法,其特征在于,包括:
在构成电子部件的元件的第1面,从与该第1面相对的方向涂敷导体糊形成第1电极部分的第1形成工序;
在与所述第1面相对的所述元件的第2面,从与该第2面相对的方向涂敷导体糊形成第2电极部分的第2形成工序;
在分别与所述第1面及所述第2面相邻的所述元件的第3面,形成将所述第1电极部分与所述第2电极部分相连接的第3电极部分的第3形成工序;和
使该元件干燥,形成由所述第1电极部分、所述第2电极部分以及所述第3电极部分构成的外部电极的电极形成工序。
2.一种电子部件的外部电极的形成方法,其特征在于,包括:
在构成电子部件的元件的第1面,从与该第1面相对的方向涂敷导体糊形成第1电极部分的第1形成工序;
在与所述第1面相对的所述元件的第2面,从与该第2面相对的方向涂敷导体糊形成第2电极部分的第2形成工序;
将所述元件干燥,使在所述第1电极部分以及所述第2电极部分的导体糊的流动性下降的中间处理工序;
在分别与所述第1面以及所述第2面相邻的所述元件的第3面,形成将所述第1电极部分与所述第2电极部分相连接的第3电极部分的第3形成工序;
使该元件干燥,形成由所述第1电极部分、所述第2电极部分以及所述第3电极部分构成的外部电极的电极形成工序。
3.根据权利要求1或2所述的外部电极的形成方法,其特征在于,
还包括:
准备工序,准备具有能够插入所述元件的沟槽部的夹具,在所述夹具具有的沟槽部内填满所述导体糊;和
除去工序,使该填满的导体糊至少沿着所述沟槽部的壁面残留,除去残余的导体糊;
在所述第1形成工序中,将所述元件插入到所述沟槽部内,移动所述元件使所述第1面靠近所述沟槽部的一个壁面,形成所述第1电极部分;
在所述第2形成工序中,移动所述元件使所述第2面靠近所述沟槽部的另一壁面,形成所述第2电极部分。
4.根据权利要求1或2所述的外部电极的形成方法,其特征在于,
在所述第1形成工序中,将所述第1电极部分在所述第1面的多处排列形成,
在所述第2形成工序中,在分别与多处排列形成的所述第1电极部分对应的位置形成所述第2电极部分,
在所述第3形成工序中形成所述第3电极部分,使所述第3电极部分连接在多处排列形成的所述各第1电极部分和在对应的位置形成的所述各第2电极部分。
5.根据权利要求4所述的外部电极的形成方法,其特征在于,
还包括:
准备工序,准备形成有可插入所述元件的沟槽部的多个板状部件互相并排配置的夹具,在各沟槽部内填满所述导体糊,使所述导体糊横跨地覆盖多个板状部件的各个沟槽部;
除去工序,通过除去进入所述多个板状部件之间的导体糊,使进入所述各沟槽部的导体糊至少沿着所述各沟槽部的壁面残留;
在所述第1形成工序中,将所述元件插入到所述各沟槽部并使该元件跨过各个沟槽部,移动所述元件使所述第1面靠近所述各沟槽部的一个壁面,形成第1电极部分,
在所述第2形成工序中,移动所述元件使所述第2面靠近所述各沟槽部的另一壁面,形成所述第2电极部分。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004347049 | 2004-11-30 | ||
JP2004347049A JP4220460B2 (ja) | 2004-11-30 | 2004-11-30 | 外部電極形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1808696A true CN1808696A (zh) | 2006-07-26 |
CN100492593C CN100492593C (zh) | 2009-05-27 |
Family
ID=36566072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101258435A Active CN100492593C (zh) | 2004-11-30 | 2005-11-30 | 外部电极形成方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7458151B2 (zh) |
JP (1) | JP4220460B2 (zh) |
KR (1) | KR100688929B1 (zh) |
CN (1) | CN100492593C (zh) |
HK (1) | HK1091032A1 (zh) |
TW (1) | TWI284064B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8107217B2 (en) | 2008-12-22 | 2012-01-31 | Tdk Corporation | Multilayer capacitor |
CN117412819A (zh) * | 2021-06-03 | 2024-01-16 | 新烯科技有限公司 | 电子部件的制造方法和糊剂涂敷装置 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100746906B1 (ko) * | 2006-09-18 | 2007-08-07 | 주식회사 이어메카 | 무선 이어폰 |
JP4661815B2 (ja) * | 2007-03-29 | 2011-03-30 | Tdk株式会社 | 電子部品の製造方法 |
JP4849123B2 (ja) * | 2008-12-22 | 2012-01-11 | Tdk株式会社 | 積層コンデンサの製造方法 |
US8735734B2 (en) | 2009-07-23 | 2014-05-27 | Lexmark International, Inc. | Z-directed delay line components for printed circuit boards |
US20110017504A1 (en) * | 2009-07-23 | 2011-01-27 | Keith Bryan Hardin | Z-Directed Ferrite Bead Components for Printed Circuit Boards |
US8198547B2 (en) | 2009-07-23 | 2012-06-12 | Lexmark International, Inc. | Z-directed pass-through components for printed circuit boards |
US20110017502A1 (en) * | 2009-07-23 | 2011-01-27 | Keith Bryan Hardin | Z-Directed Components for Printed Circuit Boards |
US8790520B2 (en) | 2011-08-31 | 2014-07-29 | Lexmark International, Inc. | Die press process for manufacturing a Z-directed component for a printed circuit board |
US9009954B2 (en) | 2011-08-31 | 2015-04-21 | Lexmark International, Inc. | Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material |
US9078374B2 (en) | 2011-08-31 | 2015-07-07 | Lexmark International, Inc. | Screening process for manufacturing a Z-directed component for a printed circuit board |
US8752280B2 (en) * | 2011-09-30 | 2014-06-17 | Lexmark International, Inc. | Extrusion process for manufacturing a Z-directed component for a printed circuit board |
US8943684B2 (en) * | 2011-08-31 | 2015-02-03 | Lexmark International, Inc. | Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board |
US8658245B2 (en) | 2011-08-31 | 2014-02-25 | Lexmark International, Inc. | Spin coat process for manufacturing a Z-directed component for a printed circuit board |
US8822840B2 (en) | 2012-03-29 | 2014-09-02 | Lexmark International, Inc. | Z-directed printed circuit board components having conductive channels for controlling transmission line impedance |
US8912452B2 (en) | 2012-03-29 | 2014-12-16 | Lexmark International, Inc. | Z-directed printed circuit board components having different dielectric regions |
US8822838B2 (en) | 2012-03-29 | 2014-09-02 | Lexmark International, Inc. | Z-directed printed circuit board components having conductive channels for reducing radiated emissions |
US8830692B2 (en) | 2012-03-29 | 2014-09-09 | Lexmark International, Inc. | Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component |
JP6633829B2 (ja) * | 2014-11-21 | 2020-01-22 | 株式会社クリエイティブコーティングス | 電子部品の製造方法及び装置 |
JP6378122B2 (ja) * | 2014-12-05 | 2018-08-22 | 太陽誘電株式会社 | 積層セラミック電子部品 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6048230U (ja) * | 1983-09-11 | 1985-04-04 | 株式会社村田製作所 | 積層コンデンサ |
JPS60109204A (ja) * | 1983-11-17 | 1985-06-14 | 株式会社村田製作所 | チップ部品の外部電極形成方法 |
JPH0677099A (ja) | 1992-08-22 | 1994-03-18 | Taiyo Yuden Co Ltd | 電子部品の外部電極形成方法 |
JPH0922815A (ja) | 1995-07-07 | 1997-01-21 | Taiyo Yuden Co Ltd | チップ部品の外部電極形成方法 |
US5753299A (en) * | 1996-08-26 | 1998-05-19 | Electro Scientific Industries, Inc. | Method and apparatus for forming termination stripes |
JP3240963B2 (ja) * | 1997-07-24 | 2001-12-25 | 株式会社村田製作所 | チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ |
JP2000030916A (ja) | 1998-07-16 | 2000-01-28 | Murata Mfg Co Ltd | 電子部品の電極塗布方法および装置 |
JP2001060532A (ja) | 1999-08-19 | 2001-03-06 | Tdk Corp | 積層セラミック電子部品の外部電極形成方法 |
TW429169B (en) | 1999-11-19 | 2001-04-11 | Schmidt Scient Taiwan Ltd | Method for forming electrode with dipping end used for long-shaped surface mounted device that needs coated conduction metal on both ends and the apparatus for performing this method |
JP3918083B2 (ja) | 2000-11-13 | 2007-05-23 | 株式会社村田製作所 | 電子部品の製造装置および電子部品の製造方法 |
JP2004088068A (ja) | 2002-06-27 | 2004-03-18 | Kyocera Corp | チップ型電子部品の外部電極形成方法及び装置 |
JP3744505B2 (ja) | 2003-04-08 | 2006-02-15 | 松下電器産業株式会社 | チップ型電子部品の外部電極形成方法 |
-
2004
- 2004-11-30 JP JP2004347049A patent/JP4220460B2/ja active Active
-
2005
- 2005-11-29 TW TW094141941A patent/TWI284064B/zh active
- 2005-11-29 US US11/288,203 patent/US7458151B2/en not_active Expired - Fee Related
- 2005-11-30 KR KR1020050115567A patent/KR100688929B1/ko active IP Right Grant
- 2005-11-30 CN CNB2005101258435A patent/CN100492593C/zh active Active
-
2006
- 2006-10-20 HK HK06111582.5A patent/HK1091032A1/xx not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8107217B2 (en) | 2008-12-22 | 2012-01-31 | Tdk Corporation | Multilayer capacitor |
CN101763943B (zh) * | 2008-12-22 | 2012-07-18 | Tdk株式会社 | 层叠电容器 |
CN117412819A (zh) * | 2021-06-03 | 2024-01-16 | 新烯科技有限公司 | 电子部件的制造方法和糊剂涂敷装置 |
CN117412819B (zh) * | 2021-06-03 | 2024-08-16 | 新烯科技有限公司 | 电子部件的制造方法和糊剂涂敷装置 |
Also Published As
Publication number | Publication date |
---|---|
US7458151B2 (en) | 2008-12-02 |
TWI284064B (en) | 2007-07-21 |
CN100492593C (zh) | 2009-05-27 |
JP2006156811A (ja) | 2006-06-15 |
JP4220460B2 (ja) | 2009-02-04 |
HK1091032A1 (en) | 2007-01-05 |
KR20060060819A (ko) | 2006-06-05 |
TW200626253A (en) | 2006-08-01 |
US20060112546A1 (en) | 2006-06-01 |
KR100688929B1 (ko) | 2007-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1808696A (zh) | 外部电极形成方法 | |
CN1079169C (zh) | 半导体芯片封装件的制造方法 | |
CN101004980A (zh) | 外部电极形成方法 | |
CN1225952C (zh) | 填充印刷电路板中的通路盲孔的孔填充方法 | |
CN1490901A (zh) | 一种网格焊台陈列插座触头 | |
CN1913149A (zh) | 包括叠层芯片的半导体器件生产方法及对应的半导体器件 | |
CN101080141A (zh) | 印刷电路板单元 | |
CN102668728A (zh) | 贯通布线基板及其制造方法 | |
KR100510009B1 (ko) | 터미네이션 스트라이프를 형성하기 위한 방법 및 장치 | |
CN1762185A (zh) | 电子部件的制造方法及电子部件 | |
CN1250058C (zh) | 电路基板的制造方法及电路基板的制造装置 | |
CN1983481B (zh) | 外部电极形成方法 | |
US20230064682A1 (en) | Stencil for stencil printing process | |
US11622452B2 (en) | Method of manufacturing a conductive track on a board via stencil printing | |
US20230060880A1 (en) | Flattening surface of pasted track in stencil printing process | |
CN1812004A (zh) | 具凸出端电极多电路元件晶片的制造方法 | |
US11718087B2 (en) | Squeegee for stencil printing | |
CN1221019C (zh) | 电子元器件的树脂封装方法 | |
CN1948971A (zh) | 探针卡的电性接触装置 | |
CN220188967U (zh) | 一种电容式触摸膜结构 | |
JP2005007747A (ja) | 印刷基板の製造方法、この製造方法によって作製された回路基板および太陽電池ならびにスクリーン印刷装置 | |
US6322855B1 (en) | Method and apparatus for coating conductive metal onto an electrode for surface mounting chip components | |
CN200959439Y (zh) | 双层式连接器的核心模组 | |
TW202310692A (zh) | 電子零件之製造方法及糊劑塗佈裝置 | |
JP4697285B2 (ja) | 外部電極形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1091032 Country of ref document: HK |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1091032 Country of ref document: HK |