KR20060060819A - 외부전극 형성방법 - Google Patents

외부전극 형성방법 Download PDF

Info

Publication number
KR20060060819A
KR20060060819A KR1020050115567A KR20050115567A KR20060060819A KR 20060060819 A KR20060060819 A KR 20060060819A KR 1020050115567 A KR1020050115567 A KR 1020050115567A KR 20050115567 A KR20050115567 A KR 20050115567A KR 20060060819 A KR20060060819 A KR 20060060819A
Authority
KR
South Korea
Prior art keywords
electrode portion
electrode
forming
groove
conductor paste
Prior art date
Application number
KR1020050115567A
Other languages
English (en)
Other versions
KR100688929B1 (ko
Inventor
코 오노데라
사토시 쿠리모토
요지 토자와
세이치 나카가와
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060060819A publication Critical patent/KR20060060819A/ko
Application granted granted Critical
Publication of KR100688929B1 publication Critical patent/KR100688929B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213—Metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

본 발명은 외부전극을 안정하게 형성할 수 있는 전자부품의 외부전극 형성방법을 제공하는 것을 목적으로 한다. 이러한 목적을 달성하기 위해서 본 발명에 따른 외부전극 형성방법은 전자부품을 구성하는 칩(30)의 측면(30a)에, 측면(30a)과 대향하는 방향으로부터 도체 페이스트(20)를 도포하여 전극부분(301a)을 형성하는 공정과, 측면(30a)에 대향하는 칩(30)의 측면(30b)에, 측면(30b)과 대향하는 방향으로부터 도체 페이스트(20)를 도포하여 전극부분(301b)을 형성하는 공정과, 측면(30a) 및 측면(30b) 각각과 인접하는 칩(30)의 저면에, 전극부분(301a) 및 전극부분(301b)을 연결하도록 전극부분(301c)을 형성하는 공정과, 칩(30)을 건조시켜, 전극부분(301a), 전극부분(301b), 및 전극부분(301c)으로 이루어지는 외부전극(301)을 형성하는 공정을 구비한다.
외부전극, 도체 페이스트, 판형상부재, 홈, 도포

Description

외부전극 형성방법{Method of forming external electrode}
도 1은 본 발명의 제 1 실시예인 외부전극 형성방법의 개요를 도시하는 사시도.
도 2는 본 발명의 제 1 실시예인 외부전극 형성방법을 도시하는 도면.
도 3은 본 발명의 제 1 실시예인 외부전극 형성방법을 설명하기 위한 도면.
도 4는 본 발명의 제 1 실시예인 외부전극 형성방법을 설명하기 위한 도면.
도 5는 본 발명의 제 1 실시예인 외부전극 형성방법을 설명하기 위한 도면.
도 6은 본 발명의 제 2 실시예인 외부전극 형성방법을 설명하기 위한 도면.
도 7은 본 발명의 제 2 실시예인 외부전극 형성방법을 설명하기 위한 도면.
도 8은 본 발명의 제 2 실시예인 외부전극 형성방법을 설명하기 위한 도면
본 발명은 전자부품의 외부전극 형성방법에 관한 것이다.
전자부품의 외부전극을 형성하는 방법의 하나로서, 하기 특허문헌 1에 기재된 방법이 있다. 이 방법은 전자부품이 되는 소자인 칩의 단면 및 그 단면과 인접하는 측면에 외부전극을 형성하는 것이다. 보다 구체적으로는 칩의 측면에 대향하 는 위치에 빗형상 플레이트의 핑거(finger)라고 불리는 연속돌기 부분을 배치하고, 그 핑거의 선단에는 외부전극을 형성하기 위한 도체 페이스트를 도포한다. 계속해서, 핑거를 칩에 당접시키는 동시에, 핑거를 칩이 신장되는 방향과 교차하는 방향으로 슬라이딩시키고, 도체 페이스트를 칩에 문지름으로써 외부전극을 형성한다.
(특허문헌 1) 미국특허 제 5,753,299호
상술한 바와 같이 도체 페이스트를 칩의 단면에 문질러서 외부전극을 형성하는 경우에는, 측면에 형성되는 외부전극은 도체 페이스트의 늘어짐(垂下)으로써 형성된다. 보다 구체적으로는, 단면과 측면으로 형성되는 능선에서 깎아낸 도체 페이스트가 칩의 측면을 타고 흐름으로써 측면에 있어서의 외부전극이 형성된다. 이 때문에, 칩의 측면에 형성되는 외부전극의 형상은 도체 페이스트의 점도 등에 좌우된다. 그러나 도체 페이스트의 점도를 자유롭게 컨트롤하는 것은 곤란하기 때문에, 칩의 측면에 있어서의 외부전극의 능선으로부터 이격되는 방향에 있어서의 길이를 도체 페이스트의 점도 조정에 의해서 컨트롤하는 것은 곤란하다.
그래서 본 발명자들은 여러 가지 관점에서, 도체 페이스트의 점도 조정에 의하지 않는 방법으로, 외부전극의 길이를 컨트롤하는 것에 대하여 검토하였다. 그 검토의 최초 스텝에서 본 발명자들은 칩의 단면과 측면으로 형성되는 능선에서 깎이는 도체 페이스트의 양을 조정함으로써 외부전극의 길이를 컨트롤할 수 없는지를 검토하였다. 그런데, 도체 페이스트의 양을 늘리면, 칩의 측면에 있어서의 외부전극은 단면을 따라서 능선으로부터 이격되는 방향으로의 신장도 증가하지만, 필연적 으로 능선을 따른 방향으로의 신장도 증가하는 것을 본 발명자들은 발견하였다. 이 지견에 의하면, 인접하는 외부전극 간의 거리가 충분하게 얻어지지 않고, 전극간 단락(short)의 우려가 있는 것을 알 수 있다.
검토의 다음 스텝에서 본 발명자들은 인접하는 외부전극간의 거리를 확보하기 위해서 도체 페이스트의 양을 감소시키면 늘어지는 양도 줄어들기 때문에, 외부전극의 능선으로부터 이격되는 방향으로의 신장은 제한되어, 충분히 외부전극의 면적이 확보되지 않을 우려가 있는 것을 발견하였다. 더욱 검토를 거듭한 결과, 이렇게 도체 페이스트를 능선에서 깍아내어 외부전극을 형성하는 경우에는, 측면에 있어서의 외부전극의 상태는 도체 페이스트가 아래로 늘어지는 측에 좌우되고, 그 형상이 안정되지 않은 경우도 있으며, 기판 상에 실장한 경우에 맨하탄 현상이 발생하는 원인으로 되는 것도 본 발명자들은 발견하였다.
그래서 본 발명은 외부전극을 안정하게 형성할 수 있는 전자부품의 외부전극 형성방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 외부전극 형성방법은 전자부품에 외부전극을 형성하는 방법으로서, 전자부품을 구성하는 소자의 제 1 면에, 상기 제 1 면과 대향하는 방향으로부터 도체 페이스트를 도포하여 제 1 전극부분을 형성하는 제 1 형성공정과, 제 1 면에 대향하는 소자의 제 2 면에, 상기 제 2 면과 대향하는 방향으로부터 도체 페이스트를 도포하여 제 2 전극부분을 형성하는 제 2 형성공정과, 제 1 면 및 제 2 면 각각과 인접하는 소자의 제 3 면에, 제 1 전극부분 및 제 2 전극부분을 연결하도록 제 3 전극부분을 형성하는 제 3 형성공정과, 상기 소 자를 건조시키고, 제 1 전극부분, 제 2 전극부분, 및 제 3 전극부분으로 이루어지는 외부전극을 형성하는 전극형성 공정을 구비한다.
본 발명에 따르면, 소자의 제 1 면 및 제 2 면 각각에, 각각의 면과 대향하는 방향으로부터 도체 페이스트를 도포하므로, 각각의 면에 의도한 형상으로 안정적으로 제 1 전극부분 및 제 2 전극부분을 형성할 수 있다. 또한, 제 1 전극부분 및 제 2 전극부분을 형성한 후에 그것들을 연결하도록 제 3 전극부분을 형성하므로, 외부전극을 안정하게 형성할 수 있다.
본 발명의 외부전극 형성방법은 전자부품에 외부전극을 형성하는 방법으로서, 전자부품을 구성하는 소자의 제 1 면에, 상기 제 1 면과 대향하는 방향으로부터 도체 페이스트를 도포하여 제 1 전극부분을 형성하는 제 1 형성공정과, 제 1 면에 대향하는 소자의 제 2 면에, 상기 제 2 면과 대향하는 방향으로부터 도체 페이스트를 도포하여 제 2 전극부분을 형성하는 제 2 형성공정과, 소자를 건조시키고, 제 1 전극부분 및 제 2 전극부분에 있어서의 도체 페이스트의 유동성을 저하시키는 중간처리 공정과, 제 1 면 및 제 2 면 각각과 인접하는 소자의 제 3 면에, 제 1 전극부분 및 제 2 전극부분을 연결하도록 제 3 전극부분을 형성하는 제 3 형성공정과, 상기 소자를 건조시키고, 제 1 전극부분, 제 2 전극부분, 및 제 3 전극부분으로 이루어지는 외부전극을 형성하는 전극형성 공정을 구비한다.
본 발명에 따르면, 소자의 제 1 면 및 제 2 면 각각에, 각각의 면과 대향하는 방향으로부터 도체 페이스트를 도포하므로, 각각의 면에 의도한 형상으로 안정적으로 제 1 전극부분 및 제 2 전극부분을 형성할 수 있다. 또한, 제 1 전극부분 및 제 2 전극부분에 있어서의 도체 페이스트의 유동성을 저하시키고 나서 제 3 전극부분을 형성하므로, 제 1 전극부분 및 제 2 전극부분 각각과 제 3 전극부분이 연결되는 부분의 두께가 얇아지는 것을 억제할 수 있다.
또한 본 발명의 외부전극 형성방법에서는 소자가 삽입 가능한 홈부를 갖는 지그(jig)를 준비하고, 지그가 갖는 홈부 내에 도체 페이스트를 채우는 준비공정과, 상기 채워진 도체 페이스트를 홈부의 적어도 벽면을 따라서 잔류시키고, 나머지를 제거하는 제거공정을 더 구비하고, 제 1 형성공정에서는 소자를 홈부 내에 삽입하고, 제 1 면이 홈부의 하나의 벽면에 근접하도록 소자를 이동시켜 제 1 전극부분을 형성하고, 제 2 형성공정에서는 제 2 면이 홈부의 다른 벽면에 근접하도록 소자를 이동시켜 제 2 전극부분을 형성하는 것도 바람직하다.
이러한 바람직한 방법에 의하면, 소자가 삽입 가능한 홈부의 벽면을 따라서 잔류시킨 도체 페이스트를 소자에 부착시킴으로써, 보다 간편하고 안정하게 제 1 전극부분 및 제 2 전극부분을 형성할 수 있다.
또한 본 발명의 외부전극 형성방법에서는 제 1 형성공정에서는 제 1 전극부분을 제 1 면의 복수 개소에 나란히 배열하여 형성하고, 제 2 형성공정에서는 복수 개소에 나란히 배열하여 형성한 제 1 전극부분 각각에 대응하는 위치에 제 2 전극부분을 형성하고, 제 3 형성공정에서는 복수 개소에 나란히 배열하여 형성된 제 1 전극부분 각각과, 대응하는 위치에 형성된 제 2 전극부분 각각을 연결하도록 제 3 전극부분을 형성하는 것도 바람직하다.
이러한 바람직한 방법에 의하면, 제 1 전극부분 및 제 2 전극부분을 대응시 키면서 복수 개소에 나란히 배열하여 형성하고, 대응하는 제 1 전극부분 및 제 2 전극부분을 연결하도록 제 3 전극부분을 형성하므로, 효율적으로 안정된 외부전극을 형성할 수 있다.
또 본 발명의 외부전극 형성방법에서는 소자가 삽입 가능한 홈부가 형성된 복수의 판형상부재가 서로 따르도록 배치되어 있는 지그를 준비하고, 복수의 판형상부재 각각의 홈부에 걸쳐서 덮도록 넘어 각각의 홈부 내에 도체 페이스트를 채우는 준비공정과, 복수의 판형상부재 각각의 사이에 들어간 도체 페이스트를 제거함으로써, 각각의 홈부에 들어간 도체 페이스트를 각각의 홈부의 적어도 벽면을 따라서 잔류시키는 제거공정을 더 구비하고, 제 1 형성공정에서는 소자를 각각의 홈부에 걸치도록 삽입하고, 제 1 면이 각각의 홈부의 하나의 벽면에 근접하도록 소자를 이동시켜 제 1 전극부분을 형성하고, 제 2 형성공정에서는 제 2 면이 각각의 홈부의 다른 벽면에 근접하도록 소자를 이동시키고 제 2 전극부분을 형성하는 것도 바람직하다.
이러한 바람직한 방법에 의하면, 서로 따르도록 배치된 복수의 판형상부재의 홈부에 도체 페이스트를 채우고, 그 후 복수의 판형상부재간에 있는 도체 페이스트를 제거함으로써, 각각의 홈부 내에 채워져 있는 여분의 도체 페이스트가 흘러나온다. 따라서, 복수의 판형상부재의 각각의 홈부의 벽면을 따라서 도체 페이스트를 잔류시킬 수 있다.
상술한 본 발명에 따르면, 제 1 전극부분, 제 2 전극부분, 및 제 3 전극부분을 안정하게 형성할 수 있기 때문에, 외부전극을 안정하게 형성할 수 있다.
본 발명의 지견은 예시만을 위해 도시된 첨부 도면을 참조하여 이하의 상세한 기술을 고려함으로써 용이하게 이해할 수 있다. 계속해서, 첨부 도면을 참조하여 본 발명의 실시예를 설명한다. 가능한 경우에는 동일한 부분에는 동일한 부호를 붙이고, 중복되는 설명을 생략한다.
(제 1 실시예)
본 발명의 제 1 실시예인, 외부전극 형성방법에 대하여 설명한다. 본 실시예의 외부전극 형성방법의 개요는, 도 1에 도시하는 바와 같이, 홈(101)이 형성된 도포 베드(10; 지그)를 준비하고, 그 홈(101)의 벽면 및 저면을 따르도록 도체 페이스트(20)를 부착시켜 둔다. 그 후, 칩(30; 소자)을 홈(101)내에 삽입하고, 도면 중의 화살표 방향(홈이 연장되는 방향에 대하여 직교방향)에 따라서 칩(30)을 움직임으로써, 칩(30)의 양측면에 외부전극(301)을 형성한다. 계속해서, 외부전극 형성방법의 상세에 대하여 설명한다.
도 2는 본 실시예의 외부전극 형성방법의 순서를 설명하기 위한 도면이다. 도 3 내지 도 5는 칩(30) 및 도포 베드(10)에 대하여 홈(101)을 한눈에 보는 방향으로부터 본 도면이고, 외부전극 형성방법의 각 순서의 상태를 도시하는 도면이다. 도 2에 도시된 흐름에 따라서, 적절하게 도 3 내지 도 5를 참조하면서 설명한다.
도포 베드(10)의 홈(101)에 도체 페이스트(20)를 채운다(도 2의 스텝 S01, 도 3a, 준비공정). 도 3a에 도시하는 바와 같이, 도체 페이스트(20)는 홈(101) 내에 채워지는 동시에, 도포 베드(10)의 주면(102)보다도 볼록하게 올라올 정도로 충 전되어 있다.
계속해서, 블레이드(40)로 홈(101)내의 도체 페이스트를 긁어낸다(도 2의 스텝 S02, 도 3b, 제거공정). 도 3b에 도시하는 바와 같이, 블레이드(40)는 홈(101)내에 들어가는 볼록 형상으로 되어 있고, 홈(101)내에 들어가는 부분의 블레이드(40)와 홈(101)의 사이에는 틈이 생기도록 되어 있다. 따라서, 도 3c에 도시하는 바와 같이, 홈(101)의 측벽(101a, 101b), 및 저면(101c)에 따라서 도체 페이스트(20)가 잔류하고, 나머지가 제거된다.
계속해서, 칩(30)을 홈(101)에 대향하는 위치로서, 칩(30)의 선단이 홈(101)내에 삽입되는 위치에 배치한다(도 2의 스텝 S03, 도 3d). 칩(30)이 홈(101)에 들어가는 길이가, 나중의 공정에서 형성되는 전극부분의 길이가 된다. 칩(30)은 보유판(50)에 설치된 점착테이프(51)에 접착되어 보유되어 있다.
도 3d의 상태로부터, 칩(30)의 측면(30a; 제 1 면)이 홈(101)의 측벽(101a)에 근접하도록 보유판(50)과 도포 베드(10)를 상대적으로 이동시킨다(도 2의 스텝 S04, 도 4a). 이렇게 보유판(50)과 도포 베드(10)를 상대적으로 이동시키면, 칩의 측면(30a)이 홈(101)의 측벽(101a)에 당접한다(도 4a).
또한 보유판(50)과 도포 베드(10)를 상대적으로 이동시키면, 도 4b에 도시하는 바와 같이 칩(30)이 홈(101)에 걸린 상태로 되기 때문에, 칩(30)이 기울어진 상태로 된다. 이렇게 함으로써, 홈(101)에 따라서 복수의 칩(30)을 나란히 배열하여 작업하는 경우에도, 각 칩(30)을 정확하게 홈(101)의 측벽(101a)에 당접시킬 수 있다.
도 4a 및 도 4b의 상태로 함으로써, 칩(30)의 측면(30a)에 전극부분(301a; 제 1 전극부분)이 형성된다(제 1 형성공정).
계속해서, 칩(30)의 측면(30b; 제 2 면)이 홈(101)의 측벽(101b)에 근접하도록 보유판(50)과 도포 베드(10)를 상대적으로 이동시킨다(도 2의 스텝 S05,도 4c). 이렇게 보유판(50)과 도포 베드(10)를 상대적으로 이동시키면, 칩의 측면(30b)이 홈(101)의 측벽(101b)에 당접한다(도 4c).
또한 보유판(50)과 도포 베드(10)를 상대적으로 이동시키면, 도 4d에 도시하는 바와 같이 칩(30)이 홈(101)에 걸린 상태가 되기 때문에, 칩(30)이 기울어진 상태가 된다.
도 4c 및 도 4d의 상태로 함으로써, 칩(30)의 측면(30b)에 전극부분(301b; 제 2 전극부분)이 형성된다(제 2 형성공정).
계속해서, 칩(30)이 홈(101)의 중심 부근에 위치하도록 보유판(50)과 도포 베드(10)를 상대적으로 이동시킨다(도 5a). 그 위치로부터, 칩(30)의 선단이 홈(101)의 저면(101c; 제 3 면)에 당접하도록, 보유판(50)과 도포 베드(10)를 근접시킨다(도 5b). 칩(30)의 선단이 홈(101)의 저면(101c)에 당접하면, 전극부분(301a)과 전극부분(301b)을 연결하는 전극부분(301c; 제 3 전극부 부분)이 형성된다(도 2의 스텝 S06, 제 3 형성공정).
계속해서, 보유판(50)과 도포 베드(10)를 멀리 떼어놓고, 칩(30)을 건조시키면, 전극부분(301a)과, 전극부분(301b)과, 전극부분(301c)이 연결된 외부전극(301)이 형성된다(도 5c, 전극 형성 공정). 또한, 본 실시예에서는 전극부분(301c)을 형성한 후에 칩(30)을 건조시키고 있지만, 전극부분(301b)을 형성한 후로서 전극부분(301c)을 형성하기 전에 건조시켜도 좋다(중간처리 공정). 이렇게 하면, 전극부분(301a 및 301b)의 유동성을 저하시키고 나서 전극부분(301c)을 형성하기 때문에, 전극부분(301a)과 전극부분(301c)이 연결되는 각진부(角部)나, 전극부분(301b)과 전극부분(301c)이 연결되는 각진부의 두께가 두꺼워지는 것을 억제할 수 있다.
계속해서, 블레이드(45)에서 홈(101)내의 도체 페이스트를 긁어낸다(도 2의 스텝 S07, 도 5d). 도 5d에 도시하는 바와 같이, 블레이드(45)는 홈(101)내에 들어가는 볼록 형상으로 되어 있다. 도 3b에 도시한 블레이드(40)와의 상이점은 홈(101) 내에 들어가는 부분의 블레이드(45)와 홈(101)의 사이에 틈이 생기지 않도록 형성되어 있는 점이다. 따라서, 도 5e에 도시하는 바와 같이, 홈(101)내의 도체 페이스트는 모두 긁혀나오고 있다.
이상과 같이, 본 실시예에 따르면, 칩(30)의 측면(30a, 30b) 각각에, 각각의 면과 대향하는 방향으로부터 도체 페이스트(20)를 도포하므로, 각각의 면에 의도한 형상으로 안정적으로 전극부분(301a) 및 전극부분(301b)을 형성할 수 있다. 또한, 전극부분(301a) 및 전극부분(301b)을 형성한 후에 그것들을 연결하도록 전극부분(301c)을 형성하므로, 외부전극(301)을 안정하게 형성할 수 있다.
또한, 본 실시예에서는 칩(30)이 삽입 가능한 홈(101)의 벽면을 따라서 잔류시킨 도체 페이스트(20)를 칩(30)에 부착시킴으로써, 보다 간편하고 안정하게 전극부분(301a) 및 전극부분(301b)을 형성할 수 있다.
(제 2 실시예)
본 발명의 제 2 실시예인, 외부전극 형성방법에 대하여 설명한다. 본 실시예의 외부전극 형성방법은 칩에 복수의 외부전극을 동시에 형성하기 위한 방법이다. 제 1 실시예와의 상이점은 주로 사용하는 도포 베드나 블레이드와 같은 지그의 형태이다. 도 6 내지 도 8은 본 실시예의 외부전극 형성 방법의 순서를 설명하기 위한 도면이다. 도 6 내지 도 8을 참조하면서, 본 실시예의 외부전극 형성방법을 설명한다.
우선, 도포 베드(6) 및 블레이드(7)를 준비한다(도 6a). 도포 베드(6)는 베이스(60)와, 4개의 판형상부재(61)로 구성되어 있다. 판형상부재(61)는 간격을 두고 서로 평행하게 되도록 베이스(60)에 장착되어 있다. 판형상부재(61) 각각에는 동일한 위치에 홈(611)이 형성되어 있다.
블레이드(7)는 베이스(70)와, 긁어냄부(71)로 구성되어 있다. 긁어냄부(71)에는 이(tooth; 711)가 형성되어 있다. 이(711)는 도포 베드(6)의 판형상부재(61)의 사이에 들어갈 수 있도록 형성되어 있다.
계속해서, 도포 베드(6)의 판형상부재(61) 각각의 홈부(611)에 걸쳐서 덮도록 도체 페이스트(8)를 수북하게 넣는다(도 6b). 따라서, 각 판형상부재(61)의 홈부(611)내에 도체 페이스트(8)가 채워진다(준비공정).
계속해서, 블레이드(7)와 도포 베드(6)가 당접하도록, 블레이드(7)와 도포 베드(6)를 상대적으로 이동시킨다(도 7a). 이렇게 이동시키면, 블레이드(7)의 이(711) 각각이 도포 베드(6)의 판형상부재(61) 각각의 사이에 삽입된다. 이(711)의 선단이 도포 베드(6)의 베이스(60)에 당접한 상태에서는, 판형상부재(61)의 상단과 이(711) 사이의 아랫부분과의 사이에는 틈이 생기도록 형성되어 있다. 따라서, 도체 페이스트(8)가 그 틈으로부터 판형상부재(61)의 위로 밀려나온다.
계속해서, 블레이드(7)를 판형상부재(61)에 따라서 이동시키고, 각 판형상부재(61) 사이로 들어간 도체 페이스트(8)를 긁어낸다(도 7b, 제거공정). 도체 페이스트(8)는 유동성이 있으므로, 판형상부재(61)의 홈(611)에 남은 도체 페이스트(8)는 판형상부재(61)의 사이로 흘러나온다(도 7c). 따라서, 도체 페이스트(8)는 판형상부재(61)의 각 홈(611)에 따라서 잔류한다.
계속해서, 칩(90)을 각 판형상부재(61) 각각의 홈(611)에 걸치도록 배치한다. 이 때, 칩(90)의 선단이 홈(611)내에 삽입되는 위치에 배치한다. 칩(90)이 홈(611)에 들어가는 길이가 전극부분의 길이가 된다. 칩(90)은 제 1 실시예와 마찬가지로 보유판(도시하지 않음)에 설치된 점착테이프(도시하지 않음)에 접착하여 보유되어 있다.
계속해서, 칩(90)의 측면(90a)이 각 판형상부재(61)의 홈(611)에 당접하도록, 칩(90)과 도포 베드(60)를 상대적으로 이동시킨다(도 8a). 칩(90)의 측면(90a)을 4개의 판형상부재(61) 각각의 홈(611)에 당접시키므로, 4개의 전극부분(901a; 제 1 전극부분)이 형성된다(제 1 형성공정).
계속해서, 칩(90)의 측면(90b)이 각 판형상부재(61)의 홈(611)에 당접하도록, 칩(90)과 도포 베드(60)를 상대적으로 이동시킨다(도 8b). 칩(90)의 측면(90b)과 4개의 판형상부재(61) 각각의 홈(611)에 당접시키므로, 4개의 전극부분(901b; 제 2 전극부분)이 형성된다(제 2 형성공정).
계속해서, 칩(90)과 도포 베드(6)가 서로 이격되도록(도면 중 상하 방향으로) 상대적으로 이동시킨다. 또한, 칩(90)이 판형상부재(61)의 홈(611) 이외의 부분의 상방에 위치하도록 칩(90)과 도포 베드를 상대적으로 이동시킨다. 그 후, 칩(90)이 판형상부재(61)의 홈(611) 이외의 부분에 당접하도록, 칩(90)을 도포 베드(6)를 상대적으로 이동시킨다(도 8c)). 칩(90)의 선단이 판형상부재(61)의 홈(611) 이외의 부분에 당접하면, 전극부분(901a)과 전극부분(901b)을 연결하는 전극부분(제 3 전극부분, 도 8에 있어서는 명시하지 않는다)이 형성된다(제 3 형성공정).
계속해서, 칩(90)과 도포 베드(6)를 멀리 떼어놓고, 칩(90)을 건조시키면, 전극부분(901a)과, 전극부분(901b)과, 전극부분(901a 및 901b)을 연결하는 전극부분이 연결된 외부전극이 형성된다(전극형성 공정).
이상과 같이, 본 실시예에 따르면, 칩(90)의 측면(90a, 90b) 각각에, 각각의 면과 대향하는 방향으로부터 도체 페이스트(8)를 도포하므로, 각각의 면에 의도한 형상으로 안정적으로 전극부분(901a) 및 전극부분(901b)을 형성할 수 있다. 또한, 전극부분(901a) 및 전극부분(901b)을 형성한 후에 그것들을 연결하도록 전극부분을 형성하므로, 외부전극을 안정하게 형성할 수 있다.
또한, 본 실시예에서는 전극부분(901a) 및 전극부분(901b)을 대응시키면서 복수 개소에 나란히 배열하여 형성하고, 대응하는 전극부분(901a) 및 전극부분(901b)을 연결하도록 전극부분을 형성하므로, 효율적으로 안정된 외부전극을 형성할 수 있다.
또한, 본 실시예에서는 서로 따르도록 배치된 복수의 판형상부재(61)의 홈(611)에 도체 페이스트(8)를 채우고, 그 후 복수의 판형상부재(61) 사이에 있는 도체 페이스트(8)를 제거함으로써, 각각의 홈(611) 내에 채워져 있는 여분의 도체 페이스트(8)가 흘러나온다. 따라서, 복수의 판형상부재(61)의 각각의 홈(611)의 벽면을 따라서 도체 페이스트(8)를 잔류시킬 수 있다.
본 발명은 외부전극을 안정하게 형성할 수 있는 전자부품의 외부전극 형성방법을 제공한다.

Claims (5)

  1. 전자부품을 구성하는 소자의 제 1 면에, 상기 제 1 면과 대향하는 방향으로부터 도체 페이스트를 도포하여 제 1 전극부분을 형성하는 제 1 형성공정과,
    상기 제 1 면에 대향하는 상기 소자의 제 2 면에, 상기 제 2 면과 대향하는 방향으로부터 도체 페이스트를 도포하여 제 2 전극부분을 형성하는 제 2 형성공정과,
    상기 제 1 면 및 상기 제 2 면 각각과 인접하는 상기 소자의 제 3 면에, 상기 제 1 전극부분 및 상기 제 2 전극부분을 연결하도록 제 3 전극부분을 형성하는 제 3 형성공정과,
    상기 소자를 건조시키고, 상기 제 1 전극부분, 상기 제 2 전극부분, 및 상기 제 3 전극부분으로 이루어지는 외부전극을 형성하는 전극형성 공정을 구비하는, 전자부품의 외부전극 형성방법.
  2. 전자부품을 구성하는 소자의 제 1 면에, 상기 제 1 면과 대향하는 방향으로부터 도체 페이스트를 도포하여 제 1 전극부분을 형성하는 제 1 형성공정과,
    상기 제 1 면에 대향하는 상기 소자의 제 2 면에, 상기 제 2 면과 대향하는 방향으로부터 도체 페이스트를 도포하여 제 2 전극부분을 형성하는 제 2 형성공정과,
    상기 소자를 건조시키고, 상기 제 1 전극부분 및 상기 제 2 전극부분에 있어 서의 도체 페이스트의 유동성을 저하시키는 중간처리 공정과,
    상기 제 1 면 및 상기 제 2 면 각각과 인접하는 상기 소자의 제 3 면에, 상기 제 1 전극부분 및 상기 제 2 전극부분을 연결하도록 제 3 전극부분을 형성하는 제 3 형성공정과,
    상기 소자를 건조시켜, 상기 제 1 전극부분, 상기 제 2 전극부분, 및 상기 제 3 전극부분으로 이루어지는 외부전극을 형성하는 전극형성 공정을 구비하는 전자부품의 외부전극 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 소자가 삽입 가능한 홈부를 갖는 지그(jig)를 준비하고, 상기 지그가 갖는 홈부 내에 상기 도체 페이스트를 채우는 준비공정과,
    상기 채운 도체 페이스트를 상기 홈부의 적어도 벽면을 따라서 잔류시키고, 잔여를 제거하는 제거공정을 더 구비하고,
    상기 제 1 형성공정에서는 상기 소자를 상기 홈부 내에 삽입하고, 상기 제 1 면이 상기 홈부의 하나의 벽면에 근접하도록 상기 소자를 이동시켜 상기 제 1 전극부분을 형성하고,
    상기 제 2 형성공정에서는 상기 제 2 면이 상기 홈부의 다른 벽면에 근접하도록 상기 소자를 이동시켜 상기 제 2 전극부분을 형성하는, 전자부품의 외부전극 형성방법.
  4. 제 1 또는 제 2 항에 있어서,
    상기 제 1 형성공정에서는 상기 제 1 전극부분을 상기 제 1 면의 복수 개소에 나란히 배열하여 형성하고,
    상기 제 2 형성공정에서는 복수 개소에 나란히 배열하여 형성한 상기 제 1 전극부분 각각에 대응하는 위치에 상기 제 2 전극부분을 형성하고,
    상기 제 3 형성공정에서는 복수 개소에 나란히 배열하여 형성한 상기 제 1 전극부분 각각과, 대응하는 위치에 형성된 상기 제 2 전극부분 각각을 연결하도록 상기 제 3 전극부분을 형성하는, 전자부품의 외부전극 형성방법.
  5. 제 4 항에 있어서,
    상기 소자가 삽입 가능한 홈부가 형성된 복수의 판형상부재가 서로 따르도록 배치되어 있는 지그를 준비하고, 상기 복수의 판형상부재 각각의 홈부를 걸쳐 덮도록 상기 각각의 홈부 내에 상기 도체 페이스트를 채우는 준비공정과,
    상기 복수의 판형상부재 각각의 사이에 들어간 도체 페이스트를 제거함으로써, 상기 각각의 홈부에 들어간 도체 페이스트를 상기 각각의 홈부의 적어도 벽면을 따라서 잔류시키는 제거공정을 더 구비하고,
    상기 제 1 형성공정에서는 상기 소자를 상기 각각의 홈부에 걸치도록 삽입하고, 상기 제 1 면이 상기 각각의 홈부의 하나의 벽면에 근접하도록 상기 소자를 이동시켜 상기 제 1 전극부분을 형성하고,
    상기 제 2 형성공정에서는 상기 제 2 면이 상기 각각의 홈부의 다른 벽면에 근접하도록 상기 소자를 이동시켜 상기 제 2 전극부분을 형성하는, 전자부품의 외부전극 형성방법.
KR1020050115567A 2004-11-30 2005-11-30 외부전극 형성방법 KR100688929B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004347049A JP4220460B2 (ja) 2004-11-30 2004-11-30 外部電極形成方法
JPJP-P-2004-00347049 2004-11-30

Publications (2)

Publication Number Publication Date
KR20060060819A true KR20060060819A (ko) 2006-06-05
KR100688929B1 KR100688929B1 (ko) 2007-03-02

Family

ID=36566072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115567A KR100688929B1 (ko) 2004-11-30 2005-11-30 외부전극 형성방법

Country Status (6)

Country Link
US (1) US7458151B2 (ko)
JP (1) JP4220460B2 (ko)
KR (1) KR100688929B1 (ko)
CN (1) CN100492593C (ko)
HK (1) HK1091032A1 (ko)
TW (1) TWI284064B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746906B1 (ko) * 2006-09-18 2007-08-07 주식회사 이어메카 무선 이어폰
US8107217B2 (en) 2008-12-22 2012-01-31 Tdk Corporation Multilayer capacitor

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4661815B2 (ja) * 2007-03-29 2011-03-30 Ｔｄｋ株式会社 電子部品の製造方法
JP4849123B2 (ja) * 2008-12-22 2012-01-11 Ｔｄｋ株式会社 積層コンデンサの製造方法
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
US8735734B2 (en) 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US20110017504A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Ferrite Bead Components for Printed Circuit Boards
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8752280B2 (en) * 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
JP6633829B2 (ja) * 2014-11-21 2020-01-22 株式会社クリエイティブコーティングス 電子部品の製造方法及び装置
JP6378122B2 (ja) * 2014-12-05 2018-08-22 太陽誘電株式会社 積層セラミック電子部品
JP7398122B2 (ja) * 2021-06-03 2023-12-14 株式会社クリエイティブコーティングス 電子部品の製造方法及びペースト塗布装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6048230U (ja) * 1983-09-11 1985-04-04 株式会社村田製作所 積層コンデンサ
JPS60109204A (ja) * 1983-11-17 1985-06-14 株式会社村田製作所 チップ部品の外部電極形成方法
JPH0677099A (ja) 1992-08-22 1994-03-18 Taiyo Yuden Co Ltd 電子部品の外部電極形成方法
JPH0922815A (ja) 1995-07-07 1997-01-21 Taiyo Yuden Co Ltd チップ部品の外部電極形成方法
US5753299A (en) * 1996-08-26 1998-05-19 Electro Scientific Industries, Inc. Method and apparatus for forming termination stripes
JP3240963B2 (ja) * 1997-07-24 2001-12-25 株式会社村田製作所 チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ
JP2000030916A (ja) 1998-07-16 2000-01-28 Murata Mfg Co Ltd 電子部品の電極塗布方法および装置
JP2001060532A (ja) 1999-08-19 2001-03-06 Tdk Corp 積層セラミック電子部品の外部電極形成方法
TW429169B (en) * 1999-11-19 2001-04-11 Schmidt Scient Taiwan Ltd Method for forming electrode with dipping end used for long-shaped surface mounted device that needs coated conduction metal on both ends and the apparatus for performing this method
JP3918083B2 (ja) 2000-11-13 2007-05-23 株式会社村田製作所 電子部品の製造装置および電子部品の製造方法
JP2004088068A (ja) 2002-06-27 2004-03-18 Kyocera Corp チップ型電子部品の外部電極形成方法及び装置
JP3744505B2 (ja) 2003-04-08 2006-02-15 松下電器産業株式会社 チップ型電子部品の外部電極形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746906B1 (ko) * 2006-09-18 2007-08-07 주식회사 이어메카 무선 이어폰
US8107217B2 (en) 2008-12-22 2012-01-31 Tdk Corporation Multilayer capacitor
KR101124197B1 (ko) * 2008-12-22 2012-03-27 티디케이가부시기가이샤 적층 콘덴서

Also Published As

Publication number Publication date
KR100688929B1 (ko) 2007-03-02
TW200626253A (en) 2006-08-01
CN1808696A (zh) 2006-07-26
JP2006156811A (ja) 2006-06-15
CN100492593C (zh) 2009-05-27
JP4220460B2 (ja) 2009-02-04
TWI284064B (en) 2007-07-21
US7458151B2 (en) 2008-12-02
US20060112546A1 (en) 2006-06-01
HK1091032A1 (en) 2007-01-05

Similar Documents

Publication Publication Date Title
KR100688929B1 (ko) 외부전극 형성방법
KR100802351B1 (ko) 외부 전극 형성방법
US20180024166A1 (en) Contact probe and corresponding testing head
TWI291238B (en) Microelectronic packages and methods therefor
WO2016146476A1 (en) Testing head with vertical probes, particularly for high frequency applications
KR20080046021A (ko) 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
JP2018503805A (ja) 垂直プローブを含むテストヘッド
KR20210030893A (ko) 전자 부품의 제조 장치
JP2009503535A (ja) 垂直型プローブ、その製造方法及びプローブのボンディング方法
KR100810459B1 (ko) 외부 전극 형성방법
JP6254421B2 (ja) コネクター
US8807068B2 (en) Equipment and method for manufacturing semiconductor device
KR102648789B1 (ko) 전자부품의 제조 방법 및 장치
JP5640760B2 (ja) 試験用プローブカード、試験装置及び半導体装置の製造方法
KR102509522B1 (ko) 성형물 또는 전기 전도성 접촉핀의 정렬 이송 방법
JP2007518258A (ja) 回路部品を回路基板に接着する方法
KR101757860B1 (ko) 탐침, 탐침 카드 및 그 제조방법
JP4458068B2 (ja) 外部電極形成方法
JP2020096029A (ja) 電子部品接合用材料の塗布方法、及び電子部品が実装された回路基板
JP4697285B2 (ja) 外部電極形成方法
JP2012007904A (ja) 基板への部品実装構造
JP6723714B2 (ja) 転写ツール及び転写塗布方法
JP2013140108A (ja) 半導体装置の製造方法、およびプローブカード
JP2008171966A (ja) 電子機器用モジュールの製造方法および電子機器用モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 14