JP2021082779A - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2021082779A
JP2021082779A JP2019211342A JP2019211342A JP2021082779A JP 2021082779 A JP2021082779 A JP 2021082779A JP 2019211342 A JP2019211342 A JP 2019211342A JP 2019211342 A JP2019211342 A JP 2019211342A JP 2021082779 A JP2021082779 A JP 2021082779A
Authority
JP
Japan
Prior art keywords
ceramic
less
particle size
internal electrode
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019211342A
Other languages
English (en)
Other versions
JP7421313B2 (ja
Inventor
裕介 小和瀬
Yusuke Kowase
裕介 小和瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019211342A priority Critical patent/JP7421313B2/ja
Priority to US17/093,988 priority patent/US11688558B2/en
Priority to TW109139163A priority patent/TW202124332A/zh
Priority to KR1020200152869A priority patent/KR20210063238A/ko
Priority to CN202011307950.0A priority patent/CN112837935A/zh
Publication of JP2021082779A publication Critical patent/JP2021082779A/ja
Application granted granted Critical
Publication of JP7421313B2 publication Critical patent/JP7421313B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006Apparatus or processes for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】外部電極の剥がれを抑制することができるセラミック電子部品およびその製造方法を提供する。【解決手段】セラミック電子部品は、セラミックを主成分とする複数の誘電体層11と、複数の内部電極層12と、が交互に積層され、積層された複数の内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、2端面に形成された1対の外部電極と、を備える。1対の外部電極の少なくともいずれか一方に接触する誘電体部分において、主成分セラミックの平均結晶粒子径が200nm以下であり、主成分セラミックの結晶粒子の粒径分布のCV値が38%未満であり、複数の内部電極層のそれぞれの厚みは、0.45μm以下である。【選択図】図6

Description

本発明は、セラミック電子部品およびその製造方法に関する。
携帯電話を代表とする高周波通信用システムにおいて、更なる機能性付与のために小型大容量の積層セラミックコンデンサなどのセラミック電子部品が用いられている(例えば、特許文献1,2参照)。
特開2010−150082号公報 特開2014−7187号公報
このようなセラミック電子部品では、誘電体層および内部電極層を薄層化することによって、高容量化を実現することができる。しかしながら、内部電極層を薄層化すると、内部電極層と外部電極との接触面積が低下し、外部電極に剥がれが生じるおそれがある。
本発明は、上記課題に鑑みなされたものであり、外部電極の剥がれを抑制することができるセラミック電子部品およびその製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された1対の外部電極と、を備え、前記1対の外部電極の少なくともいずれか一方に接触する誘電体部分において、主成分セラミックの平均結晶粒子径が200nm以下であり、前記主成分セラミックの結晶粒子の粒径分布のCV値が38%未満であり、前記複数の内部電極層のそれぞれの厚みは、0.45μm以下であることを特徴とする。
上記セラミック電子部品において、前記誘電体部分は、前記積層チップにおいて、同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージンにおける誘電体部分としてもよい。
上記セラミック電子部品において、前記1対の外部電極は、下地層上にめっき層が形成された構造を有し、前記下地層の厚みは、12.5μm以下としてもよい。
上記セラミック電子部品において、前記下地層は、スパッタ膜または化学蒸着膜としてもよい。
上記セラミック電子部品の前記誘電体層の断面において、前記主成分セラミックの結晶粒子の断面積に対する面積比で2%以上10%以下のポアが前記結晶粒子内部に形成されていてもよい。
上記セラミック電子部品において、前記誘電体層の厚みは、0.5μm以下としてもよい。
本発明に係るセラミック電子部品の製造方法は、誘電体層グリーンシートと、内部電極形成用の金属導電ペーストと、を交互に積層し、積層された前記金属導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成する第1工程と、前記セラミック積層体を焼成することで積層チップを形成する第2工程と、前記積層チップの2端面に1対の外部電極を形成する第3工程と、を含み、前記1対の外部電極の少なくともいずれか一方に接触する誘電体部分において、主成分セラミックの平均結晶粒子径が200nm以下であり、前記主成分セラミックの結晶粒子の粒径分布のCV値が38%未満となるように、前記第2工程における焼成条件を調整し、前記積層チップにおいて、前記金属導電ペーストから形成される各内部電極層の厚みが0.45μm以下であることを特徴とする。
本発明に係るセラミック電子部品の製造方法は、誘電体層グリーンシートと、内部電極形成用の金属導電ペーストと、を交互に積層し、積層された前記金属導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成する第1工程と、前記セラミック積層体の2端面に、外部電極形成用の金属導電ペーストを付着させて前記セラミック積層体とともに焼成することで、前記セラミック積層体から積層チップを形成し、前記外部電極形成用の金属導電ペーストから1対の外部電極を形成する第2工程と、を含み、前記1対の外部電極の少なくともいずれか一方に接触する誘電体部分において、主成分セラミックの平均結晶粒子径が200nm以下であり、前記主成分セラミックの結晶粒子の粒径分布のCV値が38%未満となるように、前記第2工程における焼成条件を調整し、前記積層チップにおいて、前記金属導電ペーストから形成される各内部電極層の厚みが0.45μm以下であることを特徴とする。
本発明によれば、外部電極の剥がれを抑制することができるセラミック電子部品およびその製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA−A線断面図である。 図1のB−B線断面図である。 (a)はサイドマージンの断面の拡大図であり、(b)はエンドマージンの断面の拡大図である。 外部電極の断面図であり、図1のA−A線の部分断面図である。 (a)〜(c)は外部電極の近傍の拡大断面図である。 誘電体層におけるセラミック粒子を例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)および(b)は積層工程を例示する図である。 (a)および(b)は実施例および比較例の結果を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA−A線断面図である。図3は、図1のB−B線断面図である。図1〜図3で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された2つの隣接する内部電極層12が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン15である。すなわち、エンドマージン15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン15は、容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン16と称する。すなわち、サイドマージン16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。
図4(a)は、サイドマージン16の断面の拡大図である。サイドマージン16は、誘電体層11と逆パターン層17とが、容量領域14における誘電体層11と内部電極層12との積層方向において交互に積層された構造を有する。容量領域14の各誘電体層11とサイドマージン16の各誘電体層11とは、互いに連続する層である。この構成によれば、容量領域14とサイドマージン16との段差が抑制される。
図4(b)は、エンドマージン15の断面の拡大図である。サイドマージン16との比較において、エンドマージン15では、積層される複数の内部電極層12のうち、1つおきにエンドマージン15の端面まで内部電極層12が延在する。また、内部電極層12がエンドマージン15の端面まで延在する層では、逆パターン層17が積層されていない。容量領域14の各誘電体層11とエンドマージン15の各誘電体層11とは、互いに連続する層である。この構成によれば、容量領域14とエンドマージン15との段差が抑制される。
図5は、外部電極20aの断面図であり、図1のA−A線の部分断面図である。なお、図5では、断面を表すハッチを省略している。図5で例示するように、外部電極20aは、下地層上にめっき層が形成された構造を有し、例えば、下地層21上に、Cuめっき層22、Niめっき層23およびSnめっき層24が形成された構造を有する。下地層21、Cuめっき層22、Niめっき層23およびSnめっき層24は、積層チップ10の両端面から、積層方向の上面、下面および2つの側面に延在している。なお、図5では、外部電極20aについて例示しているが、外部電極20bも同様の構造を有する。
積層セラミックコンデンサ100には、小型化・大容量化が求められている。そこで、誘電体層11および内部電極層12を薄層化し、積層数を多くすることが考えられる。この場合、小型化・大容量化が可能となる。しかしながら、内部電極層12が薄層化すると、1層当たりの内部電極層12と外部電極20a,20bとの接触面積が低下し、外部電極20a,20bに剥がれが生じるおそれがある。
特に、外部電極20a,20bが薄層化されている場合に、外部電極20a,20bの剥がれが生じやすくなる。例えば、内部電極層12の厚みが0.5μm未満(例えば、0.45μm以下、0.3μm以下、0.1μm以下など)で、下地層21の厚みが15μm未満(例えば、12.5μm以下、10μm以下、5μm以下など)の場合に、外部電極20a,20bの剥がれが生じやすくなる。特に、外部電極20a,20bを、共材やガラスを含まないスパッタ膜や化学蒸着膜とした場合に、外部電極20a,20bの剥がれが生じやすくなる。
ここで、外部電極20a,20bと接触する誘電体部分(誘電体層11および逆パターン層17)の結晶粒子径と、外部電極20a,20bとの接合強度について検討する。図6(a)〜図6(c)は、外部電極20aの近傍の拡大断面図である。誘電体部分の結晶粒子のハッチは省略してある。
図6(a)の例では、外部電極20aと接触する誘電体部分の結晶粒子径が比較的大きくなっている。この場合、当該誘電体部分と外部電極20aとの界面の隙間が大きくなるため、当該誘電体部分と外部電極20aとの接触面積が比較的小さくなる。したがって、外部電極20aの接合強度が小さくなり、外部電極20aに剥がれが生じるおそれがある。
図6(b)の例では、外部電極20aと接触する誘電体部分の結晶粒子の平均粒径が比較的小さいが、粒径分布がブロードで大粒子も含まれている。この場合、大粒子が外部電極20aと接触する場合には、当該誘電体部分と外部電極20aとの界面の隙間が大きくなるため、当該誘電体部分と外部電極20aとの接触面積が比較的小さくなる。したがって、外部電極20aの接合強度が小さくなり、外部電極20aに剥がれが生じるおそれがある。
図6(c)の例では、外部電極20aと接触する誘電体部分の結晶粒子の平均粒径が比較的小さいとともに、粒径分布がシャープになっている。この場合、大粒子数が少なくなるため、当該誘電体部分と外部電極20aとの接触面積が大きくなる。したがって、外部電極20aの接合強度が大きくなり、外部電極20aの剥がれが抑制される。
そこで、本実施形態に係る積層セラミックコンデンサ100では、外部電極20a,20bと接触する誘電体部分(誘電体層11および逆パターン層17)の結晶粒子の平均粒径が小さく、かつ粒径分布がシャープになっている。具体的には、外部電極20a,20bと接触する誘電体部分の平均結晶粒子径は、200nm以下であり、かつ結晶粒子の粒径分布のCV値(標準偏差/平均結晶粒子径)が38%未満である。この場合、平均結晶粒子径が十分に小さくなる。また、粒径分布が十分にシャープになる。したがって、外部電極20a,20bの接合強度が大きくなり、外部電極20a,20bの剥がれが抑制される。当該誘電体部分の平均結晶粒子径は、180nm以下であることが好ましく、150nm以下であることがより好ましい。また、CV値は、35%以下であることが好ましく、30%以下であることがより好ましい。
外部電極20a,20bと接触する誘電体部分の範囲は、外部電極20a,20bの近傍であれば特に限定されない。一例として、外部電極20a,20bと接触する誘電体部分の範囲は、エンドマージン15における誘電体層11および逆パターン層17のことである。
外部電極20a,20bと接触する誘電体部分の厚みは、例えば、1.0μm以下であり、0.8μm以下であり、0.5μm以下である。
なお、逆パターン層17が設けられていない積層セラミックコンデンサ100においては、外部電極20a,20bと接触する誘電体部分は、外部電極20a,20bの近傍の誘電体層11のことであり、例えばエンドマージン15における誘電体層11のことである。
次に、容量領域14における誘電体層11の主成分セラミックの粒子内ポアに着目する。主成分セラミックの粒子内にポアが形成されていなければ、内部電極層間に電圧が印加されると、電歪による構造破壊が生じて耐圧性低下が生じやすくなる。特に、誘電体層11の厚みが0.5μm以下の超薄層条件では、耐圧性低下が生じやすくなると考えられる。そこで、本実施形態においては、主成分セラミックの粒子内にポアを形成しておく。この構成により、内部電極層間に電圧が印加されても、電歪に起因する構造破壊が生じにくく、耐圧性低下が抑制される。
図7は、誘電体層11におけるセラミック粒子30を例示する図である。図7で例示するように、誘電体層11は、1以上のセラミック粒子30を主成分として含んでいる。また、セラミック粒子30は、内部に粒子内ポア40を含んでいる。
誘電体層11のセラミック粒子30の粒子内ポア40の比率が小さすぎると、十分な耐圧性が得られないおそれがある。そこで、誘電体層11のセラミック粒子30の粒子内ポア40の比率に下限を設けることが好ましい。具体的には、誘電体層11の断面(例えば、積層方向の断面)において、各セラミック粒子30の合計の断面積に対する面積比率で粒子内ポア40の合計の断面積を2%以上とすることが好ましい。耐電圧性向上の観点から、当該比率は、5%以上であることがより好ましい。なお、面積比率は、誘電体層11の断面のTEM画像から算出することができる。
一方、誘電体層11のセラミック粒子30の粒子内ポア40の比率が大きすぎると、誘電体層11の構造自体が脆くなり、耐圧性が低下するおそれがある。そこで、誘電体層11のセラミック粒子30の粒子内ポア40の比率に上限を設けることが好ましい。具体的には、誘電体層11の断面(例えば、積層方向の断面)において、各セラミック粒子30の合計の断面積に対する面積比率で粒子内ポア40の合計の断面積を10%以下とすることが好ましい。静電容量の低下を十分に抑制する観点から、当該比率は、7%以下であることがより好ましい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図8は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル−ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム)、Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホルミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B(ホウ素),Na(ナトリウム),K(カリウム)およびSi(シリコン)の酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まず誘電体層11を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層11の薄層化の観点から、好ましくは150nm以下とする。また、セラミック粉末の粒径分布のCV値(標準偏差/平均粒子径)を30%以下とする。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
次に、エンドマージン15およびサイドマージン16を形成するための逆パターン材料を用意する。上記の誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg,Mn,V,Cr,希土類元素(Y,Sm,Eu,Gd,Tb,Dy,Ho,Er,TmおよびYb)の酸化物、並びに、Co,Ni,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まずエンドマージン15およびサイドマージン16を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、逆パターン層17の薄層化の観点から、好ましくは150nm以下とする。また、セラミック粉末の粒径分布のCV値(標準偏差/平均粒子径)を38%以下とする。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
(積層工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシート51を塗工して乾燥させる。
次に、図9(a)で例示するように、誘電体グリーンシート51の表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用の第1パターン52を配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。なお、焼成後の内部電極層12の厚みが0.45μm以下となるように、第1パターン52の厚みを調整する。
次に、逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、混練して逆パターン層用の逆パターンペーストを得る。誘電体グリーンシート51上において、第1パターン52が印刷されていない周辺領域に逆パターンペーストを印刷することで第2パターン53を配置し、第1パターン52との段差を埋める。これらの誘電体グリーンシート51、第1パターン52および第2パターン53が、第1積層単位である。
その後、基材から剥離した状態で、図9(b)で例示するように、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、積層単位を交互に積層する。例えば、合計の積層数を100〜500層とする。その後、積層した誘電体グリーンシート51の積層体の上下にカバー層13となるカバーシートを圧着することで、セラミック積層体を得る。
(焼成工程)
このようにして得られたセラミック積層体を、酸素分圧10−5〜10−8atmの還元雰囲気中で1100〜1300℃で10分〜2時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層チップ10が得られる。焼成工程においては、外部電極20a,20bと接触する誘電体部分の平均結晶粒子径が200nm以下であり、かつ結晶粒子の粒径分布のCV値が38%未満となるように、焼成条件を調整する。焼成条件には、焼成温度、焼成温度での保持時間、昇温速度、降温速度、雰囲気などが含まれる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃〜1000℃で再酸化処理を行ってもよい。
(外部電極形成工程)
次に、積層チップ10に外部電極20a,20bを形成する。例えば、スパッタリングなどの物理蒸着(PVD)や、化学蒸着(CVD)などによって、積層チップ10の2端面に下地層21を形成する。または、金属フィラー、ガラスフリット、バインダ、および溶剤を含む外部電極形成用の金属導電ペーストを積層チップ10の2端面に塗布して焼き付けることで、下地層21を形成してもよい。または、焼成前のセラミック積層体の2端面に外部電極形成用の金属導電ペーストを付着させてセラミック積層体と同時焼成することで、下地層21を形成してもよい。下地層21の形成後、めっき処理により、下地層21に、Cuめっき層22、Niめっき層23およびSnめっき層24を形成する。
本実施形態に係る製造方法おいては、外部電極20a,20bと接触する誘電体部分の平均結晶粒子径が200nm以下となり、かつ結晶粒子の粒径分布のCV値が38%未満となることから、平均結晶粒子径が十分に小さくなるとともに粒径分布が十分にシャープになる。したがって、外部電極20a,20bの接合強度が大きくなり、外部電極20a,20bの剥がれが抑制される。当該誘電体部分の平均結晶粒子径が180nm以下となるように焼成条件を調整することが好ましく、150nm以下となるように焼成条件を調整することがより好ましい。また、CV値が35%以下となるように焼成条件を調整することが好ましく、30%以下となるように焼成条件を調整することがより好ましい。
なお、本実施形態においては、逆パターン層17に対応する第2パターン53を印刷したが、それに限られない。例えば、誘電体グリーンシート51上に、第1パターン52を印刷し、第2パターンを印刷しなくてもよい。
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1)
実施例1において、平均粒径が150nmで粒度分布のCV値が25%のチタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。平均粒径が150nmで粒度分布のCV値が25%のチタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕して逆パターン材料を得た。
誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にて誘電体グリーンシート51を作製した。得られた誘電体グリーンシート51に金属導電ペーストの第1パターン52を印刷した。逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、ロールミルにて混練して逆パターン用の逆パターンペーストを作製し、誘電体グリーンシート51において第1パターン52が印刷されていない領域に、第2パターン53として印刷した。第1パターン52および第2パターン53が印刷された誘電体グリーンシート51を451枚重ねた。誘電体グリーンシート51の積層体の上下に、カバーシートを積層して熱圧着した。
その後、N雰囲気で脱バインダ処理した。得られたセラミック積層体を還元雰囲気下(O分圧:10−5〜10−8atm)、焼成温度1260℃で焼成して焼結体を得た。形状寸法は、長さ1.0mm、幅0.5mm、高さ0.5mmであった。焼結体をN雰囲気下800℃の条件で再酸化処理を行った後、得られた積層チップ10の両端面に、スパッタリングで下地層21を形成した。その後、めっき処理によって、下地層21上に、Cuめっき層22、Niめっき層23およびSnめっき層24を形成し、積層セラミックコンデンサ100を得た。
断面をSEM(走査型電子顕微鏡)で観察したところ、下地層21の厚みは12.1μmであり、内部電極層12の厚みは0.43μmであり、誘電体層11の厚みは0.53μmであった。エンドマージン15における誘電体部分の平均結晶粒子径は、183nmであった。当該誘電体部分の粒度分布のCV値は、24%であった。結晶粒子径およびCV値については、SEMで観察した断面像を用いて算出した。具体的には、200個の結晶粒子が確認できるように、1万倍程度の倍率で観察したSEM像を用いた。
(実施例2)
実施例2では、誘電体層11が粒成長しないように、誘電体材料の微量添加物(希土類元素、Mn、Si、Ba)の量を増やした。その他の条件は、実施例1と同様とした。断面をSEMで観察したところ、下地層21の厚みは12.3μmであり、内部電極層12の厚みは0.44μmであり、誘電体層11の厚みは0.55μmであった。外部電極近傍の誘電体部分の平均結晶粒子径は、151nmであった。当該誘電体部分の粒度分布のCV値は、26%であった。
(実施例3)
実施例3では、誘電体材料および逆パターン材料において、平均粒径が100nmで粒度分布のCV値が35%のチタン酸バリウム粉末を用いた。その他の条件は、実施例1と同様とした。断面をSEMで観察したところ、下地層21の厚みは12.5μmであり、内部電極層12の厚みは0.43μmであり、誘電体層11の厚みは0.54μmであった。外部電極近傍の誘電体部分の平均結晶粒子径は、132nmであった。当該誘電体部分の粒度分布のCV値は、29%であった。
(実施例4)
実施例4では、誘電体材料および逆パターン材料において、平均粒径が100nmで粒度分布のCV値が35%のチタン酸バリウム粉末を用いた。また、誘電体層11が粒成長しないように、誘電体材料の微量添加物(希土類元素、Mn、Si、Ba)の量を増やした。その他の条件は、実施例1と同様とした。断面をSEMで観察したところ、下地層21の厚みは11.9μmであり、内部電極層12の厚みは0.45μmであり、誘電体層11の厚みは0.55μmであった。外部電極近傍の誘電体部分の平均結晶粒子径は、101nmであった。当該誘電体部分の粒度分布のCV値は、35%であった。
(比較例1)
比較例1では、第1パターン52を厚くし、積層数を401層とし、焼成温度を1280℃とした。その他の条件は、実施例1と同様とした。断面をSEMで観察したところ、下地層21の厚みは19.1μmであり、内部電極層12の厚みは0.61μmであり、誘電体層11の厚みは0.55μmであった。外部電極近傍の誘電体部分の平均結晶粒子径は、203nmであった。当該誘電体部分の粒度分布のCV値は、19%であった。
(比較例2)
比較例2では、焼成温度を1280℃とした。その他の条件は、実施例1と同様とした。断面をSEMで観察したところ、下地層21の厚みは12.3μmであり、内部電極層12の厚みは0.45μmであり、誘電体層11の厚みは0.56μmであった。外部電極近傍の誘電体部分の平均結晶粒子径は、210nmであった。当該誘電体部分の粒度分布のCV値は、20%であった。
(比較例3)
比較例3では、誘電体材料および逆パターン材料において、平均粒径が80nmで粒度分布のCV値が38%のチタン酸バリウム粉末を用いた。その他の条件は、実施例1と同様とした。断面をSEMで観察したところ、下地層21の厚みは12.2μmであり、内部電極層12の厚みは0.46μmであり、誘電体層11の厚みは0.53μmであった。外部電極近傍の誘電体部分の平均結晶粒子径は、95nmであった。当該誘電体部分の粒度分布のCV値は、38%であった。
(比較例4)
比較例4では、誘電体材料および逆パターン材料において、平均粒径が50nmで粒度分布のCV値が42%のチタン酸バリウム粉末を用いた。その他の条件は、実施例1と同様とした。断面をSEMで観察したところ、下地層21の厚みは12.1μmであり、内部電極層12の厚みは0.46μmであり、誘電体層11の厚みは0.55μmであった。外部電極近傍の誘電体部分の平均結晶粒子径は、71nmであった。当該誘電体部分の粒度分布のCV値は、49%であった。
(分析)
実施例1〜4および比較例1〜4の積層セラミックコンデンサについて、外部電極の剥がれの有無を確認した。外部電極に剥がれが確認されなければ合格「〇」と判定し、剥がれが確認されれば不合格「×」と判定した。図10(a)に結果を示す。図10(a)に示すように、実施例1〜4のいずれにおいても、外部電極に剥がれは確認されなかった。これは、外部電極と接触する誘電体部分の平均結晶粒子径が200nm以下となり、かつ結晶粒子の粒径分布のCV値が38%未満となったことで、外部電極の接合強度が大きくなったからであると考えられる。
これに対して、比較例2〜4では、外部電極に剥がれが確認された。比較例2では、外部電極と接触する誘電体部分の平均結晶粒子径が200nmを上回り、当該誘電体部分と外部電極との接触面積が低下したからであると考えられる。比較例3,4では、当該誘電体部分の粒度分布のCV値が38%以上となり、粒度分布がブロードになったからであると考えられる。なお、比較例1で剥がれが確認されなかったのは、内部電極層12を厚く形成したからであると考えられる。
次に、実施例1〜4および比較例2〜4の積層セラミックコンデンサについて、耐湿性試験を行った。耐湿性試験では、85℃、85%RHの環境で1000時間以上、4Vを印加した場合に故障が確認されたか否かを確認した。故障が確認されなければ合格「〇」と判定し、故障が確認されれば不合格「×」と判定した。図10(a)に結果を示す。図10(a)に示すように、実施例1〜4のいずれにおいても耐湿性試験は合格と判定された。これは、外部電極に剥がれが生じなかったからであると考えられる。一方、比較例2〜4では、耐湿性試験は不合格と判定された。これは、外部電極に剥がれが生じたからであると考えられる。
次に、実施例1〜4および比較例1〜4の積層セラミックコンデンサについて、容量(μF)を測定した。容量は、LCRメータにて、1kHz−1Vrmsで測定を行った。図10(a)に結果を示す。図10(a)に示すように、比較例1,3,4では、高い容量が得られなかった。比較例1では、内部電極層12を厚く形成したために積層数が減少したからであると考えられる。比較例3,4では、誘電体部分の平均結晶粒子径が小さくなったからであると考えられる。
次に、実施例1〜4および比較例2〜4の積層セラミックコンデンサについて、容量領域14内の誘電体層11における結晶粒子内のポア率を測定し、耐圧性試験を行った。誘電体層11のセラミック粒子30の粒子内ポア40の比率を確認するため、TEM観察を行い、撮影したTEM像写真を用いて、粒子内ポア40の面積比率を算出した。耐圧試験では、25℃で1Vから200Vまで電圧を上げた際の故障電圧を測定した。実施例1〜4および比較例2〜4について、50個のサンプルの50%平均寿命(V)を測定し、BDVとした。結果を図10(b)に示す。図10(b)に示すように、実施例1〜4では、BDVが30Vを上回った。これは、ポア率を2%以上10%以下としたことで、耐電圧が向上したからであると考えられる。比較例2〜4では、BDVが30Vを上回らなかった。これは、ポア率が2%以上10%以下の範囲から外れたからであると考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン
16 サイドマージン
17 逆パターン層
20a,20b 外部電極
100 積層セラミックコンデンサ

Claims (8)

  1. セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記2端面に形成された1対の外部電極と、を備え、
    前記1対の外部電極の少なくともいずれか一方に接触する誘電体部分において、主成分セラミックの平均結晶粒子径が200nm以下であり、前記主成分セラミックの結晶粒子の粒径分布のCV値が38%未満であり、
    前記複数の内部電極層のそれぞれの厚みは、0.45μm以下であることを特徴とするセラミック電子部品。
  2. 前記誘電体部分は、前記積層チップにおいて、同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージンにおける誘電体部分であることを特徴とする請求項1記載のセラミック電子部品。
  3. 前記1対の外部電極は、下地層上にめっき層が形成された構造を有し、
    前記下地層の厚みは、12.5μm以下であることを特徴とする請求項1または2に記載のセラミック電子部品。
  4. 前記下地層は、スパッタ膜または化学蒸着膜であることを特徴とする請求項3記載のセラミック電子部品。
  5. 前記誘電体層の断面において、前記主成分セラミックの結晶粒子の断面積に対する面積比で2%以上10%以下のポアが前記結晶粒子内部に形成されていることを特徴とする請求項1〜4のいずれか一項に記載のセラミック電子部品。
  6. 前記誘電体層の厚みは、0.5μm以下であることを特徴とする請求項5記載のセラミック電子部品。
  7. 誘電体層グリーンシートと、内部電極形成用の金属導電ペーストと、を交互に積層し、積層された前記金属導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成する第1工程と、
    前記セラミック積層体を焼成することで積層チップを形成する第2工程と、
    前記積層チップの2端面に1対の外部電極を形成する第3工程と、を含み、
    前記1対の外部電極の少なくともいずれか一方に接触する誘電体部分において、主成分セラミックの平均結晶粒子径が200nm以下であり、前記主成分セラミックの結晶粒子の粒径分布のCV値が38%未満となるように、前記第2工程における焼成条件を調整し、
    前記積層チップにおいて、前記金属導電ペーストから形成される各内部電極層の厚みが0.45μm以下であることを特徴とするセラミック電子部品の製造方法。
  8. 誘電体層グリーンシートと、内部電極形成用の金属導電ペーストと、を交互に積層し、積層された前記金属導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成する第1工程と、
    前記セラミック積層体の2端面に、外部電極形成用の金属導電ペーストを付着させて前記セラミック積層体とともに焼成することで、前記セラミック積層体から積層チップを形成し、前記外部電極形成用の金属導電ペーストから1対の外部電極を形成する第2工程と、を含み、
    前記1対の外部電極の少なくともいずれか一方に接触する誘電体部分において、主成分セラミックの平均結晶粒子径が200nm以下であり、前記主成分セラミックの結晶粒子の粒径分布のCV値が38%未満となるように、前記第2工程における焼成条件を調整し、
    前記積層チップにおいて、前記金属導電ペーストから形成される各内部電極層の厚みが0.45μm以下であることを特徴とするセラミック電子部品の製造方法。
JP2019211342A 2019-11-22 2019-11-22 セラミック電子部品およびその製造方法 Active JP7421313B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019211342A JP7421313B2 (ja) 2019-11-22 2019-11-22 セラミック電子部品およびその製造方法
US17/093,988 US11688558B2 (en) 2019-11-22 2020-11-10 Ceramic electronic component and method of manufacturing the same
TW109139163A TW202124332A (zh) 2019-11-22 2020-11-10 陶瓷電子零件及其製造方法
KR1020200152869A KR20210063238A (ko) 2019-11-22 2020-11-16 세라믹 전자 부품 및 그 제조 방법
CN202011307950.0A CN112837935A (zh) 2019-11-22 2020-11-20 陶瓷电子部件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019211342A JP7421313B2 (ja) 2019-11-22 2019-11-22 セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2021082779A true JP2021082779A (ja) 2021-05-27
JP7421313B2 JP7421313B2 (ja) 2024-01-24

Family

ID=75923210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019211342A Active JP7421313B2 (ja) 2019-11-22 2019-11-22 セラミック電子部品およびその製造方法

Country Status (5)

Country Link
US (1) US11688558B2 (ja)
JP (1) JP7421313B2 (ja)
KR (1) KR20210063238A (ja)
CN (1) CN112837935A (ja)
TW (1) TW202124332A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240046592A (ko) 2021-09-28 2024-04-09 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7421313B2 (ja) * 2019-11-22 2024-01-24 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20220057263A (ko) * 2020-10-29 2022-05-09 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905000A (en) * 1996-09-03 1999-05-18 Nanomaterials Research Corporation Nanostructured ion conducting solid electrolytes
US5952040A (en) * 1996-10-11 1999-09-14 Nanomaterials Research Corporation Passive electronic components from nano-precision engineered materials
JP4073416B2 (ja) * 2004-03-31 2008-04-09 Tdk株式会社 積層セラミックコンデンサ
US7365958B2 (en) * 2004-10-27 2008-04-29 Kyocera Corporation Dielectric ceramics, multilayer ceramic capacitor and method for manufacturing the same
JP5109872B2 (ja) * 2008-08-27 2012-12-26 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP5184333B2 (ja) 2008-12-25 2013-04-17 サムソン エレクトロ−メカニックス カンパニーリミテッド. 誘電体セラミックス材料の製造方法
JP5111426B2 (ja) 2009-04-01 2013-01-09 株式会社村田製作所 チタン酸バリウム系粉末およびその製造方法、誘電体セラミックならびに積層セラミックコンデンサ
KR101435398B1 (ko) * 2011-03-04 2014-08-28 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP2012248622A (ja) * 2011-05-26 2012-12-13 Taiyo Yuden Co Ltd チップ状電子部品
KR20130049295A (ko) 2011-11-04 2013-05-14 삼성전기주식회사 적층 세라믹 커패시터
JP5655036B2 (ja) * 2012-06-21 2015-01-14 太陽誘電株式会社 誘電体セラミックス、誘電体セラミックスの製造方法及び積層セラミックコンデンサ
JP5711696B2 (ja) * 2012-06-21 2015-05-07 太陽誘電株式会社 積層セラミック電子部品
WO2015072277A1 (ja) * 2013-11-18 2015-05-21 株式会社村田製作所 バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法
JP6559419B2 (ja) 2014-12-19 2019-08-14 サムソン エレクトロ−メカニックス カンパニーリミテッド. 誘電体セラミックスおよびその製造方法
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
JP2018110201A (ja) 2017-01-06 2018-07-12 株式会社村田製作所 積層セラミックコンデンサ
JP6986361B2 (ja) * 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10483038B2 (en) * 2017-05-16 2019-11-19 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR102469185B1 (ko) * 2017-10-27 2022-11-18 삼성전자주식회사 세라믹 전자 부품 및 그 제조 방법과 전자장치
JP6996945B2 (ja) * 2017-11-07 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ
JP7032916B2 (ja) 2017-12-04 2022-03-09 太陽誘電株式会社 セラミックコンデンサおよびその製造方法
JP7148239B2 (ja) * 2017-12-08 2022-10-05 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7338963B2 (ja) 2018-03-06 2023-09-05 太陽誘電株式会社 積層セラミックコンデンサおよびセラミック原料粉末
JP7107712B2 (ja) * 2018-03-19 2022-07-27 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2019176026A (ja) 2018-03-28 2019-10-10 Tdk株式会社 積層電子部品
JP7172897B2 (ja) * 2019-07-19 2022-11-16 株式会社村田製作所 積層型電子部品
JP7421313B2 (ja) * 2019-11-22 2024-01-24 太陽誘電株式会社 セラミック電子部品およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240046592A (ko) 2021-09-28 2024-04-09 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Also Published As

Publication number Publication date
US11688558B2 (en) 2023-06-27
CN112837935A (zh) 2021-05-25
JP7421313B2 (ja) 2024-01-24
US20210159014A1 (en) 2021-05-27
KR20210063238A (ko) 2021-06-01
TW202124332A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
JP6955363B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6823975B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7262181B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6986360B2 (ja) 積層セラミックコンデンサおよびその製造方法
US10242801B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR20190009707A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6823976B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11688558B2 (en) Ceramic electronic component and method of manufacturing the same
JP7338963B2 (ja) 積層セラミックコンデンサおよびセラミック原料粉末
JP7098340B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
JP2023050840A (ja) セラミック電子部品およびその製造方法
KR20220009872A (ko) 세라믹 전자 부품 및 그 제조 방법
JP7477080B2 (ja) セラミック電子部品の製造方法
US10879002B2 (en) Ceramic capacitor and manufacturing method thereof
JP2021163834A (ja) セラミック電子部品およびその製造方法
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
JP2021082644A (ja) セラミック電子部品の製造方法
JP2021061291A (ja) セラミック電子部品の製造方法、およびシート部材
JP2021068733A (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240112

R150 Certificate of patent or registration of utility model

Ref document number: 7421313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150