KR20170069927A - 적층 세라믹 콘덴서 - Google Patents
적층 세라믹 콘덴서 Download PDFInfo
- Publication number
- KR20170069927A KR20170069927A KR1020160164803A KR20160164803A KR20170069927A KR 20170069927 A KR20170069927 A KR 20170069927A KR 1020160164803 A KR1020160164803 A KR 1020160164803A KR 20160164803 A KR20160164803 A KR 20160164803A KR 20170069927 A KR20170069927 A KR 20170069927A
- Authority
- KR
- South Korea
- Prior art keywords
- auxiliary conductor
- disposed
- internal electrode
- electrode
- face
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title abstract description 121
- 239000004020 conductor Substances 0.000 claims abstract description 373
- 239000000919 ceramic Substances 0.000 claims abstract description 153
- 238000000034 method Methods 0.000 claims description 14
- 238000007747 plating Methods 0.000 description 42
- 239000000758 substrate Substances 0.000 description 19
- 230000000052 comparative effect Effects 0.000 description 15
- 238000000605 extraction Methods 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000011521 glass Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000002706 hydrostatic effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
Abstract
가령 적층 세라믹 콘덴서에 크랙이 생겨도 쇼트 불량의 발생을 억제할 수 있는 적층 세라믹 콘덴서를 제공한다.
적층 세라믹 콘덴서(10)는 복수의 세라믹층(16)을 포함하는 적층체(12)를 가진다. 세라믹층(16)에는 제1 내부전극(18a)과 제2 내부전극(18b)이 이간하여 배치되고, 적층체(12)의 제2 주면(12b)에 노출된다. 제1 내부전극(18a)이 배치되는 세라믹층(16)과는 다른 세라믹층(16)에 제1 보조도체(20a), 제2 보조도체(20b) 및 제3 보조도체(20c)가 배치되고, 제2 보조도체(20b)와 제3 보조도체(20c)는 제1 주면(12b)으로부터 노출된다. 제2 주면(12b)에는 제1 내부전극(18a) 및 제2 보조도체(20b)와 접속되는 제1 외부전극(14a)과, 제2 내부전극(18b) 및 제3 보조도체(20c)와 접속되는 제2 외부전극(14b)이 배치된다.
적층 세라믹 콘덴서(10)는 복수의 세라믹층(16)을 포함하는 적층체(12)를 가진다. 세라믹층(16)에는 제1 내부전극(18a)과 제2 내부전극(18b)이 이간하여 배치되고, 적층체(12)의 제2 주면(12b)에 노출된다. 제1 내부전극(18a)이 배치되는 세라믹층(16)과는 다른 세라믹층(16)에 제1 보조도체(20a), 제2 보조도체(20b) 및 제3 보조도체(20c)가 배치되고, 제2 보조도체(20b)와 제3 보조도체(20c)는 제1 주면(12b)으로부터 노출된다. 제2 주면(12b)에는 제1 내부전극(18a) 및 제2 보조도체(20b)와 접속되는 제1 외부전극(14a)과, 제2 내부전극(18b) 및 제3 보조도체(20c)와 접속되는 제2 외부전극(14b)이 배치된다.
Description
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
최근, 모바일 전자기기의 소형화가 진행되고 있다. 모바일 전자기기에는 다수의 적층 세라믹 전자부품이 탑재되어 있는데, 모바일 전자기기의 소형화에 따라서 적층 세라믹 전자부품에 대해서도 소형화가 요구되고 있다. 또한, 내부전극을 가지는 적층체의 양 단면(端面)에 외부전극을 형성한 적층 세라믹 전자부품에서는, 회로기판의 배선 패턴에 실장하기 위해서 외부전극과 배선 패턴 사이에 산의 들판과 같이 퍼지는 솔더 필렛를 형성할 필요가 있다. 그렇기 때문에, 적층 세라믹 전자부품의 단면으로부터 솔더 필렛분만큼 회로기판의 배선 패턴을 크게 형성할 필요가 있어서 적층 세라믹 전자부품의 실장 스페이스가 커진다. 그런데, 모바일 전자기기의 소형화에 따라 적층 세라믹 전자부품의 소형화와 더불어, 회로기판에 실장되는 부품끼리의 실장간격을 작게 하여 그 실장 스페이스를 작게 하는 것도 요구되고 있다.
그러므로, 적층 세라믹 전자부품으로서 예를 들면, 도 14에 도시하는 바와 같이 회로기판에 대한 실장면에 수직이 되도록 내부전극(2)이 형성되고, 실장면에 형성된 외부전극(3)으로 내부전극(2)이 인출된 적층 세라믹 콘덴서(1)가 있다. 이러한 적층 세라믹 콘덴서(1)에서는 1개의 실장면에 형성된 외부전극(3)에 의해 회로기판의 배선 패턴에 실장할 수 있기 때문에 적층 세라믹 콘덴서의 단부(端部)에서 외측으로 퍼지는 솔더 필렛이 불필요하여 적층 세라믹 콘덴서(1)의 실장 스페이스를 작게 할 수 있다(특허문헌 1 참조).
여기서, 최근의 적층 세라믹 콘덴서는 종래에 비하여 보다 가혹한 환경하에서 사용되도록 되어 있기 때문에, 예를 들면 휴대전화 및 휴대 음악 플레이어 등의 모바일 기기의 낙하시의 충격이나 ECU 등의 차재 기기에 이용되는 콘덴서에 대해서는, 열사이클을 받아서 실장기판이 열 팽창 수축함으로써 발생하는 휨 응력에 의해 적층 세라믹 콘덴서의 외부전극단 등을 기점으로 적층 세라믹 콘덴서에 크랙이 생기는 경우가 있다.
그러나, 도 14에 도시하는 바와 같은 특허문헌 1에 기재된 적층 세라믹 콘덴서의 내부전극 패턴(즉, 제1 내부전극과 제2 내부전극이 대향하고 있는 내부전극 패턴)에서는 상술한 바와 같은 크랙이 적층 세라믹 콘덴서에 생긴 경우, 다른 극성을 가지는 내부전극끼리가 단락(短絡)하여 쇼트 불량을 야기하는 경우가 있다.
그러므로, 본 발명의 주된 목적은 가령 적층 세라믹 콘덴서에 크랙이 생겨도 쇼트 불량의 발생을 억제할 수 있는 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명에 따른 적층 세라믹 콘덴서는 적층된 복수의 세라믹층을 포함하고, 서로 마주보는 제1 주면(主面) 및 제2 주면과, 적층방향에 대향하여 서로 마주보는 제1 측면 및 제2 측면과, 서로 마주보는 제1 단면 및 제2 단면을 가지고, 제1 주면 또는 제2 주면을 실장면으로 하는 적층체와, 적층체 내부의 세라믹층의 표면에 배치되며 일부가 제1 또는 제2 주면 중 어느 한쪽의 면에 노출되는 제1 내부전극과, 제1 내부전극이 배치되는 세라믹층과 동일한 세라믹층의 표면에 배치되고 제1 내부전극과 이간하도록 배치되며 일부가 제1 또는 제2 주면 중 어느 한쪽의 면에 노출되는 제2 내부전극과, 적층체 내부에 배치되고 제1 및 제2 내부전극이 배치되는 세라믹층과는 다른 세라믹층의 표면에 배치되며 적층체의 표면에는 노출되지 않는 제1 보조도체와, 제1 보조도체가 배치되는 세라믹층과 동일한 세라믹층의 표면에 배치되고 제1 보조도체와 이간되도록 배치되며 제1 또는 제2 주면 중 어느 한쪽의 면에 노출되는 제2 보조도체와, 제1 보조도체 및 제2 보조도체가 배치되는 세라믹층과 동일한 세라믹의 표면에 배치되고 제1 보조도체 및 제2 보조도체와 이간되도록 배치되며 제1 또는 제2 주면 중 어느 한쪽의 면에 노출되는 제3 보조도체와, 제1 내부전극 및 제2 보조도체에 접속되면서 제1 또는 제2 주면에 배치되는 제1 외부전극과, 제2 내부전극 및 제3 보조도체에 접속되면서 제1 또는 제2 주면에 배치되는 제2 외부전극을 포함하는 적층 세라믹 콘덴서이다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는, 제1 내부전극은 제1 단면의 일부에 더 노출되고, 제2 내부전극은 제2 단면의 일부에 더 노출되고, 제2 보조도체는 제1 단면의 일부에 더 노출되고, 제3 보조도체는 제2 단면의 일부에 더 노출되고, 제1 외부전극은 제1 내부전극 및 제2 보조도체에 접속되고 제1 또는 제2 주면으로부터 제1 단면의 일부에 배치되며, 제2 외부전극은 제2 내부전극 및 제3 보조도체에 접속되고 제1 또는 제2 주면으로부터 제2 단면의 일부에 배치되는 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는, 제1 및 제2 내부전극은 L자 형상을 가지고 있고, 제1 보조도체, 제2 보조도체 및 제3 보조도체는 직사각형상을 가지는 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는 적층된 복수의 세라믹층을 포함하고, 서로 마주보는 제1 주면 및 제2 주면과, 적층방향에 대향하여 서로 마주보는 제1 측면 및 제2 측면과, 서로 마주보는 제1 단면 및 제2 단면을 가지고, 제1 주면 또는 제2 주면을 실장면으로 하는 적층체와, 적층체 내부의 세라믹층의 표면에 배치되며 일부가 제1 및 제2 주면에 노출되는 제1 내부전극과, 제1 내부전극이 배치되는 세라믹층과 동일한 세라믹층의 표면에 배치되고 제1 내부전극과 이간하도록 배치되며 일부가 제1 및 제2 주면으로 인출된 제2 내부전극과, 적층체 내부에 배치되고 제1 및 제2 내부전극이 배치되는 세라믹층과는 다른 세라믹층의 표면에 배치되며 적층체의 표면에는 노출되지 않는 제1 보조도체와, 제1 보조도체가 배치되는 세라믹층과 동일한 세라믹층의 표면에 배치되고 제1 보조도체와 이간되도록 배치되며 제1 또는 제2 주면 중 어느 한쪽의 면에 노출되는 제2 보조도체와, 제1 보조도체 및 제2 보조도체가 배치되는 세라믹층과 동일한 세라믹층의 표면에 배치되고 제1 보조도체 및 제2 보조도체와 이간되도록 배치되며 제1 또는 제2 주면 중 어느 한쪽의 면에 노출되는 제3 보조도체와, 제1 보조도체, 제2 보조도체 및 제3 보조도체가 배치되는 세라믹층과 동일한 세라믹층의 표면에 배치되고 제1 보조도체, 제2 보조도체 및 제3 보조도체와 이간되도록 배치되며 제2 보조도체가 노출되는 면에 대향하는 주면에 노출되는 제4 보조도체와, 제1 보조도체, 제2 보조도체, 제3 보조도체 및 제4 보조도체가 배치되는 세라믹층과 동일한 세라믹층의 표면에 배치되고 제1 보조도체, 제2 보조도체, 제3 보조도체 및 제4 보조도체와 이간되도록 배치되며 제3 보조도체가 노출되는 면에 대향하는 주면에 노출되는 제5 보조도체와, 제2 주면 상에 배치되고 제1 내부전극 및 제2 보조도체에 접속되는 제1 외부전극과, 제2 주면 상에 배치되고 제2 내부전극 및 제3 보조도체에 접속되는 제2 외부전극과, 제1 주면 상에 배치되고 제1 내부전극 및 제4 보조도체에 접속되는 제3 외부전극과, 제1 주면 상에 배치되고 제2 내부전극 및 제5 보조도체에 접속되는 제4 외부전극을 포함하는 적층 세라믹 콘덴서이다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는, 제1 내부전극은 제1 단면의 일부에 더 노출되고, 제2 내부전극은 제2 단면의 일부에 더 노출되고, 제2 보조도체 및 제4 보조도체는 제1 단면의 일부에 더 노출되고, 제3 보조도체 및 제5 보조도체는 제2 단면의 일부에 더 노출되고, 제1 외부전극은 제1 내부전극 및 제2 보조도체에 접속되고 제2 주면으로부터 제1 단면의 일부에 배치되며, 제2 외부전극은 제2 내부전극 및 제3 보조도체에 접속되고 제2 주면으로부터 제2 단면의 일부에 배치되며, 제3 외부전극은 제1 내부전극 및 제4 보조도체에 접속되고 제1 주면으로부터 제1 단면의 일부에 배치되며, 제4 외부전극은 제2 내부전극 및 제5 보조도체에 접속되고 제1 주면으로부터 제2 단면의 일부에 배치되는 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서는, 제1 및 제2 내부전극은 T자 형상을 가지고 있고, 제1 보조도체, 제2 보조도체, 제3 보조도체, 제4 보조도체 및 제5 보조도체는 직사각형상을 가지는 것이 바람직하다.
본 발명에 따른 적층 세라믹 콘덴서에서는 적층체 내부에 있어서 동일한 세라믹층에 형성된 제1 내부전극과 제2 내부전극이 이간하여 배치되어 있으므로, 제1 내부전극 혹은 제2 내부전극 중 어느 한쪽이 쇼트해도 한쪽의 쇼트하지 않은 측의 제1 내부전극 혹은 제2 내부전극은 콘덴서의 기능을 유지할 수 있다. 이로 인해, 가령 적층 세라믹 콘덴서에 크랙이 생겨도 쇼트 불량이 발생하지 않는 기능(이른바, 페일 세이프(fail-safe) 기능)을 포함한 적층 세라믹 콘덴서를 제공할 수 있다.
또한, 본 적층 세라믹 콘덴서에서는 제1, 제2 및 제3 보조도체가 배치되는 세라믹층과, 인접하는 제1 및 제2 내부전극이 배치되는 세라믹층이 다른 세라믹층이므로, 가령 제1 및 제2외부전극 등으로부터 적층체에 크랙이 생겨도 다른 극성을 가지는 제1 내부전극 혹은 제2 내부전극끼리가 연결되는 것을 억제할 수 있게 된다. 이로 인해, 가령 적층 세라믹 콘덴서에 크랙이 생겨도 쇼트 불량이 발생하지 않는 기능(이른바, 페일 세이프 기능)을 포함한 적층 세라믹 콘덴서를 제공할 수 있다.
본 발명에 따르면, 가령 적층 세라믹 콘덴서에 크랙이 생겨도 쇼트 불량의 발생을 억제할 수 있는 적층 세라믹 콘덴서를 얻을 수 있다.
본 발명의 상술한 목적, 그 밖의 목적, 특징 및 이점은 도면을 참조하여 이루어지는 이하의 발명을 실시하기 위한 형태의 설명으로부터 한층 더 명확해질 것이다.
도 1은 본 발명에 따른 적층 세라믹 콘덴서의 제1 실시형태를 나타내는 외관 사시도(斜視圖)이다.
도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 선I-I에서의 단면도이다.
도 3은 도 1 및 도 2에 나타내는 적층체의 분해 사시도이다.
도 4는 본 발명에 따른 적층 세라믹 콘덴서의 제1 실시형태의 변형예를 나타내는 외관 사시도이다.
도 5는 도 4에 나타내는 적층 세라믹 콘덴서의 선II-II에서의 단면도이다.
도 6은 도 4 및 도 5에 나타내는 적층체의 분해 사시도이다.
도 7은 본 발명에 따른 적층 세라믹 콘덴서의 제2 실시형태를 나타내는 외관 사시도이다.
도 8은 도 7에 나타내는 적층 세라믹 콘덴서의 선III-III에서의 단면도이다.
도 9는 도 7 및 도 8에 나타내는 적층체의 분해 사시도이다.
도 10은 본 발명에 따른 적층 세라믹 콘덴서의 제2 실시형태의 변형예를 나타내는 외관 사시도이다.
도 11은 도 10에 나타내는 적층 세라믹 콘덴서의 선IV-IV에서의 단면도이다.
도 12는 도 10 및 도 11에 나타내는 적층체의 분해 사시도이다.
도 13은 도 1 내지 도 3에 나타내는 적층 세라믹 콘덴서를 제조하기 위한 도전성 페이스트층이 형성된 세라믹 그린 시트를 나타내는 평면도이다.
도 14는 종래의 적층 세라믹 콘덴서의 일례를 나타내는 분해 사시도이다.
도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 선I-I에서의 단면도이다.
도 3은 도 1 및 도 2에 나타내는 적층체의 분해 사시도이다.
도 4는 본 발명에 따른 적층 세라믹 콘덴서의 제1 실시형태의 변형예를 나타내는 외관 사시도이다.
도 5는 도 4에 나타내는 적층 세라믹 콘덴서의 선II-II에서의 단면도이다.
도 6은 도 4 및 도 5에 나타내는 적층체의 분해 사시도이다.
도 7은 본 발명에 따른 적층 세라믹 콘덴서의 제2 실시형태를 나타내는 외관 사시도이다.
도 8은 도 7에 나타내는 적층 세라믹 콘덴서의 선III-III에서의 단면도이다.
도 9는 도 7 및 도 8에 나타내는 적층체의 분해 사시도이다.
도 10은 본 발명에 따른 적층 세라믹 콘덴서의 제2 실시형태의 변형예를 나타내는 외관 사시도이다.
도 11은 도 10에 나타내는 적층 세라믹 콘덴서의 선IV-IV에서의 단면도이다.
도 12는 도 10 및 도 11에 나타내는 적층체의 분해 사시도이다.
도 13은 도 1 내지 도 3에 나타내는 적층 세라믹 콘덴서를 제조하기 위한 도전성 페이스트층이 형성된 세라믹 그린 시트를 나타내는 평면도이다.
도 14는 종래의 적층 세라믹 콘덴서의 일례를 나타내는 분해 사시도이다.
1. 적층 세라믹 콘덴서
(1) 제1 실시형태
본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서에 대해서 설명한다. 도 1은 본 발명에 따른 적층 세라믹 콘덴서의 제1 실시형태를 나타내는 외관 사시도이며, 도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 선I-I에서의 단면도이다. 도 3은 도 1 및 도 2에 나타내는 적층체의 분해 사시도이다.
적층 세라믹 콘덴서(10)는 직방체형상의 적층체(12)와 외부전극(14)을 포함한다.
적층체(12)는 복수의 세라믹층(16), 복수의 내부전극(18) 및 복수의 보조도체(20)를 포함한다. 적층체(12)는 서로 대향하는 제1 주면(12a) 및 제2 주면(12b)과, 적층방향에 대향하여 서로 마주보는 제1 측면(12c) 및 제2 측면(12d)과, 서로 대향하는 제1 단면(12e) 및 제2 단면(12f)을 가진다. 제1 주면(12a) 및 제2 주면(12b)은 각각 길이방향(L) 및 폭방향(W)을 따라 연장된다. 제1 측면(12c) 및 제2 측면(12d)은 각각 길이방향(L) 및 두께방향(T)을 따라 연장된다. 제1 단면(12e) 및 제2 단면(12f)은 각각 폭방향(W) 및 두께방향(T)을 따라 연장된다. 제1 주면(12a) 및 제2 주면(12b)은 적층 세라믹 콘덴서(10)가 실장되는 면(실장면)에 대하여 평행한 면을 가리킨다. 따라서, 길이방향(L)이란 한 쌍의 단면끼리를 잇는 방향이고, 폭방향(W)이란 한 쌍의 측면끼리를 잇는 방향이며, 두께방향(T)이란 한 쌍의 주면끼리를 잇는 방향이다.
또한, 적층체(12)는 모퉁이부 및 능선부가 둥그스름한 것이 바람직하다. 여기서, 모퉁이부는 적층체(12)의 ３면이 교차하는 부분이며, 능선부는 적층체(12)의 2면이 교차하는 부분이다.
세라믹층(16)은 외층부(16a)와 내층부(16b)를 포함한다. 외층부(16a)는 적층체(12)의 제1 측면(12c) 및 제2 측면(12d)측에 위치하며, 제1 측면(12c)과 제1 측면(12c)에 가장 가까운 내부전극(18)의 사이에 위치하는 세라믹층(16) 및 제2 측면(12d)과 제2 측면(12d)에 가장 가까운 내부전극(18)의 사이에 위치하는 세라믹층(16)이다. 외층부(16a)의 두께는 18㎛ 이상 900㎛ 이하인 것이 바람직하다. 그리고 양 외층부(16a) 사이에 끼인 영역이 내층부(16b)이다.
세라믹층(16)은 예를 들면, 유전체 재료로 형성할 수 있다. 유전체 재료로는 예를 들면, BaTiO3, CaTiO3, SrTiO3, 또는 CaZrO3 등의 성분을 포함하는 유전체 세라믹을 이용할 수 있다. 상기 유전체 재료를 주성분으로서 포함할 경우, 원하는 적층 세라믹 콘덴서(10)의 특성에 따라, 예를 들면 Mn화합물, Fe화합물, Cr화합물, Co화합물, Ni화합물 등의 주성분보다도 함유량이 적은 성분을 첨가한 것을 이용해도 된다.
소성후의 세라믹층(16)의 두께는 0.5㎛ 이상 10㎛ 이하인 것이 바람직하다.
적층 세라믹 콘덴서(10)에서는 도 2 및 도 3에 도시하는 바와 같이 적층체(12) 내에 있어서 내부전극(18)과 보조도체(20)가 세라믹층(16)을 개재하여 교대로 적층되어 있다.
적층체(12)는 복수의 내부전극(18)으로서 복수의 제1 내부전극(18a) 및 복수의 제2 내부전극(18b)을 가진다. 제1 내부전극(18a)은 세라믹층(16)의 표면에 배치된다. 또한, 제1 내부전극(18a)은 제1 측면(12c) 및 제2 측면(12d)에 대향하는 제1 대향전극부(22a)를 가지고, 제1 측면(12c)과 제2 측면(12d)을 잇는 방향으로 적층되어 있다.
또한, 제2 내부전극(18b)은 제1 내부전극(18a)이 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제2 내부전극(18b)은 제1 측면(12c) 및 제2 측면(12d)에 대향하는 제2 대향전극부(22b)를 가지고, 제1 측면(12c)과 제2 측면(12d)을 잇는 방향으로 적층되어 있다. 제1 내부전극(18a)은 제1 단면(12e)측에 배치되고, 제2 내부전극(18b)은 제2 단면(12f)측에 배치된다. 그리고 제1 내부전극(18a)과 제2 내부전극(18b)은 동일한 세라믹층(16)의 표면에 있어서 각각이 이간하도록 배치되어 있다.
제1 내부전극(18a)은 제1 인출전극부(24a)에 의해 적층체(12)의 제2 주면(12b)으로 인출된다. 제1 인출전극부(24a)는 적층체(12)의 제1 단면(12e)측으로 인출된다. 제2 내부전극(18b)은 제2 인출전극부(24b)에 의해 적층체(12)의 제2 주면(12b)으로 인출된다. 제2 인출전극부(24b)는 제1 인출전극부(24a)와 간격을 두고 적층체(12)의 제2 단면(12f)측으로 인출된다. 제1 내부전극(18a) 및 제2 내부전극(18b)은 적층체(12)의 제1 주면(12a), 양 측면(12c 및 12d) 및 양 단면(12e 및 12f)에는 노출되어 있지 않다. 그리고 제1 내부전극(18a) 및 제2 내부전극(18b)은 L자 형상을 가지고 있다.
한편, 제1 내부전극(18a)의 제1 인출전극부(24a)는 제1 주면(12a)으로만 인출되어도 되고, 이 경우 제2 내부전극(18b)의 제2 인출전극부(24b)는 제1 주면(12a)으로만 인출된다.
제1 내부전극(18a) 및 제2 내부전극(18b)은 적층체(12)의 제1 주면(12a) 및 제2 주면(12b)에 대하여 수직으로 배치된다. 제1 내부전극(18a)의 제1 대향전극부(22a) 및 제2 내부전극(18b)의 제2 대향전극부(22b)가 보조도체(20)와 서로 대향하도록 배치된다.
또한, 적층체(12)는 제1 대향전극부(22a)의 길이방향(L)의 한쪽 끝과 제1 단면(12e)의 사이 및 제2 대향전극부(22b)의 길이방향(L)의 다른쪽 끝과 제2 단면(12f)의 사이에 형성되는 적층체(12)의 측부(갭)를 포함한다.
나아가, 적층체(12)는 제1 내부전극(18a)의 제1 인출전극부(24a)와는 반대측의 단부와 제2 주면(12b)의 사이 및 제2 내부전극(18b)의 제2 인출전극부(24b)와는 반대측의 단부와 제1 주면(12a)의 사이에 형성되는 적층체(12)의 단부(갭)를 포함한다.
제1 내부전극(18a) 및 제2 내부전극(18b)의 재료로는 예를 들면, Ni, Cu, Ag, Pd, Au 등의 금속이나, 이들 금속의 1종을 포함하는, 예를 들면 Ag-Pd합금 등의 합금으로 구성할 수 있다. 제1 내부전극(18a) 및 제2 내부전극(18b)은 또한 세라믹층(16)에 포함되는 세라믹스와 동일 조성계의 유전체 입자를 포함하고 있어도 된다. 제1 내부전극(18a) 및 제2 내부전극(18b) 각각의 두께는 0.1㎛ 이상 2.0㎛ 이하인 것이 바람직하다.
적층체(12)는 복수의 보조도체(20)로서 복수의 제1 보조도체(20a), 복수의 제2 보조도체(20b) 및 복수의 제3 보조도체(20c)를 가진다.
제1 보조도체(20a)는 내부전극(18)이 배치되는 세라믹층(16)과는 다른 세라믹층(16)의 표면에 배치되고, 적층체(12)의 표면에는 노출되지 않도록 배치되어 있다. 제1 보조도체(20a)의 형상은 특별히 한정되지 않지만 직사각형상이 바람직하다.
제2 보조도체(20b)는 제1 보조도체(20a)가 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제2 보조도체(20b)는 제1 보조도체(20a)와 이간되도록 배치되며 제2 주면(12b)에 노출되도록 배치된다. 또한, 제2 보조도체(20b)는 제1 단면(12e)측에 배치된다. 제2 보조도체(20b)의 형상은 특별히 한정되지 않지만 직사각형상인 것이 바람직하다.
제3 보조도체(20c)는 제1 보조도체(20a) 및 제2 보조도체(20b)가 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제3 보조도체(20c)는 제1 보조도체(20a) 및 제2 보조도체(20b)와 이간되도록 배치되며 제2 주면(12b)에 노출되도록 배치된다. 또한, 제3 보조도체(20c)는 제2 단면(12f)측에 배치된다. 제3 보조도체(20c)의 형상은 특별히 한정되지 않지만 직사각형상인 것이 바람직하다.
제1 내부전극(18a) 및 제2 내부전극(18b)이 L자 형상으로 형성되고, 제1 보조도체(20a), 제2 보조도체(20b) 및 제3 보조도체(20c)가 직사각형상으로 형성되면, 제조 공정에 있어서, 내부전극 패턴 및 보조도체 패턴의 인쇄성이 향상되어 용이하게 제1 보조도체(20a), 제2 보조도체(20b) 및 제3 보조도체(20c)를 형성할 수 있다.
제1 보조도체(20a), 제2 보조도체(20b) 및 제3 보조도체(20c)의 재료로는 예를 들면, Ni, Cu, Ag, Pd, Au 등의 금속이나, 이들의 금속의 1종을 포함하는 예를 들면 Ag-Pd합금 등의 합금으로 구성할 수 있다. 제1 보조도체(20a), 제2 보조도체(20b) 및 제3 보조도체(20c)는 또한 세라믹층(16)에 포함되는 세라믹스와 동일 조성계의 유전체 입자를 포함하고 있어도 된다. 제1 보조도체(20a), 제2 보조도체(20b) 및 제3 보조도체(20c) 각각의 두께는 0.1㎛ 이상 2.0㎛ 이하인 것이 바람직하다.
적층체(12)의 제2 주면(12b)에는 외부전극(14)이 형성된다. 외부전극(14)은 제1 인출전극부(24a) 및 제2 보조도체(20b)에 전기적으로 접속되도록 하여 형성되는 제1 외부전극(14a)과, 제2 인출전극부(24b) 및 제3 보조도체(20c)에 전기적으로 접속되도록 하여 형성되는 제2 외부전극(14b)을 가진다.
적층체(12) 내에 있어서는 제1 대향전극부(22a) 및 제2 대향전극부(22b)가 세라믹층(16)을 개재하여 제1 보조전극(20a)과 대향함으로써 전기 특성(예를 들면, 정전용량)이 발생한다. 그렇기 때문에, 제1 내부전극(18a)이 접속된 제1 외부전극(14a)과 제2 내부전극(18b)이 접속된 제2 외부전극(14b) 사이에 정전용량을 얻을 수 있다. 따라서, 이러한 구조의 적층 세라믹 콘덴서(10)는 콘덴서로서 기능한다.
외부전극(14)은 적층체(12)측으로부터 순서대로 하지전극층 및 도금층을 가지는 것이 바람직하다. 하지전극층은 각각 베이킹층, 수지층, 박막층 등으로부터 선택되는 적어도 1개를 포함하는데, 여기서는 베이킹층으로 형성된 하지전극층에 대해서 설명한다.
베이킹층은 유리 및 금속을 포함한다. 베이킹층의 금속으로는 예를 들면, Cu, Ni, Ag, Pd, Ag-Pd합금, Au 등으로부터 선택되는 적어도 1개를 포함한다. 베이킹층은 복수층이어도 된다. 베이킹층은 유리 및 금속을 포함하는 도전성 페이스트를 적층체(12)에 도포하여 베이킹함으로써 형성된다. 베이킹층은 세라믹층(16), 내부전극(18) 및 보조도체(20)와 동시에 소성한 것이어도 되고, 세라믹층(16), 내부전극(18) 및 보조도체(20)를 소성한 후에 베이킹한 것이어도 된다. 베이킹층 중 가장 두꺼운 부분의 두께는 10㎛ 이상 50㎛ 이하인 것이 바람직하다.
베이킹층의 표면에 도전성 입자와 열경화성 수지를 포함하는 수지층이 형성되어도 된다. 한편, 수지층은 베이킹층을 형성하지 않고 적층체(12) 상에 직접 형성해도 된다. 또한, 수지층은 복수층이어도 된다. 수지층 중 가장 두꺼운 부분의 두께는 10㎛ 이상 150㎛ 이하인 것이 바람직하다.
또한, 박막층은 스퍼터링법 또는 증착법 등의 박막형성법에 의해 형성되며, 금속입자가 퇴적된 1㎛ 이하의 층이다.
또한, 도금층으로는 예를 들면, Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi 및 Zn 등으로부터 선택되는 1종의 금속 또는 해당 금속을 포함하는 합금의 도금을 포함하는 것이 바람직하다.
도금층은 복수층에 의해 형성되어도 된다. 도금층은 베이킹층의 표면에 마련된 제1 도금층과, 제1 도금층의 표면에 마련된 제2 도금층을 포함하는 2층 구조인 것이 바람직하다.
제1 도금층은 Ni를 이용하는 것이 바람직하다. 한편, 내부전극(18)에 Ni를 포함하는 경우는, 제1 도금층으로는 Ni와 접합성이 좋은 Cu를 이용하는 것이 바람직하다.
또한, 제2 도금층은 복수층으로 형성되어 있어도 되고, 바람직하게는 Ni도금, Sn도금의 2층 구조이다. Ni도금층은 하지전극층이 적층 세라믹 콘덴서를 실장할 때의 솔더에 의해 침식되는 것을 방지하기 위해서 이용된다. 또한, Sn도금층은 적층 세라믹 콘덴서를 실장할 때의 솔더의 젖음성을 향상시켜서 용이하게 실장할 수 있도록 하기 위해서 이용된다. 한편, 제2 도금층은 필요에 따라서 형성되는 것이며, 외부전극(14)은 적층체(12) 상에 직접 마련되고, 내부전극(18)과 직접 접속되는 도금층, 즉 제1 도금층으로 구성된 것이어도 된다. 단, 전처리로서 적층체(12) 상에 촉매를 마련해도 된다.
또한, 제2 도금층을 도금층의 최외층으로서 마련해도 되고, 제2 도금층의 표면에 다른 도금층을 마련해도 된다.
도금층 1층당 두께는 1㎛ 이상 10㎛ 이하인 것이 바람직하다. 또, 도금층은 유리를 포함하지 않는 것이 바람직하다. 나아가, 도금층은 단위체적당 금속비율이 99체적% 이상인 것이 바람직하다. 또한, 도금층은 두께방향을 따라 입성장한 것이며, 기둥형상이다.
한편, 적층 세라믹 콘덴서(10)의 길이방향(L)의 치수를 L 치수라고 하고, 적층체(12), 제1 외부전극(14a) 및 제2 외부전극(14b)을 포함하는 적층 세라믹 콘덴서(10)의 두께방향(T)의 치수를 T 치수라고 하고, 적층체(12), 제1 외부전극(14a) 및 제2 외부전극(14b)을 포함하는 적층 세라믹 콘덴서(10)의 폭방향(W)의 치수를 W 치수라고 한다.
적층체(12)의 치수는 특별히 한정되지 않지만 길이방향(L)의 L 치수가 0.38㎜ 이상 3.50㎜ 이하, 폭방향(W)의 W 치수가 0.18㎜ 이상 2.80㎜ 이하, 두께방향(T)의 T 치수가 0.18㎜ 이상 2.80㎜ 이하인 것이 바람직하다. 한편, 적층 세라믹 콘덴서(10)의 치수는 마이크로스코프로 측정할 수 있다.
이 적층 세라믹 콘덴서(10)에서는 적층체(12)의 내부에 있어서, 동일한 세라믹층(16)에 형성된 제1 내부전극(18a)과 제2 내부전극(18b)이 이간하여 마련되어 있으므로, 제1 내부전극(18a) 혹은 제2 내부전극(18b) 중 어느 한쪽이 쇼트해도, 제1 내부전극(18a) 및 제2 내부전극(18b)이 이어져 있지 않기 때문에 한쪽의 쇼트하지 않은 측의 내부전극(18)은 콘덴서의 기능을 유지할 수 있다. 이로 인해, 가령 적층 세라믹 콘덴서(10)에 크랙이 생겨도 쇼트 불량이 발생하지 않는 기능(이른바, 페일 세이프 기능)을 포함한 적층 세라믹 콘덴서를 제공할 수 있다.
또한, 이 적층 세라믹 콘덴서(10)에서는 보조도체(20)가, 인접하는 내부전극(18)의 사이에 마련되어 있으므로, 가령 외부전극(14) 등으로부터 적층체(12)에 크랙이 생겨도 다른 극성을 가지는 내부전극(18)끼리가 이어지는 것을 억제할 수 있게 된다. 이로 인해, 가령 적층 세라믹 콘덴서(10)에 크랙이 생겨도 쇼트 불량이 발생하지 않는 기능(이른바, 페일 세이프 기능)을 포함한 적층 세라믹 콘덴서를 제공할 수 있다.
다음으로, 본 발명의 제1 실시형태에 따른 적층 세라믹 콘덴서의 변형예에 대해서 설명한다. 도 4는 본 발명에 따른 적층 세라믹 콘덴서의 제1 실시형태의 변형예를 나타내는 외관 사시도이며, 도 5는 도 4에 나타내는 적층 세라믹 콘덴서의 선II-II에서의 단면도이다. 도 6은 도 4 및 도 5에 나타내는 적층체의 분해 사시도이다. 한편, 도 4 내지 도 6에 나타내는 적층 세라믹 콘덴서(10A)에 있어서, 도 1 내지 도 3에 나타낸 적층 세라믹 콘덴서(10)와 동일한 부분에는 동일한 부호를 붙이고 그 설명을 생략한다.
도 4 내지 도 6에 나타내는 적층 세라믹 콘덴서(10A)의 구성이 도 1 내지 도 3에 나타내는 적층 세라믹 콘덴서(10)의 구성과 다른 점은 내부전극(18) 및 보조도체(20)가 양 단면(12e 및 12f)의 일부에도 노출되어 있기 때문에 외부전극(14)이 적층체(12)의 양 단면(12e 및 12f)에까지 배치되어 있는 점이다.
적층 세라믹 콘덴서(10A)는 직방체형상의 적층체(12)와 외부전극(14)을 포함한다.
적층체(12)는 복수의 세라믹층(16), 복수의 내부전극(18) 및 복수의 보조도체(20)를 포함한다.
적층 세라믹 콘덴서(10A)에서는 도 5 및 도 6에 나타내는 바와 같이 적층체(12) 내에 있어서, 내부전극(18)과 보조도체(20)가 세라믹층(16)을 개재하여 교대로 적층되어 있다.
적층체(12)는 복수의 내부전극(18)으로서 복수의 제1 내부전극(18a) 및 복수의 제2 내부전극(18b)을 가진다. 제1 내부전극(18a)은 세라믹층(16)의 표면에 배치된다. 또한, 제1 내부전극(18a)은 제1 측면(12c) 및 제2 측면(12d)에 대향하는 제1 대향전극부(22a)를 가지고, 제1 측면(12c)과 제2 측면(12d)을 잇는 방향으로 적층되어 있다.
또한, 제2 내부전극(18b)은 제1 내부전극(18a)이 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제2 내부전극(18b)은 제1 측면(12c) 및 제2 측면(12d)에 대향하는 제2 대향전극부(22b)를 가지고, 제1 측면(12c)과 제2 측면(12d)을 잇는 방향으로 적층되어 있다. 제1 내부전극(18a)은 제1 단면(12e)측에 배치되고, 제2 내부전극(18b)은 제2 단면(12f)측에 배치된다. 그리고 제1 내부전극(18a)과 제2 내부전극(18b)은 동일한 세라믹층(16)의 표면에 있어서 각각이 이간하도록 배치되어 있다.
제1 내부전극(18a)은 제1 인출전극부(24a)에 의해, 적층체(12)의 제2 주면(12b) 및 제1 단면(12e)으로 형성되는 모퉁이부의 영역으로 인출된다. 제1 인출전극부(24a)는 제1 단면(12e)측으로 인출된다. 제2 내부전극(18b)은 제2 인출전극부(24b)에 의해, 적층체(12)의 제2 주면(12b) 및 제2 단면(12f)으로 형성되는 모퉁이부의 영역으로 인출된다. 제2 인출전극부(24b)는 제1 인출전극부(24a)와 간격을 두고 적층체(12)의 제2 단면(12f)측으로 인출된다. 제1 내부전극(18a) 및 제2 내부전극(18b)은 적층체(12)의 제1 주면(12a) 및 양 측면(12c 및 12d)에는 노출되어 있지 않다. 그리고 제1 내부전극(18a) 및 제2 내부전극(18b)은 L자 형상을 가지고 있다.
제1 내부전극(18a) 및 제2 내부전극(18b)은 적층체(12)의 제1 주면(12a) 및 제2 주면(12b)에 대하여 수직으로 배치된다. 제1 내부전극(18a)의 제1 대향전극부(22a) 및 제2 내부전극(18b)의 제2 대향전극부(22b)가 보조도체(20)와 서로 대향하도록 배치된다.
적층체(12)는 복수의 보조도체(20)로서, 복수의 제1 보조도체(20a), 복수의 제2 보조도체(20b) 및 복수의 제3 보조도체(20c)를 가진다.
제1 보조도체(20a)는 내부전극(18)이 배치되는 세라믹층(16)과는 다른 세라믹층(16)의 표면에 배치되고, 적층체(12)의 표면에는 노출되지 않도록 배치되어 있다. 제1 보조도체(20a)의 형상은 특별히 한정되지 않지만 직사각형상이 바람직하다.
제2 보조도체(20b)는 제1 보조도체(20a)가 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제2 보조도체(20b)는 제1 보조도체(20a)와 이간되도록 배치되며 제2 주면(12b) 및 제1 단면(12e)의 일부에 노출되도록 배치된다. 제2 보조도체(20b)는 적층체(12)의 제2 주면(12b) 및 제1 단면(12e)으로 형성되는 모퉁이부의 영역으로 인출된다. 또한, 제2 보조도체(20b)는 제1 단면(12e)측에 배치된다. 제2 보조도체(20b)의 형상은 특별히 한정되지 않지만 직사각형상인 것이 바람직하다.
제3 보조도체(20c)는 제1 보조도체(20a) 및 제2 보조도체(20b)가 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제3 보조도체(20c)는 제1 보조도체(20a) 및 제2 보조도체(20b)와 이간되도록 배치되며 제2 주면(12b) 및 제2 단면(12f)의 일부에 노출되도록 배치된다. 제3 보조도체(20c)는 적층체(12)의 제2 주면(12b) 및 제2 단면(12f)으로 형성되는 모퉁이부의 영역으로 인출된다. 또한, 제3 보조도체(20c)는 제2 단면(12f)측에 배치된다. 제3 보조도체(20c)의 형상은 특별히 한정되지 않지만 직사각형상인 것이 바람직하다.
적층체(12)의 제2 주면(12b)에는 외부전극(14)이 형성된다. 외부전극(14)은 제1 외부전극(14a) 및 제2 외부전극(14b)을 가진다. 제1 외부전극(14a)은 제2 주면(12b) 및 제1 단면(12e)으로 인출되는 제1 내부전극(18a)의 제1 인출전극부(24a) 및 제2 보조도체(20b)에 전기적으로 접속된다. 따라서, 제1 외부전극(14a)은 제2 주면(12b)으로부터 제1 단면(12e)에 이르도록 배치된다. 또한, 제2 외부전극(14b)은 제2 주면(12b) 및 제2 단면(12f)으로 인출되는 제2 내부전극(18b)의 제2 인출전극부(24b) 및 제3 보조도체(20c)에 전기적으로 접속된다. 따라서, 제2 외부전극(14b)은 제2 주면(12b)으로부터 제2 단면(12f)에 이르도록 배치된다.
외부전극(14)은 적층체(12)측으로부터 순서대로 하지전극층 및 도금층을 가지는 것이 바람직하다.
이 적층 세라믹 콘덴서(10A)에서는 상술한 적층 세라믹 콘덴서(10)와 동일한 효과를 발휘함과 함께 다음 효과를 발휘한다.
즉, 이 적층 세라믹 콘덴서(10A)에서는, 제1 외부전극(14a)은 제2 주면(12b)으로부터 제1 단면(12e)에 이르도록 배치되고, 제2 외부전극(14b)은 제2 주면(12b)으로부터 제2 단면(12f)에 이르도록 배치되므로, 실장면 이외의 단면에 전극부가 형성되어 있기 때문에 페일 세이프 기능뿐만 아니라 실장시의 적층 세라믹 콘덴서의 기욺을 억제할 수 있고, 또한 적층 세라믹 콘덴서(10A)의 접합면이 증가함에 따른 실장기판과의 고착력도 향상시킬 수 있다.
(2) 제2 실시형태
다음으로, 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서에 대해서 설명한다. 도 7은 본 발명에 따른 적층 세라믹 콘덴서의 제2 실시형태를 나타내는 외관 사시도이며, 도 8은 도 7에 나타내는 적층 세라믹 콘덴서의 선III-III에서의 단면도이다. 도 9는 도 7 및 도 8에 나타내는 적층체의 분해 사시도이다. 한편, 도 7 내지 도 9에 나타내는 적층 세라믹 콘덴서(110)에 있어서, 도 1 내지 도 3에 나타낸 적층 세라믹 콘덴서(10)와 동일한 부분에는 동일한 부호를 붙이고 그 설명을 생략한다.
도 7 내지 도 9에 나타내는 적층 세라믹 콘덴서(110)의 구성이 도 1 내지 도 3에 나타내는 적층 세라믹 콘덴서(10)의 구성과 다른 점은, 내부전극(118)이 양 주면(12a 및 12b)으로 인출되어 있기 때문에 외부전극(15)이 제1 주면(12a)에 더 배치되어 있는 점이다. 또한, 도 7 내지 도 9에 나타내는 적층 세라믹 콘덴서(110)에서는 보조도체(20)가 제1 주면(12a)측에 노출되어 있는 제4 보조도체(20d) 및 제5 보조도체(20e)를 포함한다.
적층 세라믹 콘덴서(110)는 직방체형상의 적층체(12)와 외부전극(14, 15)을 포함한다.
적층체(12)는 복수의 세라믹층(16), 복수의 내부전극(118) 및 복수의 보조도체(20)를 포함한다.
적층 세라믹 콘덴서(110)에서는 도 8 및 도 9에 나타내는 바와 같이 적층체(12) 내에 있어서 내부전극(118)과 보조도체(20)가 세라믹층(16)을 개재하여 교대로 적층되어 있다.
적층체(12)는 복수의 내부전극(118)으로서 복수의 제1 내부전극(118a) 및 복수의 제2 내부전극(118b)을 가진다. 제1 내부전극(118a)은 세라믹층(16)의 표면에 배치된다. 제1 내부전극(118a)은 제1 측면(12c) 및 제2 측면(12d)에 대향하는 제1 대향전극부(22a)를 가지고 제1 측면(12c)과 제2 측면(12d)을 잇는 방향으로 적층되어 있다.
또한, 제2 내부전극(118b)은 제1 내부전극(118a)이 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제2 내부전극(118b)은 제1 측면(12c) 및 제2 측면(12d)에 대향하는 제2 대향전극부(22b)를 가지고, 제1 측면(12c)과 제2 측면(12d)을 잇는 방향으로 적층되어 있다. 제1 내부전극(118a)은 제1 단면(12e)측에 배치되고, 제2 내부전극(118b)은 제2 단면(12f)측에 배치된다. 그리고 제1 내부전극(118a)과 제2 내부전극(118b)은 동일한 세라믹층(16)의 표면에 있어서 각각이 이간하도록 배치되어 있다.
제1 내부전극(118a)은 제1 인출전극부(24a)에 의해 적층체(12)의 제2 주면(12b)으로 인출되고, 제1 인출전극부(25a)에 의해 적층체(12)의 제1 주면(12a)으로 인출된다. 제1 인출전극부(24a 및 25a)는 적층체(12)의 제1 단면(12e)측으로 인출된다. 제2 내부전극(118b)은 제2 인출전극부(24b)에 의해 적층체(12)의 제2 주면(12b)으로 인출되고, 제2 인출전극부(25b)에 의해 적층체(12)의 제1 주면(12a)으로 인출된다. 제2 인출전극부(24b)는 제1 인출전극부(24a)와 간격을 두고 적층체(12)의 제2 단면(12f)측으로 인출되고, 제2 인출전극부(25b)는 제1 인출전극부(25a)와 간격을 두고 적층체(12)의 제2 단면(12f)측으로 인출된다. 제1 내부전극(118a) 및 제2 내부전극(118b)은 양 측면(12c 및 12d) 및 양 단면(12e 및 12f)에는 노출되어 있지 않다. 그리고 제1 내부전극(118a) 및 제2 내부전극(118b)은 T자 형상을 가지고 있다.
제1 내부전극(118a) 및 제2 내부전극(118b)은 적층체(12)의 제1 주면(12a) 및 제2 주면(12b)에 대하여 수직으로 배치된다. 제1 내부전극(118a)의 제1 대향전극부(22a) 및 제2 내부전극(118b)의 제2 대향전극부(22b)가 보조도체(20)와 서로 대향하도록 배치된다.
적층체(12)는 복수의 보조도체(20)로서, 복수의 제1 보조도체(20a), 복수의 제2 보조도체(20b), 복수의 제3 보조도체(20c), 복수의 제4 보조도체(20d) 및 복수의 제5 보조도체(20e)를 가진다.
제1 보조도체(20a)는 내부전극(18)이 배치되는 세라믹층(16)과는 다른 세라믹층(16)의 표면에 배치되고, 적층체(12)의 표면에는 노출되지 않도록 배치되어 있다. 제1 보조도체(20a)의 형상은 특별히 한정되지 않지만 직사각형상이 바람직하다.
제2 보조도체(20b)는 제1 보조도체(20a)가 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제2 보조도체(20b)는 제1 보조도체(20a)와 이간되도록 배치되며 제2 주면(12b)에 노출되도록 배치된다. 또한, 제2 보조도체(20b)는 제1 단면(12e)측에 배치된다. 제2 보조도체(20b)의 형상은 특별히 한정되지 않지만 직사각형상인 것이 바람직하다.
제3 보조도체(20c)는 제1 보조도체(20a) 및 제2 보조도체(20b)가 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제3 보조도체(20c)는 제1 보조도체(20a) 및 제2 보조도체(20b)와 이간되도록 배치되며 제2 주면(12b)에 노출되도록 배치된다. 또한, 제3 보조도체(20c)는 제2 단면(12f)측에 배치된다. 제3 보조도체(20c)의 형상은 특별히 한정되지 않지만 직사각형상인 것이 바람직하다.
제4 보조도체(20d)는 제1 보조도체(20a), 제2 보조도체(20b) 및 제3 보조도체(20c)가 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제4 보조도체(20d)는 제1 보조도체(20a), 제2 보조도체(20b) 및 제3 보조도체(20c)와 이간되도록 배치되며 제2 보조도체(20b)가 노출되는 주면과는 대향하는 주면인 제1 주면(12a)에 노출되도록 배치된다. 또한, 제4 보조도체(20d)는 제1 단면(12e)측에 배치된다. 제4 보조도체(20d)의 형상은 특별히 한정되지 않지만 직사각형상인 것이 바람직하다.
제5 보조도체(20e)는 제1 보조도체(20a), 제2 보조도체(20b), 제3 보조도체(20c) 및 제4 보조도체(20d)가 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제5 보조도체(20e)는 제1 보조도체(20a), 제2 보조도체(20b), 제3 보조도체(20c) 및 제4 보조도체(20d)와 이간되도록 배치되며 제3 보조도체(20c)가 노출되는 주면과는 대향하는 주면인 제1 주면(12a)에 노출되도록 배치된다. 또한, 제5 보조도체(20e)는 제2 단면(12f)측에 배치된다. 제5 보조도체(20e)의 형상은 특별히 한정되지 않지만 직사각형상인 것이 바람직하다.
제1 내부전극(118a) 및 제2 내부전극(118b)이 T자 형상으로 형성되고, 제1 보조도체(20a), 제2 보조도체(20b), 제3 보조도체(20c), 제4 보조도체(20d) 및 제5 보조도체(20e)가 직사각형상으로 형성되면, 제조 공정에 있어서 내부전극 패턴 및 보조도체 패턴의 인쇄성이 향상되어 용이하게 제1 보조도체(20a), 제2 보조도체(20b), 제3 보조도체(20c), 제4 보조도체(20d) 및 제5 보조도체(20e)를 형성할 수 있다.
적층체(12)의 제2 주면(12b)에는 외부전극(14)이 형성되고, 적층체(12)의 제1 주면(12a)에는 외부전극(15)이 형성된다. 외부전극(14)은 제1 인출전극부(24a) 및 제2 보조도체(20b)에 전기적으로 접속되도록 하여 형성되는 제1 외부전극(14a)과, 제2 인출전극부(24b) 및 제3 보조도체(20c)에 전기적으로 접속되도록 하여 형성되는 제2 외부전극(14b)을 가진다. 또한, 외부전극(15)은 제1 인출전극부(25a) 및 제4 보조도체(20d)에 전기적으로 접속되도록 하여 형성되는 제3 외부전극(15a)과, 제2 인출전극부(25b) 및 제5 보조도체(20e)에 전기적으로 접속되도록 하여 형성되는 제4 외부전극(15b)을 가진다.
외부전극(14 및 15)은 적층체(12)측으로부터 순서대로 하지전극층 및 도금층을 가지는 것이 바람직하다.
이 적층 세라믹 콘덴서(110)에서는 상술한 적층 세라믹 콘덴서(10)와 동일한 효과를 발휘함과 함께 다음 효과도 발휘한다.
즉, 이 적층 세라믹 콘덴서(110)에서는 적층체(12)의 제1 주면(12a)에 외부전극(15)이 배치되고, 제2 주면(12b)에 외부전극(14)이 배치되어 있으므로, 제1 주면(12a)측 및 제2 주면(12b)측 모두 실장면으로 할 수 있기 때문에 실장시의 방향선별이 불필요해진다는 효과를 가진다. 따라서, 적층 세라믹 콘덴서(110)를 회로기판에 대하여 효율적으로 실장할 수 있다.
다음으로, 본 발명의 제2 실시형태에 따른 적층 세라믹 콘덴서의 변형예에 대해서 설명한다. 도 10은 본 발명에 따른 적층 세라믹 콘덴서의 제2 실시형태의 변형예를 나타내는 외관 사시도이고, 도 11은 도 10에 나타내는 적층 세라믹 콘덴서의 선IV-IV에서의 단면도이다. 도 12는 도 10 및 도 11에 나타내는 적층체의 분해 사시도이다. 한편, 도 10 내지 도 12에 나타내는 적층 세라믹 콘덴서(110A)에 있어서, 도 1 내지 도 3에 나타낸 적층 세라믹 콘덴서(10) 및 도 7 내지 도 9에 나타낸 적층 세라믹 콘덴서(110)와 동일한 부분에는 동일한 부호를 붙이고 그 설명을 생략한다.
도 10 내지 도 12에 나타내는 적층 세라믹 콘덴서(110A)의 구성이 도 7 내지 도 9에 나타내는 적층 세라믹 콘덴서(110)의 구성과 다른 점은 내부전극(118) 및 보조도체(20)가 양 단면(12e 및 12f)의 일부에도 노출되어 있기 때문에, 외부전극(14 및 15)이 적층체(12)의 양 단면(12e 및 12f)에까지 배치되어 있는 점이다.
적층 세라믹 콘덴서(110A)는 직방체형상의 적층체(12)와 외부전극(14, 15)을 포함한다.
적층체(12)는 복수의 세라믹층(16), 복수의 내부전극(118) 및 복수의 보조도체(20)를 포함한다.
적층 세라믹 콘덴서(110A)에서는 도 11 및 도 12에 나타내는 바와 같이 적층체(12) 내에 있어서 내부전극(118)과 보조도체(20)가 세라믹층(16)을 개재하여 교대로 적층되어 있다.
적층체(12)는 복수의 내부전극(118)으로서 복수의 제1 내부전극(118a) 및 복수의 제2 내부전극(118b)을 가진다. 제1 내부전극(118a)은 세라믹층(16)의 표면에 배치된다. 또한, 제1 내부전극(118a)은 제1 측면(12c) 및 제2 측면(12d)에 대향하는 제1 대향전극부(22a)를 가지고, 제1 측면(12c)과 제2 측면(12d)을 잇는 방향으로 적층되어 있다.
또한, 제2 내부전극(118b)은 제1 내부전극(118a)이 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제2 내부전극(118b)은 제1 측면(12c) 및 제2 측면(12d)에 대향하는 제2 대향전극부(22b)를 가지고, 제1 측면(12c)과 제2 측면(12d)을 잇는 방향으로 적층되어 있다. 제1 내부전극(118a)과 제2 내부전극(118b)은 동일한 세라믹층(16)의 표면에 있어서 각각이 이간하도록 배치되어 있다.
제1 내부전극(118a)은 제1 인출전극부(24a)에 의해, 적층체(12)의 제2 주면(12b) 및 제1 단면(12e)으로 형성되는 모퉁이부의 영역으로 인출되고, 제1 인출전극부(25a)에 의해, 적층체(12)의 제1 주면(12a) 및 제1 단면(12e)으로 형성되는 모퉁이부의 영역으로 인출된다. 제1 인출전극부(24a 및 25a)는 제1 단면(12e)측으로 인출된다. 제2 내부전극(118b)은 제2 인출전극부(24b)에 의해, 적층체(12)의 제2 주면(12b) 및 제2 단면(12f)으로 형성되는 모퉁이부의 영역으로 인출되고, 제2 인출전극부(25b)에 의해, 적층체(12)의 제1 주면(12a) 및 제2 단면(12f)으로 형성되는 모퉁이부의 영역으로 인출된다. 제2 인출전극부(24b 및 25b)는 제1 인출전극부(24a 및 25a)와 간격을 두고 적층체(12)의 제2 단면(12f)측으로 인출된다. 제1 내부전극(118a) 및 제2 내부전극(118b)은 적층체(12)의 제1 주면(12a) 및 양 측면(12c 및 12d)에는 노출되어 있지 않다. 그리고 제1 내부전극(118a) 및 제2 내부전극(118b)은 T자 형상을 가지고 있다.
제1 내부전극(118a) 및 제2 내부전극(118b)은 적층체(12)의 제1 주면(12a) 및 제2 주면(12b)에 대하여 수직으로 배치된다. 제1 내부전극(118a)의 제1 대향전극부(22a) 및 제2 내부전극(118b)의 제2 대향전극부(22b)가 보조도체(20)와 서로 대향하도록 배치된다.
적층체(12)는 복수의 보조도체(20)로서, 복수의 제1 보조도체(20a), 복수의 제2 보조도체(20b), 복수의 제3 보조도체(20c), 복수의 제4 보조도체(20d) 및 복수의 제5 보조도체(20e)를 가진다.
제1 보조도체(20a)는 내부전극(18)이 배치되는 세라믹층(16)과는 다른 세라믹층(16)의 표면에 배치되고, 적층체(12)의 표면에는 노출되지 않도록 배치되어 있다. 제1 보조도체(20a)의 형상은 특별히 한정되지 않지만 직사각형상이 바람직하다.
제2 보조도체(20b)는 제1 보조도체(20a)가 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제2 보조도체(20b)는 제1 보조도체(20a)와 이간되도록 배치되며 제2 주면(12b) 및 제1 단면(12e)의 일부에 노출되도록 배치된다. 제2 보조도체(20b)는 적층체(12)의 제2 주면(12b) 및 제1 단면(12e)으로 형성되는 모퉁이부의 영역으로 인출된다. 또한, 제2 보조도체(20b)는 제1 단면(12e)측에 배치된다. 제2 보조도체(20b)의 형상은 특별히 한정되지 않지만 직사각형상인 것이 바람직하다.
제3 보조도체(20c)는 제1 보조도체(20a) 및 제2 보조도체(20b)가 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제3 보조도체(20c)는 제1 보조도체(20a) 및 제2 보조도체(20b)와 이간되도록 배치되며 제2 주면(12b) 및 제2 단면(12f)의 일부에 노출되도록 배치된다. 제3 보조도체(20c)는 적층체(12)의 제2 주면(12b) 및 제2 단면(12f)으로 형성되는 모퉁이부의 영역으로 인출된다. 또한, 제3 보조도체(20c)는 제2 단면(12f)측에 배치된다. 제3 보조도체(20c)의 형상은 특별히 한정되지 않지만 직사각형상인 것이 바람직하다.
제4 보조도체(20d)는 제1 보조도체(20a), 제2 보조도체(20b) 및 제3 보조도체(20c)가 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제4 보조도체(20d)는 제1 보조도체(20a), 제2 보조도체(20b) 및 제3 보조도체(20c)와 이간되도록 배치되며 제2 보조도체(20b)가 노출되는 주면과 대향하는 면인 제1 주면(12a) 및 제1 단면(12e)의 일부에 노출되도록 배치된다. 제4 보조도체(20d)는 적층체(12)의 제1 주면(12a) 및 제1 단면(12e)으로 형성되는 모퉁이부의 영역으로 인출된다. 또한, 제4 보조도체(20d)는 제1 단면(12e)측에 배치된다. 제4 보조도체(20d)의 형상은 특별히 한정되지 않지만 직사각형상인 것이 바람직하다.
제5 보조도체(20e)는 제1 보조도체(20a), 제2 보조도체(20b), 제3 보조도체(20c) 및 제4 보조도체(20d)가 배치되는 세라믹층(16)과 동일한 세라믹층(16)의 표면에 배치된다. 제5 보조도체(20e)는 제1 보조도체(20a), 제2 보조도체(20b), 제3 보조도체(20c) 및 제4 보조도체(20d)와 이간되도록 배치되며 제3 보조도체(20c)가 노출되는 주면과 대향하는 면인 제1 주면(12a) 및 제2 단면(12f)의 일부에 노출되도록 배치된다. 제5 보조도체(20e)는 적층체(12)의 제1 주면(12a) 및 제2 단면(12f)으로 형성되는 모퉁이부의 영역으로 인출된다. 또한, 제5 보조도체(20e)는 제2 단면(12f)측에 배치된다. 제5 보조도체(20e)의 형상은 특별히 한정되지 않지만 직사각형상인 것이 바람직하다.
적층체(12)의 제2 주면(12b)에는 외부전극(14)이 형성되고, 적층체(12)의 제1 주면(12a)에는 외부전극(15)이 형성된다. 외부전극(14)은 제1 외부전극(14a) 및 제2 외부전극(14b)을 가진다. 제1 외부전극(14a)은 제2 주면(12b) 및 제1 단면(12e)으로 인출되는 제1 내부전극(118a)의 제1 인출전극부(24a) 및 제2 보조도체(20b)에 전기적으로 접속된다. 따라서, 제1 외부전극(14a)은 제2 주면(12b)으로부터 제1 단면(12e)에 이르도록 배치된다. 또한, 제2 외부전극(14b)은 제2 주면(12b) 및 제2 단면(12f)으로 인출되는 제2 내부전극(118b)의 제2 인출전극부(24b) 및 제3 보조도체(20c)에 전기적으로 접속된다. 따라서, 제2 외부전극(14b)은 제2 주면(12b)으로부터 제2 단면(12f)에 이르도록 배치된다.
외부전극(15)은 제3 외부전극(15a) 및 제4 외부전극(15b)을 가진다. 제3 외부전극(15a)은 제1 주면(12a) 및 제1 단면(12e)으로 인출되는 제1 내부전극(118a)의 제1 인출전극부(25a) 및 제4 보조도체(20d)에 전기적으로 접속된다. 따라서, 제3 외부전극(15a)은 제1 주면(12a)으로부터 제1 단면(12e)에 이르도록 배치된다. 또한, 제4 외부전극(15b)은 제1 주면(12a) 및 제2 단면(12f)으로 인출되는 제2 내부전극(118b)의 제2 인출전극부(25b) 및 제5 보조도체(20e)에 전기적으로 접속된다. 따라서, 제4 외부전극(15b)은 제1 주면(12a)으로부터 제2 단면(12f)에 이르도록 배치된다.
외부전극(14 및 15)은 적층체(12)측으로부터 순서대로 하지전극층 및 도금층을 가지는 것이 바람직하다.
본 적층 세라믹 콘덴서(110A)에서는 상술한 적층 세라믹 콘덴서(110)와 동일한 효과를 발휘함과 함께 다음 효과를 발휘한다.
즉, 적층 세라믹 콘덴서(110A)에서는, 제1 외부전극(14a)은 제2 주면(12b)으로부터 제1 단면(12e)에 이르도록 배치되고, 제3 외부전극(15a)은 제1 주면(12a)으로부터 제1 단면(12e)에 이르도록 배치되고, 제2 외부전극(14b)은 제2 주면(12b)으로부터 제2 단면(12f)에 이르도록 배치되고, 제4 외부전극(15b)은 제1 주면(12a)으로부터 제2 단면(12f)에 이르도록 배치되므로, 실장면 이외의 단면에 전극부가 형성되어 있기 때문에 페일 세이프 기능, 더불어 실장시의 방향선별이 불필요해진다는 효과뿐만 아니라 실장시의 적층 세라믹 콘덴서(110A)의 기욺을 억제할 수 있고, 나아가 적층 세라믹 콘덴서(110A)의 접합면이 증가함으로 인한 실장기판과의 고착력도 향상시킬 수 있다.
2. 적층 세라믹 콘덴서의 제조방법
다음으로, 본 적층 세라믹 콘덴서의 제조방법에 대해서 설명한다. 이하에서는 적층 세라믹 콘덴서(10)의 제조방법을 중심으로 설명한다.
먼저, 세라믹 그린 시트와 내부전극용 도전성 페이스트를 준비한다. 세라믹 그린 시트나 내부전극용 도전성 페이스트는 바인더(예를 들면, 공지의 유기 바인더 등) 및 용제(예를 들면, 유기용제 등)를 포함한다.
다음으로, 세라믹 그린 시트 상에, 예를 들면, 스크린 인쇄 등에 의해 소정의 패턴으로 도전성 페이스트를 인쇄하여 도전성 페이스트층을 형성한다. 구체적으로는 세라믹 그린 시트 상에 도전성 재료로 이루어지는 페이스트를 스크린 인쇄법이나 포토 리소 그래피법 등의 방법으로 도포함으로써 도전성 페이스트층이 형성된다. 도전성 재료로 이루어지는 페이스트는 예를 들면 금속분말에 유기 바인더 및 유기용제가 첨가된 것이다. 또한, 내부전극 패턴이 인쇄되어 있지 않은 외층용 세라믹 그린 시트도 제작한다.
도전성 페이스트층으로는 예를 들면 도 13에 도시하는 바와 같이 세라믹 그린 시트(30) 상에 내부전극 패턴(34)과 보조도체 패턴(36)이 마련된다. 한편, 도 13에 있어서 도시되는 세라믹 그린 시트(30)는 그 일부이다. 도 13에서는 세라믹 그린 시트를 적층한 후의 세로 절단부(L1) 및 가로 절단부(L2)가 점선으로 나타나있다. 세라믹 그린 시트(30)에 있어서, 한쪽 측의 영역에 내부전극 패턴(34 및 34)이 배치되고, 내부전극 패턴(34)과 이간부(32a)를 마련하여 다른쪽 측의 영역에 보조도체 패턴(36)이 배치된다.
세라믹 그린 시트(30)의 한쪽 측에 배치되는 내부전극 패턴(34 및 34)은 각각 오목형상으로 형성된다. 내부전극 패턴(34 및 34)은 각각의 내부전극 패턴(34)의 오목부(34a)끼리가 대향하도록 이간부(32b)를 개재하여 배치되어 있다.
또한, 세라믹 그린 시트(30)의 다른쪽 측의 영역에 있어서 보조도체 패턴(36)이 배치된다. 보조도체 패턴(36)은 제1 보조도체 패턴(40a), 제2 보조도체 패턴(40b) 및 제3 보조도체 패턴(40c)을 포함한다. 세라믹 그린 시트(30)의 다른쪽 측의 영역에 있어서, 제1 보조도체 패턴(40a 및 40a)이 이간부(32c)를 개재하여 배치된다. 이간부(32c)에는 제2 보조도체 패턴(40b)과 제3 보조도체 패턴(40c)이 연결된 상태로 이간부(32d)를 개재하여 배치된다.
세로 절단부(L1)는 세라믹 그린 시트(30)에 있어서, 내부전극 패턴(40)과 보조도체 패턴(36) 사이의 대략 중앙부를 통과하도록 세로방향으로 설정된다. 그리고 세로 절단부(L1)로 절단됨으로써 내부전극 패턴(34)과 보조도체 패턴(36)이 분리된다.
또한, 가로 절단부(L2)는 세라믹 그린 시트(30)의 한쪽 측에 있어서 내부전극 패턴(34)의 오목부(34a)의 대략 중앙부를 통과하도록 가로방향으로 설정된다. 가로 절단부(L2)로 절단됨으로써 내부전극 패턴(34)은 제1 내부전극(18a)이 되는 제1 내부전극 패턴(38a)과 제2 내부전극(18b)이 되는 제2 내부전극 패턴(38b)이 형성되는 제1 영역(50a)이 형성된다. 제1 영역(50a)에 있어서, 가로 절단부(L2)에 의한 절단부에 제1 내부전극(18a)의 제1 인출전극부(24a)가 되는 제1 인출전극부 패턴(39a)이 인출되어 있고, 마찬가지로 제2 내부전극(18b)의 제2 인출전극부(24b)가 되는 제2 인출전극부 패턴(39b)이 인출되어 있다.
또한, 가로 절단부(L2)는 세라믹 그린 시트(30)의 다른쪽 측에 있어서 이간부(32c)의 대략 중앙부를 가로방향으로 설정된다. 가로 절단부(L2)로 절단됨으로써, 연결되어 있는 제2 보조도체 패턴(40b)과 제3 보조도체 패턴(40c)이 각각 분리되어, 제1 보조도체(20a)가 되는 제1 보조도체 패턴(40a), 제2 보조도체(20b)가 되는 제2 보조도체 패턴(40b) 및 제3 보조도체(20c)가 되는 제3 보조도체 패턴(40c)이 형성되는 제2 영역(50b)이 형성된다. 제2 영역(50b)에 있어서, 가로 절단부(L2)에 의한 절단부에 제2 보조도체 패턴(40b) 및 제3 보조도체 패턴(40c)이 인출되어 있다.
그리고 이들의 내부전극 패턴층(34) 및 보조도체 패턴층(36)이 형성된 세라믹 그린 시트(30)를 이용하여 적층 시트가 제작된다. 즉, 도전성 페이스트층이 형성되어 있지 않은 세라믹 그린 시트(30)를 적층하고, 그 위에 내부전극 패턴층(34) 및 보조도체 패턴층(36)이 형성된 세라믹 그린 시트(30)를 적층하고, 나아가 도전성 페이스트층이 형성되어 있지 않은 세라믹 그린 시트(30)를 적층함으로써 적층 시트가 제작된다. 이때 제1 영역(50a)과 제2 영역(50b)이 겹치도록 세라믹 그린 시트(30)가 적층된다. 이 적층체를 정수압 프레스 등의 방법으로 적층방향으로 프레스함으로써 머더 적층체를 얻을 수 있다.
또한, 적층 시트를 정수압 프레스 등의 수단으로 적층방향으로 프레스하여 적층 블록을 제작한다.
계속해서, 적층 블록을 소정의 사이즈로 자름으로써 적층 칩을 제작한다. 이때 배럴 연마 등에 의해 적층 칩의 모퉁이부 및 능선부에 둥그스러움이 형성되어도 된다.
다음으로, 적층 칩을 소성함으로써 적층체를 제작한다. 소성온도는 세라믹이나 내부전극의 재료에도 따르지만, 900℃ 이상 1300℃ 이하인 것이 바람직하다.
이때 적층체(12)의 제2 주면(12b)으로부터는 제1 내부전극(18a)의 제1 인출전극부(24a)가 노출되어 있다. 그리고 적층체(12)의 제2 주면(12b)으로부터 노출되어 있는 제1 내부전극(18a)의 제1 인출전극부(24a)를 덮도록 하여 제1 외부전극(14a)의 하지전극층이 형성된다. 또한, 적층체(12)의 제2 주면(12b)으로부터는 제2 내부전극(18b)의 제2 인출전극부(24b)가 노출되어 있다. 그리고 적층체(12)의 제2 주면(12b)으로부터 노출되어 있는 제2 내부전극(18b)의 제2 인출전극부(24b)를 덮도록 하여 제2 외부전극(14b)의 하지전극층이 형성된다.
제1 외부전극(14a)의 하지전극층을 형성하기 위해서, 예를 들면 적층체(12)의 제2 주면(12b)으로부터 노출되어 있는 제1 내부전극(18a)의 제1 인출전극부(24a)의 노출부분에 외부전극용 도전성 페이스트를 도포하여 베이킹한다. 또한, 마찬가지로 제2 외부전극(14b)의 하지전극층을 형성하기 위해서, 예를 들면 적층체(12)의 제2 주면(12b)으로부터 노출되어 있는 제2 내부전극(18b)의 제2 인출전극부(24b)의 노출부분에 외부전극용 도전성 페이스트를 도포하여 베이킹한다. 이때 베이킹 온도는 700℃ 이상 900℃ 이하인 것이 바람직하다. 한편, 필요에 따라서 하지전극층의 표면에 1층 이상의 도금막을 형성하여 외부전극(14)이 형성된다.
또한, 제1 외부전극(14a)의 하지전극층을 형성하기 위해서, 예를 들면 적층체(12)의 제2 주면(12b)으로부터 노출되어 있는 제1 내부전극(18a)의 제1 인출전극부(24a)의 노출부분에 도금 처리를 실시해도 된다. 또한, 마찬가지로 제2 외부전극(14b)의 하지전극층을 형성하기 위해서, 예를 들면 적층체(12)의 제2 주면(12b)으로부터 노출되어 있는 제2 내부전극(18b)의 제2 인출전극부(24b)의 노출부분에 도금 처리를 실시해도 된다. 도금 처리를 실시하는데 있어서, 전해 도금 및 무전해 도금 중 어느것을 채용해도 되지만, 무전해 도금은 도금 석출 속도를 향상시키기 위해서 촉매 등에 의한 전처리가 필요해져서 공정이 복잡해진다는 단점이 있다. 따라서, 통상은 전해 도금을 채용하는 것이 바람직하다. 도금 공법으로는 배럴 도금법을 이용하는 것이 바람직하다. 한편, 표면 도체를 형성할 경우는 미리 최외층의 세라믹 그린 시트의 표면에 표면 도체 패턴을 인쇄하여 적층체와 동시 소성해도 되고, 또한 소성 후의 적층체의 주면 상에 표면 도체를 인쇄하고 나서 베이킹해도 된다. 또한, 필요에 따라서 하지전극층의 표면에 1층 이상의 도금막을 형성하여 외부전극(14)이 형성된다.
상술한 바와 같이 하여 도 1에 나타내는 적층 세라믹 콘덴서(10)가 제조된다.
이상과 같이 하여 얻어진 적층 세라믹 콘덴서의 효과는 다음 실험예로부터도 명백해질 것이다.
3. 실험예
이하, 본 발명의 효과를 확인하기 위해서 발명자들이 실시한 실험예에 대해서 설명한다.
실험예에서는 도 1 내지 도 3에 나타내는 제1 실시형태의 적층 세라믹 콘덴서를 실시예로 하고, 도 14에 기재되는 바와 같은 양태의 종래의 적층 세라믹 콘덴서를 비교예로 하여 각 샘플을 제작하고, 실시예 및 비교예의 적층 세라믹 콘덴서의 각 샘플에 대해 소정의 조건에 의해 크랙 발생의 유무 및 쇼트 발생의 유무의 확인을 하기 위한 실험을 실시했다.
상기 실험을 위해서 준비한 실시예의 샘플의 적층 세라믹 콘덴서의 스펙은 아래와 같다. 한편, 실시예의 적층 세라믹 콘덴서의 내부전극 및 보조도체의 패턴은 도 1 내지 도 3에 나타내는 제1 실시형태의 적층 세라믹 콘덴서와 동일하게 했다. 또한, 사이즈 등의 치수는 설계값이다.
사이즈: L×W×T=3.2㎜×1.6㎜×1.6㎜
세라믹층의 재료: BaTiO3
내부전극의 재료: Ni
보조도체의 재료: Ni
외부전극의 구조
베이킹층: 금속분(Cu)과 유리를 포함하는 페이스트를 도포하여 베이킹
도금층: Ni도금층, Sn도금층으로 이루어지는 2층 구조
또한, 상기 실험을 위해서 준비한 비교예의 샘플의 적층 세라믹 콘덴서의 스펙은 아래와 같다. 한편, 비교예의 적층 세라믹 콘덴서의 내부전극의 패턴은 도 14에 나타내는 적층 세라믹 콘덴서와 동일하게 했다. 또한, 사이즈 등의 치수는 설계값이다.
사이즈: L×W×T=3.2㎜×1.6㎜×1.6㎜
세라믹층의 재료: BaTiO3
내부전극의 재료: Ni
외부전극의 구조
베이킹층: 금속분(Cu)과 유리를 포함하는 페이스트를 도포하여 베이킹
도금층: Ni도금층, Sn도금층으로 이루어지는 2층 구조
실시예 및 비교예의 각 샘플에 대해 실시한 크랙 발생의 유무 확인 및 쇼트 발생의 유무 확인은 이하의 4개의 조건에 의해 실시했다. 각 조건에 대하여, 실시예 및 비교예에 대한 크랙 발생의 유무 및 쇼트 발생의 유무 확인을 위해서 각 20개의 샘플을 준비했다. 이하, 각 조건에 대한 확인 결과를 나타낸다.
(조건 1: 기판에 대한 실장 후)
JEITA 랜드 기판에 LF 솔더를 이용하여 리플로우 실장했다. 그 후, 각 샘플을 기판으로부터 분리하여 샘플의 측면을 폭방향의 중앙까지 연마하고, 그 연마면에서의 소성전극층 가장자리 끝을 기점으로 하여 크랙의 유무를 확인했다.
또한, 각 샘플을 LF 솔더를 이용하여 유리 에폭시 기판에 실장했다. 그 후, 각 샘플에 대해 125℃, 상대습도 95% RH, 1.2기압의 고온고습조내에서 정격 전압을 인가하여 144시간의 내습 부하 가속 시험을 실시했다. 절연 저항값(IR값)이 2자리 이상 저하된 것을 쇼트가 발생한 샘플이라고 판단했다.
표 1은 조건 1에 의한 실시예 및 비교예 각각 대한 크랙 발생수 및 쇼트 발생수의 확인 결과를 나타낸다.
표 1에 의하면, 비교예에 있어서 1개의 샘플에서 크랙이 발생하고 있지만, 쇼트 발생수는 실시예 및 비교예 모두 발생하고 있지 않은 것이 확인되었다.
(조건 2: 기판에 대한 실장 후에 휨 시험)
JEITA 랜드 기판에 LF 솔더를 이용하여 리플로우 실장하고, 또한 일정한 휨량(5㎜)으로 배선 기판을 5초간 휘게 했다. 그 후, 샘플을 기판으로부터 분리하여 샘플의 측면을 폭방향의 중앙까지 연마하고, 그 연마면에서의 소성전극층 가장자리 끝을 기점으로 하여 크랙의 유무를 확인했다.
또한, 각 샘플을 LF 솔더를 이용하여 유리 에폭시 기판에 실장했다. 일정한 휨량(5㎜)으로 배선 기판을 5초간 휘게 한 후, 각 샘플에 대해 125℃, 상대습도 95% RH, 1.2기압의 고온고습조내에서 정격 전압을 인가하여 144시간의 내습 부하 가속 시험을 실시했다. 절연 저항값(IR값)이 2자리 이상 저하된 것을 쇼트가 발생한 샘플이라고 판단했다.
표 2는 조건 2에 의한 실시예 및 비교예 각각 대한 크랙 발생수 및 쇼트 발생수의 확인 결과를 나타낸다.
표 2에 의하면, 실시예에서는 17개의 샘플에서 크랙이 발생하고 있지만, 쇼트가 발생한 샘플은 확인되지 않았다.
한편, 비교예에서는 18개의 샘플에서 크랙이 발생하고 있고, 12개의 샘플에서 쇼트가 발생한 것이 확인되었다.
(조건 3: 기판에 대한 실장 후에 리플로우 다수 실시)
JEITA 랜드 기판에 LF 솔더를 이용하여 리플로우 실장하고, 동일 조건에서 리플로우를 5회 실시했다. 그 후, 샘플을 기판으로부터 분리하여 샘플의 측면을 폭방향의 중앙까지 연마하고, 그 연마면에서의 소성전극층 가장자리 끝을 기점으로 하여 크랙의 유무를 확인했다.
또한, 각 샘플을 LF 솔더를 이용하여 유리 에폭시 기판에 리플로우 실장했다. 동일 조건에서 리플로우를 5회 실시한 후, 각 샘플에 대해 125℃, 상대습도 95% RH, 1.2기압의 고온고습조내에서 정격 전압을 인가하여 144시간의 내습 부하 가속 시험을 실시했다. 절연 저항값(IR값)이 2자리 이상 저하된 것을 쇼트가 발생한 샘플이라고 판단했다.
표 3은 조건 3에 의한 실시예 및 비교예 각각 대한 크랙 발생수 및 쇼트 발생수의 확인 결과를 나타낸다.
표 3에 의하면, 실시예에서는 3개의 샘플에서 크랙이 발생하고 있지만, 쇼트가 발생한 샘플은 확인되지 않았다.
한편, 비교예에서는 3개의 샘플에서 크랙이 발생하고 있고, 1개의 샘플에서 쇼트가 발생한 것이 확인되었다.
(조건 4: 기판에 대한 실장후에 온도 사이클 시험)
JEITA 랜드 기판에 LF 솔더를 이용하여 리플로우 실장하고, 최저 사용 온도 및 최고 사용 온도를 각각 30분간 유지하는 것을 2000 사이클 반복했다. 그 후, 샘플을 기판으로부터 분리하여 샘플의 측면을 폭방향의 중앙까지 연마하고, 그 연마면에서의 소성전극층 가장자리 끝을 기점으로 하여 크랙의 유무를 확인했다.
또한, 각 샘플을 LF 솔더를 이용하여 유리 에폭시 기판에 실장했다. 그리고 최저 사용 온도 및 최고 사용 온도를 각각 30분간 유지하는 것을 2000 사이클 반복한 후, 각 샘플에 대해 125℃, 상대습도 95% RH, 1.2기압의 고온고습조내에서 정격 전압을 인가하여 144시간의 내습 부하 가속 시험을 실시했다. 절연 저항값(IR값)이 2자리 이상 저하된 것을 쇼트가 발생한 샘플이라고 판단했다.
표 4는 조건 4에 의한 실시예 및 비교예 각각 대한 크랙 발생수 및 쇼트 발생수의 확인 결과를 나타낸다.
표 4에 의하면, 실시예에서는 8개의 샘플에서 크랙이 발생하고 있지만, 쇼트가 발생한 샘플은 확인되지 않았다.
한편, 비교예에서는 10개의 샘플에서 크랙이 발생하고 있고, 3개의 샘플에서 쇼트가 발생한 것이 확인되었다.
이상의 결과로부터 실시예에 따른 샘플에서는 가령 적층 세라믹 콘덴서에 크랙이 발생했다고 해도 페일 세이프 기능이 부여되어 있으므로, 적층 세라믹 콘덴서의 쇼트 발생을 억제할 수 있는 것이 확인되었다.
한편, 본 발명은 상기 실시형태에 한정되는 것이 아니고, 그 요지의 범위 내에서 다양하게 변형된다.
10, 10A, 110, 110A: 적층 세라믹 콘덴서
12: 적층체
14, 15: 외부전극 14a: 제1 외부전극
14b: 제2 외부전극 15a: 제3 외부전극
15b: 제4 외부전극 16: 세라믹층
16a: 외층부 16b: 내층부
18, 118: 내부전극 18a, 118a: 제1 내부전극
18b, 118b: 제2 내부전극 20: 보조도체
20a: 제1 보조도체 20b: 제2 보조도체
20c: 제3 보조도체 20d: 제4 보조도체
20e: 제5 보조도체 22a: 제1 대향전극부
22b: 제2 대향전극부 24a, 25a: 제1 인출전극부
24b, 25b: 제2 인출전극부 30: 세라믹 그린 시트
32a, 32b, 32c, 32d: 이간부 34: 내부전극 패턴
34a: 오목부 36: 보조도체 패턴
38a: 제1 내부전극 패턴 38b: 제2 내부전극 패턴
39a: 제1 인출전극부 패턴 39b: 제2 인출전극부 패턴
40a: 제1 보조도체 패턴 40b: 제2 보조도체 패턴
40c: 제3 보조도체 패턴 50a: 제1 영역
50b: 제2 영역 L1: 세로 절단부
L2: 가로 절단부
14, 15: 외부전극 14a: 제1 외부전극
14b: 제2 외부전극 15a: 제3 외부전극
15b: 제4 외부전극 16: 세라믹층
16a: 외층부 16b: 내층부
18, 118: 내부전극 18a, 118a: 제1 내부전극
18b, 118b: 제2 내부전극 20: 보조도체
20a: 제1 보조도체 20b: 제2 보조도체
20c: 제3 보조도체 20d: 제4 보조도체
20e: 제5 보조도체 22a: 제1 대향전극부
22b: 제2 대향전극부 24a, 25a: 제1 인출전극부
24b, 25b: 제2 인출전극부 30: 세라믹 그린 시트
32a, 32b, 32c, 32d: 이간부 34: 내부전극 패턴
34a: 오목부 36: 보조도체 패턴
38a: 제1 내부전극 패턴 38b: 제2 내부전극 패턴
39a: 제1 인출전극부 패턴 39b: 제2 인출전극부 패턴
40a: 제1 보조도체 패턴 40b: 제2 보조도체 패턴
40c: 제3 보조도체 패턴 50a: 제1 영역
50b: 제2 영역 L1: 세로 절단부
L2: 가로 절단부
Claims (6)
- 적층된 복수의 세라믹층을 포함하고, 서로 마주보는 제1 주면(主面) 및 제2 주면과, 적층방향에 대향하여 서로 마주보는 제1 측면 및 제2 측면과, 서로 마주보는 제1 단면(端面) 및 제2 단면을 가지고, 상기 제1 주면 또는 상기 제2 주면을 실장면으로 하는 적층체와,
상기 적층체 내부의 상기 세라믹층의 표면에 배치되며, 일부가 상기 제1 또는 상기 제2 주면 중 어느 한쪽의 면에 노출되는 제1 내부전극과,
상기 제1 내부전극이 배치되는 상기 세라믹층과 동일한 상기 세라믹층의 표면에 배치되고, 상기 제1 내부전극과 이간하도록 배치되며, 일부가 상기 제1 또는 상기 제2 주면 중 어느 한쪽의 면에 노출되는 제2 내부전극과,
상기 적층체 내부에 배치되고, 상기 제1 및 상기 제2 내부전극이 배치되는 상기 세라믹층과는 다른 세라믹층의 표면에 배치되며, 상기 적층체의 표면에는 노출되지 않는 제1 보조도체와,
상기 제1 보조도체가 배치되는 상기 세라믹층과 동일한 상기 세라믹층의 표면에 배치되고, 상기 제1 보조도체와 이간되도록 배치되며, 상기 제1 또는 상기 제2 주면 중 어느 한쪽의 면에 노출되는 제2 보조도체와,
상기 제1 보조도체 및 상기 제2 보조도체가 배치되는 상기 세라믹층과 동일한 상기 세라믹의 표면에 배치되고, 상기 제1 보조도체 및 상기 제2 보조도체와 이간되도록 배치되며, 상기 제1 또는 상기 제2 주면 중 어느 한쪽의 면에 노출되는 제3 보조도체와,
상기 제1 내부전극 및 상기 제2 보조도체에 접속되면서 상기 제1 또는 상기 제2 주면에 배치되는 제1 외부전극과,
상기 제2 내부전극 및 상기 제3 보조도체에 접속되면서 상기 제1 또는 상기 제2 주면에 배치되는 제2 외부전극을 포함하는 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항에 있어서,
상기 제1 내부전극은 상기 제1 단면의 일부에 더 노출되고, 상기 제2 내부전극은 상기 제2 단면의 일부에 더 노출되며,
상기 제2 보조도체는 상기 제1 단면의 일부에 더 노출되고, 상기 제3 보조도체는 상기 제2 단면의 일부에 더 노출되며,
상기 제1 외부전극은 상기 제1 내부전극 및 상기 제2 보조도체에 접속되고, 상기 제1 또는 상기 제2 주면으로부터 상기 제1 단면의 일부에 배치되며,
상기 제2 외부전극은 상기 제2 내부전극 및 상기 제3 보조도체에 접속되고, 상기 제1 또는 상기 제2 주면으로부터 상기 제2 단면의 일부에 배치되는 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 제1 및 상기 제2 내부전극은 L자 형상을 가지고 있고,
상기 제1 보조도체, 상기 제2 보조도체 및 상기 제3 보조도체는 직사각형상을 가지는 것을 특징으로 하는 적층 세라믹 콘덴서. - 적층된 복수의 세라믹층을 포함하고, 서로 마주보는 제1 주면 및 제2 주면과, 적층방향에 대향하여 서로 마주보는 제1 측면 및 제2 측면과, 서로 마주보는 제1 단면 및 제2 단면을 가지고, 상기 제1 주면 또는 상기 제2 주면을 실장면으로 하는 적층체와,
상기 적층체 내부의 상기 세라믹층의 표면에 배치되고, 일부가 상기 제1 및 상기 제2 주면에 노출되는 제1 내부전극과,
상기 제1 내부전극이 배치되는 상기 세라믹층과 동일한 상기 세라믹층의 표면에 배치되고, 상기 제1 내부전극과 이간하도록 배치되며, 일부가 상기 제1 및 상기 제2 주면으로 인출된 제2 내부전극과,
상기 적층체 내부에 배치되고, 상기 제1 및 상기 제2 내부전극이 배치되는 상기 세라믹층과는 다른 세라믹층의 표면에 배치되며, 상기 적층체의 표면에는 노출되지 않는 제1 보조도체와,
상기 제1 보조도체가 배치되는 상기 세라믹층과 동일한 상기 세라믹층의 표면에 배치되고, 상기 제1 보조도체와 이간되도록 배치되며, 상기 제1 또는 상기 제2 주면 중 어느 한쪽의 면에 노출되는 제2 보조도체와,
상기 제1 보조도체 및 상기 제2 보조도체가 배치되는 상기 세라믹층과 동일한 상기 세라믹층의 표면에 배치되고, 상기 제1 보조도체 및 상기 제2 보조도체와 이간되도록 배치되며, 상기 제1 또는 상기 제2 주면 중 어느 한쪽의 면에 노출되는 제3 보조도체와,
상기 제1 보조도체, 상기 제2 보조도체 및 상기 제3 보조도체가 배치되는 상기 세라믹층과 동일한 상기 세라믹층의 표면에 배치되고, 상기 제1 보조도체, 상기 제2 보조도체 및 상기 제3 보조도체와 이간되도록 배치되며, 상기 제2 보조도체가 노출되는 면에 대향하는 주면에 노출되는 제4 보조도체와,
상기 제1 보조도체, 상기 제2 보조도체, 상기 제3 보조도체 및 상기 제4 보조도체가 배치되는 상기 세라믹층과 동일한 세라믹층의 표면에 배치되고, 상기 제1 보조도체, 상기 제2 보조도체, 상기 제3 보조도체 및 상기 제4 보조도체와 이간되도록 배치되며, 상기 제3 보조도체가 노출되는 면에 대향하는 주면에 노출되는 제5 보조도체와,
상기 제2 주면 상에 배치되고, 상기 제1 내부전극 및 상기 제2 보조도체에 접속되는 제1 외부전극과,
상기 제2 주면 상에 배치되고, 상기 제2 내부전극 및 상기 제3 보조도체에 접속되는 제2 외부전극과,
상기 제1 주면 상에 배치되고, 상기 제1 내부전극 및 상기 제4 보조도체에 접속되는 제3 외부전극과,
상기 제1 주면 상에 배치되고, 상기 제2 내부전극 및 상기 제5 보조도체에 접속되는 제4 외부전극을 포함하는 것을 특징으로 하는 적층 세라믹 콘덴서. - 제4항에 있어서,
상기 제1 내부전극은 상기 제1 단면의 일부에 더 노출되고, 상기 제2 내부전극은 상기 제2 단면의 일부에 더 노출되며,
상기 제2 보조도체 및 상기 제4 보조도체는 상기 제1 단면의 일부에 더 노출되고, 상기 제3 보조도체 및 상기 제5 보조도체는 상기 제2 단면의 일부에 더 노출되며,
상기 제1 외부전극은 상기 제1 내부전극 및 상기 제2 보조도체에 접속되고, 상기 제2 주면으로부터 상기 제1 단면의 일부에 배치되며,
상기 제2 외부전극은 상기 제2 내부전극 및 상기 제3 보조도체에 접속되고, 상기 제2 주면으로부터 상기 제2 단면의 일부에 배치되며,
상기 제3 외부전극은 상기 제1 내부전극 및 상기 제4 보조도체에 접속되고, 상기 제1 주면으로부터 상기 제1 단면의 일부에 배치되며,
상기 제4 외부전극은 상기 제2 내부전극 및 상기 제5 보조도체에 접속되고, 상기 제1 주면으로부터 상기 제2 단면의 일부에 배치되는 것을 특징으로 하는 적층 세라믹 콘덴서. - 제4항 또는 제5항에 있어서,
상기 제1 및 상기 제2 내부전극은 T자 형상을 가지고 있고,
상기 제1 보조도체, 상기 제2 보조도체, 상기 제3 보조도체, 상기 제4 보조도체 및 제5 보조도체는 직사각형상을 가지는 것을 특징으로 하는 적층 세라믹 콘덴서.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2015-242109 | 2015-12-11 | ||
| JP2015242109A JP2017108057A (ja) | 2015-12-11 | 2015-12-11 | 積層セラミックコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170069927A true KR20170069927A (ko) | 2017-06-21 |
| KR101927731B1 KR101927731B1 (ko) | 2018-12-11 |
Family
ID=59020791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160164803A KR101927731B1 (ko) | 2015-12-11 | 2016-12-06 | 적층 세라믹 콘덴서 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10121596B2 (ko) |
| JP (1) | JP2017108057A (ko) |
| KR (1) | KR101927731B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6699471B2 (ja) * | 2016-09-13 | 2020-05-27 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2018056543A (ja) * | 2016-09-29 | 2018-04-05 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層型キャパシタ及びその製造方法 |
| US10515759B2 (en) * | 2016-11-14 | 2019-12-24 | Kemet Electronics Corporation | MLCC with ID marker for orientation |
| KR102356801B1 (ko) * | 2017-09-12 | 2022-01-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| JP7092052B2 (ja) * | 2019-01-23 | 2022-06-28 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP6981438B2 (ja) * | 2019-02-20 | 2021-12-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| KR20190116148A (ko) * | 2019-08-08 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 이의 실장 기판 |
| JP2022049987A (ja) * | 2020-09-17 | 2022-03-30 | 株式会社村田製作所 | 積層セラミック電子部品、積層セラミック電子部品の実装構造 |
| KR20230097815A (ko) * | 2021-12-24 | 2023-07-03 | 삼성전기주식회사 | 적층형 전자 부품 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282356A (ja) * | 2002-03-27 | 2003-10-03 | Kyocera Corp | コンデンサアレイ |
| JP2012156471A (ja) * | 2011-01-28 | 2012-08-16 | Murata Mfg Co Ltd | 電子部品及び基板モジュール |
| KR20150105101A (ko) * | 2014-03-07 | 2015-09-16 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 |
| KR20150136819A (ko) * | 2014-05-28 | 2015-12-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장기판 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10289837A (ja) | 1997-04-15 | 1998-10-27 | Murata Mfg Co Ltd | 積層電子部品 |
| JPH11162773A (ja) | 1997-11-27 | 1999-06-18 | Kyocera Corp | 積層セラミックコンデンサ |
| US8896410B2 (en) * | 2010-06-24 | 2014-11-25 | Tdk Corporation | Chip thermistor and method of manufacturing same |
| KR101548814B1 (ko) * | 2013-11-08 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR101630031B1 (ko) * | 2014-04-02 | 2016-06-13 | 삼성전기주식회사 | 적층 칩 전자부품 및 그 실장 기판 |
| KR102163046B1 (ko) * | 2014-10-15 | 2020-10-08 | 삼성전기주식회사 | 칩 부품 |
-
2015
- 2015-12-11 JP JP2015242109A patent/JP2017108057A/ja active Pending
-
2016
- 2016-12-05 US US15/368,717 patent/US10121596B2/en active Active
- 2016-12-06 KR KR1020160164803A patent/KR101927731B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282356A (ja) * | 2002-03-27 | 2003-10-03 | Kyocera Corp | コンデンサアレイ |
| JP2012156471A (ja) * | 2011-01-28 | 2012-08-16 | Murata Mfg Co Ltd | 電子部品及び基板モジュール |
| KR20150105101A (ko) * | 2014-03-07 | 2015-09-16 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 |
| KR20150136819A (ko) * | 2014-05-28 | 2015-12-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170169954A1 (en) | 2017-06-15 |
| KR101927731B1 (ko) | 2018-12-11 |
| US10121596B2 (en) | 2018-11-06 |
| JP2017108057A (ja) | 2017-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101927731B1 (ko) | 적층 세라믹 콘덴서 | |
| US8988850B1 (en) | Ceramic electronic component | |
| US9406443B2 (en) | Ceramic electronic component | |
| KR101823246B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| KR102568254B1 (ko) | 적층 세라믹 전자부품 | |
| KR101565651B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US11062848B2 (en) | Multilayer ceramic electronic component | |
| KR102070235B1 (ko) | 커패시터 부품 | |
| KR20150018650A (ko) | 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법 | |
| JP2018073900A (ja) | 積層セラミックコンデンサ | |
| KR101514559B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101474126B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| US11776746B2 (en) | Multilayer capacitor | |
| US20120147517A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| KR20150019732A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| KR20170094487A (ko) | 적층 세라믹 콘덴서 | |
| KR101859098B1 (ko) | 적층 세라믹 전자부품 | |
| US20220165497A1 (en) | Multilayer electronic component | |
| KR102551299B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| JP2012151175A (ja) | セラミック電子部品、セラミック電子部品の実装構造、およびセラミック電子部品の製造方法 | |
| KR20190121189A (ko) | 적층 세라믹 전자부품 | |
| KR101496816B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| CN113539682B (zh) | 层叠陶瓷电子部件 | |
| KR20200002124A (ko) | 적층 세라믹 커패시터 | |
| KR20170065444A (ko) | 적층 세라믹 전자부품 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |