JP2021034433A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】外部電極の等価直列抵抗を低く抑えることができ、かつ導電性樹脂層の密着力の高い積層セラミック電子部品を提供する。【解決手段】積層セラミックコンデンサ１０は、セラミック素体１２と、セラミック素体１２の両端面にそれぞれ設けられた外部電極２０ａ、２０ｂとを備えている。外部電極２４ａ、２４ｂは、セラミック素体１２上に配置された、焼結金属およびガラスを含む下地電極層２６ａ、２６ｂと、下地電極層２６ａ、２６ｂ上に配置された、金属フィラーおよび樹脂を含む導電性樹脂層２８ａ、２８ｂとを有する。セラミック素体１２の端面１２ｅ、１２ｆに配置する導電性樹脂層２８ａ、２８ｂの最大厚みをＴ１とし、セラミック素体１２の第１の主面１２ａ側および第２の主面１２ｂ側、または第１の側面１２ｃ側および第２の側面１２ｄ側に配置された導電性樹脂層２８ａ、２８ｂの最大厚みをＴ２としたとき、Ｔ１／Ｔ２が２．４以上である。【選択図】図３

Description

この発明は、積層セラミック電子部品に関し、特に、内部電極が埋設されたセラミック素体と内部電極に電気的に接続されるようにセラミック素体の端面に形成された外部電極とを有する、たとえば、積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミック圧電部品などの積層セラミック電子部品に関する。

従来の積層セラミック電子部品として、たとえば特許文献１に開示されているように、内部電極が埋設されたセラミック素体の表面において内部電極が露出したセラミック素体の両端面に、金属を主成分として含有する下地電極層と下地電極層の表面に形成された金属粒子を含有する導電性樹脂層と導電性樹脂層の表面に形成されためっき層とを有する外部電極を備えたものが知られている。この積層セラミック電子部品では、下地電極層およびめっき層間に導電性樹脂層が形成されているので、使用時の温度サイクルでセラミック素体にクラックが発生しにくく、基板に実装されている場合に基板のたわみに対する強度も改善することができる。

特開２０１５−０４６６４４号公報

しかしながら、上述の従来の積層セラミック電子部品では、導電性樹脂層が金属粒子と合成樹脂とを含むため、等価直列抵抗が高くなる傾向にある。
また、導電性樹脂層は、下地電極層（あるいはセラミック素体）との熱挙動が異なるため、導電性樹脂層の密着力が低下し、導電性樹脂層が下地電極層（あるいはセラミック素体）から剥がれやすい。

それゆえに、この発明の主たる目的は、外部電極の等価直列抵抗を低く抑えることができ、かつ、導電性樹脂層の密着力の高い積層セラミック電子部品を提供することである。

この発明にかかる積層セラミック電子部品は、積層された複数のセラミック層と積層された第１および第２の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含むセラミック素体と、第１の内部電極層に電気的に接続されるように、セラミック素体の第１の端面上に配置され、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面のそれぞれの一部分を覆うように形成された第１の外部電極と、第２の内部電極層に電気的に接続されるように、セラミック素体の第２の端面上に配置され、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面のそれぞれの一部分を覆うように形成された第２の外部電極と、を有する積層セラミック電子部品であって、第１の外部電極は、樹脂中に金属フィラーを分散してなる第１の導電性樹脂層を含み、第２の外部電極は、樹脂中に金属フィラーを分散してなる第２の導電性樹脂層を含み、セラミック素体の第１の端面に配置する第１の外部電極における第１の導電性樹脂層の最大厚みをＴ１とし、セラミック素体の第１の主面側および第２の主面側、または第１の側面側および第２の側面側に配置された第１の導電性樹脂層の最大厚みをＴ２としたとき、Ｔ１／Ｔ２が２．４以上であり、セラミック素体の第２の端面に配置する第２の外部電極における第２の導電性樹脂層の最大厚みをＴ１とし、セラミック素体の第１の主面側および第２の主面側、または第１の側面側および第２の側面側に配置された第２の導電性樹脂層の最大厚みをＴ２としたとき、Ｔ１／Ｔ２が２．４以上である、積層セラミック電子部品である。

積層セラミック電子部品では、厚みＴ１を大きくすることで、セラミック素体の両端面方向に向かう収縮応力が強くなり、導電性樹脂層に含まれる金属フィラー同士の接触面積が増加し、その結果、等価直列抵抗（ＥＳＲ）が小さくなる。一方、厚みＴ２を大きくしすぎると、セラミック素体の長さ方向の収縮応力が強くなりすぎることから、導電性樹脂層とセラミック素体との接触部分（ｅ寸端部付近）が剥がれやすくなる。
そのため、この発明にかかる積層セラミック電子部品では、導電性樹脂層の要部における膜厚を規定することで、つまりＴ１／Ｔ２が２．４以上の条件を満たすことで、外部電極におけるＥＳＲを低く抑えることができるとともに、導電性樹脂層の密着力を向上させることができる。

この発明によれば、外部電極に導電性樹脂層を用いても、外部電極の等価直列抵抗を低く抑えることができるとともに、導電性樹脂層の密着力の高い積層セラミック電子部品が得られる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明の実施の形態に係る積層セラミック電子部品の一例を示す外観斜視図である。 図１に示す積層セラミック電子部品の線ＩＩ−ＩＩにおける断面図である。 図１に示す積層セラミック電子部品の線ＩＩＩ−ＩＩＩにおける断面図である。 図２の断面図における拡大模式断面図である。 導電性樹脂層を形成する際に、セラミック積層体をペースト槽から引き上げた結果、セラミック積層体に導電性樹脂ペーストが塗布された状態を示す模式図であり、（ａ）は比較的速く引き上げた状態を示す図であり、（ｂ）は比較的ゆっくり引き上げた状態を示す図である。 Ｔ１／Ｔ２とＥＳＲとの関係を示すグラフである。

１．積層セラミック電子部品
この発明の積層セラミック電子部品について説明する。図１は、この発明の実施の形態に係る積層セラミック電子部品の一例を示す外観斜視図である。図２は、図１に示す積層セラミック電子部品の線ＩＩ−ＩＩにおける断面図である。図３は、図１に示す積層セラミック電子部品の線ＩＩＩ−ＩＩＩにおける断面図である。図４は、図２の断面図における拡大模式断面図である。

以下、積層セラミック電子部品として、積層セラミックコンデンサを例にして説明する。

積層セラミックコンデンサ１０は、直方体状のセラミック素体１２と２つの外部電極２４とを有している。

（１）セラミック素体
セラミック素体１２は、積層された複数のセラミック層１４と複数の内部電極層１６とを有する。さらに、セラミック素体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘ（第１の主面１２ａと第２の主面１２ｂとを結ぶ方向）に直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙ（第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向）に直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。セラミック素体１２の寸法は、特に限定されない。ただし、セラミック素体１２は、長さ方向ｚの寸法が幅方向ｙの寸法よりも必ずしも長いとは限らない。
セラミック素体１２および２つの外部電極２４を含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とする。積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とする。積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。

セラミック素体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、セラミック素体１２の隣接する３面が交わる部分のことであり、稜線部とは、セラミック素体１２の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、並びに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。

（ａ）セラミック層
セラミック素体１２は、複数枚のセラミック層１４から構成される外層部１５ａと単数もしくは複数枚のセラミック層１４とそれらの上に配置される複数枚の内部電極層１６から構成される内層部１５ｂとを含む。外層部１５ａは、セラミック素体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚のセラミック層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。そして、両外層部１５ａに挟まれた領域が内層部１５ｂである。外層部１５ａの厚みは、１５μｍ以上４００μｍ以下であることが好ましい。

セラミック層１４の枚数は、外層も含み、１０枚以上２０００枚以下であることが好ましい。

セラミック層１４は、たとえば、誘電体材料により形成することができる。誘電体材料としては、たとえば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃またはＣａＺｒＯ₃などの主成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主主成分として含む場合、所望するセラミック素体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物またはＮｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。

焼成後のセラミック層１４の厚みは、０．５μｍ以上２０μｍ以下であることが好ましい。

（ｂ）内部電極層
セラミック素体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、セラミック素体１２の積層方向ｘに沿ってセラミック層１４を挟んで等間隔に交互に積層されるように埋設されている。

第１の内部電極層１６ａは、第２の内部電極層１６ｂに対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部１８ａからセラミック素体１２の第１の端面１２ｅまでの第１の引出電極部２０ａを有する。第１の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出され、露出している。
第２の内部電極層１６ｂは、第１の内部電極層１６ａに対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂからセラミック素体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂを有する。第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出され、露出している。

セラミック素体１２は、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間、および、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成されるセラミック素体１２の側部（以下、「Ｗギャップ」という。）２２ａを含む。さらに、セラミック素体１２は、第１の内部電極層１６ａの第１の引出電極部２０ａとは反対側の端部と第２の端面１２ｆとの間、および、第２の内部電極層１６ｂの第２の引出電極部２０ｂとは反対側の端部と第１の端面１２ｅとの間に形成されるセラミック素体１２の端部（以下、「Ｌギャップ」という。）２２ｂを含む。

内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、ＡｕまたはＡｇ−Ｐｄ合金などから選択される少なくとも一つを含む導電材料により構成することができる。内部電極層１６は、さらにセラミック層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。

内部電極層１６の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。また、内部電極層１６の枚数は、１５枚以上２００枚以下であることが好ましい。

（２）外部電極
セラミック素体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、セラミック素体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａおよび第２の主面１２ｂおよび第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極部２０ａと電気的に接続される。
第２の外部電極２４ｂは、セラミック素体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａおよび第２の主面１２ｂおよび第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極部２０ｂと電気的に接続される。

セラミック素体１２内においては、第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極部１８ｂとが、セラミック層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２４ａと第２の内部電極層１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。

第１の外部電極２４ａおよび第２の外部電極２４ｂはそれぞれ、内部電極層１６に接続された下地電極層２６と、下地電極層２６の上に積層された導電性樹脂層２８と、導電性樹脂層２８の上に積層された金属めっき層３０とを含む。

（ａ）下地電極層
下地電極層２６は、第１の下地電極層２６ａおよび第２の下地電極層２６ｂを有する。 第１の下地電極層２６ａは、セラミック素体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａおよび第２の主面１２ｂおよび第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
また、第２の下地電極層２６ｂは、セラミック素体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａおよび第２の主面１２ｂおよび第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。

下地電極層２６の第１の主面１２ａ上および第２の主面１２ｂ上、並びに、第１の側面１２ｃ上および第２の側面１２ｄ上に位置する外部電極２４の厚みは、一般に、第１の端面１２ｅおよび第２の端面１２ｆ上に位置する下地電極層２６の厚みより小さくなり易く、５μｍ以上２０μｍ以下であることが好ましい。

なお、下地電極層２６を設けずに、めっき層だけで外部電極２４を形成してもよい。以下、下地電極層を設けずに、めっき層を設ける構造について説明する。
第１の外部電極２４ａおよび第２の外部電極２４ｂのそれぞれは、下地電極層が設けられず、めっき層がセラミック素体１２の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ１０は、第１の内部電極層１６ａまたは第２の内部電極層１６ｂに電気的に接続されるめっき層を含む構造であってもよい。このような場合、前処理としてセラミック素体１２の表面に触媒を配設した後で、めっき層が形成されてもよい。
めっき層は、セラミック素体１２の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。
下層めっき電極および上層めっき電極はそれぞれ、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉまたはＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
下層めっき電極は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。また、たとえば、第１の内部電極層１６ａおよび第２の内部電極層１６ｂがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は、必要に応じて形成されればよく、第１の外部電極２４ａおよび第２の外部電極２４ｂはそれぞれ、下層めっき電極のみで構成されてもよい。
めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
下地電極層を設けずに配置するめっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９ｖｏｌ％以上が好ましい。

（ｂ）導電性樹脂層
導電性樹脂層２８は、第１の導電性樹脂層２８ａおよび第２の導電性樹脂層２８ｂを有する。
第１の導電性樹脂層２８ａは、第１の下地電極層２６ａの上に配置される。具体的には、第１の導電性樹脂層２８ａは、第１の端面１２ｅ上に位置する第１の下地電極層２６ａの上、並びに、第１の主面１２ａ上および第２の主面１２ｂ上および第１の側面１２ｃ上および第２の側面１２ｄ上に位置する第１の下地電極層２６ａの上に配置されている。

同様に、第２の導電性樹脂層２８ｂは、第２の下地電極層２６ｂの上に配置される。具体的には、第２の導電性樹脂層２８ｂは、第２の端面１２ｆ上に位置する第２の下地電極層２６ｂの上、並びに、第１の主面１２ａ上および第２の主面１２ｂ上および第１の側面１２ｃ上および第２の側面１２ｄ上に位置する第２の下地電極層２６ｂの上に配置されている。

導電性樹脂層２８の厚みは、例えば、１０μｍ以上２００μｍ以下であることが好ましい。

導電性樹脂層２８は、熱硬化性樹脂および金属粉（導電性フィラー）を含む。従って、導電性樹脂層２８は、熱硬化性樹脂を含むため、例えば、下地電極層２６や金属めっき層３０よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層２８が緩衝層として機能し、積層セラミックコンデンサ１０のクラックを防止することができる。

導電性樹脂層２８に含まれる樹脂としては、熱硬化性樹脂が好ましい。熱硬化性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂またはポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性および耐湿性および密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。導電性樹脂層２８には、熱硬化性樹脂と共に、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、フェノール系、アミン系、酸無水物系またはイミダゾール系などの公知の種々の化合物を使用することができる。

導電性樹脂層２８に含まれる金属粉としては、Ａｇ粉、Ｃｕ粉またはそれらの合金粉を使用することができる。また、金属粒子の表面にＡｇコーティングされたものを使用することができる。金属粒子の表面にＡｇコーティングされたものを使用する際には、金属粒子としてＣｕまたはＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。Ａｇコーティングされた金属粒子を用いる理由は、Ａｇの特性は保ちつつ、母材の金属粒子を安価なものにすることが可能になるためである。

導電性樹脂層２８に含まれる金属粉（導電性フィラー）の形状は、特に限定されない。金属粉は、球状金属粉または扁平状金属粉であってもよいが、球状金属粉と扁平状金属粉とを混合して用いることが好ましい。金属粉の平均粒径は、例えば、０．３μｍ以上１０．０μｍ以下であってもよいが、特に限定されない。金属粉は、主に、導電性樹脂層２８の通電性を担う。具体的には、金属粉同士の直接接触および／またはトンネル効果などの導電性接着材の導電機構により、導電性樹脂層２８の内部に通電経路が形成される。導電性樹脂層２８の先端は、下地電極層２６の先端から５０μｍ以上８００μｍ以下延びて形成されていることが好ましい。これにより、熱衝撃サイクル時の応力を減少させるための導電性樹脂層２８の面積を十分に取ることができ、半田クラック緩和効果を得ることができる。

ここで、図３に示すように、セラミック素体１２の第１の端面１２ｅに配置する第１の外部電極２４ａにおける第１の導電性樹脂層２８ａの最大厚みをＴ１とする。また、セラミック素体１２の第１の主面１２ａまたは第２の主面１２ｂから積層方向ｘの第１の導電性樹脂層２８ａの最大厚さをｔ１とし、セラミック素体１２の主面１２ａまたは主面１２ｂから積層方向ｘの第１の下地電極層２６ａの最大厚さをｔ２とする。そして、厚みｔ１と厚みｔ２との差を、セラミック素体１２の第１の主面１２ａ側または第２の主面１２ｂ側に配置された第１の導電性樹脂層２８ａの最大厚みをＴ２とする。このとき、Ｔ１／Ｔ２は、２．４以上１６．０以下である。また、Ｔ１／Ｔ２は２．７以上であることが好ましい。
同様に、セラミック素体１２の第２の端面１２ｆに配置する第２の外部電極２４ｂにおける第２の導電性樹脂層２８ｂの最大厚みをＴ１とする。また、セラミック素体１２の第１の主面１２ａまたは第２の主面１２ｂから積層方向ｘの第２の導電性樹脂層２８ｂの最大厚さをｔ１とし、セラミック素体１２の第１の主面１２ａまたは第２の主面１２ｂから積層方向ｘの第２の下地電極層２６ｂの最大厚さをｔ２とする。そして、厚みｔ１と厚みｔ２との差を、セラミック素体１２の第１の主面１２ａ側または第２の主面１２ｂ側に配置された第２の導電性樹脂層２８ｂの最大厚みをＴ２とする。このとき、Ｔ１／Ｔ２は、２．４以上１６．０以下である。また、Ｔ１／Ｔ２は２．７以上であることが好ましい。

あるいは、セラミック素体１２の第１の端面１２ｅに配置する第１の外部電極２４ａにおける第１の導電性樹脂層２８ａの最大厚みをＴ１とする。また、セラミック素体１２の第１の側面１２ｃまたは第２の側面１２ｄから幅方向ｙの第１の導電性樹脂層２８ａの最大厚さをｔ１とし、セラミック素体１２の第１の側面１２ｃまたは第２の側面１２ｄから幅方向ｙの第１の下地電極層２６ａの最大厚さをｔ２とする。そして、厚みｔ１と厚みｔ２との差を、セラミック素体１２の第１の側面１２ｃ側または第２の側面１２ｄ側に配置された第１の導電性樹脂層２８ａの最大厚みをＴ２とする。このとき、Ｔ１／Ｔ２は、２．４以上１６．０以下である。また、Ｔ１／Ｔ２は２．７以上であることが好ましい。
同様に、セラミック素体１２の第２の端面１２ｆに配置する第２の外部電極２４ｂにおける第２の導電性樹脂層２４ｂの最大厚みをＴ１とする。また、セラミック素体１２の第１の側面１２ｃまたは第２の側面１２ｄから幅方向ｙの第２の導電性樹脂層２８ｂの最大厚さをｔ１とし、セラミック素体１２の第１の側面１２ｃまたは第２の側面１２ｄから幅方向ｙの第２の下地電極層２６ｂの最大厚さをｔ２とする。そして、厚みｔ１と厚みｔ２との差を、セラミック素体１２の第１の側面１２ｃ側または第２の側面１２ｄ側に配置された第２の導電性樹脂層２８ｂの最大厚みをＴ２とする。このとき、Ｔ１／Ｔ２は、２．４以上１６．０以下である。また、Ｔ１／Ｔ２は２．７以上であることが好ましい。

たとえば、このように観察される積層セラミックコンデンサ１０の断面は、積層セラミックコンデンサ１０の長さ方向ｚおよび積層方向ｘからなる面であり、積層セラミックコンデンサ１０を樹脂で固め、積層セラミックコンデンサ１０の幅方向ｙにおける中央部分まで第１の内部電極層１６ａおよび第２の内部電極層１６ｂ、ならびに第１の外部電極２４ａおよび第２の外部電極２４ｂを含む部分で研磨することによって露出させた断面を用いる。また、研磨ダレなどが生じないように、断面に表面処理を行い、ＳＥＭを用いて、たとえば倍率１０００倍で第１の外部電極２４ａおよび第２の外部電極２４ｂの断面を観察する。

（ｃ）金属めっき層
金属めっき層３０は、第１の金属めっき層３０ａおよび第２の金属めっき層３０ｂを含む。

第１の金属めっき層３０ａは、第１の導電性樹脂層２８ａの上に配置されている。より具体的には、第１の金属めっき層３０ａは、第１の端面１２ｅ上に位置する第１の導電性樹脂層２８ａの上、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの上に位置する第１の導電性樹脂層２８ａの上に配置される。

第２の金属めっき層３０ｂは、第２の導電性樹脂層２８ｂの上に配置されている。より具体的には、第２の金属めっき層３０ｂは、第２の端面１２ｆ上に位置する第２の導電性樹脂層２８ｂの上、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの上に位置する第２の導電性樹脂層２８ｂの上に配置される。

第１の金属めっき層３０ａおよび第２の金属めっき層３０ｂの材料としては、例えばＣｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金もしくはＡｕなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含む。好ましくは、第１の金属めっき層３０ａは、第１のＮｉめっき層３２ａと第１のＳｎめっき層３４ａとの２層構造である。第２の金属めっき層３０ｂは、第２のＮｉめっき層３２ｂと第２のＳｎめっき層３４ｂとの２層構造である。Ｎｉめっき層３０は、下地電極層２６が積層セラミックコンデンサ１０を実装する際のはんだによって浸食されることを防止することができる。Ｓｎめっき層３４は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させ、積層セラミックコンデンサ１０の実装を容易にする。めっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。

セラミック素体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とする。セラミック素体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とする。セラミック素体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、特に限定されないが、たとえば、長さ方向ｚのＬ寸法が１．０ｍｍ以上３．２ｍｍ以下、幅方向ｙのＷ寸法が０．５ｍｍ以上２．５ｍｍ以下、積層方向ｘのＴ寸法が０．５ｍｍ以上２．５ｍｍ以下である。

また、この積層セラミックコンデンサ１０では、第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、層状であり、セラミック素体１２の第１の主面１２ａおよび第２の主面１２ｂ同士を結ぶ方向に積層されている。

図１に示す積層セラミックコンデンサ１０において、セラミック素体１２の第１の端面１２ｅに配置する第１の外部電極２４ａにおける第１の導電性樹脂層２８ａの最大厚みをＴ１とし、セラミック素体１２の第１の主面１２ａ側または第２の主面１２ｂ側に配置された第１の導電性樹脂層２８ａの最大厚みをＴ２としたとき、そして、セラミック素体１２の第２の端面１２ｆに配置する第２の外部電極２４ｂにおける第２の導電性樹脂層２８ｂの最大厚みをＴ１とし、セラミック素体１２の第１の主面１２ａ側または第２の主面１２ｂ側に配置された第１の導電性樹脂層２８ａの最大厚みをＴ２としたとき、厚みＴ１を大きくすることで、セラミック素体１２の両端面方向に向かう収縮応力が強くなり、第１の導電性樹脂層２８ａおよび第２の導電性樹脂層２８ｂに含まれる金属フィラー同士の接触面積が増加し、その結果、ＥＳＲが小さくなる。一方、厚みＴ２を大きくしすぎると、セラミック素体１２の長さ方向ｚの収縮応力が強くなりすぎることから、第１の導電性樹脂層２８ａとセラミック素体１２との接触部分（ｅ寸端部３６付近）、および第２の導電性樹脂層２８ｂとセラミック素体１２との接触部分（ｅ寸端部３６付近）が剥がれやすくなる。
そこで、この積層セラミックコンデンサ１０では、Ｔ１／Ｔ２が２．４以上１６．０以下の条件を満たすので、第１の外部電極２４ａおよび第２の外部電極２４ｂにおけるＥＳＲを低く抑えることができるとともに、第１の導電性樹脂層２８ａと第１の下地電極層２６ａとの密着力、および第２の導電性樹脂層２８ｂと第２の下地電極層２６ｂとの密着力を向上させることができる。

また、この積層セラミックコンデンサ１０では、Ｔ１／Ｔ２が２．７以上１６．０以下の条件を満たすと、ＥＳＲをより低く抑えることができるとともに、第１の導電性樹脂層２８ａと第１の下地電極層２６ａとの密着力、および第２の導電性樹脂層２８ｂと第２の下地電極層２６ｂとの密着力をより向上させることができる。

さらに、この積層セラミックコンデンンサ１０では、第１の導電性樹脂層２８ａとセラミック素体１２との間に、焼結金属からなる第１の下地電極層２６ａが配置され、第２の導電性樹脂層２８ｂとセラミック素体１２との間に、焼結金属からなる第２の下地電極層２６ｂが配置されるので、セラミック１２と第１の下地電極層２６ａおよび第２の下地電極層２６ｂのそれぞれとの密着性、ならびに第１の下地電極層２６ａと第１の導電性樹脂層２８ａとの密着性、および第２の下地電極層２６ｂと第２の導電性樹脂層２８ｂとの密着性が良好であることから、積層セラミックコンデンサ１０の信頼性を向上させることができる。

また、この積層セラミックコンデンサ１０では、第１の導電性樹脂層２８ａおよび第２の導電性樹脂層２８ｂの金属粒子がＣｕまたはＡｇを含むので、第１の導電性樹脂層２８ａおよび第２の導電性樹脂層２８ｂにおいて良好な導電性が確保される。

さらに、この積層セラミックコンデンサ１０では、第１の下地電極層２６ａおよび第２の下地電極層２６ｂがＣｕを含むので、第１の下地電極層２６ａおよび第２の下地電極層２６ｂにおいて良好な導電性が確保される。

また、この積層セラミックコンデンサ１０では、金属めっき層３０がＮｉめっき層３２を含むので、Ｎｉめっき層３２によって金属めっき層３０よりも内部の水分などを閉じ込めることができ、たとえばリフローによる実装時に、金属めっき層３０よりも内部の水分などがはんだとともに外部に爆ぜるはんだ爆ぜが防止される。

２．積層セラミックコンデンサの製造方法
次に、上述の積層セラミックコンデンサ１０を製造する方法の一例について説明する。

まず、セラミック素体１２（セラミック層１４）を構成するためのセラミック材料を含むセラミックグリーンシートを用意する。

次に、そのセラミックグリーンシートの上に、導電性ペーストを塗布することによって、導電パターンを形成する。なお、導電性ペーストの塗布は、たとえば、スクリーン印刷法などの各種印刷法によって行うことができる。導電性ペーストは、導電性微粒子の他に、公知のバインダーや溶剤を含んでいてもよい。

そして、導電パターンが形成されていない複数枚のセラミックグリーンシートと、第１または第２の内部電極層に対応した形状の導電パターンが形成されているセラミックグリーンシートと、導電パターンが形成されていない複数枚のセラミックグリーンシートとをこの順番で積層し、積層方向にプレスすることによって、マザー積層体を作製する。

それから、マザー積層体の上の仮想のカットラインに沿ってマザー積層体をカッティングすることによって、マザー積層体から複数の生のセラミック積層体を作製する。なお、マザー積層体のカッティングは、ダイシングや押切によって行うことができる。生のセラミック積層体に対しては、バレル研磨などを施し、稜線部や角部を丸めてもよい。

そして、生のセラミック積層体の焼成を行う。この焼成工程において、第１および第２の内部電極層が焼成される。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、たとえば、９００℃以上１３００℃以下とすることができる。

それから、ディッピングなどの方法によって、焼成後のセラミック積層体（セラミック素体）の両端部に導電性ペーストを塗布する。

次に、セラミック積層体に塗布した導電性ペーストをたとえば６０℃以上１８０℃以下の中で１０分間熱風乾燥する。

その後、乾燥した導電性ペーストを焼き付けて下地電極層を形成する。

なお、下地電極層は、めっき処理によりめっき層として形成されてもよい。
すなわち、セラミック素体１２の第１の端面１２ｅおよび第２の端面１２ｆにめっき処理を施し、内部電極層１６ａ、１６ｂの露出部上に下地めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に上層めっき電極を同様に形成してもよい。

そして、下地電極層の表面に、導電性樹脂層の金属粒子となるＣｕまたはＡｇの金属フィラーと熱硬化性樹脂との混合物を加熱して硬化することによって、導電性樹脂層を形成する。

ここで、下地電極層の表面に導電性樹脂層を形成する場合、導電性樹脂ペーストを塗布することによって行われる。具体的には、次のように行われる。
まず、図５に示すように、下地電極層の形成されたセラミック積層体１２’は、保持具４０の一方主面に配置された粘着層４２により保持される。そして、ペースト槽４４に満たされた導電性樹脂ペースト４６にディップすることにより下地電極層上に導電性樹脂層が形成される。なお、導電性樹脂層の厚みＴ１および厚みＴ２のそれぞれの厚さの寸法は、下地電極層の形成されたセラミック積層体１２’の引き上げ速度により調整することができる。
すなわち、図５（ａ）に示すように、下地電極層の形成されたセラミック積層体１２’を速く引き上げた場合（引き上げ速度Ｖ１）、セラミック積層体１２’の両主面および両側面において導電性樹脂ペースト４６が厚く配置され、端面において導電性樹脂ペースト４６が薄く配置される。
一方、図５（ｂ）に示すように、下地電極層の形成されたセラミック積層体１２’をゆっくり引き上げた場合（引き上げ速度Ｖ２）、すなわち、Ｖ１＞Ｖ２とした場合、導電性樹脂ペースト４６が、セラミック積層体１２’の両主面および両側面から端面に向かって垂れるように配置されるので、セラミック積層体１２’の両主面および両側面において導電性樹脂ペースト４６が薄く配置され、端面において導電性樹脂ペースト４６が厚く配置される。
また、ペースト槽４４に満たされた導電性樹脂ペースト４６の深さ（キャスティング厚）Ｃが比較的大きいと、厚みＴ１を増加させるように調整することができる。

それから、導電性樹脂層上に電解めっきによりめっき層（Ｎｉめっき層およびＳｎめっき層）を施すことによって、積層セラミックコンデンサ１０が製造される。

３．実験例
本発明の積層セラミックコンデンサの効果を確認するため、Ｔ１／Ｔ２を変化させた試料を作成し、各試料のＥＳＲを測定した。

各試料は、次のように製造した。

(１)まず、内部電極層を備えたセラミック素体を用意した。セラミック素体は、例えば、内部電極パターンが印刷されたセラミックグリーンシートを積層、圧着することにより形成される積層体を、所定の条件で脱脂、焼成することにより作製した。

この実験例では、セラミック素体として、以下の条件を備えたセラミック素体を用意した。
（ａ）寸法 ：長さ１．６ｍｍ、幅０．８ｍｍ、厚さ０．８ｍｍ、
（ｂ）定格電圧：５０Ｖ、
（ｃ）静電容量：０．１μＦ、

(２)それから、セラミック素体の端面に、Ｃｕ粉末を導電成分とし、これにバインダーなどを配合して混練することにより調製された導電性ペースト（Ｃｕ電極ペースト）を塗布して焼き付けることにより、下地電極層を形成した。

(３)次に、下地電極層上に、下記の導電性樹脂ペーストをディップにより塗布し、１８０℃以上２３０℃以下、１０ｍｉｎ以上６０ｍｉｎ以下の条件で導電性樹脂ペーストを硬化させ、導電性樹脂層を形成した。
表１に示すように、各試料番号にかかる積層セラミックコンデンサの試料は、セラミック積層体をペースト槽から引き上げる速度を調整することにより、外部電極における導電性樹脂層の厚みＴ１と厚みＴ２とを変化させた。

ここで、導電性樹脂ペーストとしては、
（ａ）エポキシ樹脂：ビスフェノールＡ型エポキシ樹脂 ：１０質量％
（ｂ）フェノール系硬化剤：ノボラック型フェノール樹脂 ：１質量％
（ｃ）導電成分（ＡｇコートＣｕ粉末＋Ａｇ粉末） ：６９質量％
（ｄ）硬化促進剤（イミダゾール化合物） ：適量
（ｅ）カップリング剤（シラン系カップリング剤） ：適量
（ｆ）溶剤：ジエチレングリコールモノブチルエーテル ：残
を配合して混練したものを用いた。

ただし、導電成分としては、下記のＡｇコートＣｕ粉末と、Ａｇ粉末を配合して用いた。
＜ＡｇコートＣｕ粉末＞
球状で、平均粒径Ｄ５０が３μｍ以上４μｍ以下であり、ＡｇとＣｕの合計量に対するＡｇの割合が２０．９質量％であるＡｇコートＣｕ粉末を用いた。
＜Ａｇ粉末＞
フレーク状で、平均粒径Ｄ５０が２．６μｍのＡｇ粉末を用いた。

(４)上述のようにして下地電極層と、導電性樹脂層とを形成したセラミック素体に、ＮｉめっきおよびＳｎめっきを行い、導電性樹脂層の表面に、Ｎｉめっき層およびＳｎめっき層を備えた金属めっき層を形成した。これにより、図１に示すような構造を有する、表１の試料番号１ないし試料番号６の積層セラミックコンデンサ（積層セラミック電子部品）を得た。
なお、表１において試料番号に＊を付した試料（試料番号５）は本発明の要件を満たさない試料である。

（５）特性の評価
上述のようにして外部電極を形成した表１の試料番号１ないし試料番号６の積層セラミックコンデンサの試料について、ＥＳＲ（等価直列抵抗）を測定した。
ＥＳＲの測定は、各試料を測定用基板に実装し、測定電圧５００ｍＶ、測定周波数を１０ＭＨｚとし、ネットワークアナライザ（Ｅ５０７１Ｃ）を用いて測定した。

なお、厚みＴ１および厚みＴ２の各寸法は、各試料番号について５個の平均値とし、一方の外部電極における寸法である。ここで、厚みＴ１は、セラミック素体の第１の端面に配置する第１の外部電極における第１の導電性樹脂層の最大厚みとし、厚みＴ２は、セラミック素体の第２の主面側に配置された第１の導電性樹脂層の最大厚みとした。
また、ＥＳＲを測定した試料数は、各試料番号について２０個とした。

表１に、各試料番号における厚みＴ１および厚みＴ２の寸法の測定結果、およびＥＳＲの測定結果を示し、図６に、測定結果を、各試料におけるＥＳＲの最大値と最小値をグラフ化した図を示す。

表１および図６によれば、Ｔ１／Ｔ２が、２．４以上である試料番号１ないし試料番号４および試料番号６の試料では、ＥＳＲが比較的低く、また、ＥＳＲの測定値のばらつきも小さい範囲である。したがって、Ｔ１／Ｔ２が２．４以上である試料番号１ないし試料番号４および試料番号６の試料は、試料番号５の試料に比べて、ＥＳＲをばらつくことなく低く抑えることができることが明らかとなった。また、Ｔ１／Ｔ２が、２．７以上の場合は、特に、ＥＳＲがより低く抑えられることが明らかとなった。これは、Ｔ１／Ｔ２が２．７以上であるので、厚みＴ１を大きくすることで、セラミック素体の両端面方向に向かう収縮応力が強くなり、導電性樹脂層に含まれる金属フィラー同士の接触面積が増加したため、その結果、ＥＳＲが小さくなったものと考えられる。

一方、試料番号５の試料では、ＥＳＲが２０個の平均値として、１９．４ｍΩであり、最大値が２４．４ｍΩであり、最小値が１７．３ｍΩと、ＥＳＲの測定値のばらつきが大きかった。これは、Ｔ１／Ｔ２が２．４より小さく、厚みＴ１が他の試料番号の試料と比較して小さいため、セラミック素体の両端面方向に向かう収縮応力が弱まったため、導電性樹脂層に含まれる金属フィラー同士の接触面積が減少したことから、その結果、ＥＳＲが大きくなり、さらに、そのばらつきも大きくなったものと考えられる。

以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。

すなわち、上述の実施の形態および実施例では、外部電極がセラミック素体の側面にも形成されているが、外部電極は、セラミック素体の側面には形成されなくてもよい。外部電極は、セラミック素体の端面および少なくとも第１の主面または第２の主面に形成されていればよい。このように積層セラミック電子部品の外部電極を形成すれば、外部電極を形成した第１の主面または第２の主面を実装面として積層セラミック電子部品を実装しやすい。

また、上述の実施の形態および実施例では、めっき層がＮｉめっき層およびＳｎめっき層で構成されているが、めっき層は、１層のめっき層または３層以上のめっき層で構成されてもよい。

さらに、上述の実施の形態および実施例では、セラミック素体の材料として誘電体セラミックを用いたが、この発明では、積層セラミック電子部品の種類によっては、セラミック素体の材料として、フェライトなどの磁性体セラミック、スピネル系セラミックなどの半導体セラミック、ＰＺＴ系セラミックなどの圧電体セラミックを用いることもできる。
積層セラミック電子部品は、セラミック素体として、磁性体セラミックを用いた場合は積層セラミックインダクタとして機能し、半導体セラミックを用いた場合は積層セラミックサーミスタとして機能し、圧電体セラミックを用いた場合は積層セラミック圧電部品として機能する。ただし、積層セラミック電子部品を積層セラミックインダクタとして機能させる場合には、内部電極層はコイル状の導体となる。

上述の実施の形態および実施例では、特定の構成を有する積層セラミックコンデンサを例にして説明したが、この発明にかかる積層セラミックコンデンサの構成は、特許請求の範囲によって規定される構成の範囲内で任意に変更されてもよい。

この発明にかかる積層セラミック電子部品は、特にたとえば、積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミック圧電部品などとして好適に用いられる。

１０ 積層セラミックコンデンサ
１２ セラミック素体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ セラミック層
１５ａ 外層部
１５ｂ 内層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ａ 第１の対向電極部
１８ｂ 第２の対向電極部
２０ａ 第１の引出電極部
２０ｂ 第２の引出電極部
２２ａ 側部（Ｗギャップ）
２２ｂ 端部（Ｌギャップ）
２４ 外部電極
２４ａ 第１の外部電極
２４ｂ 第２の外部電極
２６ 下地電極層
２６ａ 第１の下地電極層
２６ｂ 第２の下地電極層
２８ 導電性樹脂層
２８ａ 第１の導電性樹脂層
２８ｂ 第２の導電性樹脂層
３０ 金属めっき層
３０ａ 第１の金属めっき層
３０ｂ 第２の金属めっき層
３２ Ｎｉめっき層
３２ａ 第１のＮｉめっき層
３２ｂ 第２のＮｉめっき層
３４ Ｓｎめっき層
３４ａ 第１のＳｎめっき層
３４ｂ 第２のＳｎめっき層
３６ ｅ寸端部
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向

Claims (4)

1. 積層された複数のセラミック層と積層された第１および第２の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含むセラミック素体と、
   前記第１の内部電極層に電気的に接続されるように、前記セラミック素体の前記第１の端面上に配置され、前記第１の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面のそれぞれの一部分を覆うように形成された第１の外部電極と、
   前記第２の内部電極層に電気的に接続されるように、前記セラミック素体の前記第２の端面上に配置され、前記第２の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面のそれぞれの一部分を覆うように形成された第２の外部電極と、
   を有する積層セラミック電子部品であって、
   前記第１の外部電極は、樹脂中に金属フィラーを分散してなる第１の導電性樹脂層を含み、
   前記第２の外部電極は、樹脂中に金属フィラーを分散してなる第２の導電性樹脂層を含み、
   前記セラミック素体の前記第１の端面に配置する前記第１の外部電極における前記第１の導電性樹脂層の最大厚みをＴ１とし、前記セラミック素体の前記第１の主面側および前記第２の主面側、または前記第１の側面側および前記第２の側面側に配置された前記第１の導電性樹脂層の最大厚みをＴ２としたとき、Ｔ１／Ｔ２が２．４以上であり、
   前記セラミック素体の前記第２の端面に配置する前記第２の外部電極における前記第２の導電性樹脂層の最大厚みをＴ１とし、前記セラミック素体の前記第１の主面側および前記第２の主面側、または前記第１の側面側および前記第２の側面側に配置された前記第２の導電性樹脂層の最大厚みをＴ２としたとき、Ｔ１／Ｔ２が２．４以上である、積層セラミック電子部品。
2. 前記Ｔ１／Ｔ２が２．７以上である、請求項１に記載の積層セラミック電子部品。
3. 前記第１の導電性樹脂層と前記セラミック素体との間に、焼結金属を含む第１の下地電極層が配置され、
   前記第２の導電性樹脂層と前記セラミック素体との間に、焼結金属を含む第２の下地電極層が配置される、請求項１または請求項２に記載の積層セラミック電子部品。
4. 前記第１の導電性樹脂層の表面に、めっき金属を含む第１のめっき層が配置され、
   前記第２の導電性樹脂層の表面に、めっき金属を含む第２のめっき層が配置される、請求項１ないし請求項３のいずれかに記載の積層セラミック電子部品。

Images