TWI474352B - 積層陶瓷電容器 - Google Patents

積層陶瓷電容器 Download PDF

Info

Publication number
TWI474352B
TWI474352B TW102133680A TW102133680A TWI474352B TW I474352 B TWI474352 B TW I474352B TW 102133680 A TW102133680 A TW 102133680A TW 102133680 A TW102133680 A TW 102133680A TW I474352 B TWI474352 B TW I474352B
Authority
TW
Taiwan
Prior art keywords
samples
value
sample
multilayer ceramic
capacitor
Prior art date
Application number
TW102133680A
Other languages
English (en)
Other versions
TW201423798A (zh
Inventor
Kenji Saito
Koichiro Morita
Original Assignee
Taiyo Yuden Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Kk filed Critical Taiyo Yuden Kk
Publication of TW201423798A publication Critical patent/TW201423798A/zh
Application granted granted Critical
Publication of TWI474352B publication Critical patent/TWI474352B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/255—Means for correcting the capacitance value

Description

積層陶瓷電容器
本發明係關於一種積層陶瓷電容器，其具備具有介隔介電層積層有複數個內部電極層之構造之電容器本體。
對於此種積層陶瓷電容器之小型化及大電容化之需求依然較高，為了滿足該需求，內部電極層與介電層之進一步薄層化將不可避免。然而，若介電層之薄層化不斷進展，則積層陶瓷電容器之CR值(靜電電容C與絕緣電阻R之積)降低之危險性會升高。順帶而言，CR值作為表現積層陶瓷電容器之特性之數值而廣為人知，一般而言，其下限值係根據標稱靜電電容而被設定。
於下述專利文獻1中記載有一種發明，該發明係藉由限制厚度為2.5μm以下之介電層中所含之介電層結晶之粒徑及體積比例來謀求CR值之降低抑制，但由於要準確地限制介電層結晶之粒徑及體積比例於與製法相關之方面較為困難，故有無法如期待般抑制CR值之降低之虞。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2001-338828號公報
本發明之目的在於提供一種積層陶瓷電容器，其即便介電層之薄層化不斷進展，例如即便介電層之厚度達到1.0μm以下，亦可確切地抑制CR值之降低。
為了達成上述目的，本發明係一種積層陶瓷電容器，其具備電容器本體，上述電容器本體具有介隔介電層而積層有複數個內部電極層之構造，且當將由在積層方向上鄰接之2個內部電極層與介置於該2個內部電極層之間之1個介電層所構成之部分視作單位電容器時，沿積層方向排列之複數個單位電容器之靜電電容形成自積層方向兩側向內側逐漸增加、且自兩個增加頂點向積層方向中央逐漸減少之分佈。
根據本發明，可提供一種積層陶瓷電容器，其即便介電層之薄層化不斷進展，例如即便介電層之厚度達到1.0μm以下，亦可確切地抑制CR值之降低。
本發明之上述目的及其他目的、和與各目的相應之特徵及效果根據以下之說明與隨附圖式而變得明確。
10‧‧‧積層陶瓷電容器
11‧‧‧電容器本體
12‧‧‧內部電極層
13‧‧‧介電層
14‧‧‧外部電極
Co‧‧‧積層方向兩側之單位電容器之靜電電容之平均值
Cp‧‧‧與2個增加頂點對應之單位電容器之靜電電容之平均值
Cs‧‧‧靜電電容
Ncp‧‧‧編號
UC(UC1~UC99)‧‧‧單位電容器
圖1(A)係應用有本發明之積層陶瓷電容器之縱截面圖，圖1(B)係該積層陶瓷電容器之沿圖1(A)之B-B線之橫截面圖，圖1(C)係表示該積層陶瓷電容器之等效電路之圖，圖1(D)係表示該積層陶瓷電容器中之單位電容器之靜電電容分佈之圖。
圖2係表示與圖1之積層陶瓷電容器對應之樣品中之單位電容器之靜電電容分佈之圖。
 《積層陶瓷電容器之構造與積層陶瓷電容器中之單位電容器之靜電電容分佈》
首先，引用圖1(A)~圖1(D)，對應用有本發明之積層陶瓷電容器10之構造、與該積層陶瓷電容器10中之單位電容器之靜電電容分佈進行說明。
圖1(A)及圖1(B)所示之積層陶瓷電容器10包括大致長方體形狀之電容器本體11、與設置於該電容器本體11之長度方向兩端部之一對外部電極14，且具有長度>寬度=高度、或者長度>寬度>高度之基準尺寸關係。順帶而言，長度相當於圖1(A)中之左右方向之尺寸，寬度相當於圖1(B)中之上下方向之尺寸，高度相當於圖1(A)中之上下方向之尺寸。
電容器本體11具有如下構造，即，共計20個內部電極層12介隔介電層13(共計19個)積層，且於最上位之內部電極層12之上側與最下位之內部電極層12之下側設置有僅積層複數個介電層13而構成之上側保護部與下側保護部(無符號)。又，由於各內部電極層12之寬度小於介電層13之寬度，故於電容器本體11之寬度方向之一側及另一側存在僅由複數個介電層13構成之邊緣(margin)(無符號)。順帶而言，於圖1(A)及圖1(B)中，為方便圖示起見而將內部電極層12之數量設為20，但滿足小型化及大電容化之需求之實際之積層陶瓷電容器之內部電極層之數量達到100以上。
各內部電極層12包含鎳、銅、鈀、鉑、銀、金或其等之合金等，各自之材料相同，且各自之厚度及形狀(大致呈矩形)大致相同。各介電層13亦包括構成上側保護部與下側保護部之介電層13，均由鈦酸鋇、鈦酸鍶、鈦酸鈣、鈦酸鎂、鋯酸鈣、鈦酸鋯酸鈣、鋯酸鋇或氧化鈦等構成，各自之材料相同，且各自之厚度及形狀(大致呈矩形)大致相同，各自之形狀與各內部電極層12之形狀相比，長度及寬度較大。
共計20個內部電極層12之中，圖1(A)中自上而下第奇數個內部電 極層12(共計10個)與自上而下第偶數個內部電極層12(共計10個)於長度方向上錯開，自上而下第奇數個內部電極層12之端電性連接於左側之外部電極14，且自上而下第偶數個內部電極層12之端電性連接於右側之外部電極14。
各外部電極14具有與電容器本體11之長度方向兩端部密接之基底層(無符號)和形成於該基底層之表面之表面層之雙層構造，或者於基底層與表面層之間至少具有1個中間層之多層構造。基底層較佳為包含與內部電極層12相同之材料，表面層包含錫、鈀、金、或鋅等，中間層包含鉑、鈀、金、銅或鎳等。
關於上述積層陶瓷電容器10，於將由在電容器本體11之上下方向，即積層方向上鄰接之2個內部電極層12與介置於該2個內部電極層12之間之1個介電層13所構成之部分理解為單位電容器時，如圖1(C)所示，包含沿積層方向排列之共計19個單位電容器UC1~UC19，且該單位電容器UC1~UC19並聯連接於一對外部電極14。
又，於上述積層陶瓷電容器10中，如圖1(D)中由粗實線所示，沿積層方向排列之共計19個單位電容器UC1~UC19之靜電電容形成自積層方向兩側向內側逐漸增加且自兩個增加頂點向積層方向中央逐漸減少之大致W字狀之分佈。再者，積層方向兩側之單位電容器UC1及UC19之靜電電容小於積層方向中央之單位電容器UC10之靜電電容。
《積層陶瓷電容器之製法例》
接下來，對適於製造上述積層陶瓷電容器10之製法例，列舉各內部電極層12包含鎳且各介電層13包含鈦酸鋇之情形為例進行說明。
於製造時，準備包含鈦酸鋇粉末、乙醇(溶劑)、聚乙烯醇縮丁醛(黏合劑)、及分散劑等添加劑之基礎漿料，從而準備於該基礎漿料中添加燒結抑制劑而獲得之第1介電層用漿料、與於該基礎漿料中添加燒結助劑而獲得之第2介電層用漿料。第1介電層用漿料之燒結抑制劑 中可使用例如稀土類氧化物，第2介電層用漿料之燒結助劑中可使用例如二氧化矽或玻璃化合物，各自之較佳添加量為例如0.5~5.0wt%。又，準備包含鎳粉末、松油醇(溶劑)、乙基纖維素(黏合劑)、及分散劑等添加劑之內部電極層用漿料。
然後，於承載膜上，使用模具塗佈機等將第1介電層用漿料以特定厚度及寬度塗佈並實施乾燥處理，從而製作第1片材(含有燒結抑制劑)。又，於承載膜上，使用模具塗佈機等將第2介電層用漿料以特定厚度及寬度塗佈並實施乾燥處理，從而製作第2片材(含有燒結助劑)。進而，於第2片材上，使用絲網印刷機等將內部電極層用漿料以特定厚度及形狀印刷成矩陣狀或鋸齒狀並實施乾燥處理，從而製作形成有內部電極層用之圖案群之第3片材。
然後，使用具有沖孔刀及加熱器之吸附頭等，將自第1片材沖孔而成之特定形狀之第1單位片材(含有燒結抑制劑)堆積至達到特定數量並進行熱壓接，於其上將自第3片材沖孔而成之特定形狀之第2單位片材(含有燒結助劑，且包含內部電極層用之圖案群)堆積至達到特定數量並進行熱壓接，於其上將自第1片材沖孔而成之特定形狀之第1單位片材(含有燒結抑制劑)堆積至達到特定數量並進行熱壓接，對其使用熱液均壓機等最終地進行熱壓接而製作未煅燒積層片材。
然後，使用切割機等將未煅燒積層片材切割成格子狀，從而製作與電容器本體11對應之未煅燒切片。
然後，將複數個未煅燒切片投入至煅燒爐，於還原性環境下或者低氧分壓環境下，以與上述鎳粉末及上述鈦酸鋇粉末相應之溫度分佈進行煅燒(包括脫黏處理與煅燒處理)。此煅燒步驟中關鍵之處在於，煅燒處理中之升溫採用急遽升溫、例如5000~10000℃/hr，自未煅燒切片之表面向中心積極地顯現出燒結進展度之降低。
然後，於已煅燒切片之長度方向兩端部，使用滾筒塗佈機等塗 佈外部電極用漿料(沿用內部電極層用漿料)，並於上述同樣之環境下實施燒附處理而形成基底層，繼而於該基底層之表面利用電解電鍍等形成表面層、或中間層及表面層，從而製作一對外部電極。
《樣品之構造及製法》
接下來，對為了確認上述靜電電容分佈等而準備之樣品1a~1g、2a~2g及3a~3g之構造及製法進行說明。
各樣品1a~1g、2a~2g及3a~3g係具有與上述積層陶瓷電容器10同等構造之積層陶瓷電容器，各自之長度與寬度之基準尺寸為1.0mm與0.5mm，內部電極層12之數量為100，內部電極層12之平均厚度為1.2μm。
又，關於各樣品1a~1g、2a~2g及3a~3g之介電層13之平均厚度，樣品1a~1g為1.0μm，樣品2a~2g為0.8μm，樣品3a~3g為3.0μm(參照表1)。
再者，各樣品1a~1g、2a~2g及3a~3g之上側保護部與下側保護部之厚度為大致30μm，該數值係根據上述《積層陶瓷電容器之製法例》欄中敍述之未煅燒積層片材製作步驟中所堆積之第1單位片材之數量而被調整。
各樣品1a~1g、2a~2g及3a~3g係依據上述《積層陶瓷電容器之製法例》欄中敍述之製法而製造出之樣品，各自之內部電極層12包含鎳，介電層13包含鈦酸鋇，製造時使用之第2介電層用漿料中所含有之燒結助劑之量為0.5wt%。
又，關於製造各樣品1a~1g、2a~2g及3a~3g時使用之第1介電體漿料中所含有之燒結抑制劑之量，樣品1a、2a及3a為0.5wt%，樣品1b、2b及3b為0.5wt%，樣品1c、2c及3c為0.5wt%，樣品1d、2d及3d為0.5wt%，樣品1e、2e及3e為0wt%，樣品1f、2f及3f為5.0wt%，樣品1g、2g及3g為3.0wt%(參照表1)。
進而，關於製造各樣品1a~1g、2a~2g及3a~3g時之煅燒步驟之升溫速度，樣品1a、2a及3a為10000℃/hr(急遽升溫)，樣品1b、2b及3b為7000℃/hr(急遽升溫)，樣品1c、2c及3c為5000℃/hr(急遽升溫)，樣品1d、2d及3d為低於急遽升溫之4500℃/hr，樣品1e、2e及3e為相當於普通升溫之600℃/hr，樣品1f、2f及3f為5000℃/hr(急遽升溫)，樣品1g、2g及3g為5000℃/hr(急遽升溫)(參照表1)。
進而，又，各樣品1a~1g、2a~2g及3a~3g係於將由在積層方向上鄰接之2個內部電極層12與介置於該2個內部電極層12之間之1個介電層13所構成之部分理解為單位電容器時，包含沿積層方向排列之共計99個單位電容器UC1~UC99(參照圖2)，且該單位電容器UC1~UC99並聯連接於一對外部電極14。
《樣品中之單位電容器之靜電電容分佈》
接下來，引用圖2，對上述樣品1a~1g、2a~2g及3a~3g中之單位電容器之靜電電容分佈進行說明。
圖2之粗實線表示上述樣品1a中之單位電容器UC1~UC99之靜電電容分佈，另一方面，圖2之粗虛線表示上述樣品1e中之單位電容器UC1~UC99之靜電電容分佈。順帶而言，圖2中由粗實線及粗虛線表示之靜電電容分佈依據如下值，即，將上述樣品1a及1e各準備10個，於自每個拆下一對外部電極14後之狀態下，藉由手動探針儀與LCR(inductance capacitance resistance，電感電容電阻)測量計(Agilent製造之4284A)個別地測定共計99個單位電容器UC1~UC99各自之靜電電容所得之結果(均為10個之平均值)。
如由圖2之粗實線可知，上述樣品1a中，沿積層方向排列之共計99個單位電容器UC1~UC99之靜電電容形成自積層方向兩側(參照Co)向內側逐漸增加且自兩個增加頂點(參照Cp)向積層方向中央(參照Cs)逐漸減少之大致W字狀之分佈。再者，積層方向兩側之單位電容器 UC1及UC99之靜電電容小於積層方向中央之單位電容器UC50之靜電電容Cs。由圖2之粗虛線可知，上述樣品1e中，沿積層方向排列之共計99個單位電容器UC1~UC99之靜電電容形成大致直線性分佈。
再者，圖2之Ncp表示與上述兩個增加頂點(參照Cp)對應之單位電容器之編號(圖2中為UC6與UC94，參照表1)。
雖省略了圖示，但對上述樣品1b~1d、1f及1g、上述樣品2a~2g、以及上述樣品3a~3g進行上述同樣之測定後，確認到上述樣品1b~1d、1f及1g、上述樣品2a~2d、2f及2g、以及上述樣品3a~3d、3f及3g各自之單位電容器UC1~UC99之靜電電容形成如圖2之粗實線所示之大致W字狀之分佈。另一方面，確認到樣品2e與樣品3e各自之單位電容器UC1~UC99之靜電電容形成如圖2之粗虛線所示之大致直線性分佈。
又，已藉由上述測定而明確，上述「大致W字狀之分佈(參照圖2之粗實線)」存在以下三種情形：表現分佈之粗實線為大致流暢之線，表現分佈之粗實線為鋸齒狀線，及成為兩者之組合。另一方面，上述「大致直線性分佈(參照圖2之粗虛線)」存在以下三種情形：表現分佈之粗虛線為大致流暢之線，表現分佈之粗虛線為鋸齒狀線，及成為兩者之組合。
再者，上述測定時可確認之上述鋸齒狀線之最大起伏若以[鄰接之2個單位電容器之靜電電容之差]/[鄰接之2個單位電容器之低值側之靜電電容]表示，則為2.0%。
《樣品之特性(包括效果)》
接下來，引用表1，對上述樣品1a~1g、2a~2g及3a~3g之特性(包括效果)進行說明。表1係表示與圖1之積層陶瓷電容器對應之樣品之規格及特性。
表1之「(Cp-Co)/Co(%)」中記載有如下值，即，將上述樣品1a~1d、1f及1g、上述樣品2a~2d、2f及2g、以及上述樣品3a~3d、3f及3g各準備10個，利用藉由上述同樣之測定獲得之每個單位電容器之靜電電容，將Cp(與2個增加頂點對應之單位電容器之靜電電容之平均值)與Co(積層方向兩側之單位電容器(UC1及UC99)之靜電電容之平均值)之差由以Co為基準之百分率表示之值(均為10個之平均值)。如前所述，上述樣品1e、上述樣品2e、及上述樣品3e符合上述「大致直線性分佈(參照圖2之粗虛線)」，因此省略了「(Cp-Co)/Co(%)」之記載。
又，表1之「(Cp-Cs)/Cs(%)」中記載有如下值，即，將上述樣品1a~1d、1f及1g、上述樣品2a~2d、2f及2g、以及上述樣品3a~3d、3f及3g各準備10個，利用藉由上述同樣之測定獲得之每個單位電容器之靜電電容，將Cp(與2個增加頂點對應之單位電容器之靜電電容之平均值)與Cs(積層方向中央之單位電容器(UC50)之靜電電容)之差 由以Cs為基準之百分率表示之值(均為10個之平均值)。如前所述，上述樣品1e、上述樣品2e、及上述樣品3e符合上述「大致直線性分佈(參照圖2之粗虛線)」，因此省略了「(Cp-Cs)/Cs(%)」之記載。
進而，表1之「Ncp」中記載有如下編號，即，將上述樣品1a~1d、1f及1g、上述樣品2a~2d、2f及2g、以及上述樣品3a~3d、3f及3g各準備10個，利用藉由上述同樣之測定獲得之每個單位電容器之靜電電容而與2個增加頂點對應之單位電容器之編號。順帶而言，於各10個之中與2個增加頂點對應之單位電容器之編號有差異之情形時，將10個之中最多之單位電容器之編號定為「Ncp」。如前所述，上述樣品1e、上述樣品2e、及上述樣品3e符合上述「大致直線性分佈(參照圖2之粗虛線)」，因此省略了「Ncp」之記載。
進而，又，表1之「CR值(ΩF)」中記載有如下值，即，將上述樣品1a~1g、上述樣品2a~2g、及上述樣品3a~3g各準備10個，藉由LCR測量計(Agilent製造之4284A)測定各自之靜電電容，並且藉由絕緣電阻計(ADC公司製造之R8340A)測定各自之絕緣電阻，藉由測定獲得之靜電電容與絕緣電阻之積(均為10個之平均值)。順帶而言，絕緣電阻之測定採用了於剛施加20秒鐘之直流1V後便測定電阻之方法。
關於上述樣品1a~1g、2a~2g及3a~3g，基於表1之「(Cp-Co)/Co(%)」、「(Cp-Cs)/Cs(%)」、「Ncp」及「CR值(ΩF)」中記載之數值等可作如下敍述。
(1)上述樣品1a~1g之中符合上述「大致直線性分佈(參照圖2之粗虛線)」之上述樣品1e之「CR值(ΩF)」為1000ΩF。相對於此，符合上述「大致W字狀之分佈(參照圖2之粗實線)」之上述樣品1a~1d、1f及1g之「CR值(ΩF)」均高於1000ΩF。
又，上述樣品2a~2g之中符合上述「大致直線性分佈(參照圖2之粗虛線)」之上述樣品2e之「CR值(ΩF)」為610ΩF。相對於此，符合 上述「大致W字狀之分佈(參照圖2之粗實線)」之上述樣品2a~2d、2f及2g之「CR值(ΩF)」均高於610ΩF。
進而，上述樣品3a~3g之中符合上述「大致直線性分佈(參照圖2之粗虛線)」之上述樣品3e之「CR值(ΩF)」為1060ΩF。相對於此，符合上述「大致W字狀之分佈(參照圖2之粗實線)」之上述樣品3a~3d、3f及3g之「CR值(ΩF)」均高於1060ΩF。
即，只要為符合上述「大致W字狀之分佈(參照圖2之粗實線)」之上述樣品1a~1d、1f及1g、上述樣品2a~2d、2f及2g、以及上述樣品3a~3d、3f及3g，便可確切地抑制CR值之降低。
(2)符合上述「大致W字狀之分佈(參照圖2之粗實線)」之上述樣品1a~1d、1f及1g中之上述樣品1a之「CR值(ΩF)」為上述樣品1e之「CR值(ΩF)」增加40.0%之值，上述樣品1b之「CR值(ΩF)」為上述樣品1e之「CR值(ΩF)」增加34.0%之值，上述樣品1c之「CR值(ΩF)」為上述樣品1e之「CR值(ΩF)」增加22.0%之值，上述樣品1d之「CR值(ΩF)」為上述樣品1e之「CR值(ΩF)」增加4.0%之值，上述樣品1f之「CR值(ΩF)」為上述樣品1e之「CR值(ΩF)」增加38.0%之值，上述樣品1g之「CR值(ΩF)」為上述樣品1e之「CR值(ΩF)」增加33.0%之值。
又，符合上述「大致W字狀之分佈(參照圖2之粗實線)」之上述樣品2a~2d、2f及2g中之上述樣品2a之「CR值(ΩF)」為上述樣品2e之「CR值(ΩF)」增加62.3%之值，上述樣品2b之「CR值(ΩF)」為上述樣品2e之「CR值(ΩF)」增加39.3%之值，上述樣品2c之「CR值(ΩF)」為上述樣品2e之「CR值(ΩF)」增加19.7%之值，上述樣品2d之「CR值(ΩF)」為上述樣品2e之「CR值(ΩF)」增加3.3%之值，上述樣品2f之「CR值(ΩF)」為上述樣品2e之「CR值(ΩF)」增加44.3%之值，上述樣品2g之「CR值(ΩF)」為上述樣品2e之「CR值(ΩF)」增加37.7%之值。
進而，符合上述「大致W字狀之分佈(參照圖2之粗實線)」之上 述樣品3a~3d、3f及3g中之上述樣品3a之「CR值(ΩF)」為上述樣品3e之「CR值(ΩF)」增加22.6%之值，上述樣品3b之「CR值(ΩF)」為上述樣品3e之「CR值(ΩF)」增加20.8%之值，上述樣品3c之「CR值(ΩF)」為上述樣品3e之「CR值(ΩF)」增加19.8%之值，上述樣品3d之「CR值(ΩF)」為上述樣品3e之「CR值(ΩF)」增加4.7%之值，上述樣品3f之「CR值(ΩF)」為上述樣品3e之「CR值(ΩF)」增加19.8%之值，上述樣品3g之「CR值(ΩF)」為上述樣品3e之「CR值(ΩF)」增加18.9%之值。
即，若考慮上述樣品1a~1d、1f及1g各自之介電層13之平均厚度為1.0μm，上述樣品2a~2d、2f及2g各自之介電層13之平均厚度為0.8μm，上述樣品3a~3d、3f及3g各自之介電層13之平均厚度為3.0μm，則於介電層13之平均厚度較薄之情形，具體而言介電層13之平均厚度為1.0μm以下之情形時，CR值之增加效果較大，故可更進一步確切地抑制CR值之降低。
(3)如由上述(2)之說明亦可知，符合上述「大致W字狀之分佈(參照圖2之粗實線)」之上述樣品1a~1d、1f及1g中，上述樣品1d之「CR值(ΩF)」之增加量(4.0%)低於其他樣品1a~1c、1f及1g之增加量(22.0%以上)。
又，符合上述「大致W字狀之分佈(參照圖2之粗實線)」之上述樣品2a~2d、2f及2g中，上述樣品2d之「CR值(ΩF)」之增加量(3.3%)低於其他樣品2a~2c、2f及2g之增加量(19.7%以上)。
進而，符合上述「大致W字狀之分佈(參照圖2之粗實線)」之上述樣品3a~3d、3f及3g中，上述樣品3d之「CR值(ΩF)」之增加量(4.7%)低於其他樣品3a~3c、3f及3g之增加量(18.9%以上)。
即，若考慮製造時可能會產生之「CR值(ΩF)」之公差(±5.0%左右)，則於上述樣品1a~1d、1f及1g之中係上述樣品1a~1c、1f及1g適合實際使用，於上述樣品2a~2d、2f及2g之中係上述樣品2a~2c、2f 及2g適合實際使用，於上述樣品3a~3d、3f及3g之中係上述樣品3a~3c、3f及3g適合實際使用。
若將此情況換種說法以「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之數值而言，則於上述樣品1a~1d、1f及1g之中係「(Cp-Co)/Co(%)」為3.2%以上且「(Cp-Cs)/Cs(%)」為3.0%以上之上述樣品1a~1c、1f及1g適合實際使用，於上述樣品2a~2d、2f及2g之中係「(Cp-Co)/Co(%)」為3.4%以上且「(Cp-Cs)/Cs(%)」為3.1%以上之上述樣品2a~2c、2f及2g適合實際使用，於上述樣品3a~3d、3f及3g之中係「(Cp-Co)/Co(%)」為3.1%以上且「(Cp-Cs)/Cs(%)」為3.0%以上之上述樣品3a~3c、3f及3g適合實際使用。總括而言，只要「(Cp-Co)/Co(%)」為3.1%以上且「(Cp-Cs)/Cs(%)」為3.0%以上，便獲得適合實際使用之CR值之增加效果，而可更進一步確切地抑制CR值之降低。
再者，表1中，作為「(Cp-Co)/Co(%)」之最大值記載有16.0%(參照樣品2f)，作為「(Cp-Cs)/Cs(%)」之最大值記載有7.7%(參照樣品1a)，自「CR值(ΩF)」之數值傾向等而言，認為即便於「(Cp-Co)/Co(%)」超過16.0%之情形、例如為30.0%之情形時，或者於「(Cp-Cs)/Cs(%)」超過7.7%之情形、例如為20.0%之情形時，亦可獲得適合實際使用之CR值之增加效果。
(4)符合上述「大致W字狀之分佈(參照圖2之粗實線)」之上述樣品1a~1d、1f及1g中之上述樣品1a之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為4.4%，上述樣品1b之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為3.3%，上述樣品1c之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為0.2%，上述樣品1d之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為0.1%，上述樣品1f之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為11.7%，上述樣品1g之 「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為6.1%。
又，符合上述「大致W字狀之分佈(參照圖2之粗實線)」之上述樣品2a~2d、2f及2g中之上述樣品2a之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為7.3%，上述樣品2b之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為4.4%，上述樣品2c之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為0.3%，上述樣品2d之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為0.1%，上述樣品2f之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為12.5%，上述樣品2g之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為7.9%。
進而，符合上述「大致W字狀之分佈(參照圖2之粗實線)」之上述樣品3a~3d、3f及3g中之上述樣品3a之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為3.1%，上述樣品3b之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為1.3%，上述樣品3c之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為0.1%，上述樣品3d之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為0.1%，上述樣品3f之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為8.3%，上述樣品3g之「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為4.6%。
即，於積層方向兩側之單位電容器UC1及UC99之靜電電容小於積層方向中央之單位電容器UC50之靜電電容之關係下，於「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差較大之情形，具體而言「(Cp-Co)/Co(%)」與「(Cp-Cs)/Cs(%)」之差為1.3%以上之情形時，CR值之增加效果較大，故可更進一步確切地抑制CR值之降低。
10‧‧‧積層陶瓷電容器
11‧‧‧電容器本體
12‧‧‧內部電極層
13‧‧‧介電層
14‧‧‧外部電極
UC1‧‧‧單位電容器
UC10‧‧‧單位電容器
UC19‧‧‧單位電容器

Claims (7)

  1. 一種積層陶瓷電容器，其具備電容器本體，上述電容器本體具有介隔介電層而積層有複數個內部電極層之構造；且該積層陶瓷電容器之特徵在於：於將包含在積層方向上鄰接之2個內部電極層與介置於該2個內部電極層之間之1個介電層而構成之部分視作單位電容器時，沿積層方向排列之複數個單位電容器之靜電電容形成自積層方向兩側向內側逐漸增加、且自兩個增加頂點向積層方向中央逐漸減少之分佈。
  2. 如請求項1之積層陶瓷電容器，其中上述積層方向兩側之單位電容器之靜電電容小於上述積層方向中央之單位電容器之靜電電容。
  3. 如請求項1或2之積層陶瓷電容器，其中上述介電層之平均厚度為1.0μm以下。
  4. 如請求項1或2之積層陶瓷電容器，其中當將上述積層方向兩側之單位電容器之靜電電容之平均值設為Co、將與上述兩個增加頂點對應之單位電容器之靜電電容之平均值設為Cp、將上述積層方向中央之單位電容器之靜電電容設為Cs時，(Cp-Co)/Co為3.1%以上，(Cp-Cs)/Cs為3.0%以上。
  5. 如請求項1或2之積層陶瓷電容器，其中當將上述積層方向兩側之單位電容器之靜電電容之平均值設為Co，將與上述兩個增加頂點對應之單位電容器之靜電電容之平均值設為Cp，將上述積層方向中央之單位電容器之靜電電容設為Cs時，(Cp-Co)/Co與(Cp-Cs)/Cs之差為1.3%以上。
  6. 如請求項1之積層陶瓷電容器，其中 上述內部電極層之數量為100以上。
  7. 如請求項1之積層陶瓷電容器，其中上述各介電層之材料相同，且上述各介電層之厚度大致相同。
TW102133680A 2012-09-27 2013-09-17 積層陶瓷電容器 TWI474352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012214219 2012-09-27
JP2013169766A JP5414940B1 (ja) 2012-09-27 2013-08-19 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
TW201423798A TW201423798A (zh) 2014-06-16
TWI474352B true TWI474352B (zh) 2015-02-21

Family

ID=50202782

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133680A TWI474352B (zh) 2012-09-27 2013-09-17 積層陶瓷電容器

Country Status (5)

Country Link
US (1) US9293261B2 (zh)
JP (1) JP5414940B1 (zh)
KR (1) KR101590826B1 (zh)
CN (1) CN103700500B (zh)
TW (1) TWI474352B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI811267B (zh) * 2017-12-15 2023-08-11 日商太陽誘電股份有限公司 積層陶瓷電容器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607766B2 (en) * 2012-06-19 2017-03-28 Taiyo Yuden Co., Ltd. Laminated ceramic capacitor
JP6312633B2 (ja) * 2014-08-01 2018-04-18 太陽誘電株式会社 積層セラミックコンデンサ
JP2020068262A (ja) * 2018-10-23 2020-04-30 株式会社村田製作所 誘電体磁器組成物及び積層セラミックコンデンサ
JP7328749B2 (ja) * 2018-10-24 2023-08-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270092B (en) * 2002-07-03 2007-01-01 Taiyo Yuden Kk Stack capacitor and the manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340079A (ja) * 1998-05-29 1999-12-10 Murata Mfg Co Ltd セラミック電子部品およびその実装構造
JP4471453B2 (ja) 2000-05-30 2010-06-02 京セラ株式会社 積層型電子部品
JP2006179643A (ja) * 2004-12-22 2006-07-06 Matsushita Electric Ind Co Ltd 積層コンデンサ及びモールドコンデンサ
JP4549210B2 (ja) 2005-03-18 2010-09-22 京セラ株式会社 積層セラミックコンデンサ及びその製造方法
JP2008226941A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd セラミックコンデンサの製造方法
JP2008227332A (ja) * 2007-03-15 2008-09-25 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサとその製造方法
JP5303884B2 (ja) 2007-09-14 2013-10-02 株式会社村田製作所 積層セラミックコンデンサ
JP4998222B2 (ja) * 2007-11-14 2012-08-15 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
CN102099880B (zh) * 2009-06-15 2015-03-25 株式会社村田制作所 层叠陶瓷电子部件及其制造方法
KR101079408B1 (ko) * 2009-12-24 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2012060030A (ja) * 2010-09-10 2012-03-22 Sony Corp 静電容量素子、静電容量素子の製造方法、及び共振回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270092B (en) * 2002-07-03 2007-01-01 Taiyo Yuden Kk Stack capacitor and the manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI811267B (zh) * 2017-12-15 2023-08-11 日商太陽誘電股份有限公司 積層陶瓷電容器

Also Published As

Publication number Publication date
US20140085768A1 (en) 2014-03-27
CN103700500A (zh) 2014-04-02
TW201423798A (zh) 2014-06-16
CN103700500B (zh) 2016-12-07
KR101590826B1 (ko) 2016-02-02
JP2014082462A (ja) 2014-05-08
JP5414940B1 (ja) 2014-02-12
US9293261B2 (en) 2016-03-22
KR20140041336A (ko) 2014-04-04

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7444346B2 (ja) 積層セラミックキャパシタ
KR101843182B1 (ko) 적층 세라믹 전자부품
KR101946259B1 (ko) 적층 세라믹 전자부품
KR101571667B1 (ko) 적층 세라믹 콘덴서
KR101565631B1 (ko) 내부 전극용 도전성 페이스트 조성물, 적층 세라믹 커패시터 및 이의 제조방법
KR102089695B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6869677B2 (ja) 積層セラミックコンデンサおよびその製造方法
TWI474352B (zh) 積層陶瓷電容器
JP2018067568A (ja) 積層セラミックコンデンサの製造方法
JP6841716B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2023052913A (ja) 積層セラミックキャパシタ及びその製造方法
JP5975170B2 (ja) 誘電体磁器組成物およびそれを用いた積層セラミックコンデンサ
KR101792275B1 (ko) 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
JP7437871B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102041622B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
WO2013190718A1 (ja) 積層セラミックコンデンサ
JP4175284B2 (ja) 積層セラミック電子部品の製造方法
JP6117557B2 (ja) 積層型電子部品
TWI587334B (zh) 積層陶瓷電容器
TWI546832B (zh) Laminated ceramic capacitors
JP5501392B2 (ja) 積層セラミックコンデンサ
JP5827358B2 (ja) 積層セラミックコンデンサ