JP2014082462A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2014082462A
JP2014082462A JP2013169766A JP2013169766A JP2014082462A JP 2014082462 A JP2014082462 A JP 2014082462A JP 2013169766 A JP2013169766 A JP 2013169766A JP 2013169766 A JP2013169766 A JP 2013169766A JP 2014082462 A JP2014082462 A JP 2014082462A
Authority
JP
Japan
Prior art keywords
multilayer ceramic
ceramic capacitor
samples
sample
stacking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013169766A
Other languages
English (en)
Other versions
JP5414940B1 (ja
Inventor
Kenji Saito
賢二 齊藤
Koichiro Morita
浩一郎 森田
Original Assignee
Taiyo Yuden Co Ltd
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012214219 priority Critical
Priority to JP2012214219 priority
Application filed by Taiyo Yuden Co Ltd, 太陽誘電株式会社 filed Critical Taiyo Yuden Co Ltd
Priority to JP2013169766A priority patent/JP5414940B1/ja
Application granted granted Critical
Publication of JP5414940B1 publication Critical patent/JP5414940B1/ja
Publication of JP2014082462A publication Critical patent/JP2014082462A/ja
Active legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/255Means for correcting the capacitance value

Abstract

【課題】誘電体層の薄層化が進んでも、例えば誘電体層の厚さが1.0μm以下になってもCR積の低下抑制を的確に行える積層セラミックコンデンサを提供する。
【解決手段】積層セラミックコンデンサ10は、積層方向で隣接する2つの内部電極層12と該2つの内部電極層12の間に介在する1つの誘電体層13によって構成される部分を単位コンデンサとして捕らえたとき、積層方向に並ぶ計19の単位コンデンサUC1〜UC19の静電容量が、積層方向両側から内側に向かって徐々に増加し、且つ、両増加頂点から積層方向中央に向かって徐々に減少する分布を形成している。
【選択図】図1

Description

本発明は、複数の内部電極層が誘電体層を介して積層された構造を有するコンデンサ本体を備えた積層セラミックコンデンサに関する。
この種の積層セラミックコンデンサに対する小型化及び大容量化のニーズは依然として高く、該ニーズを満足するには内部電極層と誘電体層の更なる薄層化は避けられない。しかしながら、誘電体層の薄層化が進むと積層セラミックコンデンサのCR積(静電容量Cと絶縁抵抗Rの積)が低下する恐れが高くなる。因みに、CR積は積層セラミックコンデンサの特性を表す数値として広く知られており、一般には公称静電容量に応じてその下限値が設定されている。
下記特許文献1には、厚さが2.5μm以下の誘電体層に含まれる誘電体層結晶の粒径及び体積割合を制限することによってCR積の低下抑制を図った発明が記載されているが、誘電体層結晶の粒径及び体積割合を正確に制限することは製法との絡みにおいて難しいことから、CR積の低下抑制を期待通りに行えない恐れがある。
特開2001−338828号公報
本発明の目的は、誘電体層の薄層化が進んでも、例えば誘電体層の厚さが1.0μm以下になってもCR積の低下抑制を的確に行える積層セラミックコンデンサを提供することにある。
前記目的を達成するため、本発明は、複数の内部電極層が誘電体層を介して積層された構造を有するコンデンサ本体を備えた積層セラミックコンデンサにおいて、積層方向で隣接する2つの内部電極層と該2つの内部電極層の間に介在する1つの誘電体層によって構成される部分を単位コンデンサとして捕らえたとき、積層方向に並ぶ複数の単位コンデンサの静電容量が、積層方向両側から内側に向かって徐々に増加し、且つ、両増加頂点から積層方向中央に向かって徐々に減少する分布を形成している。
本発明によれば、誘電体層の薄層化が進んでも、例えば誘電体層の厚さが1.0μm以下になってもCR積の低下抑制を的確に行える積層セラミックコンデンサを提供することができる。
本発明の前記目的及び他の目的と、各目的に応じた特徴と効果は、以下の説明と添付図面によって明らかとなる。
図1(A)は本発明を適用した積層セラミックコンデンサの縦断面図、図1(B)は同積層セラミックコンデンサの図1(A)のB−B線に沿う横断面図、図1(C)は同積層セラミックコンデンサの等価回路を示す図、図1(D)は同積層セラミックコンデンサにおける単位コンデンサの静電容量分布を示す図である。 図2は図1の積層セラミックコンデンサに対応したサンプルにおける単位コンデンサの静電容量分布を示す図である。 図3は図1の積層セラミックコンデンサに対応したサンプルの仕様及び特性を示す図である。
《積層セラミックコンデンサの構造と積層セラミックコンデンサにおける単位コンデンサの静電容量分布》
先ず、図1(A)〜図1(D)を引用して、本発明を適用した積層セラミックコンデンサ10の構造と、該積層セラミックコンデンサ10における単位コンデンサの静電容量分布について説明する。
図1(A)及び(B)に示した積層セラミックコンデンサ10は、略直方体形状のコンデンサ本体11と、該コンデンサ本体11の長さ方向両端部に設けられた1対の外部電極14を備えており、長さ>幅=高さ、或いは、長さ>幅>高さの基準寸法関係を有している。因みに、長さは図1(A)における左右方向の寸法が該当し、幅は図1(B)における上下方向の寸法が該当し、高さは図1(A)における上下方向の寸法が該当する。
コンデンサ本体11は、計20の内部電極層12が誘電体層13(計19)を介して積層され、且つ、最上位の内部電極層12の上側と最下位の内部電極層12の下側に複数の誘電体層13のみを積層して構成された上側保護部と下側保護部(符号無し)が設けられた構造を有している。また、各内部電極層12の幅が誘電体層13の幅よりも小さいことから、コンデンサ本体11の幅方向の一側及び他側には複数の誘電体層13のみから成るマージン(符号無し)が存在する。因みに、図1(A)及び図1(B)には、図示の便宜上、内部電極層12の数を20としてあるが、小型化及び大容量化のニーズを満足する実際の積層セラミックコンデンサの内部電極層の数は100以上に及ぶ。
各内部電極層12は、ニッケル、銅、パラジウム、白金、銀、金、又はこれらの合金等から成り、各々の材料は同じで、且つ、各々の厚さ及び形状(略矩形)は略同じである。各誘電体層13は、上側保護部と下側保護部を構成する誘電体層13も含め、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、又は酸化チタン等から成り、各々の材料は同じで、且つ、各々の厚さ及び形状(略矩形)は略同じであり、各々の形状は各内部電極層12の形状よりも長さ及び幅が大きい。
計20の内部電極層12のうち、図1(A)における上から奇数番目の内部電極層12(計10)と上から偶数番目の内部電極層12(計10)は長さ方向にずれていて、上から奇数番目の内部電極層12の端は左側の外部電極14に電気的に接続され、且つ、上から偶数番目の内部電極層12の端は右側の外部電極14に電気的に接続されている。
各外部電極14は、コンデンサ本体11の長さ方向両端部に密着した下地層(符号無し)と該下地層の表面に形成された表面層との2層構造、或いは、下地層と表面層との間に少なくとも1つの中間層を有する多層構造を有している。下地層は好ましくは内部電極層12と同じ材料から成り、表面層はスズ、パラジウム、金、又は亜鉛等から成り、中間層は白金、パラジウム、金、銅、又はニッケル等から成る。
前記積層セラミックコンデンサ10は、コンデンサ本体11の上下方向、即ち、積層方向で隣接する2つの内部電極層12と該2つの内部電極層12の間に介在する1つの誘電体層13によって構成される部分を単位コンデンサとして捕らえたとき、図1(C)に示したように、積層方向に並ぶ計19の単位コンデンサUC1〜UC19を含み、且つ、該単位コンデンサUC1〜UC19が1対の外部電極14に並列接続されたものとなっている。
また、前記積層セラミックコンデンサ10にあっては、図1(D)に太実線で示したように、積層方向に並ぶ計19の単位コンデンサUC1〜UC19の静電容量が、積層方向両側から内側に向かって徐々に増加し、且つ、両増加頂点から積層方向中央に向かって徐々に減少する略W字状の分布を形成している。加えて、積層方向両側の単位コンデンサUC1及びUC19の静電容量が、積層方向中央の単位コンデンサUC10の静電容量よりも小さくなっている。
《積層セラミックコンデンサの製法例》
次に、前記積層セラミックコンデンサ10を得るのに好適な製法例について、各内部電極層12がニッケルから成り各誘電体層13がチタン酸バリウムから成る場合を例に挙げて説明する。
製造に際しては、チタン酸バリウム粉末とエタノール(溶剤)とポリビニルブチラール(バインダ)と分散剤等の添加剤を含むベーススラリーを用意し、該ベーススラリーに焼結抑制剤を添加して得た第1の誘電体層用スラリーと、該ベーススラリーに焼結助剤を添加して得た第2の誘電体層用スラリーを準備する。第1の誘電体層用スラリーの焼結抑制剤には例えば希土類酸化物が利用でき、第2の誘電体層用スラリーの焼結助剤には例えばシリカやガラス化合物が利用でき、各々の好ましい添加量は例えば0.5〜5.0wt%である。また、ニッケル粉末とターピネオール(溶剤)とエチルセルロース(バインダ)と分散剤等の添加剤を含む内部電極層用ペーストを準備する。
そして、キャリアフィルム上に第1の誘電体層用スラリーをダイコータ等を用いて所定厚さ及び幅で塗工し乾燥処理を施して、第1シート(焼結抑制剤含有)を作製する。また、キャリアフィルム上に第2の誘電体層用スラリーをダイコータ等を用いて所定厚さ及び幅で塗工し乾燥処理を施して、第2シート(焼結助剤含有)を作製する。さらに、第2シート上に内部電極層用ペーストをスクリーン印刷機等を用いて所定厚さ及び形状でマトリクス状或いは千鳥状に印刷し乾燥処理を施して、内部電極層用のパターン群が形成された第3シートを作製する。
そして、打ち抜き刃及びヒータを有する吸着ヘッド等を用いて、第1シートから打ち抜いた所定形状の第1単位シート(焼結抑制剤含有)を所定数に至るまで積み重ねて熱圧着し、その上に第3シートから打ち抜いた所定形状の第2単位シート(焼結助剤含有、内部電極層用のパターン群を含む)を所定数に至るまで積み重ねて熱圧着し、その上に第1シートから打ち抜いた所定形状の第1単位シート(焼結抑制剤含有)を所定数に至るまで積み重ねて熱圧着し、これを熱間静水圧プレス機等を用いて最終的に熱圧着して未焼成積層シートを作製する。
そして、未焼成積層シートをダイシング機等を用いて格子状に切断して、コンデンサ本体11に対応した未焼成チップを作製する。
そして、多数の未焼成チップを焼成炉に投入し、還元性雰囲気下、或いは、低酸素分圧雰囲気下で、前記ニッケル粉末及び前記チタン酸バリウム粉末に応じた温度プロファイルで焼成(脱バインダ処理と焼成処理を含む)を行う。この焼成工程で肝要なところは、焼成処理における昇温に急速昇温、例えば5000〜10000℃/hrを採用して、未焼成チップの表面から中心に向かって焼結進行度の低下が積極的に現れるようにすることにある。
そして、焼成済みチップの長さ方向両端部にローラ塗布機等を用いて外部電極用ペースト(内部電極層用ペーストを流用)を塗布し前記同様の雰囲気下で焼付け処理を施して下地層を形成し、続いて該下地層の表面に表面層、又は中間層及び表面層を電解メッキ等で形成して、1対の外部電極を作製する。
《サンプルの構造及び製法》
次に、前記静電容量分布等を確認するために用意したサンプル1a〜2g、2a〜2g及び3a〜3gの構造及び製法について説明する。
各サンプル1a〜1g、2a〜2g及び3a〜3gは、前記積層セラミックコンデンサ10と同等の構造を有する積層セラミックコンデンサであり、各々の長さと幅の基準寸法は1.0mmと0.5mm、内部電極層12の数は100、内部電極層12の平均厚さは1.2μmである。
また、各サンプル1a〜1g、2a〜2g及び3a〜3gの誘電体層13の平均厚さは、サンプル1a〜1gが1.0μm、サンプル2a〜2gが0.8μm、サンプル3a〜3gが3.0μmである(図3を参照)。
尚、各サンプル1a〜2g、2a〜2g及び3a〜3gの上側保護部と下側保護部の厚さは略30μmであり、該数値は前記《積層セラミックコンデンサの製法例》欄で述べた未焼成積層シート作製工程で積み重ねられる第1単位シートの数によって調整されている。
各サンプル1a〜2g、2a〜2g及び3a〜3gは、前記《積層セラミックコンデンサの製法例》欄で述べた製法に準じて製造されたものであり、各々の内部電極層12はニッケルから成り誘電体層13はチタン酸バリウムから成り、製造時に用いた第2の誘電体層用スラリーに含まれる焼結助剤の量は0.5wt%である。
また、各サンプル1a〜2g、2a〜2g及び3a〜3gの製造時に用いた第1の誘電体スラリーに含まれる焼結抑制剤の量は、サンプル1a、2a及び3aが0.5wt%、サンプル1b、2b及び3bが0.5wt%、サンプル1c、2c及び3cが0.5wt%、サンプル1d、2d及び3dが0.5wt%、サンプル1e、2e及び3eが0%、サンプル1f、2f及び3fが5.0%、サンプル1g、2g及び3gが3.0%である(図3を参照)。
さらに、各サンプル1a〜2g、2a〜2g及び3a〜3gの製造時における焼成工程の昇温速度は、サンプル1a、2a及び3aが10000℃/hr(急速昇温)、サンプル1b、2b及び3bが7000℃/hr(急速昇温)、サンプル1c、2c及び3cが5000℃/hr(急速昇温)、サンプル1d、2d及び3dが急速昇温よりも低い4500℃/hr、サンプル1e、2e及び3eが通常昇温に相当する600℃/hr、サンプル1f、2f及び3fが5000℃/hr(急速昇温)、サンプル1g、2g及び3gが5000℃/hr(急速昇温)である(図3を参照)。
さらにまた、各サンプル1a〜1g、2a〜2g及び3a〜3gは、積層方向で隣接する2つの内部電極層12と該2つの内部電極層12の間に介在する1つの誘電体層13によって構成される部分を単位コンデンサとして捕らえたとき、積層方向に並ぶ計99の単位コンデンサUC1〜UC99(図2を参照)を含み、且つ、該単位コンデンサUC1〜UC99が1対の外部電極14に並列接続されたものとなっている。
《サンプルにおける単位コンデンサの静電容量分布》
次に、図2を引用して、前記サンプル1a〜2g、2a〜2g及び3a〜3gにおける単位コンデンサの静電容量分布について説明する。
図2の太実線は、前記サンプル1aにおける単位コンデンサUC1〜UC99の静電容量分布を示し、一方、図2の太破線は、前記サンプル1eにおける単位コンデンサUC1〜UC99の静電容量分布を示す。因みに、図2に太実線及び太破線で示した静電容量分布は、前記サンプル1a及び1eをそれぞれ10個用意し、各々から1対の外部電極14を取り除いた状態で、計99の単位コンデンサUC1〜UC99それぞれの静電容量をマニュアルプローバーとLCRメータ(Agilent製 4284A)によって個別に測定した結果(何れも10個の平均値)に基づいている。
図2の太実線から分かるように、前記サンプル1aにあっては、積層方向に並ぶ計99の単位コンデンサUC1〜UC99の静電容量が、積層方向両側(Coを参照)から内側に向かって徐々に増加し、且つ、両増加頂点(Cpを参照)から積層方向中央(Csを参照)に向かって徐々に減少する略W字状の分布を形成している。加えて、積層方向両側の単位コンデンサUC1及びUC99の静電容量が、積層方向中央の単位コンデンサUC50の静電容量Csよりも小さくなっている。一方、図2の太破線から分かるように、前記サンプル1eにあっては、積層方向に並ぶ計99の単位コンデンサUC1〜UC99の静電容量が、略直線的な分布を形成している。
尚、図2のNcpは、前記両増加頂点(Cpを参照)に対応する単位コンデンサの番号(図2中はUC6とUC94、図3を参照)を表している。
図示を省略したが、前記サンプル1b〜1d、1f及び1gと前記サンプル2a〜2gと前記サンプル3a〜3gに対して前記同様の測定を行ったところ、前記サンプル1b〜1d、1f及び1gと前記サンプル2a〜2d、2f及び2gと前記サンプル3a〜3d、3f及び3gのそれぞれにおける単位コンデンサUC1〜UC99の静電容量は、図2の太実線の如き略W字状の分布を形成していることが確認されている。一方、前記サンプル2eと前記サンプル3eのそれぞれにおける単位コンデンサUC1〜UC99の静電容量は、図2の太破線の如き略直線的な分布を形成していることが確認されている。
また、前記測定により判明したことではあるが、前記「略W字状の分布(図2の太実線を参照)」には、分布を表す太実線が略滑らかな線となる場合と、分布を現す太実線がギザギザ線となる場合と、両者のコンビネーションとなる場合の3種類が存在していた。一方、前記「略直線的な分布(図2の太破線を参照)」には、分布を表す太破線が略滑らかな線となる場合と、分布を表す太破線がギザギザ線となる場合と、両者のコンビネーションとなる場合の3種類が存在していた。
尚、前記測定時に確認できた前記ギザギザ線の最大起伏は、[隣接する2つの単位コンデンサの静電容量の差]/[隣接する2つの単位コンデンサの低値側の静電容量]で表すと2.0%であった。
《サンプルの特性(効果を含む)》
次に、図3を引用して、前記サンプル1a〜2g、2a〜2g及び3a〜3gの特性(効果を含む)について説明する。
図3の「(Cp−Co)/Co(%)」には、前記サンプル1a〜1d、1f及び1gと前記サンプル2a〜2d、2f及び2gと前記サンプル3a〜3d、3f及び3gをそれぞれ10個用意し、前記同様の測定で得た単位コンデンサ毎の静電容量を利用して、Cp(2つの増加頂点に対応する単位コンデンサの静電容量の平均値)とCo(積層方向両側の単位コンデンサ(UC1及びUC99)の静電容量の平均値)の差をCoを基準とした百分率で表したもの(何れも10個の平均値)を記してある。先に述べたように、前記サンプル1eと前記サンプル2eと前記サンプル3eは前記「略直線的な分布(図2の太破線を参照)」に該当するものであるため、「(Cp−Co)/Co(%)」の記載を省略した。
また、図3の「(Cp−Cs)/Cs(%)」には、前記サンプル1a〜1d、1f及び1gと前記サンプル2a〜2d、2f及び2gと前記サンプル3a〜3d、3f及び3gをそれぞれ10個用意し、前記同様の測定で得た単位コンデンサ毎の静電容量を利用して、Cp(2つの増加頂点に対応する単位コンデンサの静電容量の平均値)とCs(積層方向中央の単位コンデンサ(UC50)の静電容量)の差をCsを基準とした百分率で表したもの(何れも10個の平均値)を記してある。先に述べたように、前記サンプル1eと前記サンプル2eと前記サンプル3eは前記「略直線的な分布(図2の太破線を参照)」に該当するものであるため、「(Cp−Cs)/Cs(%)」の記載を省略した。
さらに、図3の「Ncp」には、前記サンプル1a〜1d、1f及び1gと前記サンプル2a〜2d、2f及び2gと前記サンプル3a〜3d、3f及び3gをそれぞれ10個用意し、前記同様の測定で得た単位コンデンサ毎の静電容量を利用して、2つの増加頂点に対応する単位コンデンサの番号を記してある。因みに、各10個の中で2つの増加頂点に対応する単位コンデンサの番号にバラツキがある場合には、10個の中で最も多い単位コンデンサの番号を「Ncp」として定めた。先に述べたように、前記サンプル1eと前記サンプル2eと前記サンプル3eは前記「略直線的な分布(図2の太破線を参照)」に該当するものであるため、「Ncp」の記載を省略した。
さらにまた、図3の「CR積(ΩF)」には、前記サンプル1a〜2gと前記サンプル2a〜2gと前記サンプル3a〜3gをそれぞれ10個用意し、各々の静電容量をLCRメータ(Agilent製 4284A)によって測定すると共に各々の絶縁抵抗を絶縁抵抗計(ADC社製 R8340A)によって測定し、測定により得た静電容量と絶縁抵抗の積(何れも10個の平均値)を記してある。因みに、絶縁抵抗の測定には、直流1Vを20秒間印加した直後に電気抵抗を測定する方法を採用した。
前記サンプル1a〜2g、2a〜2g及び3a〜3gについては、図3の「(Cp−Co)/Co(%)」、「(Cp−Cs)/Cs(%)」、「Ncp」及び「CR積(ΩF)」に記した数値等に基づいて以下のことが言える。
(1)前記サンプル1a〜1gのうち、前記「略直線的な分布(図2の太破線を参照)」に該当する前記サンプル1eの「CR積(ΩF)」は1000ΩFである。これに対し、前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル1a〜1d、1f及び1gの「CR積(ΩF)」は何れも1000ΩFよりも高い。
また、前記サンプル2a〜2gのうち、前記「略直線的な分布(図2の太破線を参照)」に該当する前記サンプル2eの「CR積(ΩF)」は610ΩFである。これに対し、前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル2a〜2d、2f及び2gの「CR積(ΩF)」は何れも610ΩFよりも高い。
さらに、前記サンプル3a〜3gのうち、前記「略直線的な分布(図2の太破線を参照)」に該当する前記サンプル3eの「CR積(ΩF)」は1060ΩFである。これに対し、前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル3a〜3d、3f及び3gの「CR積(ΩF)」は何れも1060ΩFよりも高い。
即ち、前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル1a〜1d、1f及び1gと前記サンプル2a〜2d、2f及び2gと前記サンプル3a〜3d、3f及び3gであれば、CR積の低下抑制を的確に行える。
(2)前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル1a〜1d、1f及び1gのうち、前記サンプル1aの「CR積(ΩF)」は前記サンプル1eの「CR積(ΩF)」の40.0%増し、前記サンプル1bの「CR積(ΩF)」は前記サンプル1eの「CR積(ΩF)」の34.0%増し、前記サンプル1cの「CR積(ΩF)」は前記サンプル1eの「CR積(ΩF)」の22.0%増し、前記サンプル1dの「CR積(ΩF)」は前記サンプル1eの「CR積(ΩF)」の4.0%増し、前記サンプル1fの「CR積(ΩF)」は前記サンプル1eの「CR積(ΩF)」の38.0%増し、前記サンプル1gの「CR積(ΩF)」は前記サンプル1eの「CR積(ΩF)」の33.0%増しとなっている。
また、前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル2a〜2d、2f及び2gのうち、前記サンプル2aの「CR積(ΩF)」は前記サンプル2eの「CR積(ΩF)」の62.3%増し、前記サンプル2bの「CR積(ΩF)」は前記サンプル2eの「CR積(ΩF)」の39.3%増し、前記サンプル2cの「CR積(ΩF)」は前記サンプル2eの「CR積(ΩF)」の19.7%増し、前記サンプル2dの「CR積(ΩF)」は前記サンプル2eの「CR積(ΩF)」の3.3%増し、前記サンプル2fの「CR積(ΩF)」は前記サンプル2eの「CR積(ΩF)」の44.3%増し、前記サンプル2gの「CR積(ΩF)」は前記サンプル2eの「CR積(ΩF)」の37.7%増しとなっている。
さらに、前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル3a〜3d、3f及び3gのうち、前記サンプル3aの「CR積(ΩF)」は前記サンプル3eの「CR積(ΩF)」の22.6%増し、前記サンプル3bの「CR積(ΩF)」は前記サンプル3eの「CR積(ΩF)」の20.8%増し、前記サンプル3cの「CR積(ΩF)」は前記サンプル3eの「CR積(ΩF)」の19.8%増し、前記サンプル3dの「CR積(ΩF)」は前記サンプル3eの「CR積(ΩF)」の4.7%増し、前記サンプル3fの「CR積(ΩF)」は前記サンプル3eの「CR積(ΩF)」の19.8%増し、前記サンプル3gの「CR積(ΩF)」は前記サンプル3eの「CR積(ΩF)」の18.9%増しとなっている。
即ち、前記サンプル1a〜1d、1f及び1gそれぞれの誘電体層13の平均厚さが1.0μmであり、前記サンプル2a〜2d、2f及び2gそれぞれの誘電体層13の平均厚さが0.8μmであり、前記サンプル3a〜3d、3f及び3gそれぞれの誘電体層13の平均厚さが3.0μmであることを考慮すると、誘電体層13の平均厚さが薄い方、具体的には誘電体層13の平均厚さが1.0μm以下の方がCR積の増加効果が高いため、CR積の低下抑制をより一層的確に行える。
(3)前記(2)の説明からも分かるように、前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル1a〜1d、1f及び1g中でも、前記サンプル1dの「CR積(ΩF)」の増加量(4.0%)は他のサンプル1a〜1c、1f及び1gの増加量(22.0%以上)よりも低い。
また、前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル2a〜2d、2f及び2g中でも、前記サンプル2dの「CR積(ΩF)」の増加量(3.3%)は他のサンプル2a〜2c、2f及び2gの増加量(19.7%以上)よりも低い。
さらに、前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル3a〜3d、3f及び3g中でも、前記サンプル3dの「CR積(ΩF)」の増加量(4.7%)は他のサンプル3a〜3c、3f及び3gの増加量(18.9%以上)よりも低い。
即ち、製造時に生じ得る「CR積(ΩF)」の公差(±5.0%程度)を考慮すると、前記サンプル1a〜1d、1f及び1gの中では前記サンプル1a〜1c、1f及び1gが実用に適しており、前記サンプル2a〜2d、2f及び2gの中では前記サンプル2a〜2c、2f及び2gが実用に適しており、前記サンプル3a〜3d、3f及び3gの中では前記サンプル3a〜3c、3f及び3gが実用に適している。
このことを「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の数値を用いて言い換えれば、前記サンプル1a〜1d、1f及び1gの中では「(Cp−Co)/Co(%)」が3.2%以上で「(Cp−Cs)/Cs(%)」が3.0%以上である前記サンプル1a〜1c、1f及び1gが実用に適しており、前記サンプル2a〜2d、2f及び2gの中では「(Cp−Co)/Co(%)」が3.4%以上で「(Cp−Cs)/Cs(%)」が3.1%以上である前記サンプル2a〜2c、2f及び2gが実用に適しており、前記サンプル3a〜3d、3f及び3gの中では「(Cp−Co)/Co(%)」が3.1%以上で「(Cp−Cs)/Cs(%)」が3.0%以上である前記サンプル3a〜3c、3f及び3gが実用に適している。包括すれば、「(Cp−Co)/Co(%)」が3.1%以上で「(Cp−Cs)/Cs(%)」が3.0%以上であれば、実用に適したCR積の増加効果を得て、CR積の低下抑制をより一層的確に行える。
尚、図3には「(Cp−Co)/Co(%)」の最大値として16.0%(サンプル2fを参照)が記され、「(Cp−Cs)/Cs(%)」の最大値として7.7%(サンプル1aを参照)が記されているが、「CR積(ΩF)」の数値傾向等からして、「(Cp−Co)/Co(%)」が16.0%を越える場合、例えば30.0%となる場合や、「(Cp−Cs)/Cs(%)」が7.7%を越える場合、例えば20.0%となる場合でも、実用に適したCR積の増加効果が得られると考えられる。
(4)前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル1a〜1d、1f及び1gのうち、前記サンプル1aの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は4.4%、前記サンプル1bの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は3.3%、前記サンプル1cの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は0.2%、前記サンプル1dの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は0.1%、前記サンプル1fの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は11.7%、前記サンプル1gの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は6.1%となっている。
また、前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル2a〜2d、2f及び2gのうち、前記サンプル2aの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は7.3%、前記サンプル2bの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は4.4%、前記サンプル2cの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は0.3%、前記サンプル2dの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は0.1%、前記サンプル2fの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は12.5%、前記サンプル2gの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は7.9%となっている。
さらに、前記「略W字状の分布(図2の太実線を参照)」に該当する前記サンプル3a〜3d、3f及び3gのうち、前記サンプル3aの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は3.1%、前記サンプル3bの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は1.3%、前記サンプル3cの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は0.1%、前記サンプル3dの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は0.1%、前記サンプル3fの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は8.3%、前記サンプル3gの「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差は4.6%となっている。
即ち、積層方向両側の単位コンデンサUC1及びUC99の静電容量が積層方向中央の単位コンデンサUC50の静電容量よりも小さい関係下にあって、「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差が大きい方が、具体的には「(Cp−Co)/Co(%)」と「(Cp−Cs)/Cs(%)」の差が1.3%以上の方がCR積の増加効果が高いため、CR積の低下抑制をより一層的確に行える。
10…積層セラミックコンデンサ、11…コンデンサ本体、12…内部電極層、13…誘電体層、14…外部電極、UC…単位コンデンサ。

Claims (7)

  1. 複数の内部電極層が誘電体層を介して積層された構造を有するコンデンサ本体を備えた積層セラミックコンデンサにおいて、
    積層方向で隣接する2つの内部電極層と該2つの内部電極層の間に介在する1つの誘電体層によって構成される部分を単位コンデンサとして捕らえたとき、積層方向に並ぶ複数の単位コンデンサの静電容量が、積層方向両側から内側に向かって徐々に増加し、且つ、両増加頂点から積層方向中央に向かって徐々に減少する分布を形成している、
    ことを特徴とする積層セラミックコンデンサ。
  2. 前記積層方向両側の単位コンデンサの静電容量が、前記積層方向中央の単位コンデンサの静電容量よりも小さい、
    ことを特徴とする請求項1に記載の積層セラミックコンデンサ。
  3. 前記誘電体層の平均厚さが1.0μm以下である、
    ことを特徴とする請求項1又は2に記載の積層セラミックコンデンサ。
  4. 前記積層方向両側の単位コンデンサの静電容量の平均値をCoとし、前記両増加頂点に対応する単位コンデンサの静電容量の平均値をCpと、前記積層方向中央の単位コンデンサの静電容量をCsとしたとき、(Cp−Co)/Coが3.1%以上で(Cp−Cs)/Csが3.0%以上である、
    ことを特徴とする請求項1〜3の何れか1項に記載の積層セラミックコンデンサ。
  5. 前記積層方向両側の単位コンデンサの静電容量の平均値をCoとし、前記両増加頂点に対応する単位コンデンサの静電容量の平均値をCpと、前記積層方向中央の単位コンデンサの静電容量をCsとしたとき、(Cp−Co)/Coと(Cp−Cs)/Csの差が1.3%以上である、
    ことを特徴とする請求項1〜4の何れか1項に記載の積層セラミックコンデンサ。
  6. 前記内部電極層の数が100以上である、
    ことを特徴とする請求項1〜5の何れか1項に記載の積層セラミックコンデンサ。
  7. 前記各誘電体層の材料が同じで、且つ、前記各誘電体層の厚さが略同じである、
    ことを特徴とする請求項1〜6の何れか1項に記載の積層セラミックコンデンサ。
JP2013169766A 2012-09-27 2013-08-19 積層セラミックコンデンサ Active JP5414940B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012214219 2012-09-27
JP2012214219 2012-09-27
JP2013169766A JP5414940B1 (ja) 2012-09-27 2013-08-19 積層セラミックコンデンサ

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013169766A JP5414940B1 (ja) 2012-09-27 2013-08-19 積層セラミックコンデンサ
KR1020130102875A KR101590826B1 (ko) 2012-09-27 2013-08-29 적층 세라믹 콘덴서
TW102133680A TWI474352B (zh) 2012-09-27 2013-09-17 積層陶瓷電容器
US14/033,189 US9293261B2 (en) 2012-09-27 2013-09-20 Multilayer ceramic capacitor
CN201310452919.XA CN103700500B (zh) 2012-09-27 2013-09-25 积层陶瓷电容器

Publications (2)

Publication Number Publication Date
JP5414940B1 JP5414940B1 (ja) 2014-02-12
JP2014082462A true JP2014082462A (ja) 2014-05-08

Family

ID=50202782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013169766A Active JP5414940B1 (ja) 2012-09-27 2013-08-19 積層セラミックコンデンサ

Country Status (5)

Country Link
US (1) US9293261B2 (ja)
JP (1) JP5414940B1 (ja)
KR (1) KR101590826B1 (ja)
CN (1) CN103700500B (ja)
TW (1) TWI474352B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016588A (ko) * 2014-08-01 2016-02-15 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607766B2 (en) * 2012-06-19 2017-03-28 Taiyo Yuden Co., Ltd. Laminated ceramic capacitor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179643A (ja) * 2004-12-22 2006-07-06 Matsushita Electric Ind Co Ltd 積層コンデンサ及びモールドコンデンサ
JP2008227332A (ja) * 2007-03-15 2008-09-25 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサとその製造方法
JP2008226941A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd セラミックコンデンサの製造方法
JP2009123868A (ja) * 2007-11-14 2009-06-04 Panasonic Corp 積層セラミックコンデンサ及びその製造方法
WO2010146967A1 (ja) * 2009-06-15 2010-12-23 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2012060030A (ja) * 2010-09-10 2012-03-22 Sony Corp 静電容量素子、静電容量素子の製造方法、及び共振回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340079A (ja) * 1998-05-29 1999-12-10 Murata Mfg Co Ltd セラミック電子部品およびその実装構造
JP4471453B2 (ja) 2000-05-30 2010-06-02 京セラ株式会社 積層型電子部品
JP4305808B2 (ja) * 2002-07-03 2009-07-29 太陽誘電株式会社 積層コンデンサ
JP4549210B2 (ja) 2005-03-18 2010-09-22 京セラ株式会社 積層セラミックコンデンサ及びその製造方法
JP5303884B2 (ja) 2007-09-14 2013-10-02 株式会社村田製作所 積層セラミックコンデンサ
KR101079408B1 (ko) * 2009-12-24 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179643A (ja) * 2004-12-22 2006-07-06 Matsushita Electric Ind Co Ltd 積層コンデンサ及びモールドコンデンサ
JP2008226941A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd セラミックコンデンサの製造方法
JP2008227332A (ja) * 2007-03-15 2008-09-25 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサとその製造方法
JP2009123868A (ja) * 2007-11-14 2009-06-04 Panasonic Corp 積層セラミックコンデンサ及びその製造方法
WO2010146967A1 (ja) * 2009-06-15 2010-12-23 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2012060030A (ja) * 2010-09-10 2012-03-22 Sony Corp 静電容量素子、静電容量素子の製造方法、及び共振回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016588A (ko) * 2014-08-01 2016-02-15 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP2016036015A (ja) * 2014-08-01 2016-03-17 太陽誘電株式会社 積層セラミックコンデンサ
KR101699416B1 (ko) * 2014-08-01 2017-01-24 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서

Also Published As

Publication number Publication date
US9293261B2 (en) 2016-03-22
TWI474352B (zh) 2015-02-21
US20140085768A1 (en) 2014-03-27
JP5414940B1 (ja) 2014-02-12
KR101590826B1 (ko) 2016-02-02
TW201423798A (zh) 2014-06-16
KR20140041336A (ko) 2014-04-04
CN103700500A (zh) 2014-04-02
CN103700500B (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
JP6593424B2 (ja) 積層チップ電子部品、その実装基板及び包装体
JP6439551B2 (ja) 積層セラミックコンデンサ
US20180061571A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP5563111B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板
JP6632808B2 (ja) 積層セラミックコンデンサ
JP6812477B2 (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板
JP6780215B2 (ja) 積層セラミックコンデンサ
KR101843190B1 (ko) 세라믹 전자부품 및 이의 제조방법
JP5654102B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101729284B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
CN102810397B (zh) 多层陶瓷电子元件和多层陶瓷电容器
TWI270092B (en) Stack capacitor and the manufacturing method thereof
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP5297011B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP6278595B2 (ja) 積層セラミック電子部品及びその製造方法
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101141417B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101141434B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
JP6121375B2 (ja) 積層セラミック電子部品
KR101565640B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP6095040B2 (ja) 積層セラミック電子部品
JP5206440B2 (ja) セラミック電子部品
JP4362079B2 (ja) 積層型チップコンデンサおよびその製造方法
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101548798B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

R150 Certificate of patent or registration of utility model

Ref document number: 5414940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140221

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20140605

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250