CN112750621B - 层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法 - Google Patents

层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法 Download PDF

Info

Publication number
CN112750621B
CN112750621B CN202011087713.8A CN202011087713A CN112750621B CN 112750621 B CN112750621 B CN 112750621B CN 202011087713 A CN202011087713 A CN 202011087713A CN 112750621 B CN112750621 B CN 112750621B
Authority
CN
China
Prior art keywords
layer
pair
laminate
surface layer
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011087713.8A
Other languages
English (en)
Other versions
CN112750621A (zh
Inventor
横田雄介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN112750621A publication Critical patent/CN112750621A/zh
Application granted granted Critical
Publication of CN112750621B publication Critical patent/CN112750621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

本发明提供一种侧面层不易从层叠体剥落的层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法。一种层叠陶瓷电子部件，具备：层叠体，包含层叠的多个电介质陶瓷层和至少一对内部电极层，并具有在层叠方向上相对的一对主面、在与上述层叠方向正交的宽度方向上相对的一对侧面、以及在与上述层叠方向以及上述宽度方向正交的长度方向上相对的一对端面；一对侧面层，设置在上述层叠体的上述一对侧面；一对主面层，设置在上述层叠体的上述一对主面，使得覆盖上述层叠体与上述侧面层的界面；以及一对外部电极，设置在上述层叠体的上述一对端面，并分别与上述一对内部电极层连接。

Description

层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法
技术领域
本发明涉及层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法。
背景技术
近年来，关于层叠陶瓷电容器等层叠陶瓷电子部件，正在谋求小型化以及高电容化。对于实现层叠陶瓷电容器的小型化以及高电容化，以下做法是有效的，即，通过相对于层叠有多个电介质陶瓷层和多个内部电极层的层叠体的各侧面使侧部余量变薄，从而增大相互对置的内部电极层的面积。
在专利文献1公开了一种电子部件的制造方法，上述电子部件的制造方法具备：准备芯片的工序，上述芯片包含层叠的多个电介质层和多个内部电极层，上述多个内部电极层露出在侧面；将多个被覆用电介质片相互粘合而形成电介质层叠片的工序；以及在上述芯片的侧面粘附上述电介质层叠片的工序。
在先技术文献
专利文献
专利文献1：日本特开2017-147358号公报
在像在专利文献1记载的那样的层叠陶瓷电子部件的制造方法中，通过对多个电介质陶瓷层和多个内部电极层进行层叠压接，从而制作层叠体，然后，在得到的层叠体的侧面形成构成侧部余量的侧面层。然而，在层叠体包含的电介质陶瓷层和内部电极层中，收缩率不同，因此在对形成有侧面层的层叠体进行烧成时，侧面层有可能会从层叠体剥落。
另外，上述的问题并不限于层叠陶瓷电容器，是层叠陶瓷电感器等层叠陶瓷电子部件共有的问题。
发明内容
发明要解决的课题
本发明是为了解决上述的问题而完成的，其目的在于，提供一种侧面层不易从层叠体剥落的层叠陶瓷电子部件。此外，本发明的目的还在于，提供一种上述层叠陶瓷电子部件的制造方法。
用于解决课题的技术方案
本发明的层叠陶瓷电子部件具备：层叠体，包含层叠的多个电介质陶瓷层和至少一对内部电极层，并具有在层叠方向上相对的一对主面、在与上述层叠方向正交的宽度方向上相对的一对侧面、以及在与上述层叠方向以及上述宽度方向正交的长度方向上相对的一对端面；一对侧面层，设置在上述层叠体的上述一对侧面；一对主面层，设置在上述层叠体的上述一对主面，使得覆盖上述层叠体与上述侧面层的界面；以及一对外部电极，设置在上述层叠体的上述一对端面，并分别与上述一对内部电极层连接。
本发明的层叠陶瓷电子部件的制造方法具备：准备层叠体的工序，上述层叠体包含层叠的多个电介质陶瓷层和至少一对内部电极层，并具有在层叠方向上相对的一对主面、在与上述层叠方向正交的宽度方向上相对的一对侧面、以及在与上述层叠方向以及上述宽度方向正交的长度方向上相对的一对端面；在上述层叠体的上述一对侧面形成一对侧面层的工序；在上述层叠体的上述一对主面形成一对主面层而使得覆盖上述层叠体与上述侧面层的界面的工序；以及在上述层叠体的上述一对端面形成分别与上述一对内部电极层连接的一对外部电极的工序。
发明效果
根据本发明，能够提供一种侧面层不易从层叠体剥落的层叠陶瓷电子部件。
附图说明
图1是示意性地示出本发明的第1实施方式涉及的层叠陶瓷电容器的一个例子的立体图。
图2是图1所示的层叠陶瓷电容器的沿着II-II线的剖视图。
图3是图1所示的层叠陶瓷电容器的沿着III-III线的剖视图。
图4是示意性地示出构成图1所示的层叠陶瓷电容器的部件主体的外观的立体图。
图5是示意性地示出图4所示的部件主体包含的层叠体以及侧面层的结构的立体图。
图6是示意性地示出图4所示的部件主体包含的层叠体的结构的立体图。
图7是示出本发明的第1实施方式涉及的层叠陶瓷电容器的制造方法的一个例子的流程图。
图8是示出设置有内部电极图案的母片的结构的俯视图。
图9是示出层叠了设置有内部电极图案的母片的状态的分解侧视图。
图10是示出对电介质块进行分割的分割线的剖视图。
图11是从箭头X方向对图10的电介质块进行观察而示出分割线的俯视图。
图12是示出在载置于弹性体上的侧面层用电介质层叠片的上方用保持板保持了多个芯片的状态的剖视图。
图13是示出将多个芯片压附在侧面层用电介质层叠片的状态的剖视图。
图14是示出将压附在侧面层用电介质层叠片的多个芯片提起的状态的剖视图。
图15是示出在载置于弹性体上的主面层用电介质层叠片的上方用保持板保持了多个带侧面层的芯片的状态的剖视图。
图16是示出将多个带侧面层的芯片压附在主面层用电介质层叠片的状态的剖视图。
图17是示出将压附在主面层用电介质层叠片的多个带侧面层的芯片提起的状态的剖视图。
图18是示出设置有内部电极图案以及陶瓷膏层的母片的结构的俯视图。
图19是示出层叠了设置有内部电极图案以及陶瓷膏层的母片的状态的分解侧视图。
图20是示意性地示出本发明的第3实施方式涉及的层叠陶瓷电容器的一个例子的剖视图。
图21是示意性地示出本发明的第3实施方式涉及的层叠陶瓷电容器的另一个例子的剖视图。
图22是示意性地示出本发明的第4实施方式涉及的层叠陶瓷电容器的一个例子的剖视图。
附图标记说明
90：保持板；
91：台；
92：发泡剥离片；
93：弹性体；
100、100A、100B、100C：层叠陶瓷电容器；
110：部件主体；
110a：层叠体；
110ag：芯片；
110b：第1侧面层；
110c：第2侧面层；
110d：第1主面层；
110e：第2主面层；
110f：第3侧面层；
110g：第4侧面层；
111、111a：第1主面；
112、112a：第2主面；
113、113a：第1侧面；
114、114a：第2侧面；
115：第1端面；
116：第2端面；
121：第1外部电极；
122：第2外部电极；
130：电介质陶瓷层；
130g：陶瓷电介质片；
140：内部电极层；
140g：内部电极图案；
141：第1内部电极层；
141g：第1内部电极图案；
142：第2内部电极层；
142g：第2内部电极图案；
143g：陶瓷膏层；
150b：第1内侧侧面层；
150c：第2内侧侧面层；
150d：第1内侧主面层；
150e：第2内侧主面层；
150g：内侧侧面层用电介质片；
150f：内侧主面层用电介质片；
151b：第1外侧侧面层；
151c：第2外侧侧面层；
151d：第1外侧主面层；
151e：第2外侧主面层；
151f：外侧主面层用电介质片；
151g：外侧侧面层用电介质片；
180：粘接剂；
A1：层叠体与第1侧面层的界面；
A2：层叠体与第2侧面层的界面；
E1、E2：从设置在主面层的外部电极的端部到层叠体的端面的距离；
L1、L2：从不与外部电极连接的内部电极层的端部到层叠体的端面的距离。
具体实施方式
以下，对本发明的层叠陶瓷电子部件进行说明。
然而，本发明并不限定于以下的结构，能够在不变更本发明的主旨的范围内适当地变更而进行应用。另外，将以下记载的各个优选的结构组合了两个以上的结构也是本发明。
以下所示的各实施方式为例示，能够进行在不同的实施方式中示出的结构的部分置换或组合，这是不言而喻的。在第2实施方式以后，省略关于与第1实施方式共同的事项的记述，仅对不同点进行说明。特别是，关于基于同样的结构的同样的作用效果，将不在每个实施方式中逐次提及。
作为本发明的层叠陶瓷电子部件的一个实施方式，以层叠陶瓷电容器为例进行说明。另外，本发明也能够应用于层叠陶瓷电容器以外的层叠陶瓷电子部件。作为这样的层叠陶瓷电子部件，例如可列举电感器、压电元件、以及热敏电阻等。
(第1实施方式)
图1是示意性地示出本发明的第1实施方式涉及的层叠陶瓷电容器的一个例子的立体图。图2是图1所示的层叠陶瓷电容器的沿着II-II线的剖视图。图3是图1所示的层叠陶瓷电容器的沿着III-III线的剖视图。图4是示意性地示出构成图1所示的层叠陶瓷电容器的部件主体的外观的立体图。图5是示意性地示出图4所示的部件主体包含的层叠体以及侧面层的结构的立体图。图6是示意性地示出图4所示的部件主体包含的层叠体的结构的立体图。在图1～图6中，用L示出层叠体的长度方向，用W示出层叠体的宽度方向，用T示出层叠体的层叠方向。
图1所示的层叠陶瓷电容器100具备部件主体110、第1外部电极121、以及第2外部电极122。
如图4所示，部件主体110具有大致长方体状的外形。部件主体110具有在层叠方向T上相对的第1主面111以及第2主面112、在与层叠方向T正交的宽度方向W上相对的第1侧面113以及第2侧面114、以及在与层叠方向T以及宽度方向W正交的长度方向L上相对的第1端面115以及第2端面116。
像上述的那样，部件主体110具有大致长方体状的外形，优选在角部以及棱线部带有圆角。角部是部件主体110的三个面相交的部分，棱线部是部件主体110的两个面相交的部分。也可以在第1主面111、第2主面112、第1侧面113、第2侧面114、第1端面115以及第2端面116中的至少任一面形成有凹凸。
如图4所示，部件主体110包含层叠体110a、第1侧面层110b、第2侧面层110c、第1主面层110d、以及第2主面层110e。
如图2以及图3所示，层叠体110a包含层叠的多个电介质陶瓷层130和多对内部电极层140。此外，层叠体110a具有在层叠方向T上相对的第1主面111a以及第2主面112a、在与层叠方向T正交的宽度方向W上相对的第1侧面113a以及第2侧面114a、以及在与层叠方向T以及宽度方向W正交的长度方向L上相对的第1端面115以及第2端面116。
如图5以及图6所示，第1侧面层110b设置在层叠体110a的第1侧面113a，并规定图4所示的部件主体110的第1侧面113。第2侧面层110c设置在层叠体110a的第2侧面114a，并规定图4所示的部件主体110的第2侧面114。
如图4以及图5所示，第1主面层110d设置在层叠体110a的第1主面111a，并规定图4所示的部件主体110的第1主面111。第2主面层110e设置在层叠体110a的第2主面112a，并规定图4所示的部件主体110的第2主面112。
第1主面层110d设置为覆盖层叠体110a与第1侧面层110b的界面A1(参照图5)以及层叠体110a与第2侧面层110c的界面A2(参照图5)。同样地，第2主面层110e设置为覆盖层叠体110a与第1侧面层110b的界面A1以及层叠体110a与第2侧面层110c的界面A2。
如上所述，在层叠体110a包含的电介质陶瓷层130和内部电极层140中，收缩率不同，因此在对部件主体110进行烧成时，在层叠体110a与第1侧面层110b的界面A1以及层叠体110a与第2侧面层110c的界面A2处，第1侧面层110b以及第2侧面层110c有可能会从层叠体110a剥落。相对于此，若设置第1主面层110d以及第2主面层110e而使得覆盖上述界面A1以及A2，则第1侧面层110b以及第2侧面层110c变得不易从层叠体110a剥落。进而，如果使第1主面层110d以及第2主面层110e为容易收缩的材料组成，则还能够期待从层叠方向T对部件主体110进行烧固的效果。
在以下的说明中，在不特别区分第1侧面层以及第2侧面层的情况下，仅记载为“侧面层”。同样地，在不特别区分第1主面层以及第2主面层的情况下，仅记载为“主面层”。
侧面层110b、110c以及主面层110d、110e例如包含钙钛矿型化合物，该钙钛矿型化合物包含Ba或Ti。作为构成侧面层110b、110c以及主面层110d、110e的材料，能够使用以BaTiO3、CaTiO3、SrTiO3或CaZrO3等为主成分的电介质陶瓷。此外，也可以使用在这些主成分中作为副成分而添加了Mn化合物、Mg化合物、Si化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物、Al化合物、V化合物或稀土类化合物等的材料。
侧面层110b、110c和主面层110d、110e优选包含材料组成相同的陶瓷层。在该情况下，侧面层110b、110c和主面层110d、110e容易一体化，因此变得不易产生构造缺陷。
另外，所谓“材料组成相同”，意味着构成各陶瓷层的电介质陶瓷含有的元素的种类相同。虽然只要构成各陶瓷层的电介质陶瓷含有的元素的种类相同则元素的含量可以不同，但是从使构造缺陷降低的观点出发，优选元素的含量也相同。关于各陶瓷层包含的元素的种类及其含量，能够通过如下方式求出，即，在层叠陶瓷电容器的长度方向L上的大致中央，使分别沿着宽度方向W以及层叠方向T的剖面露出，然后进行基于波长分散型X射线分析(WDX)的元素分析。
如图2所示，第1侧面层110b优选为两层构造，其中，包含与层叠体110a相接的第1内侧侧面层150b和设置在第1内侧侧面层150b的外侧的第1外侧侧面层151b。
如图2所示，第2侧面层110c优选为两层构造，其中，包含与层叠体110a相接的第2内侧侧面层150c和设置在第2内侧侧面层150c的外侧的第2外侧侧面层151c。
另外，第1侧面层110b以及第2侧面层110c并不限定于两层构造，也可以是单层构造，还可以是三层以上的构造。在是三层以上的构造的情况下，将与层叠体110a相接的侧面层作为内侧侧面层，将配置在部件主体110的最外侧的侧面层作为外侧侧面层。此外，在第1侧面层110b和第2侧面层110c中，侧面层的层数也可以不同。
在第1侧面层110b以及第2侧面层110c为两层构造的情况下，能够根据内侧侧面层以及外侧侧面层的烧结性的差异，通过在暗视场下使用光学显微镜进行观察，从而确认是两层构造。在第1侧面层110b以及第2侧面层110c为三层以上的构造的情况下也是同样的。
内侧侧面层是将着重点放在与层叠体的密接性的侧面层。另一方面，外侧侧面层是将着重点放在致密性等耐环境性的侧面层。为了得到上述的功能，优选地，内侧侧面层的材料调配量与外侧侧面层不同。具体地，优选在形成内侧侧面层和外侧侧面层时，内侧侧面层含有的粘合剂树脂比外侧侧面层含有的粘合剂树脂多。在该情况下，外侧侧面层变得比内侧侧面层致密。内侧侧面层以及外侧侧面层中的密度的差异能够通过使用电子显微镜对研磨后的剖面进行观察来确认。
如图2以及图3所示，第1主面层110d优选为两层构造，其中，包含与层叠体110a相接的第1内侧主面层150d和设置在第1内侧主面层150d的外侧的第1外侧主面层151d。
如图2以及图3所示，第2主面层110e优选为两层构造，其中，包含与层叠体110a相接的第2内侧主面层150e和设置在第2内侧主面层150e的外侧的第2外侧主面层151e。
另外，第1主面层110d以及第2主面层110e并不限定于两层构造，也可以是单层构造，还可以是三层以上的构造。在是三层以上的构造的情况下，将与层叠体110a相接的主面层作为内侧主面层，将配置在部件主体110的最外侧的主面层作为外侧主面层。此外，在第1主面层110d和第2主面层110e中，主面层的层数也可以不同。
在第1主面层110d以及第2主面层110e为两层构造的情况下，能够根据内侧主面层以及外侧主面层的烧结性的差异，通过在暗视场下使用光学显微镜进行观察，从而确认是两层构造。在第1主面层110d以及第2主面层110e为三层以上的构造的情况下也是同样的。
内侧主面层是将着重点放在与层叠体的密接性的主面层。另一方面，外侧主面层是将着重点放在致密性等耐环境性的主面层。为了得到上述的功能，优选地，内侧主面层的材料调配量与外侧主面层不同。具体地，优选在形成内侧主面层和外侧主面层时，内侧主面层含有的粘合剂树脂比外侧主面层含有的粘合剂树脂多。在该情况下，外侧主面层变得比内侧主面层致密。内侧主面层以及外侧主面层中的密度的差异能够通过使用电子显微镜对研磨后的剖面进行观察来确认。
如图2以及图3所示，层叠体110a具有：内层部，其中，内部电极层140隔着电介质陶瓷层130对置；以及一对外层部，配设为在层叠方向T上夹着内层部。即，层叠体110a在层叠方向T上划分为内层部和一对外层部。
一对外层部中的一个是包含层叠体110a的第1主面111a的部分，包含位于第1主面111a与最靠近第1主面111a的内部电极层140(在图2以及图3中为第2内部电极层142)之间的电介质陶瓷层130。
一对外层部中的另一个是包含层叠体110a的第2主面112a的部分，包含位于第2主面112a与最靠近第2主面112a的内部电极层140(在图2以及图3中为第1内部电极层141)之间的电介质陶瓷层130。
内层部是被一对外层部夹着的区域。即，内层部包含不构成外层部的多个电介质陶瓷层130和全部的内部电极层140。
外层部的材料调配量可以与侧面层以及主面层不同。这是因为，外层部是将着重点放在形成层叠体时的压接性的层，相对于此，侧面层以及主面层是将着重点放在密接性、耐环境性的层。具体地，优选在形成外层部、侧面层以及主面层时，外层部含有的粘合剂树脂比侧面层以及主面层含有的粘合剂树脂多。在该情况下，侧面层以及主面层变得比外层部致密。外层部、侧面层以及主面层中的密度的差异能够通过使用电子显微镜对研磨后的剖面进行观察来确认。
电介质陶瓷层130的层叠片数优选为100片以上且500片以下。内层部包含的电介质陶瓷层130各自的厚度优选为0.2μm以上且10μm以下。
电介质陶瓷层130例如包含钙钛矿型化合物，该钙钛矿型化合物包含Ba或Ti。作为构成电介质陶瓷层130的材料，能够使用以BaTiO3、CaTiO3、SrTiO3或CaZrO3等为主成分的电介质陶瓷。此外，也可以使用在这些主成分中作为副成分而添加了Mn化合物、Mg化合物、Si化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物、Al化合物、V化合物或稀土类化合物等的材料。
多对内部电极层140包含与第1外部电极121电连接的多个第1内部电极层141和与第2外部电极122电连接的多个第2内部电极层142。
内部电极层140的层叠片数优选为100片以上且500片以下。内部电极层140各自的厚度优选为0.3μm以上且2.0μm以下。内部电极层140各自无间隙地覆盖电介质陶瓷层130的被覆率优选为70％以上且100％以下。
作为构成内部电极层140的材料，包含选自由Ni、Cu、Ag、Pd以及Au构成的组的一种金属或包含该金属的合金，例如，能够使用Ag和Pd的合金等。内部电极层140也可以包含与电介质陶瓷层130包含的电介质陶瓷相同的组成系的电介质的粒子。
第1内部电极层141以及第2内部电极层142各自在俯视下为大致矩形。第1内部电极层141和第2内部电极层142在层叠体110a的层叠方向T上以等间隔交替地配置。此外，第1内部电极层141和第2内部电极层142配置为将电介质陶瓷层130夹在中间并相互对置。第1内部电极层141以及第2内部电极层142各自包含相互对置的对置电极部和从对置电极部引出到层叠体110a的第1端面115侧或第2端面116侧的引出电极部。通过使电介质陶瓷层130位于对置电极部彼此之间，从而形成静电电容。由此，产生电容器的功能。
在部件主体110中，从层叠方向T观察，对置电极部与第1侧面113之间的位置为第1侧部余量，对置电极部与第2侧面114之间的位置为第2侧部余量，对置电极部与第1端面115之间的位置为第1端部余量，对置电极部与第2端面116之间的位置为第2端部余量。
第1侧部余量包含第1侧面层110b。第2侧部余量包含第2侧面层110c。第1端部余量包含多个第1内部电极层141各自的引出电极部以及与这些引出电极部各自相邻的多个电介质陶瓷层130。第2端部余量包含多个第2内部电极层142各自的引出电极部以及与这些引出电极部各自相邻的多个电介质陶瓷层130。
在图2中，用W1示出的长度优选为10μm以上且20μm以下。此外，用T1示出的长度优选为20μm以上且60μm以下。从将有效区域最大化的观点出发，用T1示出的长度优选为用W1示出的长度的三倍以下，更优选为两倍以下。
第1外部电极121设置在层叠体110a的第1端面115。在图1所示的例子中，第1外部电极121从部件主体110的第1端面115跨越第1主面111、第2主面112、第1侧面113以及第2侧面114各自而进行设置。换言之，第1外部电极121从层叠体110a的第1端面115跨越第1主面层110d、第2主面层110e、第1侧面层110b以及第2侧面层110c各自而进行设置。
第2外部电极122设置在层叠体110a的第2端面116。在图1所示的例子中，第2外部电极122从部件主体110的第2端面116跨越第1主面111、第2主面112、第1侧面113以及第2侧面114各自而进行设置。换言之，第2外部电极122从层叠体110a的第2端面116跨越第1主面层110d、第2主面层110e、第1侧面层110b以及第2侧面层110c各自而进行设置。
第1外部电极121以及第2外部电极122各自例如包含基底电极层和配置在基底电极层上的镀敷层。基底电极层包含烧附层、树脂层以及薄膜层中的至少一者。
烧附层包含玻璃和金属。烧附层包含的金属材料包含选自由Ni、Cu、Ag、Pd以及Au构成的组的一种金属或包含该金属的合金，例如，能够使用Ag和Pd的合金等。烧附层也可以包含层叠的多个层。作为烧附层，也可以是在部件主体110涂敷导电性膏并进行烧附的层或与内部电极层140同时烧成的层。烧附层的厚度优选为10μm以上且30μm以下。
树脂层包含导电性粒子和热固化性树脂。在设置树脂层的情况下，也可以不设置烧附层而在部件主体110上直接设置树脂层。树脂层也可以包含层叠的多个层。树脂层的厚度优选为10μm以上且50μm以下。
薄膜层通过溅射法或蒸镀法等薄膜形成法来形成。薄膜层是沉积了金属粒子的1μm以下的层。
构成镀敷层的材料包含选自由Ni、Cu、Ag、Pd、Au构成的组的一种金属或包含该金属的合金，例如，能够使用Ag和Pd的合金等。
镀敷层也可以包含层叠的多个层。在该情况下，作为镀敷层，优选为在Ni镀敷层上形成有Sn镀敷层的两层构造。Ni镀敷层具有防止基底电极层被安装层叠陶瓷电子部件时的焊料侵蚀的功能。Sn镀敷层具有如下功能，即，提高与安装层叠陶瓷电子部件时的焊料的润湿性，使层叠陶瓷电子部件的安装变得容易。镀敷层的每一层的厚度优选为1μm以上且10μm以下。
在层叠陶瓷电容器100中，长度方向L上的外形尺寸、宽度方向W上的外形尺寸以及层叠方向T上的外形尺寸各自例如为1.6mm×0.8mm×0.8mm、1.0mm×0.5mm×0.5mm、0.6mm×0.3mm×0.3mm、0.4mm×0.2mm×0.2mm或0.2mm×0.1mm×0.1mm。层叠陶瓷电容器100的外形尺寸能够通过使用螺旋测微计或通过利用显微镜对层叠陶瓷电容器100进行观察来测定。
以下，对本发明的第1实施方式涉及的层叠陶瓷电容器的制造方法进行说明。
本发明的第1实施方式涉及的层叠陶瓷电容器的制造方法具备：准备层叠体的工序；在上述层叠体的一对侧面形成一对侧面层的工序；在上述层叠体的一对主面形成一对主面层而使得覆盖上述层叠体与上述侧面层的界面的工序；以及在上述层叠体的一对端面形成分别与上述一对内部电极层连接的一对外部电极的工序。
图7是示出本发明的第1实施方式涉及的层叠陶瓷电容器的制造方法的一个例子的流程图。
首先，制备陶瓷电介质浆料(工序S1)。具体地，对陶瓷电介质粉末、添加粉末、粘合剂树脂以及溶解液等进行分散混合，由此制备陶瓷电介质浆料。陶瓷电介质浆料可以是溶剂系或水系中的任一者。在将陶瓷电介质浆料设为水系涂料的情况下，通过对水溶性的粘合剂以及分散剂等和溶解于水的电介质原料进行混合，从而制备陶瓷电介质浆料。
接着，形成陶瓷电介质片(工序S2)。具体地，在载置膜上使用模具式涂敷机、凹版式涂敷机或微凹版式涂敷机等将陶瓷电介质浆料成型为片状并进行干燥，由此形成陶瓷电介质片。从层叠陶瓷电容器的小型化以及高电容化的观点出发，陶瓷电介质片的厚度优选为3μm以下。
接着，形成母片(工序S3)。具体地，在陶瓷电介质片涂敷导电性膏，使得具有给定的图案，由此形成在陶瓷电介质片上设置有给定的内部电极图案的母片。作为导电性膏的涂敷方法，能够使用丝网印刷法、喷墨法或凹版印刷法等。从层叠陶瓷电容器的小型化以及高电容化的观点出发，内部电极图案的厚度优选为1.5μm以下。另外，作为母片，除了具有内部电极图案的母片以外，还准备未经过上述工序S3的陶瓷电介质片。
图8是示出设置有内部电极图案的母片的结构的俯视图。在图8所示的母片中，在陶瓷电介质片130g上相互隔开间隔并以等间距设置有带状的内部电极图案140g。
接下来，将多个母片层叠(工序S4)。具体地，将未形成内部电极图案而仅由陶瓷电介质片130g构成的母片层叠给定片数。在其上，在长度方向L上错开半个间距而层叠给定片数的设置有内部电极图案140g的母片。
图9是示出层叠了设置有内部电极图案的母片的状态的分解侧视图。如图9所示，通过在长度方向L上错开半个间距而层叠母片，从而内部电极图案140g以各错开半个间距的状态被层叠。具体地，成为第1内部电极层141的第1内部电极图案141g和成为第2内部电极层142的第2内部电极图案142g以在长度方向L上各错开半个间距的状态被层叠。
进而，在其上层叠给定片数的未形成内部电极图案而仅由陶瓷电介质片130g构成的母片。由此，构成母片组。
在陶瓷电介质片上设置有内部电极图案的母片通过烧成而构成层叠体的内层部。另一方面，未形成内部电极图案而仅由陶瓷电介质片构成的母片通过烧成而构成层叠体的外层部。优选地，构成外层部的陶瓷电介质片的材料调配量与后述的侧面层用电介质片以及主面层用电介质片不同。具体地，构成外层部的陶瓷电介质片优选包含比后述的侧面层用电介质片以及主面层用电介质片多的粘合剂树脂。
接着，通过对母片组进行压接而形成电介质块(工序S5)。具体地，通过等静压压制或刚体压制在层叠方向上对母片组加压而进行压接，由此形成电介质块。
接着，分割电介质块而形成芯片(工序S6)。具体地，通过压切、划片或激光切割将电介质块分割为矩阵状，从而单片化为多个芯片。芯片通过像后述的那样进行烧成而成为层叠体110a。
图10是示出对电介质块进行分割的分割线的剖视图。图11是从箭头X方向对图10的电介质块进行观察而示出分割线的俯视图。在图10中，在分别沿着长度方向L以及层叠方向T的剖面进行剖视而示出。
如图10以及图11所示，在长度方向L上以等间隔交替地设置分割线L10和分割线L11。在分割线L10处，第1内部电极图案141g被分割。在分割线L11处，第2内部电极图案142g被分割。在宽度方向W上以等间隔设置分割线L20。被分割线L10、分割线L11、以及相互相邻的两条分割线L20包围的部分成为一个芯片。
在芯片的一个端面露出第1内部电极图案141g的端部，在芯片的另一个端面露出第2内部电极图案142g的端部，在芯片的两个侧面露出第1内部电极图案141g以及第2内部电极图案142g各自的侧部。
接着，在芯片的侧面粘附侧面层用电介质片(工序S7)。如后所述，侧面层用电介质片构成第1侧面层110b以及第2侧面层110c。侧面层用电介质片可以是一片片材，也可以是粘合了两片以上的电介质片的层叠片。
例如，在制造图1所示的层叠陶瓷电容器100的情况下，将内侧侧面层用电介质片和外侧侧面层用电介质片粘合而形成侧面层用电介质层叠片。
侧面层用电介质层叠片能够通过与在日本特开2017-147358号公报记载的形成电介质层叠片的方法相同的方法来形成。
如后所述，内侧侧面层用电介质片构成第1内侧侧面层150b以及第2内侧侧面层150c。如后所述，外侧侧面层用电介质片构成第1外侧侧面层151b以及第2外侧侧面层151c。
内侧侧面层用电介质片通过在树脂膜上使用模具式涂敷机、凹版式涂敷机或微凹版式涂敷机等将陶瓷电介质浆料成型为片状并进行干燥而形成。内侧侧面层用电介质片的厚度优选为1μm以上且5μm以下。
外侧侧面层用电介质片通过在树脂膜上使用模具式涂敷机、凹版式涂敷机或微凹版式涂敷机等将陶瓷电介质浆料成型为片状并进行干燥而形成。外侧侧面层用电介质片的厚度优选为4μm以上且20μm以下。
成为内侧侧面层用电介质片以及外侧侧面层用电介质片各自的材料的陶瓷电介质浆料通过与上述的工序S1同样的方法来制备，作为粘合剂，包含聚乙烯醇缩丁醛或聚乙烯醇。
优选地，内侧侧面层用电介质片的材料调配量与外侧侧面层用电介质片不同。具体地，优选内侧侧面层用电介质片包含比外侧侧面层用电介质片多的粘合剂树脂。由此，内侧侧面层用电介质片的粘性变得比外侧侧面层用电介质片的粘性高。
外侧侧面层用电介质片中的陶瓷粒子的密度优选比内侧侧面层用电介质片中的陶瓷粒子的密度高。
在外侧侧面层用电介质片比包含许多粘合剂树脂的内侧侧面层用电介质片厚的情况下，更能够确保耐湿性，因此优选。此外，用于制作内侧侧面层用电介质片以及外侧侧面层用电介质片的陶瓷电介质浆料也可以包含与用于制作成为层叠体110a的电介质陶瓷层130的陶瓷电介质片的陶瓷电介质浆料不同的成分。
内侧侧面层用电介质片的宽度优选比外侧侧面层用电介质片的宽度窄。
侧面层用电介质层叠片等侧面层用电介质片优选像以下那样通过转印而粘附在芯片的侧面。
图12是示出在载置于弹性体上的侧面层用电介质层叠片的上方用保持板保持了多个芯片的状态的剖视图。
如图12所示，包含内侧侧面层用电介质片150g和外侧侧面层用电介质片151g的侧面层用电介质层叠片在从树脂膜被剥离后载置在弹性体93上。弹性体93载置在台91上。另外，在侧面层用电介质层叠片薄而难以操作的情况下，为了使侧面层用电介质层叠片容易操作，也可以以树脂膜附着于侧面层用电介质层叠片的状态直接载置在弹性体93上。
多个芯片110ag各自相互隔开间隔而粘附在粘附于保持板90的下表面的发泡剥离片92。多个芯片110ag各自的另一个侧面与发泡剥离片92相接。多个芯片110ag各自的一个侧面与侧面层用电介质层叠片对置。在多个芯片110ag各自的一个侧面涂敷有粘接剂180。但是，未必一定要在多个芯片110ag各自的一个侧面涂敷粘接剂180。
接着，通过使保持板90像用箭头4示出的那样下降，从而多个芯片110ag各自被压附在侧面层用电介质层叠片。图13是示出将多个芯片压附在侧面层用电介质层叠片的状态的剖视图。如图13所示，多个芯片110ag各自以如下程度的压附力被压附在侧面层用电介质层叠片，即，中间夹着侧面层用电介质层叠片而间接地与该多个芯片110ag接触的部分的弹性体93分别在其附近进行弹性变形。
由此，在侧面层用电介质层叠片中被多个芯片110ag和弹性体93夹入的部分分别压接在多个芯片110ag的一个侧面。进而，在包围多个芯片110ag的一个侧面的棱线部，剪切力作用于侧面层用电介质层叠片，由此侧面层用电介质层叠片被冲裁。
图14是示出将压附在侧面层用电介质层叠片的多个芯片提起的状态的剖视图。如图14所示，通过使保持板90像用箭头5示出的那样上升，从而将多个芯片110ag各自从侧面层用电介质层叠片提起。
在该状态下，侧面层用电介质层叠片的被冲裁的部分粘附在芯片110ag的一个侧面。通过与上述同样的方法，能够在芯片110ag的另一个侧面粘附侧面层用电介质层叠片。侧面层用电介质层叠片中的内侧侧面层用电介质片150g与芯片110ag的两个侧面接触。
接着，将侧面层用电介质层叠片压接在芯片(工序S8)。具体地，在用加热了的台91保持了内侧侧面层用电介质片150g以及外侧侧面层用电介质片151g的状态下，向芯片110ag侧按压，由此将内侧侧面层用电介质片150g以及外侧侧面层用电介质片151g热压接在芯片110ag，形成具有图5所示的构造的带侧面层的芯片。
接着，在带侧面层的芯片的主面粘附主面层用电介质片，使得覆盖芯片与侧面层的界面(工序S9)。如后所述，主面层用电介质片构成第1主面层110d以及第2主面层110e。主面层用电介质片可以是一片的片材，也可以是粘合了两片以上的电介质片的层叠片。主面层用电介质片优选包含电介质陶瓷的材料组成与侧面层用电介质片相同的电介质片。
例如，在制造图1所示的层叠陶瓷电容器100的情况下，将内侧主面层用电介质片和外侧主面层用电介质片粘合而形成主面层用电介质层叠片。
主面层用电介质层叠片能够通过与形成侧面层用电介质层叠片的方法相同的方法来形成。
如后所述，内侧主面层用电介质片构成第1内侧主面层150d以及第2内侧主面层150e。如后所述，外侧主面层用电介质片构成第1外侧主面层151d以及第2外侧主面层151e。
内侧主面层用电介质片通过在树脂膜上使用模具式涂敷机、凹版式涂敷机或微凹版式涂敷机等将陶瓷电介质浆料成型为片状并进行干燥而形成。内侧主面层用电介质片的厚度优选为1μm以上且5μm以下。
外侧主面层用电介质片通过在树脂膜上使用模具式涂敷机、凹版式涂敷机或微凹版式涂敷机等将陶瓷电介质浆料成型为片状并进行干燥而形成。外侧主面层用电介质片的厚度优选为4μm以上且20μm以下。
成为内侧主面层用电介质片以及外侧主面层用电介质片各自的材料的陶瓷电介质浆料通过与上述的工序S1同样的方法来制备，作为粘合剂，包含聚乙烯醇缩丁醛或聚乙烯醇。
优选地，内侧主面层用电介质片的材料调配量与外侧主面层用电介质片不同。具体地，优选内侧主面层用电介质片包含比外侧主面层用电介质片多的粘合剂树脂。由此，内侧主面层用电介质片的粘性变得比外侧主面层用电介质片的粘性高。
外侧主面层用电介质片中的陶瓷粒子的密度优选比内侧主面层用电介质片中的陶瓷粒子的密度高。
在外侧主面层用电介质片比包含许多粘合剂树脂的内侧主面层用电介质片厚的情况下，更能够确保耐湿性，因此优选。此外，用于制作内侧主面层用电介质片以及外侧主面层用电介质片的陶瓷电介质浆料也可以包含与用于制作成为层叠体110a的电介质陶瓷层130的陶瓷电介质片的陶瓷电介质浆料不同的成分。
内侧主面层用电介质片的宽度优选比外侧主面层用电介质片的宽度窄。
主面层用电介质层叠片等主面层用电介质片优选像以下那样通过转印而粘附在带侧面层的芯片的主面。
图15是示出在载置于弹性体上的主面层用电介质层叠片的上方用保持板保持了多个带侧面层的芯片的状态的剖视图。
如图15所示，包含内侧主面层用电介质片150f和外侧主面层用电介质片151f的主面层用电介质层叠片在从树脂膜被剥离后载置在弹性体93上。弹性体93载置在台91上。另外，在主面层用电介质层叠片薄而难以操作的情况下，为了使主面层用电介质层叠片容易操作，也可以以树脂膜附着于主面层用电介质层叠片的状态直接载置在弹性体93上。
在芯片110ag的两个侧面粘附了侧面层用电介质片的多个带侧面层的芯片各自相互隔开间隔而粘附在粘附于保持板90的下表面的发泡剥离片92。多个带侧面层的芯片各自的另一个主面与发泡剥离片92相接。多个带侧面层的芯片各自的一个主面与主面层用电介质层叠片对置。在多个带侧面层的芯片各自的一个主面涂敷有粘接剂180。但是，未必一定要在多个带侧面层的芯片各自的一个主面涂敷粘接剂180。
接着，通过使保持板90像用箭头6示出的那样下降，从而多个带侧面层的芯片各自被压附在主面层用电介质层叠片。图16是示出将多个带侧面层的芯片压附在主面层用电介质层叠片的状态的剖视图。如图16所示，多个带侧面层的芯片各自以如下程度的压附力被压附在主面层用电介质层叠片，即，中间夹着主面层用电介质层叠片而间接地与该多个带侧面层的芯片接触的部分的弹性体93分别在其附近进行弹性变形。
由此，在主面层用电介质层叠片中被多个带侧面层的芯片和弹性体93夹入的部分分别压接在多个带侧面层的芯片的一个主面。进而，在包围多个带侧面层的芯片的一个主面的棱线部，剪切力作用于主面层用电介质层叠片，由此主面层用电介质层叠片被冲裁。
图17是示出将压附在主面层用电介质层叠片的多个带侧面层的芯片提起的状态的剖视图。如图17所示，通过使保持板90像用箭头7示出的那样上升，从而将多个带侧面层的芯片各自从主面层用电介质层叠片提起。
在该状态下，主面层用电介质层叠片的被冲裁的部分粘附在带侧面层的芯片的一个主面。通过与上述同样的方法，能够在带侧面层的芯片的另一个主面粘附主面层用电介质层叠片。主面层用电介质层叠片中的内侧主面层用电介质片150f与带侧面层的芯片的两个主面接触。
接着，将主面层用电介质层叠片压接在带侧面层的芯片(工序S10)。具体地，在以用加热了的台91保持了内侧主面层用电介质片150f以及外侧主面层用电介质片151f的状态下，向带侧面层的芯片侧按压，由此将内侧主面层用电介质片150f以及外侧主面层用电介质片151f热压接在带侧面层的芯片，形成成为图4所示的部件主体110的被覆芯片。
接着，进行被覆芯片的滚筒研磨(工序S11)。具体地，将被覆芯片与硬度比电介质材料高的介质球一同封入到被称为滚筒的小箱内，并使该滚筒旋转，由此进行被覆芯片的研磨。由此，在被覆芯片的角部以及棱线部形成圆角。
接着，进行被覆芯片的烧成(工序S12)。具体地，对被覆芯片进行加热，由此被覆芯片包含的电介质材料以及导电性材料被烧成，形成部件主体110。通过进行烧成，从而内侧侧面层用电介质片150g成为第1内侧侧面层150b以及第2内侧侧面层150c。通过进行烧成，从而外侧侧面层用电介质片151g成为第1外侧侧面层151b以及第2外侧侧面层151c。通过进行烧成，从而内侧主面层用电介质片150f成为第1内侧主面层150d以及第2内侧主面层150e。通过进行烧成，从而外侧主面层用电介质片151f成为第1外侧主面层151d以及第2外侧主面层151e。烧成温度可与电介质材料以及导电性材料对应地适当地进行设定。
接着，形成第1外部电极121以及第2外部电极122(工序S13)。例如，通过对涂敷在部件主体110中的包含第1端面115的端部以及包含第2端面116的端部的双方的导电性膏进行烧成，从而形成基底电极层，通过在基底电极层依次实施镀Ni以及镀Sn而形成镀敷层，从而在部件主体110的外表面上形成第1外部电极121以及第2外部电极122。
通过经过上述的一系列的工序，从而能够制造层叠陶瓷电容器100。
另外，形成侧面层以及主面层的方法并不限定于电介质片的粘附，也可以是电介质膏的印刷等。此外，形成侧面层的方法和形成主面层的方法可以相同，也可以不同。
(第2实施方式)
本发明的第2实施方式涉及的层叠陶瓷电容器具有与本发明的第1实施方式涉及的层叠陶瓷电容器同样的结构，但是层叠陶瓷电容器的制造方法与第1实施方式不同。
在本发明的第2实施方式涉及的层叠陶瓷电容器的制造方法中，准备层叠体的工序包含：通过在陶瓷电介质片涂敷导电性膏，从而在上述陶瓷电介质片上形成内部电极图案的工序；以及在上述陶瓷电介质片上的未形成上述内部电极图案的区域形成台阶消除用的陶瓷膏层的工序。
具体地，在第1实施方式中说明的工序S3中，形成如下的母片，即，在陶瓷电介质片涂敷导电性膏，使得具有给定的图案，由此在陶瓷电介质片上设置给定的内部电极图案，并且在陶瓷电介质片上的未形成内部电极图案的区域设置台阶消除用的陶瓷膏层。其它工序与第1实施方式相同。
图18是示出设置有内部电极图案以及陶瓷膏层的母片的结构的俯视图。图19是示出层叠了设置有内部电极图案以及陶瓷膏层的母片的状态的分解侧视图。
在图18以及图19所示的母片中，在陶瓷电介质片130g上相互隔开间隔以等间距地设置有带状的内部电极图案140g，并且在陶瓷电介质片130g上的未形成内部电极图案140g的区域设置有台阶消除用的陶瓷膏层143g。
台阶消除用的陶瓷膏层143g通过在陶瓷电介质片130g涂敷含有陶瓷电介质的陶瓷膏而形成。作为陶瓷膏的涂敷方法，能够使用丝网印刷法等。陶瓷膏含有的陶瓷电介质优选与陶瓷电介质片130g含有的陶瓷电介质相同。
如图19所示，通过在长度方向L上错开半个间距而层叠母片，从而内部电极图案140g以各错开半个间距的状态被层叠。具体地，成为第1内部电极层141的第1内部电极图案141g和成为第2内部电极层142的第2内部电极图案142g以在长度方向L上各错开半个间距的状态被层叠。
进而，在其上层叠给定片数的未形成内部电极图案而仅由陶瓷电介质片130g构成的母片。由此，构成母片组。
在上述的方法中，通过陶瓷膏层143g可消除母片的台阶，因此能够确保成为层叠体110a的芯片的主面的平坦性。其结果是，在工序S9中，在粘附主面层用电介质片时，因为带侧面层的芯片的主面中的棱线部是锐利的，所以主面层用电介质片的冲裁性以及转印性变得良好。
在本发明的第2实施方式涉及的层叠陶瓷电容器中，各个侧面层并不限定于两层构造，也可以是单层构造，还可以是三层以上的构造。同样地，各个主面层并不限定于两层构造，也可以是单层构造，还可以是三层以上的构造。
(第3实施方式)
在本发明的第3实施方式涉及的层叠陶瓷电容器中，一对外部电极中的至少一个外部电极从层叠体的端面跨越一对主面层中的一个或两个而进行设置，在长度方向上，从设置在上述主面层的上述外部电极的端部到设置有上述外部电极的上述层叠体的端面的距离比从不与上述外部电极连接的内部电极层的端部到设置有上述外部电极的上述层叠体的端面的距离长。
图20是示意性地示出本发明的第3实施方式涉及的层叠陶瓷电容器的一个例子的剖视图。
在图20所示的层叠陶瓷电容器100A中，第1外部电极121从层叠体110a的第1端面115跨越第1主面层110d以及第2主面层110e各自而进行设置。虽然未图示，但是第1外部电极121也可以进一步跨越第1侧面层110b以及第2侧面层110c各自而进行设置。第2外部电极122从层叠体110a的第2端面116跨越第1主面层110d以及第2主面层110e各自而进行设置。虽然未图示，但是第2外部电极122也可以进一步跨越第1侧面层110b以及第2侧面层110c各自而进行设置。
在图20中，在长度方向上，从设置在第1主面层110d或第2主面层110e的第1外部电极121的端部到设置有第1外部电极121的层叠体110a的第1端面115的距离(图20中用E1示出的长度)比从不与第1外部电极121连接的第2内部电极层142的端部到设置有第1外部电极121的层叠体110a的第1端面115的距离(图20中用L1示出的长度)长。同样地，在长度方向上，从设置在第1主面层110d或第2主面层110e的第2外部电极122的端部到设置有第2外部电极122的层叠体110a的第2端面116的距离(图20中用E2示出的长度)比从不与第2外部电极122连接的第1内部电极层141的端部到设置有第2外部电极122的层叠体110a的第2端面116的距离(图20中用L2示出的长度)长。
根据内部电极层140的厚度等，如图20所示，有时层叠体110a的第1主面111a以及第2主面112a的平坦性不充分，第1端部余量以及第2端部余量中的层叠体110a的层叠方向T上的尺寸变得比对置电极部中的层叠体110a的层叠方向T上的尺寸小。于是，与第2实施方式不同，主面层用电介质片的冲裁性以及转印性变得不充分，其结果是，如图20所示，有时第1主面层110d以及第2主面层110e的端部不到达至层叠体110a的第1端面115或第2端面116。即使在这样的情况下，通过使E1以及E2所示的距离比L1以及L2所示的距离长，从而层叠体110a与第1侧面层110b或第2侧面层110c的界面A1以及A2(参照图5)也会被第1外部电极121以及第2外部电极122覆盖。因此，上述界面A1以及A2变得从外部不可见。
图21是示意性地示出本发明的第3实施方式涉及的层叠陶瓷电容器的另一个例子的剖视图。
在图21所示的层叠陶瓷电容器100B中，第1主面层110d以及第2主面层110e的一部分设置在层叠体110a的第1端面115以及第2端面116。即使在这样的情况下，也只要第1主面层110d以及第2主面层110e不覆盖露出在层叠体110a的第1端面115的第1内部电极层141以及露出在层叠体110a的第2端面116的第2内部电极层142即可。在第1主面层110d以及第2主面层110e的一部分设置在层叠体110a的第1端面115以及第2端面116的情况下，与未设置在层叠体110a的第1端面115以及第2端面116的情况相比，第1主面层110d以及第2主面层110e与第1外部电极121或第2外部电极122接触的面积增加，因此与第1外部电极121或第2外部电极122的密接性提高。
在本发明的第3实施方式涉及的层叠陶瓷电容器中，各个侧面层并不限定于两层构造，也可以是单层构造，还可以是三层以上的构造。同样地，各个主面层并不限定于两层构造，也可以是单层构造，还可以是三层以上的构造。
(第4实施方式)
本发明的第4实施方式涉及的层叠陶瓷电容器还具备：一对另外的侧面层，设置在一对侧面层的外侧，使得覆盖侧面层与主面层的界面。
图22是示意性地示出本发明的第4实施方式涉及的层叠陶瓷电容器的一个例子的剖视图。
图22所示的层叠陶瓷电容器100C具备层叠体110a、第1侧面层110b、第2侧面层110c、第1主面层110d、第2主面层110e、第3侧面层110f、以及第4侧面层110g。
第1侧面层110b、第2侧面层110c、第1主面层110d以及第2主面层110e与第1实施方式相同。
第3侧面层110f设置在第1侧面层110b的外侧，使得覆盖第1侧面层110b与第1主面层110d的界面以及第1侧面层110b与第2主面层110e的界面。同样地，第4侧面层110g设置在第2侧面层110c的外侧，使得覆盖第2侧面层110c与第1主面层110d的界面以及第2侧面层110c与第2主面层110e的界面。
虽然未图示，但是层叠陶瓷电容器100C也可以还具备：第3主面层，设置在第1主面层110d的外侧，使得覆盖第1主面层110d与第3侧面层110f的界面以及第1主面层110d与第4侧面层110g的界面。同样地，层叠陶瓷电容器100C也可以还具备：第4主面层，设置在第2主面层110e的外侧，使得覆盖第2主面层110e与第3侧面层110f的界面以及第2主面层110e与第4侧面层110g的界面。
像上述的那样，本发明的第4实施方式涉及的层叠陶瓷电容器也可以还具备：一对另外的主面层，设置在一对主面层的外侧，使得覆盖主面层与另外的侧面层的界面。
在本发明的第4实施方式涉及的层叠陶瓷电容器中，各个侧面层并不限定于两层构造，也可以是单层构造，还可以是三层以上的构造。同样地，各个主面层并不限定于两层构造，也可以是单层构造，还可以是三层以上的构造。
本发明的第4实施方式涉及的层叠陶瓷电容器可以通过在第1实施方式中说明的方法来制造，也可以通过在第2实施方式中说明的方法来制造。
(其它实施方式)
本发明的层叠陶瓷电子部件并不限定于上述实施方式，关于层叠陶瓷电容器等层叠陶瓷电子部件的结构、制造条件等，能够在本发明的范围内施加各种应用、变形。
在本发明的层叠陶瓷电子部件的制造方法中，侧面层优选以未烧成的状态形成在未烧成的层叠体的侧面。另一方面，主面层可以以未烧成的状态形成在未烧成的层叠体的主面，也可以形成在烧成后的层叠体的主面。在将主面层形成在烧成后的层叠体的主面的情况下，也可以在以未烧成的状态形成主面层之后再次进行烧成。或者，也可以在烧成后的层叠体的主面形成树脂层作为主面层。在形成树脂层作为主面层的情况下，优选形成包含导电性树脂的外部电极。
在第1实施方式中说明的制造方法中，将电介质块沿着分割线L10、L11以及L20进行分割而制作多个芯片，在芯片的侧面形成侧面层，然后在芯片的主面形成主面层，但是也能够像以下那样进行变更。
即，首先，将电介质块沿着分割线L20进行分割，由此制作在作为分割面的两个侧面露出了第1内部电极图案141g以及第2内部电极图案142g各自的侧部的、多个棒状的生块。然后，在生块的两个侧面上形成侧面层，在两个主面上形成主面层，然后沿着分割线L10以及L11进行分割。或者，在生块的两个侧面上形成侧面层，沿着分割线L10以及L11进行分割，然后在两个主面上形成主面层。此后，只要与上述的方法相同即可。

Claims (9)

1.一种层叠陶瓷电子部件，具备：
层叠体，包含层叠的多个电介质陶瓷层和至少一对内部电极层，并具有在层叠方向上相对的一对主面、在与所述层叠方向正交的宽度方向上相对的一对侧面、以及在与所述层叠方向以及所述宽度方向正交的长度方向上相对的一对端面；
一对侧面层，设置在所述层叠体的所述一对侧面；
一对主面层，设置在所述层叠体的所述一对主面，使得覆盖所述层叠体与所述侧面层的界面；以及
一对外部电极，设置在所述层叠体的所述一对端面，并分别与所述一对内部电极层连接。
2.根据权利要求1所述的层叠陶瓷电子部件，其中，
所述侧面层和所述主面层包含材料组成相同的陶瓷层。
3.根据权利要求1或2所述的层叠陶瓷电子部件，其中，
所述层叠体具有：内层部，其中，所述内部电极层隔着所述电介质陶瓷层对置；以及一对外层部，配设为从所述层叠方向夹着所述内层部，
所述外层部的材料调配量与所述侧面层以及所述主面层不同。
4.根据权利要求1或2所述的层叠陶瓷电子部件，其中，
所述主面层包含：内侧主面层，与所述层叠体相接；以及外侧主面层，设置在所述内侧主面层的外侧，
所述内侧主面层的材料调配量与所述外侧主面层不同。
5.根据权利要求1或2所述的层叠陶瓷电子部件，其中，
所述侧面层包含：内侧侧面层，与所述层叠体相接；以及外侧侧面层，设置在所述内侧侧面层的外侧，
所述内侧侧面层的材料调配量与所述外侧侧面层不同。
6.根据权利要求1或2所述的层叠陶瓷电子部件，其中，
所述一对外部电极中的至少一个外部电极从所述层叠体的端面起跨越所述一对主面层中的一者或两者而进行设置，
在所述长度方向上，从设置在所述主面层的所述外部电极的端部到设置有所述外部电极的所述层叠体的端面的距离比从不与所述外部电极连接的所述内部电极层的端部到设置有所述外部电极的所述层叠体的端面的距离长。
7.根据权利要求1或2所述的层叠陶瓷电子部件，其中，
还具备：一对另外的侧面层，设置在所述一对侧面层的外侧，使得覆盖所述侧面层与所述主面层的界面。
8.一种层叠陶瓷电子部件的制造方法，具备：
准备层叠体的工序，所述层叠体包含层叠的多个电介质陶瓷层和至少一对内部电极层，并具有在层叠方向上相对的一对主面、在与所述层叠方向正交的宽度方向上相对的一对侧面、以及在与所述层叠方向以及所述宽度方向正交的长度方向上相对的一对端面；
在所述层叠体的所述一对侧面形成一对侧面层的工序；
在所述层叠体的所述一对主面形成一对主面层而使得覆盖所述层叠体与所述侧面层的界面的工序；以及
在所述层叠体的所述一对端面形成分别与所述一对内部电极层连接的一对外部电极的工序。
9.根据权利要求8所述的层叠陶瓷电子部件的制造方法，其中，
准备所述层叠体的工序包含：
通过在陶瓷电介质片涂敷导电性膏而在所述陶瓷电介质片上形成内部电极图案的工序；以及
在所述陶瓷电介质片上的未形成所述内部电极图案的区域形成台阶消除用的陶瓷膏层的工序。
CN202011087713.8A 2019-10-30 2020-10-12 层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法 Active CN112750621B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019197781A JP7192741B2 (ja) 2019-10-30 2019-10-30 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP2019-197781 2019-10-30

Publications (2)

Publication Number Publication Date
CN112750621A CN112750621A (zh) 2021-05-04
CN112750621B true CN112750621B (zh) 2022-06-07

Family

ID=75645810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011087713.8A Active CN112750621B (zh) 2019-10-30 2020-10-12 层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法

Country Status (4)

Country Link
US (1) US11538636B2 (zh)
JP (3) JP7192741B2 (zh)
KR (1) KR102415350B1 (zh)
CN (1) CN112750621B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7192741B2 (ja) * 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
KR20220031344A (ko) * 2020-09-04 2022-03-11 삼성전기주식회사 적층형 전자 부품
JP7416021B2 (ja) * 2021-06-16 2024-01-17 株式会社村田製作所 積層セラミック電子部品
TWI760275B (zh) 2021-08-26 2022-04-01 奇力新電子股份有限公司 電感元件及其製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320887A (ja) * 1996-06-03 1997-12-12 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ及びその製造方法
JP5605053B2 (ja) * 2010-07-26 2014-10-15 株式会社村田製作所 積層セラミック電子部品の製造方法
KR101681358B1 (ko) * 2013-04-08 2016-11-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101670137B1 (ko) * 2014-11-05 2016-10-27 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6370744B2 (ja) 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6429027B2 (ja) * 2015-09-15 2018-11-28 Tdk株式会社 積層電子部品
KR101762032B1 (ko) * 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
JP6500801B2 (ja) 2016-02-18 2019-04-17 株式会社村田製作所 電子部品の製造方法
JP2018063969A (ja) * 2016-10-11 2018-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP2018067562A (ja) 2016-10-17 2018-04-26 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
JP6841716B2 (ja) * 2017-04-27 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7227690B2 (ja) * 2017-07-26 2023-02-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7109933B2 (ja) 2018-02-09 2022-08-01 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
US10971302B2 (en) * 2018-06-19 2021-04-06 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
KR102141217B1 (ko) * 2018-07-26 2020-08-04 삼성전기주식회사 적층 세라믹 커패시터
US11145463B2 (en) * 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
JP2020053577A (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 電子部品
JP2020057738A (ja) * 2018-10-04 2020-04-09 株式会社村田製作所 電子部品、回路基板、および電子部品の回路基板への実装方法
US11094462B2 (en) * 2018-10-22 2021-08-17 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP2020068227A (ja) * 2018-10-22 2020-04-30 株式会社村田製作所 積層セラミック電子部品
US10923279B2 (en) * 2018-10-22 2021-02-16 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP7338961B2 (ja) * 2018-11-08 2023-09-05 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7274372B2 (ja) * 2019-07-11 2023-05-16 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2021034648A (ja) * 2019-08-28 2021-03-01 株式会社村田製作所 積層セラミックコンデンサ
JP7192741B2 (ja) * 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
US11626249B2 (en) * 2019-12-03 2023-04-11 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of the same

Also Published As

Publication number Publication date
US11538636B2 (en) 2022-12-27
CN112750621A (zh) 2021-05-04
JP2021072356A (ja) 2021-05-06
US20210134530A1 (en) 2021-05-06
KR20210052242A (ko) 2021-05-10
KR102415350B1 (ko) 2022-07-01
JP2023165867A (ja) 2023-11-17
JP2022133459A (ja) 2022-09-13
JP7359258B2 (ja) 2023-10-11
JP7192741B2 (ja) 2022-12-20

Similar Documents

Publication Publication Date Title
CN112750621B (zh) 层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法
KR101971870B1 (ko) 전자부품의 제조 방법
US11610736B2 (en) Electronic component
KR102077617B1 (ko) 적층 세라믹 콘덴서
CN113140405B (zh) 层叠陶瓷电容器
US10361033B2 (en) Multilayer ceramic electronic component
US10249436B2 (en) Multilayer ceramic electronic component including external electrodes and insulating coating portions
JP2017195329A (ja) 積層セラミック電子部品
US20180061577A1 (en) Multilayer ceramic capacitor
JP2020068227A (ja) 積層セラミック電子部品
US10405435B2 (en) Electronic component
US11476046B2 (en) Multilayer ceramic capacitor
US10014114B2 (en) Mounting substrate
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
US10395836B2 (en) Multilayer ceramic electronic component
JP2020167202A (ja) 積層セラミックコンデンサ
CN216773068U (zh) 层叠陶瓷电容器
KR102303314B1 (ko) 적층 세라믹 전자부품
WO2024075427A1 (ja) 積層セラミックコンデンサ
CN115881434A (zh) 层叠陶瓷电容器
JP2005285992A (ja) セラミック電子部品、コンデンサ及びセラミック電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant