JP2017028246A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2017028246A
JP2017028246A JP2016046820A JP2016046820A JP2017028246A JP 2017028246 A JP2017028246 A JP 2017028246A JP 2016046820 A JP2016046820 A JP 2016046820A JP 2016046820 A JP2016046820 A JP 2016046820A JP 2017028246 A JP2017028246 A JP 2017028246A
Authority
JP
Japan
Prior art keywords
dielectric
dielectric layer
interface
grain growth
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016046820A
Other languages
English (en)
Other versions
JP6747643B2 (ja
Inventor
ジン パク、クム
Kum Jin Park
ジン パク、クム
ハク チョ、チャン
Chang Hak Choi
ハク チョ、チャン
ホーン ヨー、ジョン
Jong Hoon Yoo
ホーン ヨー、ジョン
ヨン キム、ドー
Doo Young Kim
ヨン キム、ドー
ギ シン、ミン
Min Gi Sin
ギ シン、ミン
ファ リー、チ
Chi Hwa Lee
ファ リー、チ
セウン リー、チュル
Chul Seung Lee
セウン リー、チュル
ハン キム、ジョン
Jong-Han Kim
ハン キム、ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017028246A publication Critical patent/JP2017028246A/ja
Application granted granted Critical
Publication of JP6747643B2 publication Critical patent/JP6747643B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】本発明は、容量が増加すると共に、絶縁破壊電圧が高く、絶縁抵抗の高い積層セラミック電子部品を提供する。【解決手段】積層セラミック電子部品は、誘電体層１１１を有し、内部電極１２１，１２２が交互に積層されたセラミック本体を含み、誘電体層は短軸に対する長軸の比が３．５以上である誘電体グレイン１１を少なくとも一つ以上含み、上記内部電極は誘電体グレインの粒成長調節成分を含むセラミック共材を含んでいる。上記誘電体層は、上記内部電極と隣接した界面部、及び上記界面部の間に配置される中央部で構成され、上記界面部と中央部の粒成長調節成分の濃度が異なっている。【選択図】図３

Description

本発明は、積層セラミック電子部品及びその製造方法に関する。
キャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極、及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極と、を備える。
このうち、積層セラミックキャパシタは、通常的に内部電極用ペーストと誘電体層用ペーストをシート法や印刷法などによって積層して焼成することで製造される。
従来の積層セラミックキャパシタなどに用いられる誘電体材料はチタン酸バリウム（ＢａＴｉＯ３）に基づいた誘電体材料を用いてきた。
高信頼性を求める分野での多くの機能が電子化され、その需要が増加することにより、これに応じて積層セラミック電子部品にも高信頼性が求められている。
一方、積層セラミック電子部品の開発が進行するにつれて、高容量、高信頼性の特性をいかに実現することができるのかが重要な問題として浮び上がっている。
韓国公開特許第１９９９−００７５８４６号公報
本発明の一実施例の目的は、積層セラミック電子部品及びその製造方法を提供することにある。
本発明の一実施形態によれば、誘電体層を有し、内部電極が交互に積層されたセラミック本体を含み、上記誘電体層は短軸に対する長軸の比が３．５以上である誘電体グレインを少なくとも一つ以上含み、上記内部電極は誘電体グレインの粒成長調節成分を含むセラミック共材を含み、上記誘電体層は、上記内部電極と隣接した界面部、及び上記界面部の間に配置される中央部で構成され、上記界面部と中央部の粒成長調節成分の濃度が異なる積層セラミック電子部品及びその製造方法を提供する。
また、本発明の他の実施形態によれば、誘電体層を有し、内部電極が交互に積層されたセラミック本体を含み、上記誘電体層は短軸に対する長軸の比が３．５以上である誘電体グレインを少なくとも一つ以上含み、上記内部電極は粒成長促進剤及び粒成長抑制剤のいずれか一つ以上である誘電体グレインの粒成長調節成分を含み、上記誘電体層はセラミック本体の厚さ方向で誘電体グレインの粒成長調節成分の濃度勾配を有する積層セラミック電子部品及びその製造方法を提供する。
本発明の一実施形態によれば、誘電率の上昇に伴い、容量が増加した積層セラミック電子部品及びその製造方法を提供することができる。
また、本発明の一実施形態によれば、ＤＣ−ｂｉａｓ特性に優れ、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が高く、絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）も高いため、信頼性が向上した積層セラミック電子部品及びその製造方法を提供することができる。
本発明の一実施形態による積層セラミック電子部品を示す斜視図である。 図１のＡ−Ａ'線に沿った断面図である。 本発明の第１実施形態による図２のＰ領域に対する拡大図である。 本発明の第２実施形態による図２のＰ領域に対する拡大図である。 本発明の第３実施形態による図２のＰ領域に対する拡大図である。 本発明の第４実施形態による図２のＰ領域に対する拡大図である。 本発明の一実施形態によって焼成が完了した積層体を切断して内部電極と誘電体層の断面を観察した走査型電子顕微鏡（ＳＥＭ）の写真である。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがあり、図面上において同一の符号で示される要素は同一の要素である。
図１は本発明の一実施形態による積層セラミック電子部品１００を示す概略的な斜視図であり、図２は図１の積層セラミック電子部品１００のＡ−Ａ'線に沿った断面に対する概略的な断面図である。
図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品１００は、セラミック本体１１０と、上記セラミック本体の外部面に配置される外部電極１３１、１３２と、を含む。
上記セラミック本体１１０は、電子部品の容量形成に寄与する部分としての活性層と、上下マージン部として活性層の上下部にそれぞれ形成された上部及び下部カバー層と、を含む。上記活性層は、誘電体層１１１と内部電極１２１、１２２を含み、内部電極１２１、１２２が印刷された誘電体層１１１が積層されて形成されることができる。
本発明の一実施形態において、セラミック本体１１０の形状は、特に制限されないが、実質的に六面体形状であることができる。セラミック本体１１０は、チップの焼成時にセラミック粉末の焼成収縮、内部電極パターンの有無による厚さの差異及びセラミック本体の角部の研磨により、完全な六面体状ではないが、実質的に六面体に近い形状を有することができる。
上記内部電極１２１、１２２は、誘電体層１１１と交互に積層されることができ、内部電極の間に配置された誘電体層１１１によって互いに電気的に絶縁される。
上記内部電極１２１、１２２は、第１内部電極１２１及び第２内部電極１２２を含むことができ、上記第１内部電極及び上記第２内部電極は上記誘電体層上において互いに交互に積層されることができる。
上記内部電極１２１、１２２の厚さ及び積層数は用途に応じて決定されることができる。
また、これに制限されないが、上記内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、またはこれらの合金を含むことができる。
上記第１及び第２内部電極１２１、１２２に含有される導電性材料は、特に限定されないが、ニッケル（Ｎｉ）を用いることができる。
上記誘電体層１１１は、高誘電率を有するセラミック組成を含み、例えば、チタン酸バリウム（ＢａＴｉＯ３）系誘電体を含むことができる。
上記チタン酸バリウム（ＢａＴｉＯ３）系誘電体は、純粋なチタン酸バリウム、またはチタン酸バリウムのＢａサイト（Ａサイト）及びＴｉサイト（Ｂサイト）が他の添加元素でドーピングされた化合物を含む意味として理解されることができる。
図３は本発明の第１実施形態による図２のＰ領域に対する拡大図である。
図３を参照すると、本発明の第１実施形態による積層セラミック電子部品において、上記誘電体層１１１は、短軸に対する長軸の比が３．５以上である誘電体グレイン１１を少なくとも一つ以上含む。
積層セラミック電子部品、特に、積層セラミックキャパシタが超小型及び超薄層化するにつれて、誘電体材料の微粒化が必然的に必要になり、誘電体材料が微粒化する場合、誘電体層内の誘電体グレインのサイズが小さくなる。
これにより、従来の積層セラミックキャパシタにおいて、誘電体グレインは誘電体層の厚さ方向に一層当たり５個以上が配置される形状が一般的であった。
しかし、誘電体層内の誘電体グレインのサイズが小さい場合、誘電率が低くなるという問題があるため、超高容量の積層セラミックキャパシタを実現するために誘電体グレインのサイズが大きくなければならず、必要な特性を実現するために誘電体グレインの形態を制御できなければならない。
本発明の第１実施形態によれば、誘電体層１１１は、短軸に対する長軸の比が３．５以上である誘電体グレイン１１を少なくとも一つ以上含むため、従来に比べて誘電体グレインのサイズが大きくなり超高容量の積層セラミックキャパシタを実現することができる。
また、上記誘電体グレイン１１は、従来と異なり、誘電体層１１１の厚さ方向に一層当たり１個または２個〜５個であってよい。
特に、短軸に対する長軸の比が３．５以上である誘電体グレイン１１の場合は、図３に示されているように、誘電体層１１１の厚さ方向に一層当たり１個だけが存在することができる。
即ち、本発明の一実施形態によれば、一層の誘電体層１１１には短軸に対する長軸の比が３．５以上である誘電体グレイン１１が少なくとも一つ以上含まれ、この誘電体グレインの場合は、誘電体層１１１の厚さ方向に１個だけが配置される形状を有する。
本発明の一実施形態において、誘電体グレイン１１の短軸と長軸は、図３に示されているように定義されることができる。
即ち、上記誘電体グレイン１１の長軸と短軸は、誘電体グレインの境界で測定される最長距離と最短距離と定義されることができる。
例えば、図３に示されているように、最長距離は誘電体グレイン１１の対角線方向の両境界間の距離であることができ、最短距離は誘電体層の厚さ方向の境界間の距離であることができる。
上記のように定義されることができる理由は、本発明の一実施形態による誘電体グレイン１１の形状が従来と異なって横の長さが縦の長さより長い四角形形状を有するためである。このような形状は、図７に示された誘電体層の断面を観察した走査型電子顕微鏡（ＳＥＭ）の写真から確認できる。
本発明の第１実施形態のように、一層の誘電体層１１１に短軸に対する長軸の比が３．５以上である誘電体グレイン１１が少なくとも一つ以上含まれる場合、高誘電率を得ることができる。
したがって、超高容量の積層セラミックキャパシタを実現することができ、これは、従来の一般の積層セラミックキャパシタの誘電体層に形成された誘電体グレインに比べて２倍以上の誘電率を実現することができる。
具体的には、誘電体グレインが誘電体層の厚さ方向に一層当たり５個以上が配置される一般の積層セラミックキャパシタの場合は誘電率が３０００程度実現されることができるが、本発明の一実施形態によれば、誘電率が７０００程度実現されることができる。
一層の誘電体層１１１に短軸に対する長軸の比が３．５以上である誘電体グレイン１１が存在しない場合、即ち、一層の誘電体層１１１に存在する誘電体グレイン１１の短軸に対する長軸の比が３．５未満である場合は、本願発明の第１実施形態と同一の高誘電率を実現することができない。
一方、本願発明の第１実施形態のように、一層の誘電体層１１１に短軸に対する長軸の比が３．５以上である誘電体グレイン１１が存在する場合、絶縁抵抗が劣化するという現象が発生しかねない。
しかし、後述の通り、誘電体層１１１の界面部の粒成長調節成分の濃度を調節することにより上記問題点を解決することができる。これに対するより詳細な事項は後述する。
一方、一層の誘電体層１１１に短軸に対する長軸の比が３．５以上である誘電体グレイン１１が少なくとも一つ以上含まれるように誘電体グレインの形状を制御する方法は以下のように行われることができる。
即ち、内部電極１２１、１２２に含まれるセラミック共材が誘電体グレインの粒成長調節成分を含み、焼成過程で上記誘電体グレインの粒成長調節成分が誘電体層にスクィーズアウト（Ｓｑｕｅｅｚｅ ｏｕｔ）されるとき、誘電体層の位置別の粒成長調節成分の濃度を制御することにより行われることができる。
粒成長調節成分は、粒成長促進剤または粒成長抑制剤であってよく、粒成長促進剤及び抑制剤の両方であってよい。
上記粒成長促進剤は、Ｌｉ、Ｂｉ、Ｂ、Ｎａ及びＫのうちいずれか一つ以上であることができるが、必ずしもこれに制限されない。
また、上記粒成長抑制剤は、Ｍｇ、Ｓｉ、Ｖ、Ｙｂ、Ｙ、Ｚｒ及びＳのうちいずれか一つ以上であることができるが、必ずしもこれに制限されない。
具体的には、本発明の一実施形態によれば、上記内部電極１２１、１２２は、誘電体グレイン１１の粒成長調節成分を含むセラミック共材を含み、上記誘電体層１１１は、上記内部電極１２１、１２２と隣接した界面部１１１ｂ、及び上記界面部１１１ｂの間に配置される中央部１１１ａで構成され、上記界面部１１１ｂと中央部１１１ａの粒成長調節成分の濃度が異なる。
特に、本発明の第１実施形態のように、一層の誘電体層１１１に短軸に対する長軸の比が３．５以上である誘電体グレイン１１が少なくとも一つ以上含まれるようにする方法は、誘電体層１１１において界面部１１１ｂの粒成長促進剤の濃度を上記中央部１１１ａよりさらに高く調節することで行われることができる。
上記のように、誘電体層１１１の界面部１１１ｂと中央部１１１ａの粒成長調節成分の濃度を異なるように調節する方法及びそのメカニズムに対するより詳細な説明は後述する。
本発明の一実施形態によれば、上記短軸に対する長軸の比が３．５以上である誘電体グレイン１１は一つの誘電体層１１１内に０．１〜３０％含まれることができる。
具体的には、短軸に対する長軸の比が３．５以上である誘電体グレイン１１が一つの誘電体層１１１内で誘電体グレイン５００個のうち１個存在する場合、一つもない場合に比べて誘電率が２％以上上昇することができる。
また、短軸に対する長軸の比が３．５以上である誘電体グレイン１１が一つの誘電体層１１１内で誘電体グレイン１００個のうち１個存在する場合、一つもない場合に比べて誘電率が１３％以上上昇することができる。
なお、短軸に対する長軸の比が３．５以上である誘電体グレイン１１が一つの誘電体層１１１内で誘電体グレイン１０個のうち１個が存在する場合、一つもない場合に比べて誘電率が１３０％以上上昇することができる。
一方、上記短軸に対する長軸の比が２．０以上である誘電体グレイン１１は、一つの誘電体層１１１内に５％以上２６％以下含まれることができる。
また、上記短軸に対する長軸の比が１．５以上である誘電体グレイン１１は、一つの誘電体層１１１内に３０％以上７７％以下含まれることができる。
本発明の一実施形態によれば、上記内部電極１２１、１２２は、内部にトラップ（ｔｒａｐ）されているセラミック共材２１を含む。
上記セラミック共材２１は、添加剤がドーピングされた誘電体で、例えば、添加剤がドーピングされたチタン酸バリウム系誘電体であることができる。
本発明の一実施形態によれば、内部電極１２１、１２２の内部にトラップされているセラミック共材２１に添加剤がドーピングされているため、純粋なチタン酸バリウム誘電体を共材として用いた場合より共材の耐還元性が向上することができ、焼成後の共材の絶縁特性が向上することができる。
これにより、内部電極１２１、１２２内にトラップされたセラミック共材２１の耐還元性及び絶縁特性の向上により、内部電極に過電流が流れるのを抑制することができ、内部電極が過熱しても電極の玉化及び切れを防いで絶縁劣化の発生を減らすことができるため、積層セラミック電子部品の長期信頼性を向上させることができる。
上記添加剤は、カルシウム（Ｃａ）、原子価アクセプタ元素及び希土類元素からなる群より選択される一つ以上の元素であることができる。
上記原子価アクセプタ元素は、マグネシウム（Ｍｇ）及びマンガン（Ｍｎ）の一つ以上を含み、上記希土類元素は、イットリウム（Ｙ）、ガドリニウム（Ｇｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、ユーロピウム（Ｅｕ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）のうち一つ以上を含む。
特に、上記セラミック共材は誘電体グレインの粒成長調節成分を含み、粒成長調節成分は、粒成長促進剤または粒成長抑制剤であってよく、粒成長促進剤及び抑制剤の両方であってよい。
上記粒成長促進剤は、Ｌｉ、Ｂｉ、Ｂ、Ｎａ及びＫのうちいずれか一つ以上であることができるが、必ずしもこれに制限されない。
また、上記粒成長抑制剤は、Ｍｇ、Ｓｉ、Ｖ、Ｙｂ、Ｙ、Ｚｒ及びＳのうちいずれか一つ以上であることができるが、必ずしもこれに制限されない。
後述するが、本発明の一実施形態によれば、上記内部電極１２１、１２２に含まれるセラミック共材２１の添加剤組成を通じて上記誘電体層１１１の組成を調節することができる。
したがって、誘電体層１１１の物性を実現するために、上記添加剤は、適切に選択されることができる。
例えば、上記セラミック共材２１は、原子価アクセプタ元素のうち一つ以上及びカルシウム（Ｃａ）が共ドーピング（ｃｏ−ｄｏｐｉｎｇ）された誘電体であることができる。
また、上記セラミック共材２１は、希土類元素のうち一つ以上及びカルシウム（Ｃａ）が共ドーピングされた誘電体であってよく、または原子価アクセプタ元素のうち一つ以上及び希土類元素のうち一つ以上が共ドーピングされた誘電体であってよい。
なお、上記セラミック共材２１は、原子価アクセプタ元素のうち一つ以上、希土類元素のうち一つ以上及びカルシウム（Ｃａ）が共ドーピングされた誘電体であってよい。
本発明の一実施形態によれば、上記内部電極１２１、１２２の断面積において上記セラミック共材２１が占める断面積は３〜３０％であることができる。
上記内部電極の面積においてセラミック共材が占める面積が３％以下である場合、絶縁劣化の発生を減少させるという効果が大きく示されず、セラミック共材が占める面積が３０％以上である場合、内部電極内の非伝導性領域の増加で内部電極の連結性が低下して容量が低くなるという問題が発生しかねない。
本発明の一実施形態によれば、上記誘電体層１１１は上記セラミック共材２１に含まれた添加剤と同一の添加剤を含み、上記誘電体層は誘電体層の厚さ方向で上記添加剤元素が濃度勾配（ｇｒａｄｉｅｎｔ）を有する。
例えば、上記誘電体層は、内部電極と隣接した界面から厚さ方向の中心部に行くほど添加剤の濃度が次第に減少することができる。
また、本発明の一実施形態によれば、上記誘電体層は、セラミック本体の厚さ方向で誘電体グレインの粒成長調節成分が濃度勾配（ｇｒａｄｉｅｎｔ）を有する。
上記誘電体層１１１内に存在する添加剤は、内部電極ペーストに含まれたセラミック共材が焼成過程で内部電極ペーストから抜け出て誘電体層の一部を形成する過程で誘電体層に含まれることができる。
これにより、上記誘電体層１１１内で添加剤及び誘電体グレインの粒成長調節成分の濃度は、誘電体層の厚さ方向の中心付近と、誘電体層１１１と内部電極１２１、１２２の界面付近（内部電極と隣接した領域）で異なる。
上述の通り、誘電体層１１１内で添加剤及び誘電体グレインの粒成長調節成分の濃度が位置別に異なるため、誘電体グレインの形状を制御することができ、誘電体層の中央部と界面部における誘電体グレインの形状を異なるように制御することもできる。
例えば、図３に示されているように、一層の誘電体層１１１に短軸に対する長軸の比が３．５以上である誘電体グレイン１１が少なくとも一つ以上含まれる場合、誘電体層１１１において界面部１１１ｂの粒成長促進剤の濃度が上記中央部１１１ａよりさらに高い。
上記界面部１１１ｂと中央部１１１ａは、誘電体層内で区分されるのではなく、一体で形成されるものであり、内部電極との距離で区分されることができる。
本発明の一実施形態において、上記界面部１１１ｂは、上記内部電極と上記誘電体層との界面からの距離が上記誘電体層の厚さの２０％以内の領域と定義される。
誘電体層の材料として用いられるチタン酸バリウム（ＢａＴｉＯ３）は、高誘電率を実現することができるが、耐還元性がよくないため、誘電体層及び内部電極を薄層化する場合、信頼性の確保が困難であるという問題がある。
また、誘電体層の耐還元性及び信頼性の向上のために添加剤を含む誘電体層を用いる場合、誘電率が低下し、誘電損失（ＤＦ）が増加するという問題がある。
したがって、本発明の一実施形態は、誘電体層が添加剤元素を含み、且つ、誘電体層の厚さ方向で均一に含まれず、内部電極と隣接した誘電体層の界面部で添加剤元素がさらに多く含まれるようにする。
積層セラミック電子部品の使用過程で、誘電体層の損傷によって発生する絶縁劣化は主に内部電極と隣接した誘電体層の界面部に酸素空孔がたまるようになって発生する。したがって、本発明の一実施形態のように、チタン酸バリウムの耐還元性及び信頼性を向上させる添加剤が誘電体層の界面部１１１ｂに主に存在するようにする場合、高誘電率、低誘電損失を実現しながら信頼性を向上させることができる。
また、本発明の一実施形態によれば、誘電体層で酸素空孔が主にたまる内部電極の境界から全体の厚さの２０％に該当する界面部における添加剤の濃度をさらに高くすることにより、効率的に高誘電率、低誘電損失を実現しながら信頼性を向上させることができる。
本発明の一実施形態によれば、添加剤元素が誘電体層１１１の界面部１１１ｂに主に含まれるため、上記誘電体層の界面部１１１ｂは中央部１１１ａより添加剤元素の濃度が高くてよい。
本発明の一実施形態のように、添加剤元素が誘電体層に均一に含まれずに、中央部１１１ａより界面部１１１ｂにさらに多く含まれることにより、誘電率の減少を防止し、誘電損失を減らしながら、信頼性が向上した積層セラミック電子部品を提供することができる。
後述する積層セラミック電子部品の製造方法でもう一度説明するが、上記誘電体層１１１及び内部電極１２１、１２２は、誘電体層を形成するセラミックグリーンシート上に内部電極ペーストを塗布した後、これらを積層した積層体を焼成して形成されることができる。
本発明の一実施形態によれば、内部電極の形成のための内部電極ペーストが添加剤元素がドーピングされたセラミック共材を含み、且つ、上記セラミック共材は誘電体グレインの粒成長調節成分を含むことにより、内部電極と隣接した誘電体層の界面部の添加剤の濃度が誘電体層の中央部の添加剤の濃度より高くてよい。また、上記誘電体層は、セラミック本体の厚さ方向で誘電体グレインの粒成長調節成分が濃度勾配（ｇｒａｄｉｅｎｔ）を有する。
上記内部電極ペーストに含まれたセラミック共材は、内部電極ペーストが塗布されたセラミックグリーンシートを含む積層体の焼成過程で、内部電極から抜け出てセラミックグリーンシートに移動し、誘電体層の一部を形成することができる。このとき、内部電極と隣接した誘電体層の界面部に主に配置されることができる。
同様に、上記のようなメカニズムにより、誘電体グレインの粒成長調節成分が内部電極と隣接した誘電体層の界面部に主に配置されることができる。
上記のような方法の他にも、スパッタ（Ｓｐｕｔｔｅｒｉｎｇ）工法を用いて誘電体グレインの粒成長調節成分である粒成長促進剤または粒成長抑制剤を意図的に誘電体層の界面部に主に配置させることもできる。
本発明の一実施形態によれば、内部電極ペーストに含まれるセラミック共材は、添加剤元素がドーピングされた誘電体を含むことにより、添加剤元素をドーピングさせずに別途の添加剤で内部電極ペーストに添加した場合、または添加剤を表面にコーティングしたセラミック共材を内部電極ペーストに添加した場合に比べて誘電体層の界面部に添加剤元素を均一に分布させることができる。
本発明の一実施形態と異なり、セラミック共材で添加剤元素がチタン酸バリウム系化合物にドーピングされずに別途で存在する場合、内部電極の焼成過程で添加剤がセラミック共材または誘電体層を形成する母材誘電体の主成分に完全に固溶されないため偏析として存在する可能性がある。この場合、内部電極の連結性を低下させ、誘電体内の電気的特性を悪化させる二次相を形成して容量及び信頼性の低下を誘発しかねない。
しかし、本発明の一実施形態のように、内部電極ペーストより焼成温度が高いセラミック共材として添加剤元素がドーピングされた誘電体を用いる場合、内部電極の焼成過程で添加剤の偏析及び添加剤による二次相の生成が抑制されて、容量の低下を防止し、信頼性を向上させることができる。
また、焼成過程で内部電極とセラミックグリーンシートとの界面に押し出された共材は、セラミックグリーンシートに含まれた化合物とともに誘電体層を形成して誘電体層の誘電損失を減らすとともに、信頼性を向上させることができる。
上記添加剤は、カルシウム（Ｃａ）、原子価アクセプタ元素及び希土類元素からなる群より選択される一つ以上の元素であることができる。
上記原子価アクセプタ元素は、マグネシウム（Ｍｇ）及びマンガン（Ｍｎ）の一つ以上を含み、上記希土類元素は、イットリウム（Ｙ）、ガドリニウム（Ｇｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、ユーロピウム（Ｅｕ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）のうち一つ以上を含む。
上記セラミック共材２１にカルシウム（Ｃａ）がドーピングされた場合、耐還元性が高く、酸素空孔の移動を抑制させて信頼性を向上させることができる。
上記セラミック共材２１に原子価アクセプタ元素（Ｍｇ、Ｍｎ）の一つ以上がドーピングされた場合、還元雰囲気の焼成時に誘電体が還元されて半導体化することを防止することができる。
上記セラミック共材２１に希土類元素（Ｙ、Ｇｄ、Ｄｙ、Ｈｏ、Ｅｕ、Ｅｒ、Ｙｂ）の一つ以上がドーピングされた場合、希土類元素がチタン酸バリウム系誘電体のＡサイト及びＢサイトですべて置換されることができるため、焼成中のバランスを維持することができ、これにより、積層セラミック電子部品の信頼性を向上させることができる。
一方、本発明の一実施形態によれば、これに制限されないが、上記誘電体層は、厚さ方向で一つの誘電体グレインで形成されることができ、上記誘電体層が一つの誘電体グレインで形成されても、上記誘電体グレインのコア部よりシェル部で添加剤元素の含量が高くてよい。
また、上記誘電体層が一つの誘電体グレインで形成される場合、上記誘電体グレインのシェル部のうち、上記誘電体層の界面部に該当する領域が中央部に含まれた領域より添加剤元素の含量が高くてよい。
上述の通り、内部電極ペーストに含まれたセラミック共材が焼成工程でセラミックグリーンシートとの界面に押し出されて誘電体層を形成する場合、上記セラミック共材を形成する添加剤がドーピングされた誘電体は、上記セラミックグリーンシートに含まれた誘電体粉末を取り囲んで誘電体グレインのシェル部を形成することができる。
これにより、本発明の一実施形態によれば、上記界面部１１１ｂに含まれた誘電体グレインのシェル部は添加剤がドーピングされた誘電体を含み、上記誘電体層の界面部に含まれた誘電体グレインのシェル部はコア部より添加剤の含量が高くてよい。
内部電極ペースト及びセラミックグリーンシートの焼成工程で内部電極ペーストから抜け出さない共材は、焼成後に内部電極内に残存して絶縁劣化の発生を減少させることができる。
本発明の一実施形態によれば、焼成後に内部電極にトラップされたセラミック共材のサイズが１〜３００ｎｍであることができる。
再び図１及び図２を参照すると、セラミック本体に含まれた上部及び下部カバー層は、単一の誘電体層または２つ以上の誘電体層を活性層の上下面にそれぞれ上下方向に積層して形成されたものであるとみなすことができ、物理的または化学的ストレスによる内部電極１２１、１２２の損傷を防止する役割を行うことができる。
上記第１及び第２外部電極１３１、１３２は、セラミック本体１１０の両端部にそれぞれ配置されることができ、第１及び第２内部電極１２１、１２２の露出端部とそれぞれ電気的に連結されてキャパシタ回路を構成することができる。
これに制限されるものではないが、上記外部電極は、導電性物質として銅（Ｃｕ）を含むことができる。また、これに制限されないが、上記外部電極１３１、１３２は、ガラスをさらに含むことができ、導電性物質及びガラスを含む外部電極用ペーストによって形成されることができる。上記外部電極用ペーストにおいてガラスはガラスフリットの形態で含まれることができる。
上記外部電極は上記外部電極用ペーストを焼成して形成することができる。
本発明の一実施形態によれば、厚さ方向で添加剤の濃度が異なる誘電体層を含むことにより、容量が高く、誘電損失が低く、信頼性に優れた積層セラミック電子部品を提供することができる。
図４は本発明の第２実施形態による図２のＰ領域に対する拡大図である。
図４を参照すると、誘電体層１１１は、厚さ方向で２つの誘電体グレインで形成されることが分かる。
上記のような誘電体グレインの形状またはその配置を調節する方法は、誘電体層の中央部１１１ａで粒成長促進剤の濃度が低く、粒成長促進剤の濃度が誘電体層１１１の界面部１１１ｂで高く、界面部１１１ｂと中央部１１１ａの間の粒成長促進剤の濃度差が大きくなるように調節することで行われることができる。
図４のような誘電体グレインの構造を有する場合、誘電率が高く、且つ、ＤＣ−ｂｉａｓ特性に優れることができる。
また、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が図３に示された上述の本発明の第１実施形態に比べてさらに高く、例えば、約１０％以上上昇することができる。
具体的には、本発明の第２実施形態によれば、誘電率は約６０００程度であってよく、ＤＣ ３Ｖ以上で容量変化率が７０％以内であってよい。
図５は本発明の第３実施形態による図２のＰ領域に対する拡大図である。
図５を参照すると、誘電体層１１１は、厚さ方向で３つの誘電体グレインで形成され、且つ、誘電体層１１１の界面部１１１ｂの誘電体グレイン１１ｂのサイズが中央部１１１ａの誘電体グレイン１１ａのサイズに比べて大きく形成されることが分かる。
上記のような誘電体グレインの形状またはその配置を調節する方法は、誘電体層１１１の中央部１１１ａに粒成長抑制剤が含まれ、誘電体層１１１の界面部１１１ｂに粒成長促進剤が含まれるように調節して行われることができる。
図５のような誘電体グレインを含む誘電体層の構造を有する場合、誘電率が高く、且つ、ＤＣ−ｂｉａｓ特性に優れることができる。
また、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が図３に示された上述の本発明の第１実施形態に比べてさらに高く、例えば、約１０％以上上昇することができる。
具体的には、本発明の第３実施形態によれば、誘電率は約５０００程度であってよく、ＤＣ ３Ｖ以上で容量変化率が６０％以内であってよい。
一方、本発明の第３実施形態によれば、上記誘電体層１１１の厚さ（Ｔ１）に対する上記内部電極１２１、１２２と隣接した界面部１１１ｂに存在する誘電体グレイン１１ｂの厚さ（Ｔ２）の比（Ｔ２／Ｔ１）は１０〜４５％であってよい。
また、上記界面部１１１ｂの間に配置される中央部１１１ａの誘電体グレイン１１ａの平均粒径は、上記界面部１１１ｂに存在する誘電体グレイン１１ｂの平均粒径の８５％以下であってよい。
図６は本発明の第４実施形態による図２のＰ領域に対する拡大図である。
図６を参照すると、誘電体層１１１は、厚さ方向で３つの誘電体グレインで形成され、且つ、誘電体層１１１の界面部１１１ｂの誘電体グレイン１１ｂ'のサイズが中央部１１１ａの誘電体グレイン１１ａ'のサイズに比べて小さく形成されることが分かる。
上記のような誘電体グレインの形状またはその配置を調節する方法は、誘電体層の中央部１１１ａに粒成長促進剤が含まれ、誘電体層１１１の界面部１１１ｂには内部電極からスクィーズアウト（Ｓｑｕｅｅｚｅ−ｏｕｔ）された粒成長抑制剤が含まれて、誘電体の粒成長を抑制することによって行われることができる。
図６のような誘電体グレインを含む誘電体層の構造を有する場合、誘電率は上記第１〜第３実施形態に比べて相対的に低いが、一般の積層セラミックキャパシタの構造より高く、ＤＣ−ｂｉａｓ特性に優れることができる。
また、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が図３に示された上述の本発明の第１実施形態に比べてさらに高く、例えば、約１０％以上上昇することができる。
なお、絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）が高く、偏差が少ないため信頼性に優れ、高温で静電容量の変化が少ない。
具体的には、本発明の第４実施形態によれば、誘電率は約４０００程度であってよく、ＤＣ ３Ｖ以上で容量変化率が６０％以内であってよい。
一方、本発明の第４実施形態によれば、上記誘電体層１１１の厚さ（Ｔ１）に対する上記内部電極１２１、１２２と隣接した界面部１１１ｂに存在する誘電体グレイン１１ｂ'の厚さ（Ｔ２）の比（Ｔ２／Ｔ１）は２〜３０％であることができる。
また、上記界面部１１１ｂに存在する誘電体グレイン１１ｂ'の平均粒径は、上記界面部１１１ｂの間に配置される中央部１１１ａの誘電体グレイン１１ａ'の平均粒径の８５％以下であってよい。
本発明の他の実施形態によれば、誘電体層１１１を有し、内部電極１２１、１２２が交互に積層されたセラミック本体１１０を含み、上記誘電体層１１１は短軸に対する長軸の比が３．５以上である誘電体グレイン１１を少なくとも一つ以上含み、上記内部電極１２１、１２２は粒成長促進剤及び粒成長抑制剤のいずれか一つ以上である誘電体グレインの粒成長調節成分を含み、上記誘電体層１１１はセラミック本体１１０の厚さ方向で誘電体グレインの粒成長調節成分が濃度勾配を有する積層セラミック電子部品を提供する。
本発明のさらに他の実施形態による積層セラミック電子部品の製造方法は、チタン酸バリウム系粉末を含むセラミックグリーンシートを設ける段階Ｓ１と、上記セラミックグリーンシート上に誘電体グレインの粒成長調節成分を含み、添加剤元素がドーピングされたセラミック共材を含む内部電極ペーストを塗布する段階Ｓ２と、上記内部電極ペーストが塗布されたセラミックグリーンシートを積層して積層体を形成する段階Ｓ３と、上記積層体を焼成してセラミック本体を設ける段階Ｓ４と、を含む。
上記複数のセラミックグリーンシートを設ける段階Ｓ１は、チタン酸バリウム系粉末を含む誘電体スラリーをキャリアフィルム上に塗布及び乾燥して行われることができる。
上記セラミックグリーンシートは、上記セラミック共材に含まれる添加剤元素を含まないか、または含んでもセラミック共材に含まれる添加剤元素より低い濃度で含まれて焼成後に誘電体層で濃度勾配を形成する。
本発明の一実施形態によれば、上記セラミック共材に含まれた誘電体母材に対する添加剤元素の濃度は、上記セラミックグリーンシートを形成する誘電体スラリーに含まれた誘電体母材に対する添加剤元素の濃度より高い。
上記内部電極ペーストを塗布する段階Ｓ２は、内部電極を形成するためのペーストを上記セラミックグリーンシートに印刷して行われることができるが、内部電極パターンの形成方法はこれに限定されない。
上記内部電極を形成するためのペーストは、これに制限されるものではないが、電極物質としてニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、またはこれらの合金を含むことができる。
本発明の一実施形態によれば、上記内部電極ペーストはセラミック共材を含み、上記セラミック共材は、誘電体グレインの粒成長調節成分を含み、誘電体層で求められる物性によって添加剤がドーピングされた誘電体を含む。
上記添加剤は、カルシウム（Ｃａ）、原子価アクセプタ元素及び希土類元素からなる群より選択される一つ以上を含むことができる。
例えば、上記セラミック共材は、カルシウムがドーピングされたチタン酸バリウム（Ｂａ１−ｘＣａｘＴｉＯ３）であってよい。また、これに制限されないが、上記ｘは０．０１≦ｘ≦０．２であってよい。
本発明の一実施形態によれば、内部電極ペーストに含まれるセラミック共材の粒径は１〜５０ｎｍであってよく、好ましくは１〜３０ｎｍであってよい。
上記セラミック共材の粒径が１ｎｍ未満である場合、焼成過程で内部電極ペーストに含まれた導電性物質（例えば、ニッケル）間のネッキング（ｎｅｃｋｉｎｇ）の抑制効果がわずかであるため内部電極の連結性が低下する可能性がある。
また、上記セラミック共材の粒径が５０ｎｍを超過すると、焼成過程で内部電極ペーストに含まれたセラミック共材が内部電極とセラミックグリーンシートとの界面に速やかに押し出されて内部電極の焼結抑制の機能を十分に行うことができず内部電極の連結性が低下するおそれがある。
上記セラミック共材の粒径が１〜５０ｎｍである場合、内部電極の連結性が向上し、これにより、積層セラミック電子部品の誘電特性が向上することができる。
焼成過程で界面に押し出されないセラミック共材は内部電極内に残存する。焼成後に、上記内部電極内にトラップされて残存するセラミック共材の粒径は焼成過程中のセラミック共材間の粒成長によって１〜３００ｎｍであってよく、より好ましくは、１〜１００ｎｍであってよい。
その後、上記内部電極パターンが形成されたセラミックグリーンシートを積層して積層体を形成する（Ｓ３）。また、上部及び下部カバー層の形成のために、内部電極パターンが形成されないセラミックグリーンシートを内部電極パターンが形成されたセラミックグリーンシート積層体の上部及び下部に積層することができる。
次に、上記積層体を焼成して内部電極及び誘電体層を含むセラミック本体を形成（Ｓ４）することができる。
本発明の一実施形態によれば、セラミック積層体の焼成工程の前に、上記積層体を圧着し、内部電極パターンの一端が切断面に交互に露出するように個別のチップの形態で切断する工程をさらに含むことができる。
本発明の一実施形態によれば、上記積層体の焼成工程で内部電極ペーストに含まれたセラミック共材の一部が内部電極とセラミックグリーンシートの界面に抜け出てセラミックグリーンシートとともに誘電体層を形成することができる。
これにより、上記誘電体層で中央部と界面部における誘電体グレインの粒成長調節成分と添加剤の濃度が異なるように形成されることができる。即ち、濃度勾配が形成されることができる。
本発明の一実施形態によれば、焼成プロファイルを制御して内部電極ペーストに含まれたセラミック共材の１０〜９０％が焼成過程で内部電極ペーストから抜け出し、誘電体層の一部（主に界面に配置）を形成し、残りのセラミック共材は内部電極内に残存することができる。
例えば、焼成過程の一定の領域で急速昇温して内部電極に含まれた電極物質とセラミック共材の焼結性の差異を用いて内部電極ペーストに含まれたセラミック共材が界面に抜け出ることを円滑にすることができる。
図７は本発明の一実施形態によって焼成が完了した積層体を切断し、内部電極と誘電体層の断面を観察した走査型電子顕微鏡（ＳＥＭ）の写真である。
焼成中には、内部電極ペーストに含まれたセラミック共材が誘電体層の界面に押し出されることができる。
図７を参照すると、焼成が完了した後は、セラミック共材を形成する添加剤がドーピングされた誘電体は、グリーンシートに含まれた誘電体グレインのシェル部に吸収されて誘電体層を形成することができる。
また、誘電体層が厚さ方向において一つの誘電体グレインで形成されることが分かる。
続いて、上記セラミック本体の外部面に外部電極用ペーストを塗布して外部電極を形成することができる。上記外部電極用ペーストの塗布は、上記セラミック本体を外部電極用ペーストにディッピング（ｄｉｐｐｉｎｇ）して行われることができるが、これに限定されない。
本発明の一実施形態によれば、上記外部電極用ペーストは、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの合金を含むことができるが、本発明はこれに限定されない。
上記外部電極は、セラミック本体に塗布された外部電極用ペーストを焼成して形成されることができる。
その他、本実施形態による積層セラミック電子部品の製造方法に関する説明のうち、上述の本発明の一実施形態による積層セラミック電子部品と重複する説明はここでは省略する。
実験例
実施例１）粒成長促進剤であるリチウム（Ｌｉ）５％を含み、１０ｎｍのサイズの粒径を有するチタン酸バリウム（ＢａＴｉＯ３）粉末を含む内部電極ペーストを製作した。また、粒成長促進剤であるリチウム（Ｌｉ）０．１％が含まれたチタン酸バリウム（ＢａＴｉＯ３）粉末を含む誘電体原料粉末に、焼結助剤、バインダー及びエタノールなどの有機溶媒を添加し、湿式混合して誘電体スラリーを設けた後、上記誘電体スラリーをキャリアフィルム上に塗布及び乾燥してセラミックグリーンシートを形成した。
次に、上記粒成長促進剤が含まれたＢＴ粉末を共材とする内部電極ペーストを上記セラミックグリーンシートに印刷した後、内部電極パターンが形成されたセラミックグリーンシートを積層して積層体を形成してから上記積層体を圧着及び切断した。
その後、切断された積層体を加熱してバインダーを除去した後、高温の還元雰囲気で焼成してセラミック本体を形成した。本焼成過程では、一定の領域で急速昇温して内部電極ペーストに存在していたＢＴ粉末（共材）が、内部電極が焼結されるにつれて、内部電極と誘電体層との界面に押し出されるようにした。また、ＢＴ粉末が押し出された後は、セラミックグリーンシートが速やかに焼結されるようにすることで内部電極とセラミックグリーンシートとの界面に押し出されたＢＴ粉末が誘電体層の中央部に拡散しないようにした。
上記のような方法で得られたセラミック本体の両端面にガラスフリット及び銅を含む外部電極ペーストを塗布し焼成して内部電極と連結される外部電極を形成した。
比較例１）粒成長促進剤を含まずに、１０ｎｍのサイズのＢａＴｉＯ３（以下、ＢＴ）粉末を共材として含む内部電極ペーストを製作した。粒成長促進剤を含まないＢＴ粉末を内部電極ペーストにセラミック共材で混合したこと以外に、他のすべての条件は実施例１と同一にした。
比較例２）粒成長促進剤を含まずに、１０ｎｍのサイズのＢａＴｉＯ３（以下、ＢＴ）粉末を共材として含む内部電極ペーストを製作した。チップの全体の粒成長促進剤の含量が同一になるように誘電体材料であるＢＴ粉末に含まれたＬｉの含量を増加させた。その他の条件は比較例１と同一にした。
下記表１は、上記実施例１、比較例１及び比較例２によって製造された積層セラミック電子部品に対して、誘電率（相対誘電率）、容量変化率（ＤＣ−ｂｉａｓ）及び絶縁破壊電圧（ｂｒｅａｋ−ｄｏｗｎ ｖｏｌｔａｇｅ、ＢＶＤ）の特性を測定して示すデータである。
常温誘電率及び容量変化率（ＤＣ−ｂｉａｓ）は、アジレント（Ａｇｉｌｅｎｔ）４２８４Ａで１ＫＨｚ、１Ｖの条件で測定した。ＢＤＶはケースレー（Ｋｅｉｔｈｌｅｙ）測定器で測定し、０Ｖから１．０００００Ｖずつのスウィープ（Ｓｗｅｅｐ）方式で電圧を印加して、電流値が１０ｍＡになる瞬間の電圧（ｖｏｌｔａｇｅ）値をＢＤＶ値と測定した。
上記表１を参照すると、内部電極と隣接した誘電体層の界面部と中央部で粒成長促進剤の濃度が高く、特に、界面部における粒成長促進剤の濃度がさらに高いため、誘電体グレインの短軸に対する長軸の比が３．５以上であるものが一つ以上存在する実施例１の場合、誘電体層が粒成長促進剤を含まない比較例１または比較例２に比べて高誘電率を示す。これにより、積層セラミック電子部品の容量が上昇することが確認できる。
また、実施例１の場合、内部電極の共材に粒成長促進剤を含まない場合（比較例２）に比べて容量変化率（ＤＣ−ｂｉａｓ）の特性に優れる。
なお、実施例１の場合、誘電体層が粒成長促進剤を含まない比較例１または比較例２に比べて絶縁破壊電圧は向上することが確認できる。
実施例２）粒成長抑制剤であるマグネシウム（Ｍｇ）５％を含み、カルシウム（Ｃａ）が１０％でドーピングされた１０ｎｍのサイズの粒径を有するＣａドーピングされたＢＴ粉末（Ｂａ０．９９Ｃａ０．０１ＴｉＯ３）を含む内部電極ペーストを製作した。また、チタン酸バリウム（ＢａＴｉＯ３）粉末を含む誘電体原料粉末に、焼結助剤、バインダー及びエタノールなどの有機溶媒を添加し、湿式混合して誘電体スラリーを設けた後、上記誘電体スラリーをキャリアフィルム上に塗布及び乾燥してセラミックグリーンシートを形成した。
次に、上記粒成長抑制剤であるマグネシウムを含み、ＣａドーピングされたＢＴ粉末を共材として含む内部電極ペーストを上記セラミックグリーンシートに印刷した後、内部電極パターンが形成されたセラミックグリーンシートを積層して積層体を形成してから上記積層体を圧着及び切断した。
その後、切断された積層体を加熱してバインダーを除去した後、高温の還元雰囲気で焼成してセラミック本体を形成した。本焼成過程では、一定の領域で急速昇温して内部電極ペーストに存在していたＣａドーピングされたＢＴ粉末（共材）が、内部電極が焼結されるにつれて、内部電極と誘電体層との界面に押し出されるようにした。また、粒成長抑制剤であるマグネシウムも誘電体層の界面に押し出されるようにした。
マグネシウムとＣａドーピングされたＢＴ粉末が押し出された後、セラミックグリーンシートが速やかに焼結されるようにして内部電極とセラミックグリーンシートの界面に押し出されたマグネシウムとＣａドーピングされたＢＴ粉末が誘電体層の中央部に拡散しないようにした。
上記のような方法で得られたセラミック本体の両端面にガラスフリット及び銅を含む外部電極ペーストを塗布し焼成して内部電極と連結される外部電極を形成した。
比較例３）粒成長抑制剤であるマグネシウム（Ｍｇ）を含まない１０ｎｍのサイズのＢａＴｉＯ３（以下、ＢＴ）粉末を共材として含む内部電極ペーストを製作した。粒成長抑制剤であるマグネシウム（Ｍｇ）を含まないＢＴ粉末を内部電極ペーストにセラミック共材として混合したこと以外に、他のすべての条件は実施例２と同一にした。
下記表２は、上記実施例２及び比較例３によって製造された積層セラミック電子部品に対して、誘電率（相対誘電率）、容量変化率（ＤＣ−ｂｉａｓ）及び絶縁破壊電圧（ｂｒｅａｋ−ｄｏｗｎ ｖｏｌｔａｇｅ、ＢＶＤ）の特性を測定して示すデータである。
常温誘電率及び容量変化率（ＤＣ−ｂｉａｓ）は、アジレント（Ａｇｉｌｅｎｔ）４２８４Ａで１ＫＨｚ、１Ｖの条件で測定した。ＢＤＶはケースレー（Ｋｅｉｔｈｌｅｙ）測定器で測定し、０Ｖから１．０００００Ｖずつのスウィープ（Ｓｗｅｅｐ）方式で電圧を印加して、電流値が１０ｍＡになる瞬間の電圧（ｖｏｌｔａｇｅ）値をＢＤＶ値と測定した。
上記表２を参照すると、内部電極と隣接した誘電体層の界面部で粒成長抑制剤であるマグネシウム（Ｍｇ）の含量が高い実施例２の場合、誘電体層がマグネシウム（Ｍｇ）を含まない比較例３に比べて高誘電率を示す。これにより、積層セラミック電子部品の容量が上昇することが確認できる。また、絶縁破壊電圧が向上することも確認できる。
また、ＤＣ−ｂｉａｓ特性も実施例２が比較例３に比べて優れることが分かる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
１００ 積層セラミック電子部品
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 内部電極
１３１、１３２ 外部電極

Claims (22)

  1. 誘電体層を有し、内部電極が交互に積層されたセラミック本体を含み、
    前記誘電体層は短軸に対する長軸の比が３．５以上である誘電体グレインを少なくとも一つ以上含み、前記内部電極は誘電体グレインの粒成長調節成分を含むセラミック共材を含み、前記誘電体層は、前記内部電極と隣接した界面部、及び前記界面部の間に配置される中央部で構成され、前記界面部と中央部の粒成長調節成分の濃度が異なる、積層セラミック電子部品。
  2. 前記短軸に対する長軸の比が３．５以上である誘電体グレインは、一つの誘電体層内に０．１〜３０％含まれる、請求項１に記載の積層セラミック電子部品。
  3. 前記内部電極は、内部にトラップされたセラミック共材を含み、前記内部電極の全体の断面積において前記セラミック共材が占める断面積は３〜３０％である、請求項１または２に記載の積層セラミック電子部品。
  4. 前記誘電体層の厚さ（Ｔ１）に対する前記内部電極と隣接した界面部に存在する誘電体グレインの厚さ（Ｔ２）の比（Ｔ２／Ｔ１）は１０〜４５％である、請求項１から３のいずれか一項に記載の積層セラミック電子部品。
  5. 前記界面部の間に配置される中央部の誘電体グレインの平均粒径は、前記界面部に存在する誘電体グレインの平均粒径の８５％以下である、請求項１から４のいずれか一項に記載の積層セラミック電子部品。
  6. 前記誘電体層の厚さ（Ｔ１）に対する前記内部電極と隣接した界面部に存在する誘電体グレインの厚さ（Ｔ２）の比（Ｔ２／Ｔ１）は２〜３０％である、請求項１から３のいずれか一項に記載の積層セラミック電子部品。
  7. 前記界面部に存在する誘電体グレインの平均粒径は、前記界面部の間に配置される中央部の誘電体グレインの平均粒径の８５％以下である、請求項１から６のいずれか一項に記載の積層セラミック電子部品。
  8. 誘電体層を有し、内部電極が交互に積層されたセラミック本体を含み、
    前記誘電体層は短軸に対する長軸の比が３．５以上である誘電体グレインを少なくとも一つ以上含み、前記内部電極は粒成長促進剤及び粒成長抑制剤のいずれか一つ以上である誘電体グレインの粒成長調節成分を含み、前記誘電体層はセラミック本体の厚さ方向で誘電体グレインの粒成長調節成分の濃度勾配を有する、積層セラミック電子部品。
  9. 前記誘電体層は、前記内部電極と隣接した界面部、及び前記界面部の間に配置される中央部を含み、前記中央部は前記界面部より粒成長促進剤の濃度が低い、請求項８に記載の積層セラミック電子部品。
  10. 前記誘電体層は、前記内部電極と隣接した界面部、及び前記界面部の間に配置される中央部を含み、前記中央部は粒成長抑制剤の濃度が界面部に比べて高く、前記界面部は粒成長促進剤の濃度が中央部に比べて高い、請求項８に記載の積層セラミック電子部品。
  11. 前記誘電体層の厚さ（Ｔ１）に対する前記内部電極と隣接した界面部に存在する誘電体グレインの厚さ（Ｔ２）の比（Ｔ２／Ｔ１）は１０〜４５％である、請求項９または１０に記載の積層セラミック電子部品。
  12. 前記界面部の間に配置される中央部の誘電体グレインの平均粒径は、前記界面部に存在する誘電体グレインの平均粒径の８５％以下である、請求項９または１０に記載の積層セラミック電子部品。
  13. 前記誘電体層は、前記内部電極と隣接した界面部、及び前記界面部の間に配置される中央部を含み、前記界面部は粒成長抑制剤の濃度が中央部に比べて高い、請求項８に記載の積層セラミック電子部品。
  14. 前記誘電体層は、前記内部電極と隣接した界面部、及び前記界面部の間に配置される中央部を含み、前記界面部は粒成長抑制剤の濃度が中央部に比べて高く、前記中央部は粒成長促進剤の濃度が界面部に比べて高い、請求項８に記載の積層セラミック電子部品。
  15. 前記誘電体層の厚さ（Ｔ１）に対する前記内部電極と隣接した界面部に存在する誘電体グレインの厚さ（Ｔ２）の比（Ｔ２／Ｔ１）は２〜３０％である、請求項１３または１４に記載の積層セラミック電子部品。
  16. 前記界面部に存在する誘電体グレインの平均粒径は、前記界面部の間に配置される中央部の誘電体グレインの平均粒径の８５％以下である、請求項１３または１４に記載の積層セラミック電子部品。
  17. 平行して交互に積層された複数の内部電極と、その間に配置された複数の誘電体層と、を含むセラミック本体を含み、
    前記内部電極及び誘電体層は前記セラミック本体の厚さ方向に積層され、各誘電体層は粒成長促進剤及び粒成長抑制剤のうちのいずれか一つ以上である粒成長調節成分を含み、前記誘電体層の厚さ方向で粒成長調節成分の濃度勾配を有する、積層セラミック電子部品。
  18. 前記粒成長調節成分は、Ｌｉ、Ｂｉ、Ｂ、Ｎａ、Ｋ、Ｍｇ、Ｓｉ、Ｖ、Ｙｂ、Ｙ、Ｚｒ及びＳのうちのいずれか一つ以上である、請求項１７に記載の積層セラミック電子部品。
  19. 前記複数の内部電極は、前記誘電体層と同一の粒成長調節成分を含む、請求項１７または１８に記載の積層セラミック電子部品。
  20. 前記複数の内部電極は、前記誘電体層と同一の粒成長調節成分がドープされたセラミック成分を含む、請求項１９に記載の積層セラミック電子部品。
  21. 前記誘電体層は、前記内部電極と隣接した界面部、及び前記界面部の間に配置される中央部を含み、前記中央部は粒成長抑制剤の濃度が界面部に比べて高く、前記界面部は粒成長促進剤の濃度が中央部に比べて高い、請求項１７から２０のいずれか一項に記載の積層セラミック電子部品。
  22. 前記内部電極の間に配置された誘電体層の厚さ方向に少なくとも一層当たり１個〜５個の誘電体グレインを含む、請求項１７から２１のいずれか一項に記載の積層セラミック電子部品。
JP2016046820A 2015-07-22 2016-03-10 積層セラミック電子部品 Active JP6747643B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150103745A KR102183425B1 (ko) 2015-07-22 2015-07-22 적층 세라믹 전자부품
KR10-2015-0103745 2015-07-22

Publications (2)

Publication Number Publication Date
JP2017028246A true JP2017028246A (ja) 2017-02-02
JP6747643B2 JP6747643B2 (ja) 2020-08-26

Family

ID=57836213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016046820A Active JP6747643B2 (ja) 2015-07-22 2016-03-10 積層セラミック電子部品

Country Status (4)

Country Link
US (1) US10607776B2 (ja)
JP (1) JP6747643B2 (ja)
KR (1) KR102183425B1 (ja)
CN (1) CN106373779B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195672A (ja) * 2017-05-16 2018-12-06 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2019096779A (ja) * 2017-11-24 2019-06-20 京セラ株式会社 コンデンサ
KR20190091197A (ko) 2018-01-26 2019-08-05 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
WO2020090415A1 (ja) * 2018-10-31 2020-05-07 昭栄化学工業株式会社 Ｎｉペーストおよび積層セラミックコンデンサ

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180073359A (ko) 2016-12-22 2018-07-02 삼성전기주식회사 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP2019134098A (ja) * 2018-01-31 2019-08-08 Tdk株式会社 積層セラミックコンデンサ
US10957485B2 (en) 2018-03-06 2021-03-23 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and ceramic material powder
KR102497972B1 (ko) * 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021002646A (ja) * 2019-06-18 2021-01-07 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11373810B2 (en) * 2019-12-27 2022-06-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR102575247B1 (ko) * 2019-12-27 2023-09-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11776744B2 (en) * 2020-05-19 2023-10-03 Samhwa Capacitor Co., Ltd. Multilayer ceramic capacitor and manufacturing method thereof
JP2022114084A (ja) * 2021-01-26 2022-08-05 株式会社村田製作所 積層セラミックコンデンサ
KR20230078084A (ko) * 2021-11-26 2023-06-02 삼성전기주식회사 적층 세라믹 캐패시터
KR20230102299A (ko) * 2021-12-30 2023-07-07 삼성전기주식회사 세라믹 전자부품
US20230377801A1 (en) * 2022-05-18 2023-11-23 Samsung Electro-Mechanics Co., Ltd. Multilayered capacitor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311985A (ja) * 2003-03-27 2004-11-04 Tdk Corp 積層型チップコンデンサおよびその製造方法
JP2009260200A (ja) * 2008-03-26 2009-11-05 Kyocera Corp 積層セラミックコンデンサ
JP2010067418A (ja) * 2008-09-09 2010-03-25 Noritake Co Ltd 導体ペーストおよびその製造方法
JP2011210826A (ja) * 2010-03-29 2011-10-20 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2013236060A (ja) * 2012-05-04 2013-11-21 Samsung Electro-Mechanics Co Ltd 積層型電子部品及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652378A (en) * 1970-02-19 1972-03-28 Western Electric Co Strengthening alumina substrates by incorporating grain growth inhibitor in surface and promoter in interior
JPS5039445B2 (ja) * 1972-10-06 1975-12-17
CA1095704A (en) * 1976-01-20 1981-02-17 Gen Itakura Semiconductive ceramics
EP0406580B1 (en) * 1989-06-09 1996-09-04 Matsushita Electric Industrial Co., Ltd. A composite material and a method for producing the same
JP2757587B2 (ja) * 1990-06-26 1998-05-25 松下電器産業株式会社 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JP3561123B2 (ja) * 1997-09-29 2004-09-02 京セラ株式会社 誘電体薄膜およびその製法
KR100259327B1 (ko) 1998-03-25 2000-06-15 김충환 세라믹 콘덴서용 유전체 조성물 및 그 제조방법
JP3370933B2 (ja) * 1998-05-01 2003-01-27 太陽誘電株式会社 積層セラミックコンデンサ
JP2002305124A (ja) 2000-05-30 2002-10-18 Tdk Corp 積層セラミックコンデンサおよびその製造方法
TW504719B (en) 2000-05-30 2002-10-01 Tdk Corp Multilayer ceramic capacitor and production method thereof
JP2003124049A (ja) 2001-10-10 2003-04-25 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2006041393A (ja) * 2004-07-29 2006-02-09 Tdk Corp 積層セラミックコンデンサ
US7158364B2 (en) * 2005-03-01 2007-01-02 Tdk Corporation Multilayer ceramic capacitor and method of producing the same
WO2007026614A1 (ja) * 2005-08-29 2007-03-08 Kyocera Corporation 誘電体磁器およびその製法、並びに積層セラミックコンデンサ
JP2008227332A (ja) * 2007-03-15 2008-09-25 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサとその製造方法
JP4724728B2 (ja) * 2008-03-31 2011-07-13 株式会社デンソー 積層型圧電素子の製造方法
JP2010212503A (ja) * 2009-03-11 2010-09-24 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP5146852B2 (ja) * 2010-03-05 2013-02-20 株式会社村田製作所 積層セラミックコンデンサ
KR101179330B1 (ko) * 2010-07-30 2012-09-03 삼성전기주식회사 저온 동시 소성 세라믹 조성물, 이를 포함하는 저온 동시 소성 세라믹 기판 및 이의 제조방법
KR101730184B1 (ko) * 2010-11-08 2017-05-12 삼성전기주식회사 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 콘덴서의 제조방법
KR101208286B1 (ko) * 2011-04-26 2012-12-05 삼성전기주식회사 세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법
KR101952843B1 (ko) * 2011-07-07 2019-02-27 삼성전기주식회사 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR20130017327A (ko) * 2011-08-10 2013-02-20 삼성전기주식회사 적층 세라믹 전자 부품의 내부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자 부품
KR101843190B1 (ko) * 2011-08-31 2018-03-28 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
KR20130106569A (ko) * 2012-03-20 2013-09-30 삼성전기주식회사 유전체 조성물 및 이를 포함하는 세라믹 전자부품
KR101548785B1 (ko) 2012-05-08 2015-08-31 삼성전기주식회사 적층 세라믹 부품
KR101548787B1 (ko) 2012-06-05 2015-08-31 삼성전기주식회사 적층 세라믹 부품
JP6337689B2 (ja) * 2013-10-03 2018-06-06 Tdk株式会社 半導体磁器組成物およびｐｔｃサーミスタ
JP6451481B2 (ja) * 2015-05-07 2019-01-16 Tdk株式会社 誘電体膜および誘電体素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311985A (ja) * 2003-03-27 2004-11-04 Tdk Corp 積層型チップコンデンサおよびその製造方法
JP2009260200A (ja) * 2008-03-26 2009-11-05 Kyocera Corp 積層セラミックコンデンサ
JP2010067418A (ja) * 2008-09-09 2010-03-25 Noritake Co Ltd 導体ペーストおよびその製造方法
JP2011210826A (ja) * 2010-03-29 2011-10-20 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2013236060A (ja) * 2012-05-04 2013-11-21 Samsung Electro-Mechanics Co Ltd 積層型電子部品及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195672A (ja) * 2017-05-16 2018-12-06 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6996867B2 (ja) 2017-05-16 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2019096779A (ja) * 2017-11-24 2019-06-20 京セラ株式会社 コンデンサ
KR20190091197A (ko) 2018-01-26 2019-08-05 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
US11004609B2 (en) 2018-01-26 2021-05-11 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor having certain interlayer insulation resistance
WO2020090415A1 (ja) * 2018-10-31 2020-05-07 昭栄化学工業株式会社 Ｎｉペーストおよび積層セラミックコンデンサ
JPWO2020090415A1 (ja) * 2018-10-31 2021-09-30 昭栄化学工業株式会社 Ｎｉペーストおよび積層セラミックコンデンサ

Also Published As

Publication number Publication date
US10607776B2 (en) 2020-03-31
CN106373779B (zh) 2019-11-01
JP6747643B2 (ja) 2020-08-26
KR20170012686A (ko) 2017-02-03
US20170025222A1 (en) 2017-01-26
CN106373779A (zh) 2017-02-01
KR102183425B1 (ko) 2020-11-27

Similar Documents

Publication Publication Date Title
JP6747643B2 (ja) 積層セラミック電子部品
JP5046700B2 (ja) 誘電体磁器および積層セラミックコンデンサ
JP2022050693A (ja) 積層セラミックキャパシタ
JP6521517B2 (ja) 積層セラミック電子部品及びその製造方法
JP2007297258A (ja) 誘電体セラミックス及び積層セラミックコンデンサ
KR102163417B1 (ko) 적층 세라믹 커패시터
US11538631B2 (en) Dielectric composition and multilayered electronic component comprising the same
JP2018133501A (ja) 積層セラミックコンデンサおよびその製造方法
KR20160034763A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP7512562B2 (ja) 誘電体組成物及びこれを含む積層型電子部品
JP2011199252A (ja) 積層セラミックコンデンサ
KR20130125106A (ko) 적층 세라믹 부품
JP5849361B2 (ja) 積層型電子部品及びその製造方法
KR20190116112A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102107029B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2021077854A (ja) 積層セラミックキャパシタ
JP6841480B2 (ja) 誘電体組成物及びこれを含む積層電子部品
JP2007157769A (ja) 積層型電子部品
KR20160095383A (ko) 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP7168396B2 (ja) 積層セラミックキャパシタ
KR102516762B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
JP2011132124A (ja) 誘電体磁器および積層型電子部品
KR20220128973A (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
JP2023184543A (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200722

R150 Certificate of patent or registration of utility model

Ref document number: 6747643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250