CN106373779A - 多层陶瓷电子组件 - Google Patents

多层陶瓷电子组件 Download PDF

Info

Publication number
CN106373779A
CN106373779A CN201610203178.5A CN201610203178A CN106373779A CN 106373779 A CN106373779 A CN 106373779A CN 201610203178 A CN201610203178 A CN 201610203178A CN 106373779 A CN106373779 A CN 106373779A
Authority
CN
China
Prior art keywords
dielectric
dielectric layer
interface portion
interior electrode
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610203178.5A
Other languages
English (en)
Other versions
CN106373779B (zh
Inventor
朴今珍
崔畅学
刘正勋
金斗永
辛敏基
李治和
李哲承
金钟翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN106373779A publication Critical patent/CN106373779A/zh
Application granted granted Critical
Publication of CN106373779B publication Critical patent/CN106373779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

提供了一种多层陶瓷电子组件。所述多层陶瓷电子组件包括：陶瓷主体，介电层和内电极交替地堆叠在陶瓷主体中。介电层包含长轴与短轴的比为3.5或更大的至少一个介电颗粒。内电极包含具有用于介电颗粒的颗粒生长调节成分的陶瓷组分。每个介电层包括与内电极相邻的界面部分以及设置在界面部分之间的中央部分，界面部分和中央部分中的颗粒生长调节成分的浓度彼此不同。

Description

多层陶瓷电子组件
本申请要求于2015年7月22日在韩国知识产权局提交的第10-2015-0103745号韩国专利申请的优先权和权益，所述韩国专利申请的公开内容通过引用被包含于此。
技术领域
本公开涉及一种多层陶瓷电子组件及其制造方法。
背景技术
使用陶瓷材料的电子组件(例如，电容器、电感器、压电元件、压敏电阻、热敏电阻等)包括由陶瓷材料形成的陶瓷主体、形成在陶瓷主体中的内电极以及安装在陶瓷主体的表面上以连接到内电极的外电极。
在这样的电子组件中，多层陶瓷电容器通常通过使用片方法(sheetmethod)、印刷方法等将用于形成内电极的膏和用于形成介电层的膏进行堆叠并且对堆叠的膏进行烧结来制造。
根据现有技术，已经使用钛酸钡(BaTiO3)基介电材料作为多层陶瓷电容器等中使用的介电材料。
由于这些电子组件在需要高可靠性的领域中越来越多地被使用，因此对高可靠性多层陶瓷电子组件的需求已增加。
同时，根据多层陶瓷电子组件的发展，高电容特性和高可靠性特性的实现已成为需要解决的重要问题。
发明内容
本公开的一方面可提供一种多层陶瓷电子组件及其制造方法。
根据本公开的一方面，提供一种多层陶瓷电子组件及其制造方法，所述多层陶瓷电子组件包括：陶瓷主体，介电层和内电极交替地堆叠在陶瓷主体中。介电层包含长轴与短轴的比为3.5或更大的至少一个介电颗粒。内电极包含具有用于介电颗粒的颗粒生长调节成分的陶瓷组分。每个介电层由与内电极相邻的界面部分以及设置在界面部分之间的中央部分构成，界面部分和中央部分中的颗粒生长调节成分的浓度彼此不同。
根据本公开的另一方面，一种多层陶瓷电子组件包括：陶瓷主体，介电层和内电极交替地堆叠在陶瓷主体中。介电层包含长轴与短轴的比为3.5或更大的至少一个介电颗粒。内电极包含用于介电颗粒的颗粒生长调节成分，其中，颗粒生长调节成分为颗粒生长促进剂和颗粒生长抑制剂中的一种或更多种。介电层具有用于介电颗粒的颗粒生长调节成分在陶瓷主体的厚度方向上的浓度梯度。
根据本公开的另一方面，一种多层陶瓷电子组件包括：多个内电极，彼此平行地堆叠；多个介电层，设置在堆叠的内电极中的相邻的内电极之间。所述内电极和介电层沿着多层陶瓷电子组件的厚度方向堆叠，各个介电层包含浓度沿着各个介电层的厚度方向变化的颗粒生长调节成分，其中，颗粒生长调节成分为颗粒生长促进剂和颗粒生长抑制剂中的一种或更多种。
还提供了一种制造这样的多层陶瓷电子组件的方法。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其它方面、特点和优点将被更清楚地理解，在附图中：
图1是示出根据示例性实施例的多层陶瓷电子组件的透视图；
图2是沿着图1中的I-I'线截取的剖视图；
图3是根据第一示例性实施例的图2中的P部分的放大图；
图4是根据第二示例性实施例的图2中的P部分的放大图；
图5是根据第三示例性实施例的图2中的P部分的放大图；
图6是根据第四示例性实施例的图2中的P部分的放大图；
图7是根据示例性实施例的通过切割经过烧结的多层主体而获得的扫描电子显微镜(SEM)照片。
具体实施方式
在下文中，将参照附图在下面描述本发明构思的实施例。
然而，本发明构思可按照许多不同的形式来举例说明，并且不应该被解释为局限于在此阐述的特定实施例。更确切地说，提供这些实施例，以使本公开将是彻底的和完整的，并将本公开的范围充分地传达给本领域技术人员。
在整个说明书中，将理解的是，当诸如层、区域或晶圆(基板)的元件被称为“位于”另一元件“上”、“连接到”另一元件或者“结合到”另一元件时，所述元件可直接“位于”另一元件“上”、直接“连接到”另一元件或者直接“结合到”另一元件，或者可存在介于它们之间的其它元件。相比之下，当元件被称为“直接位于”另一元件“上”、“直接连接到”另一元件或者“直接结合到”另一元件时，可不存在介于它们之间的其它元件或层。相同的标号始终指示相同的元件。如在此使用的，术语“和/或”包括一个或更多个相关联的所列项目中的任何以及全部组合。
将明显的是，虽然可在此使用术语“第一”、“第二”、“第三”等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，下面描述的第一构件、组件、区域、层或部分可称作第二构件、组件、区域、层或部分。
为了描述的方便，可在此使用空间相关的术语(例如，“在……之上”、“上面的”、“在……之下”和“下面的”等)，以描述如图中示出的一个元件与一个或更多个其它元件的关系。将理解的是，除了图中示出的方位之外，空间相关的术语意在包括装置在使用或操作时的不同方位。例如，如果图中的装置翻转，则被描述为相对于其它元件或特征“在”其它元件或特征“之上”的元件或“上面的”元件将被定位为相对于其他元件或特征“在”所述其它元件或特征“之下”或“下面”。因此，术语“在……之上”可根据附图中的装置的特定方向而包含“在……之上”和“在……之下”的两种方位。装置可被另外定位(旋转90度或处于其它方位)，并可对在此使用的空间相关的描述符做出相应解释。
在此使用的术语仅用于描述特定实施例，并且无意限制本发明构思。除非上下文中另外清楚地指明，否则如在此使用的单数形式也意在包括复数形式。还将理解的是，当在本说明书中使用的术语“包括”和/或“包含”时，列举存在所述的特征、整体、步骤、操作、构件、元件和/或组，而并不排除存在或增加一个或更多个其它特征、整体、步骤、操作、构件、元件和/或组。
在下文中，将参照示出本发明构思的实施例的示意图来描述本发明构思的实施例。在附图中，例如，示出了组件的理想的形状。然而，由于制造技术和/或公差，相对于示出的这些组件，所述组件可被制造为具有修改的形状。因此，本发明构思的实施例不应被解释为受限于在此示出的区域的特定形状，而是应更普遍地被解释为包括由于制造工艺和非理想因素造成的形状的改变。本发明构思也可由在此示出和/或描述的一个或多个实施例的组合而构成。
下面描述的本发明构思的内容可具有多种构造。在此仅示出并描述了示例性构造，发明构思不限于此，并且应被解释为扩展为全部合适的构造。
图1是示出根据示例性实施例的多层陶瓷电子组件100的示意性透视图，图2是沿着图1中的I-I'线截取的多层陶瓷电子组件100的示意性剖视图。
参照图1和图2，根据示例性实施例的多层陶瓷电子组件100可包括陶瓷主体110以及设置在陶瓷主体的外表面上的外电极131和132。
陶瓷主体110可包括：有源部，被限定为对形成电子组件的电容做出贡献的部分；上覆盖层和下覆盖层，分别形成在有源部的上表面和下表面上作为上边缘部和下边缘部。有源部可包括介电层111以及内电极121和122，并且可通过堆叠其上印刷有内电极121和122的介电层111而形成。上覆盖层可包括陶瓷主体110的包括设置在最上边的内电极(121或122)之上的介电层111的部分，下覆盖层可包括陶瓷主体110的设置在最下边的内电极(121或122)之下的介电层111的部分。
在示例性实施例中，陶瓷主体110的形状不受具体限制，但可大体上为六面体形状。注意的是：当电子组件进行烧结时，由于陶瓷粉末的烧结收缩会导致产生厚度差。烧结收缩的水平会根据是否存在内电极图案而变化。此外，陶瓷主体的边缘部分可按照陶瓷主体110不具有完美的六面体形状这样的方式进行抛光。基于至少这些原因，虽然陶瓷主体可能不按照六面体形状而精确地成型，但是陶瓷主体可具有大体上接近于六面体形状的形状。
内电极121和122可与介电层111交替地堆叠，并且通过介于内电极之间的介电层111而彼此电绝缘。
内电极121和122可分别包括第一内电极121和第二内电极122，并且第一内电极和第二内电极可交替地堆叠在介电层上。
包括在陶瓷主体110中的堆叠的内电极121和122的厚度和数量可基于用途而确定。
内电极121和122可包含镍(Ni)、铜(Cu)、钯(Pd)或它们的合金，但不限于此。
第一内电极121和第二内电极122中包含的导电材料不受具体限制，但可使用镍(Ni)。
介电层111可包含具有高介电常数的陶瓷组合物。例如，介电层111可包含钛酸钡(BaTiO3)基介电材料。
钛酸钡(BaTiO3)基介电材料可以是纯钛酸钡或钛酸钡的Ba位点(A位点)和Ti位点(B位点)中掺杂其它额外的元素的化合物。
图3是根据第一示例性实施例的图2中的P部分的放大图。
参照图3，在根据第一示例性实施例的多层陶瓷电子组件中，介电层111可包含其长轴与短轴的比为3.5或更大的至少一个介电颗粒11。
当多层陶瓷电子组件(例如，多层陶瓷电容器)被微型化和超薄化时，所述组件的层的尺寸与形成这些层的材料的单个颗粒的尺寸处于同一数量级。就这方面而言，介电材料可被原子化，以能够减小介电层中的介电颗粒的尺寸。
因此，在根据现有技术的多层陶瓷电容器中，通常，五个或更多个介电颗粒沿厚度方向设置在介电层中的每个中。
然而，在介电层中的介电颗粒的尺寸小的情况下，介电常数会减小。因此，为了实现超级电容多层陶瓷电容器，优选的是增大介电颗粒的尺寸，并且为了实现需要的性能，优选的是控制介电颗粒的形状。
根据第一示例性实施例，由于介电层111包含其长轴与短轴的比为3.5或更大的至少一个介电颗粒11，并且与现有技术相比，介电颗粒的尺寸大，因此可实现超级电容多层陶瓷电容器。
此外，与现有技术不同，介电层111中的每个中的厚度方向上的介电颗粒11的数量可以是1个或者2个至5个。
具体地讲，如图3所示，仅一个介电颗粒11(其长轴与短轴的比为3.5或更大)可存在于介电层111中的每个的厚度方向上。
也就是说，根据示例性实施例，其长轴与短轴的比为3.5或更大的至少一个介电颗粒11可包含在单个介电层111中，就这种介电颗粒11而言，仅一个介电颗粒11可设置在介电层111的厚度方向上。
在示例性实施例中，可如图3所示来限定介电颗粒11的短轴和长轴。
也就是说，介电颗粒11的长轴和短轴可分别被限定为在介电颗粒的边界内测量的最长的长度和最短的长度。
例如，如图3所示，最长的长度可以是介电颗粒11在对角线方向上的两个边界之间的长度，最短的长度可以是介电颗粒11在介电层的厚度方向上的两个边界之间的长度。
长轴和短轴按照如上所述进行限定的原因在于：与现有技术不同，根据示例性实施例的介电颗粒11的形状大体上为矩形，并且具有比长度大的宽度。这种形状可从通过观察介电层的截面获得的扫描电子显微镜(SEM)照片而确认，如图7所示。
在如第一示例性实施例那样的单个介电层111中包含长轴与短轴的比为3.5或更大的至少一个介电颗粒11的情况下，可获得高介电常数。
因此，可实现超级电容多层陶瓷电容器，并且可获得等于形成在根据现有技术的普通多层陶瓷电容器的介电层中的介电颗粒的介电常数的两倍或更多倍的介电常数。
更具体地讲，在五个或更多个介电颗粒沿厚度方向设置在介电层中的每个中的普通多层陶瓷电容器中，可实现大约3000的介电常数，但根据示例性实施例，可实现大约7000的介电常数。
在单个介电层111中不存在其长轴与短轴的比为3.5或更大的介电颗粒11的示例中，也就是说，单个介电层111中存在其长轴与短轴的比小于3.5的介电颗粒11的情况下，可能不会实现如第一示例性实施例中的高介电常数。
同时，在如第一示例性实施例中的单个介电层111中包括其长轴与短轴的比为3.5或更大的介电颗粒11的示例中，会出现诸如绝缘电阻劣化的问题。
然而，这个问题可通过如下描述的调节介电层111的界面部分中的颗粒生长调节成分(grain growth adjusting ingredient)的浓度来解决，下面将论述其详细的描述。
同时，可按照如下方式来执行控制介电颗粒的形状的方法：以使长轴与短轴的比为3.5或更大的至少一个介电颗粒11包含在单个介电层111中。
所述方法可根据介电层的位置通过控制颗粒生长调节成分的浓度来执行。所述方法可包括使用包含在内电极121和122中的陶瓷组分，其中，所述陶瓷组分自身包含用于介电颗粒的颗粒生长调节成分。然后，在烧结的过程中将用于介电颗粒的颗粒生长调节成分挤出到介电层111。
颗粒生长调节成分可以是颗粒生长促进剂或颗粒生长抑制剂，或者可以是颗粒生长促进剂和颗粒生长抑制剂这二者。
颗粒生长促进剂可以是Li、Bi、B、Na和K中的任何一种或更多种，但不限于此。
此外，颗粒生长抑制剂可以是Mg、Si、V、Yb、Y、Zr和S中的任何一种或更多种，但不限于此。
详细地讲，根据示例性实施例，内电极121和122可包含具有用于介电颗粒11的颗粒生长调节成分的陶瓷组分。介电层111可由与内电极121和122相邻的界面部分111b以及设置在界面部分111b之间的中央部分111a构成。界面部分111b和中央部分111a中的颗粒生长调节成分的浓度可基于与内电极121和122的距离而达到彼此不同的值。
具体地讲，为了获得如第一示例性实施例中的将被包含在单个介电层111中的长轴与短轴的比为3.5或更大的至少一个介电颗粒11，可执行将界面部分111b中的颗粒生长促进剂的浓度调节得比中央部分111a中的颗粒生长促进剂的浓度高的方法。
下面将更详细地描述用于将界面部分111b和中央部分111a中的颗粒生长调节成分的浓度调节为彼此不同的方法和机理。
根据示例性实施例，长轴与短轴的比为3.5或更大的介电颗粒11可以按照0.1％至30％的含量包含在单个介电层111中。
更具体地讲，在存在于单个介电层111中的五百个(500)介电颗粒中的一个是长轴与短轴的比为3.5或更大的介电颗粒11的情况下，与不存在长轴与短轴的比为3.5或更大的介电颗粒11的情况相比，介电常数可增大2％或更多。
此外，在存在于单个介电层111中的一百个(100)介电颗粒中的一个是长轴与短轴的比为3.5或更大的介电颗粒11的情况下，与不存在长轴与短轴的比为3.5或更大的介电颗粒11的情况相比，介电常数可增大13％或更多。
此外，在存在于单个介电层111中的十个(10)介电颗粒中的一个是长轴与短轴的比为3.5或更大的介电颗粒11的情况下，与不存在长轴与短轴的比为3.5或更大的介电颗粒11的情况相比，介电常数可增大130％或更多。
同时，长轴与短轴的比为2.0或更大的介电颗粒11可以按照5％或更多至26％或更少(例如，5％至26％)的含量包含在单个介电层111中。
此外，长轴与短轴的比为1.5或更大的介电颗粒11可以按照30％或更多至77％或更少的含量包含在单个介电层111中。
根据示例性实施例，内电极121和122可包含束缚在其中的陶瓷组分21。
陶瓷组分21可以是掺杂有添加剂的介电材料，例如，掺杂有添加剂的钛酸钡基介电材料。
根据示例性实施例，由于添加剂掺杂于束缚在内电极121和122中的陶瓷组分21上，因此与使用纯钛酸钡介电材料作为陶瓷组分的情况相比，在烧结之后，可进一步提高陶瓷组分21的耐还原性(reduction resistance)，并且可提高陶瓷组分21的绝缘性能。
因此，由于束缚在内电极121和122中的陶瓷组分21的耐还原性和绝缘性能提高，所以可抑制过电流流到内电极121和122。此外，即使内电极121和122过热，也可通过防止电极的聚集和分离来减少绝缘劣化的发生，从而提高多层陶瓷电子组件的长期可靠性。
添加剂可以是从由钙(Ca)、价受体元素(valence acceptor element)和稀土元素组成的组中选择的一种或更多种。
价受体元素可包括镁(Mg)和锰(Mn)中的一种或更多种，稀土元素可包括钇(Y)、钆(Gd)、镝(Dy)、钬(Ho)、铕(Eu)、铒(Er)和镱(Yb)中的一种或更多种。
具体地讲，陶瓷组分21可包含用于介电颗粒的颗粒生长调节成分，其中，颗粒生长调节成分可以是颗粒生长促进剂或颗粒生长抑制剂，或者可以是颗粒生长促进剂和颗粒生长抑制剂这二者。
颗粒生长促进剂可以是Li、Bi、B、Na和K中的任何一种或更多种，但不必局限于此。
此外，颗粒生长抑制剂可以是Mg、Si、V、Yb、Y、Zr和S中的任何一种或更多种，但不限于此。
虽然以上进行了详细的描述，但是根据示例性实施例，还可通过内电极121和122中包含的陶瓷组分21的添加剂的组分来调节介电层111的组分。
因此，为了实现介电层111的物理性质，可适当地选择添加剂。
例如，陶瓷组分21可以是共掺杂有价受体元素和钙(Ca)中的一种或更多种的介电材料。
可选地，陶瓷组分21可以是共掺杂有稀土元素和钙(Ca)中的一种或更多种的介电材料，或者是共掺杂有价受体元素中的一种或更多种以及稀土元素中的一种或更多种的介电材料。
可选地，陶瓷组分21可以是共掺杂有价受体元素中的一种或更多种、稀土元素中的一种或更多种以及钙(Ca)的介电材料。
根据示例性实施例，内电极121和122的截面面积中被陶瓷组分21占据的截面面积可以为3％至30％。
在内电极(121或122)的面积中被陶瓷组分21占据的面积为3％或更小的情况下，减少绝缘劣化的产生的效果会不佳。另一方面，在陶瓷组分21占据的面积为30％或更大的情况下，由于内电极中的非导电区域增大而导致内电极的连接性会劣化，因此会减小电容。
根据示例性实施例，介电层111可包含与陶瓷组分21中包含的添加剂相同的添加剂，介电层111可具有添加剂在介电层111的厚度方向上的浓度梯度。
例如，在介电层111中，添加剂的浓度可沿厚度方向从与内电极(121或122)相邻的界面朝向内电极(121或122)的中央部分逐渐减小。
此外，根据示例性实施例，介电层111可具有用于介电颗粒的颗粒生长调节成分在陶瓷主体的厚度方向上的浓度梯度。
当在烧结过程中包含在内电极膏中(例如，包含在内电极膏中所包含的陶瓷组分21中)的添加剂从内电极膏被释放(例如，从内电极膏中所包含的陶瓷组分21被释放)的同时，存在于介电层111中的添加剂可包含在介电层111中，从而形成介电层的部分。
因此，介电层111中的在中央部分111a中的用于介电颗粒的颗粒生长调节成分和添加剂在介电层111的厚度方向上的浓度可与在介电层111与内电极121和122之间的界面的附近(例如，在与内电极相邻的区域111b中)中的用于介电颗粒的颗粒生长调节成分和添加剂在介电层111的厚度方向上的浓度不同。
如上所述，由于介电层111中的用于介电颗粒的颗粒生长调节成分和添加剂的浓度基于位置而不同，因此可控制介电颗粒的形状，并且可将介电层111的中央部分111a和界面部分111b中的介电颗粒的形状控制为彼此不同。
例如，在如图3所示的长轴与短轴的比为3.5或更大的至少一个介电颗粒11包含在单个介电层111中的情况下，界面部分111b中的颗粒生长促进剂的浓度可比介电层111的中央部分111a中的颗粒生长促进剂的浓度高。
界面部分111b和中央部分111a在介电层111中不进行区分，而是可彼此一体地形成，但可通过与内电极121和122的距离来区分界面部分111b和中央部分111a。
根据示例性实施例，界面部分111b可被限定为其与内电极(121或122)与介电层111之间的界面的距离在介电层111的厚度的20％内的区域。
钛酸钡(BaTiO3)可用作介电层111的材料，以提供高介电常数。然而，钛酸钡(BaTiO3)的使用会减小介电层的电阻。因此，在使介电层和内电极变薄的情况下，会难以使用钛酸钡(BaTiO3)形成可靠的组分，从而形成介电层。
此外，通过使用包含添加剂的介电层来提高介电层的耐还原性和可靠性，可减小介电常数，并且会增大散逸因数(DF)。
因此，根据示例性实施例，介电层可包含添加元素，但是添加元素沿厚度方向会不均匀地包含在介电层中。可选地，添加元素还可包含(或聚集)在介电层111的与内电极(121、122)相邻的界面部分111b中。
介电层111的与内电极121或122相邻的界面部分中的氧空位的聚集会导致在使用多层陶瓷电子组件100的过程中由对介电层111的损坏造成的绝缘劣化。因此，在如示例性实施例那样提高钛酸钡的耐还原性和可靠性的添加剂主要存在于介电层的界面部分111b中的情况下，可实现高介电常数和低散逸因数，并且还可提高可靠性。
此外，根据示例性实施例，在介电层中，主要聚集有氧空位的界面部分111b中的添加剂的浓度可较高，界面部分111b是介电层的位于从内电极的边界到介电层的总厚度的20％或更小的距离内的区域，因此可有效地实现高介电常数和低散逸因数，并且还可提高可靠性。
根据示例性实施例，添加元素可主要包含在介电层111的界面部分111b中，因此介电层的界面部分111b中的添加元素的浓度可比介电层的中央部分111a中的添加元素的浓度高。
如在示例性实施例中，由于添加元素不是均匀地包含在介电层111中，而是与中央部分111a相比以较高的浓度包含在界面部分111b中，因此防止多层陶瓷电子组件的介电常数减小，减小散逸因数，并且提高可靠性。
如下面再次描述的关于制造多层陶瓷电子组件的方法，介电层111以及内电极121和122可通过对在用于形成介电层的多个陶瓷生片上涂敷内电极膏并堆叠这些陶瓷生片而获得的多层主体进行烧结而形成。
根据示例性实施例，用于形成内电极的内电极膏可包含掺杂有添加元素的陶瓷组分，陶瓷组分包含用于介电颗粒的颗粒生长调节成分，因此介电层111的与内电极相邻的界面部分111b中的添加剂的浓度可比介电层111的中央部分111a中的添加剂的浓度高，并且介电层可具有用于介电颗粒的颗粒生长调节成分在陶瓷主体的厚度方向上的浓度梯度。
当对包括其上涂敷有内电极膏的陶瓷生片的多层主体进行烧结时，包含在内电极膏中的陶瓷组分会从内电极被释放，并且可朝向陶瓷生片运动，从而形成介电层的部分。在这种情况下，陶瓷组分可主要设置在介电层111的与内电极121和122相邻的界面部分111b中。
类似地，用于介电颗粒的颗粒生长调节成分可通过如上所述的机理主要设置在介电层111的与内电极121和122相邻的界面部分111b中。
根据意图，除了上述方法之外，可使用溅射方法将颗粒生长促进剂或颗粒生长抑制剂(为用于介电颗粒的颗粒生长调节成分)主要设置在介电层111的界面部分111b中。
根据示例性实施例，内电极膏中包含的陶瓷组分可包含掺杂有添加元素的介电材料，与不掺杂添加元素而是将另外的添加剂添加到内电极膏中的情况或者将具有涂覆有添加剂的表面的陶瓷组分添加到内电极膏中的情况相比，添加元素可均匀地分散在介电层111的界面部分111b中。
在添加元素不掺杂在钛酸钡基复合物上而是单独地存在于陶瓷组分中的情况下(与示例性实施例不同)，当内电极121和122被烧结时，添加剂不会完全地固溶在陶瓷组分或形成介电层111的介电材料的基材主要成分中，因此添加剂会以分离的形式存在。在这种情况下，会形成使内电极121和122的连接性能和介电材料中的电气性能劣化的二次相，因此会减小电容。还会使可靠性劣化。
然而，在如示例性实施例中的使用掺杂有添加元素的介电材料作为具有比内电极膏的烧结温度高的烧结温度的陶瓷组分的情况下，当内电极121和122被烧结时，可抑制添加剂的分离以及由添加剂导致的二次相，因此可防止电容减小。从而可提高可靠性。
此外，在烧结过程中被挤向陶瓷生片和内电极121和122的界面的陶瓷组分可与陶瓷生片111中包含的复合物一起形成介电层111，因此可减小介电层111的散逸因数。从而可提高可靠性。
添加剂可以是从由钙(Ca)、价受体元素和稀土元素组成的组中选择的一种或更多种元素。
价受体元素可包括镁(Mg)和猛(Mn)中的一种或更多种，稀土元素可包括钇(Y)、钆(Gd)、镝(Dy)、钬(Ho)、铕(Eu)、铒(Er)和镱(Yb)中的一种或更多种。
在陶瓷组分21掺杂有钙(Ca)的情况下，可提高耐还原性，并且可通过抑制氧空位的运动来提高可靠性。
在陶瓷组分21掺杂有价受体元素(Mg和Mn)中的一种或更多种的情况下，当在还原气氛下进行烧结时，陶瓷组分可防止介电材料被还原和半导体化。
在陶瓷组分21掺杂有稀土元素(Y、Gd、Dy、Ho、Eu、Er和Yb)中的一种或更多种的情况下，由于钛酸钡基介电材料的A点位和B点位这二者可被稀土元素取代，因此在烧结过程中可保持平衡，从而可提高多层陶瓷电子组件的可靠性。
根据示例性实施例，虽然未限制，但是介电层111在厚度方向上可由单个介电颗粒11形成，即使介电层111包含单个介电颗粒11，介电颗粒的壳体部中的添加元素的含量也可比介电颗粒的芯部中的添加元素的含量高。
此外，在介电层111在厚度方向上由单个介电颗粒11形成的情况下，介电颗粒11的与界面部分111b对应的壳体部的区域中的添加元素的含量可比介电颗粒11的中央部分111a中包括的区域中的添加元素的含量高。
如上所述，在烧结过程中内电极膏中包含的陶瓷组分被挤向与陶瓷生片形成的界面以形成介电层111的情况下，形成陶瓷组分的掺杂有添加剂的介电材料可包围陶瓷生片中包含的介电粉末，以形成介电颗粒11的壳体部。
因此，根据示例性实施例，界面部分111b中包含的介电颗粒11的壳体部可包含掺杂有添加剂的介电材料，介电层111的界面部分111b中包含的介电颗粒11的壳体部中的添加剂的含量可比介电层111的界面部分111b中包含的介电颗粒11的芯部中的添加剂的含量高。
在烧结之后，在内电极膏和陶瓷生片的烧结过程中未从内电极膏被释放的陶瓷组分21可保留在内电极121和/或122中，并且可减少绝缘劣化的产生。
根据示例性实施例，在烧结之后，束缚在内电极121和122中的陶瓷组分的尺寸可以为1nm至300nm。
再次参照图1和图2，包括在陶瓷主体110中的上覆盖层和下覆盖层可通过分别在有源部的上表面和下表面上沿竖直方向堆叠单个或两个或更多个介电层111来形成，并且可用来防止内电极121和122由于物理应力或化学应力而被损坏。
第一外电极131和第二外电极132可分别设置在陶瓷主体110的两端部上，并且可分别电连接到第一内电极121和第二内电极122的暴露的端部，从而构成电容器电路。
虽然未限制，但是外电极131和132可包含铜(Cu)作为导电材料。虽然未限制，但是外电极131和132还可包含玻璃，并且可由包含导电材料和玻璃的外电极膏形成。玻璃可以以玻璃料的形式包含在外电极膏中。
外电极131和132可通过对外电极膏进行烧结而形成。
根据示例性实施例，具有高电容、低散逸因数和优异可靠性的多层陶瓷电子组件100可通过包括其添加剂的浓度在厚度方向上不同的介电层而提供。
图4是根据第二示例性实施例的图2中的P部分的放大图。
参照图4，可理解的是，介电层111在厚度方向上可由两个介电颗粒11而形成。
调节如上所述的介电颗粒11的形状或设置的方法可通过调节颗粒生长促进剂来执行，以使介电层111的中央部分111a中的颗粒生长促进剂的浓度低，使介电层111的界面部分111b中的颗粒生长促进剂的浓度高，并且使界面部分111b与中央部分111a之间的颗粒生长促进剂的浓度差大。
在介电层111具有包含如图4所示的介电颗粒11的结构的情况下，介电常数会高，并且直流(DC)偏置特性会优异。
此外，击穿电压(BDV)可比上面描述的图3中的第一示例性实施例的击穿电压(BDV)高。例如，BDV可增大大约10％或更多。
详细地讲，根据第二示例性实施例，介电常数可以为大约6000，在DC 3V或更大时电容改变率可以在70％内。
图5是根据第三示例性实施例的图2中的P部分的放大图。
参照图5，可理解的是，介电层111在厚度方向上由三个介电颗粒11形成，但介电层111的界面部111b中的介电颗粒11b的尺寸比介电层111的中央部分111a中的介电颗粒11a的尺寸大。
调节如上所述的介电颗粒11的形状或设置的方法可通过调节将被包含在介电层111的中央部分111a中的颗粒生长抑制剂的浓度并且调节将被包含在介电层111的界面部分111b中的颗粒生长促进剂的浓度来执行。可选地，可调节为：中央部分111a中的颗粒生长抑制剂的浓度比界面部分111b中的颗粒生长抑制剂的浓度高，中央部分111a中的颗粒生长促进剂的浓度比界面部分111b中的颗粒生长促进剂的浓度低；或者界面部分111b中的颗粒生长抑制剂的浓度比中央部分111a中的颗粒生长抑制剂的浓度高，中央部分111a中的颗粒生长促进剂的浓度比界面部分111b中的颗粒生长促进剂的浓度高。
在介电层111具有包括如图5所示的介电颗粒11的结构的情况下，介电常数会高，并且DC偏置特性会优异。
此外，击穿电压(BDV)可比上面描述的图3中的第一示例性实施例的击穿电压(BDV)高。例如，BDV可增大大约10％或更大。
详细地讲，根据第三示例性实施例，介电常数可以为大约5000，在DC 3V或更大时电容变化率可以在60％内。
同时，根据第三示例性实施例，存在于与内电极121和122相邻的界面部分111b中的介电颗粒11b的厚度T2(例如，平均厚度)与介电层111的厚度(例如，平均厚度)的比(T2/T 1)可以为10％至45％。
此外，设置在界面部分111b之间的中央部分111a中的介电颗粒11a的平均颗粒尺寸可等于或小于存在于界面部分111b中的介电颗粒11b的平均颗粒尺寸的85％。
图6是根据第四示例性实施例的图2中的P部分的放大图。
参照图6，可理解的是，介电层111在厚度方向上由三个介电颗粒11形成，但介电层111的界面部分111b中的介电颗粒11b'的尺寸比介电层111的中央部分111a中的介电颗粒11a'的尺寸小。
调节如上所述的介电颗粒11的形状或设置的方法可通过调节将被包含在介电层的中央部分111a中的颗粒生长促进剂的浓度并且调节从内电极121和122挤出以被包含在介电层111的界面部分111b中以抑制介电层111中的颗粒生长的颗粒生长抑制剂的浓度来执行。
在介电层111具有包括如图6所示的介电颗粒的结构的情况下，介电常数与第一示例性实施例至第三示例性实施例相比会相对低，但与普通的多层陶瓷电容器的结构相比会高，并且DC偏置特性会优异。
此外，击穿电压(BDV)可比上面描述的图3中的第一示例性实施例的击穿电压(BDV)高。例如，BDV可增大大约10％或更大。
此外，绝缘电阻(IR)会大，并且偏差或可变性会小，因此可靠性会优异，在高温下电容的改变会小。
详细地讲，根据第四示例性实施例，介电常数可以为大约4000，在DC 3V时电容变化率可以在60％内。
同时，根据第四示例性实施例，存在于与内电极121和122相邻的界面部分111b中的介电颗粒11b'的厚度T2(例如，平均厚度)与介电层111的厚度T 1(例如，平均厚度)的比(T2/T1)可以为2％至30％。
此外，存在于界面部分111b中的介电颗粒11b'的平均颗粒尺寸可等于或小于设置在界面部分111b之间的中央部分111a中的介电颗粒11a'的平均颗粒尺寸的85％。
根据另一示例性实施例，一种多层陶瓷电子组件100包括介电层111以及内电极121和122交替地堆叠在其中的陶瓷主体110。介电层111可包含长轴与短轴的比为3.5或更大的至少一个介电颗粒11。内电极121和122可包含用于介电颗粒的颗粒生长调节成分(为颗粒生长促进剂和颗粒生长抑制剂中的一种或更多种)，并且介电层111具有用于介电颗粒的颗粒生长调节成分在陶瓷主体110的厚度方向上的浓度梯度。
根据示例性实施例的制造多层陶瓷电子组件的方法可包括：制备包含钛酸钡基粉末的陶瓷生片(S 1)；将包含具有用于介电颗粒的颗粒生长调节成分并且掺杂有添加元素的陶瓷组分的内电极膏涂敷到陶瓷生片上(S2)。进而，将其上涂敷有内电极膏的陶瓷生片进行堆叠，以形成多层主体(S3)；对多层主体进行烧结，以制备陶瓷主体(S4)。
当制备多个陶瓷生片时(S1)，可将包含钛酸钡基粉末的介电浆料涂敷到载体膜上并使其干燥。
陶瓷生片通常不包含陶瓷组分中所包含的添加元素，或者在陶瓷生片包含添加元素的情况下，陶瓷生片中包含的添加元素的浓度比陶瓷组分中包含的添加元素的浓度低。因此，在烧结之后，在介电层中会形成浓度梯度。
根据示例性实施例，陶瓷组分中包含的添加元素相对于介电基材料的浓度可比形成陶瓷生片的介电浆料中包含的添加元素相对于介电基材料的浓度高。
内电极膏的涂敷(S2)可通过在陶瓷生片上印刷内电极膏来执行，但形成内电极图案的方法不限于此。
内电极膏可包含镍(Ni)、铜(Cu)、钯(Pd)或它们的合金作为电极材料，但不限于此。
根据示例性实施例，内电极膏可包含陶瓷组分，其中，陶瓷组分可包含用于介电颗粒的颗粒生长调节成分，并且可根据介电层所需要的物理性质而包含掺杂有添加剂的介电材料。
添加剂可以是从由钙(Ca)、价受体元素和稀土元素组成的组中选择的一种或更多种元素。
例如，陶瓷组分可以是掺杂钙的钛酸钡(Ba1-xCaXTiO3)。虽然未限制，但是x可满足0.01≤x≤0.2。
根据示例性实施例，内电极膏中包含的陶瓷组分的颗粒尺寸可以为1nm至50nm，优选地为1nm至30nm。
在陶瓷组分的颗粒尺寸小于1nm的情况下，在烧结过程中，抑制内电极膏中包含的导电材料(例如，镍)之间颈缩的效果会不佳，因此内电极的连接性会劣化。
此外，在陶瓷组分的颗粒尺寸大于50nm的情况下，在烧结过程中，内电极膏中包含的陶瓷组分会被快速地挤向内电极与陶瓷生片之间的界面，因此陶瓷组分不能彻底地执行抑制内电极的烧结的功能，从而使内电极的连接性劣化。
在陶瓷组分的颗粒尺寸为1nm至50nm的情况下，可提高内电极的连接性，因此可提高多层陶瓷电子组件的介电性能。
在烧结过程中未被挤向界面的陶瓷组分会保留在内电极中。由于烧结过程中陶瓷组分的颗粒生长，使得在烧结之后被束缚为保留在内电极中的陶瓷组分的颗粒尺寸可以为1nm至300nm。更优选地，在烧结之后被束缚为保留在内电极中的陶瓷组分的颗粒尺寸可以为1nm至100nm。
接下来，可通过堆叠其上形成有内电极图案的陶瓷生片来形成多层主体(S3)。此外，为了形成上覆盖层和下覆盖层，可在由其上形成有内电极图案的陶瓷生片形成的多层主体的上表面和下表面上堆叠其上未形成有内电极图案的陶瓷生片。
然后，可通过对多层主体进行烧结来形成包括内电极和介电层的陶瓷主体(S4)。
根据示例性实施例，制造多层陶瓷电子组件的方法还可包括：在对陶瓷多层主体进行烧结之前，对多层主体进行压制并且按照单个电子组件的形式对压制的多层主体进行切割，以使内电极图案的端部暴露于交替切割的表面。
根据示例性实施例，在多层主体的烧结过程中，内电极膏中包含的陶瓷组分的一部分可朝向内电极与陶瓷生片之间的界面被释放，从而与陶瓷生片一起形成介电层。
因此，介电层111的中央部分111a和界面部分111b中的添加剂以及用于介电颗粒的颗粒生长调节成分的浓度可彼此不同。也就是说，可形成浓度梯度。
根据示例性实施例，在烧结过程中可通过控制烧结曲线(sinteringprofile)使得内电极膏中包含的陶瓷组分的10％至90％从内电极膏中被释放。结果，介电层111的部分(主要设置在界面中)可包含更多的陶瓷组分。其余的陶瓷组分可保留在内电极中。
例如，在烧结过程中，可通过快速地增大预定区域的温度，利用内电极中包含的电极材料与陶瓷组分的烧结性质的不同将内电极膏中包含的陶瓷组分平稳地释放到界面。
图7是通过切割根据示例性实施例的经过烧结的多层主体而获得的用于观察内电极121和122以及介电层111的截面的扫描电子显微镜(SEM)照片。
在烧结过程中，内电极膏中包含的陶瓷组分可朝向介电层111的界面被挤出。
参照图7，在完成烧结之后，掺杂有添加剂的介电材料(形成陶瓷组分或包含在陶瓷组分中)会被吸收在陶瓷生片中包含的介电颗粒11的壳体部中，从而形成介电层111。
此外，可理解的是，介电层111在厚度方向上可由单个介电颗粒11形成。
然后，可通过在陶瓷主体110的外表面上涂敷外电极膏来形成外电极。外电极膏的涂敷可通过将陶瓷主体110浸在外电极膏中来执行，但不限于此。
根据示例性实施例，外电极膏可包含镍(Ni)、铜(Cu)、钯(Pd)、金(Au)、银(Ag)或它们的合金，但外电极膏的材料不限于此。
外电极131和132可通过对涂敷到陶瓷主体110上的外电极膏进行烧结来形成。
在根据本示例性实施例的制造多层陶瓷电子组件的方法的描述中，将省略与上面描述的根据示例性实施例的多层陶瓷电子组件的描述重复的描述。
实验示例
发明示例1)制备包含5％的对应于颗粒生长促进剂的锂(LI)和具有10nm的颗粒尺寸的钛酸钡(BaTiO3，在下文中称作BT)粉末的内电极膏。同时，在将烧结助剂、粘合剂和有机溶剂(诸如乙醇等)添加到包含钛酸钡(BaTiO3)粉末(包含与颗粒生长促进剂对应的0.1％的锂(LI))的介电原料粉末之后，将它们彼此湿法混合(wet-mixing)以制备介电浆料，在载体膜上涂敷制备的介电浆料并使其干燥，从而形成陶瓷生片。
接下来，在陶瓷生片上印刷包含具有颗粒生长促进剂的BT粉末(作为陶瓷组分)的内电极膏之后，通过堆叠其上印刷有内电极图案的陶瓷生片来形成多层主体，随后，对多层主体进行压制并切割。
然后，在对切割的多层主体进行加热以去除粘合剂之后，在还原气氛下以高温对多层主体进行烧结，从而形成陶瓷主体。在烧结过程中，在预定区域使温度快速升高，因此随着内电极被烧结，使内电极中包含的BT粉末(陶瓷组分)朝向内电极与介电层之间的界面被挤出。在BT粉末被挤出之后，通过对陶瓷生片快速地进行烧结而使朝向内电极与陶瓷生片之间的界面被挤出的BT粉末不分散在介电层的中央部分中。
通过在如上所述制造的陶瓷主体的两端表面上涂敷包含玻璃料和铜的外电极膏并对其进行烧结来形成连接到内电极的外电极。
对比示例1)制备包含具有10nm的颗粒尺寸且不包含颗粒生长促进剂的钛酸钡(BaTiO3)粉末(作为陶瓷组分)的内电极膏。除了将不包含颗粒生长促进剂的BT粉末添加到内电极膏作为陶瓷组分之外，其它条件与发明示例1中的条件相同。
对比示例2)制备包含具有10nm的颗粒尺寸且不包含颗粒生长促进剂的钛酸钡(BaTiO3)粉末(作为陶瓷组分)的内电极膏。与介电层的材料对应的BT粉末中包含的锂的含量增大，以在整个电子组件中具有相同含量的颗粒生长促进剂。其它条件与对比示例1中的条件相同。
下面的表1示出了通过对根据发明示例1以及对比示例1和对比示例2制成的多层陶瓷电子组件的介电常数(相对介电常数)、电容改变率(DC偏置)和击穿电压(BDV)特性进行测量而获得的不期望的结果数据。
室温介电常数和电容改变率(DC偏置)是使用安捷伦4284A仪表在1KHz和1V下测量的。BDV是使用吉时利仪表测量的，在施加从0V至1.00000V的电压时，在电流值为10mA时测量的电压值作为BDV值。
[表1]
参照表1，可确认的是，在发明示例1中，介电层111的与内电极121和122相邻的界面部分111b以及介电层111的中央部分111a中的颗粒生长促进剂的浓度高，具体地讲，界面部分111b中的颗粒生长促进剂的浓度较高，因此，介电层111中存在有长轴与短轴的比为3.5或更大的至少一个介电颗粒11，与其中的介电层不包含颗粒生长促进剂的对比示例1和对比示例2相比，介电常数高，因此多层陶瓷电子组件的电容增大。
此外，与内电极的陶瓷组分中不包含颗粒生长促进剂的示例(对比示例2)相比，在发明示例1中，电容改变率(DC偏压)特性优异。
此外，可确认的是，与介电层不包含颗粒生长促进剂的对比示例1或对比示例2相比，在发明示例1中，击穿电压增大。
发明示例2)制备包含5％的对应于颗粒生长抑制剂的镁(Mg)以及包含其上掺杂有10％的钙(Ca)且颗粒尺寸为10nm的掺杂Ca的BT粉末(Ba0.99Ca0.01TiO3)的内电极膏。同时，在将烧结助剂、粘合剂和有机溶剂(诸如乙醇等)添加到包含钛酸钡(BaTiO3)粉末的介电原料粉末并将它们彼此湿法混合以制备介电浆料之后，将制备的介电浆料涂敷在载膜上并使其干燥，从而形成陶瓷生片。
接下来，在陶瓷生片上印刷包含具有与颗粒生长抑制剂对应的镁的掺杂Ca的BT粉末(作为陶瓷组分)的内电极膏之后，通过堆叠其上印刷有内电极图案的陶瓷生片来形成多层主体，随后，对多层主体进行压制并切割。
然后，在对切割的多层主体进行加热并去除粘合剂之后，在还原气氛下以高温对多层主体进行烧结，从而形成陶瓷主体。在烧结过程中，在预定区域使温度快速升高，因此随着内电极被烧结，使得内电极膏中包含的掺杂Ca的BT粉末(陶瓷组分)朝向内电极与介电层之间的界面被挤出。此外，还使得与颗粒生长抑制剂对应的镁也朝向介电层的界面被挤出。
在镁和掺杂Ca的BT粉末被挤出之后，通过对陶瓷生片快速地进行烧结，使得朝向内电极与陶瓷生片之间的界面被挤出的镁和掺杂Ca的BT粉末不分散在介电层的中央部分中。
通过在如上所述制造的陶瓷主体的两端表面上涂敷包含玻璃料和铜的外电极膏并对其进行烧结来形成连接到内电极的外电极。
对比示例3)制备包含具有10nm的颗粒尺寸且不包含与颗粒生长抑制剂对应的镁(Mg)的钛酸钡(BaTiO3)粉末(作为陶瓷组分)的内电极膏。除了将作为陶瓷组分的不包含与颗粒生长抑制剂对应的镁(Mg)的BT粉末添加到内电极膏之外，其它条件与发明示例2中的条件相同。
下面的表2示出了通过对根据发明示例2和对比示例3制成的多层陶瓷电子组件的介电常数(相对介电常数)、电容改变率(DC偏置)和击穿电压(BDV)特性进行测量而获得的不期望的结果数据。
室温介电常数和电容改变率(DC偏置)是使用安捷伦4284A仪表在1KHz和1V下测量的。BDV是使用吉时利仪表测量的，在施加从0v至1.00000v的电压时，在电流值为10mA时测量电压值作为BDV值。
[表2]
试样 介电常数 电容改变率(DC偏置) BDV(V)
发明示例2 4012 30％ 65
对比示例3 3505 42％ 32
参照表2，可确认的是，在发明示例2中，在介电层的与内电极相邻的界面部分中与颗粒生长抑制剂对应的镁(Mg)的含量高，与介电层不包含镁(Mg)的对比示例3相比，介电常数高，因此多层陶瓷电子组件的电容增大。此外，可确认的是，击穿电压增大。
此外，可理解的是，与对比示例3相比，在发明示例2中，DC偏置特性也优异。
如上所述，根据示例性实施例，提供了一种其电容由于介电常数增大而增大的多层陶瓷电子组件。还提供了一种制造该多层陶瓷电子组件的方法。
此外，根据示例性实施例，提供了一种其可靠性由于优异的DC偏置特性、高击穿电压(BDV)和高绝缘电阻(IR)而提高的多层陶瓷电子组件。还提供了一种制造该多层陶瓷电子组件的方法。
虽然以上已示出和描述了示例性实施例，但对于本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可以做出修改和变型。

Claims (22)

1.一种多层陶瓷电子组件，包括：
陶瓷主体，在陶瓷主体中，介电层和内电极交替地堆叠，
其中，介电层包含长轴与短轴的比为3.5或更大的至少一个介电颗粒，内电极包含具有用于介电颗粒的颗粒生长调节成分的陶瓷组分，每个介电层包括与内电极相邻的界面部分以及设置在界面部分之间的中央部分，界面部分和中央部分中的颗粒生长调节成分的浓度彼此不同。
2.如权利要求1所述的多层陶瓷电子组件，其中，长轴与短轴的比为3.5或更大的介电颗粒以0.1％至30％的含量包含在单个介电层中。
3.如权利要求1所述的多层陶瓷电子组件，其中，内电极包含束缚在内电极中的陶瓷组分，内电极的总截面面积中被陶瓷组分占据的截面面积为3％至30％。
4.如权利要求1所述的多层陶瓷电子组件，其中，存在于与内电极相邻的界面部分中的介电颗粒的厚度T2与介电层的厚度T1的比T2/T1为10％至45％。
5.如权利要求1所述的多层陶瓷电子组件，其中，存在于设置在界面部分之间的中央部分中的介电颗粒的平均颗粒尺寸等于或小于存在于界面部分中的介电颗粒的平均颗粒尺寸的85％。
6.如权利要求1所述的多层陶瓷电子组件，其中，存在于与内电极相邻的界面部分中的介电颗粒的厚度T2与介电层的厚度T1的比T2/T1为2％至30％。
7.如权利要求1所述的多层陶瓷电子组件，其中，存在于界面部分中的介电颗粒的平均颗粒尺寸等于或小于存在于设置在界面部分之间的中央部分中的介电颗粒的平均颗粒尺寸的85％。
8.一种多层陶瓷电子组件，包括：
陶瓷主体，在陶瓷主体中，介电层和内电极交替地堆叠；
其中，介电层包含长轴与短轴的比为3.5或更大的至少一个介电颗粒，内电极包含用于介电颗粒的颗粒生长调节成分，颗粒生长调节成分为颗粒生长促进剂和颗粒生长抑制剂中的一种或更多种，介电层具有用于介电颗粒的颗粒生长调节成分在陶瓷主体的厚度方向上的浓度梯度。
9.如权利要求8所述的多层陶瓷电子组件，其中，每个介电层包括与内电极相邻的界面部分以及设置在界面部分之间的中央部分，所述中央部分中的颗粒生长促进剂的浓度比界面部分中的颗粒生长促进剂的浓度低。
10.如权利要求8所述的多层陶瓷电子组件，其中，每个介电层包括与内电极相邻的界面部分以及设置在界面部分之间的中央部分，所述中央部分中的颗粒生长抑制剂的浓度比界面部分中的颗粒生长抑制剂的浓度高，所述界面部分中的颗粒生长促进剂的浓度比中央部分中的颗粒生长促进剂的浓度高。
11.如权利要求9所述的多层陶瓷电子组件，其中，存在于与内电极相邻的界面部分中的介电颗粒的厚度T2与介电层的厚度T1的比T2/T1为10％至45％。
12.如权利要求9所述的多层陶瓷电子组件，其中，存在于设置在界面部分之间的中央部分中的介电颗粒的平均颗粒尺寸等于或小于存在于界面部分中的介电颗粒的平均颗粒尺寸的85％。
13.如权利要求8所述的多层陶瓷电子组件，其中，每个介电层包括与内电极相邻的界面部分以及设置在界面部分之间的中央部分，界面部分中的颗粒生长抑制剂的浓度比中央部分中的颗粒生长抑制剂的浓度高。
14.如权利要求8所述的多层陶瓷电子组件，其中，每个介电层包括与内电极相邻的界面部分以及设置在界面部分之间的中央部分，界面部分中的颗粒生长抑制剂的浓度比中央部分中的颗粒生长抑制剂的浓度高，中央部分中的颗粒生长促进剂的浓度比界面部分中的颗粒生长促进剂的浓度高。
15.如权利要求13所述的多层陶瓷电子组件，其中，存在于与内电极相邻的界面部分中的介电颗粒的厚度T2与介电层的厚度T1的比T2/T1为2％至30％。
16.如权利要求13所述的多层陶瓷电子组件，其中，存在于界面部分中的介电颗粒的平均颗粒尺寸等于或小于存在于设置在界面部分之间的中央部分中的介电颗粒的平均颗粒尺寸的85％。
17.一种多层陶瓷电子组件，包括：
多个内电极，彼此平行地堆叠；
多个介电层，设置在堆叠的内电极中的相邻的内电极之间，
其中，内电极和介电层沿着多层陶瓷电子组件的厚度方向堆叠，各个介电层包括浓度沿着各个介电层的厚度方向改变的颗粒生长调节成分，其中，颗粒生长调节成分为颗粒生长促进剂和颗粒生长抑制剂中的一种或更多种。
18.如权利要求17所述的多层陶瓷电子组件，其中，颗粒生长调节成分包括从由Li、Bi、B、Na、K、Mg、Si、V、Yb、Y、Zr和S组成的组中选择的一种或更多种元素。
19.如权利要求17所述的多层陶瓷电子组件，其中，所述多个内电极中的内电极包括与介电层中的颗粒生长调节成分相同的颗粒生长调节成分。
20.如权利要求19所述的多层陶瓷电子组件，其中，所述内电极包含掺杂有相同的颗粒生长调节成分的陶瓷组分。
21.如权利要求17所述的多层陶瓷电子组件，其中，各个介电层中的颗粒生长调节成分的浓度根据与最近的内电极的距离而变化，各个介电层中的位于更靠近内电极的位置处的颗粒生长调节成分的浓度较高。
22.如权利要求17所述的多层陶瓷电子组件，其中，在至少一个位置中，介电层在两个相邻的内电极之间的介电层的厚度方向仅包括一个至五个介电颗粒。
CN201610203178.5A 2015-07-22 2016-04-01 多层陶瓷电子组件 Active CN106373779B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150103745A KR102183425B1 (ko) 2015-07-22 2015-07-22 적층 세라믹 전자부품
KR10-2015-0103745 2015-07-22

Publications (2)

Publication Number Publication Date
CN106373779A true CN106373779A (zh) 2017-02-01
CN106373779B CN106373779B (zh) 2019-11-01

Family

ID=57836213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610203178.5A Active CN106373779B (zh) 2015-07-22 2016-04-01 多层陶瓷电子组件

Country Status (4)

Country Link
US (1) US10607776B2 (zh)
JP (1) JP6747643B2 (zh)
KR (1) KR102183425B1 (zh)
CN (1) CN106373779B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098051A (zh) * 2018-01-31 2019-08-06 Tdk株式会社 层叠陶瓷电容器
CN110828169A (zh) * 2018-08-09 2020-02-21 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112955980A (zh) * 2018-10-31 2021-06-11 昭荣化学工业株式会社 Ni糊及层叠陶瓷电容器
US20230215651A1 (en) * 2021-12-30 2023-07-06 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180073359A (ko) 2016-12-22 2018-07-02 삼성전기주식회사 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP6996867B2 (ja) * 2017-05-16 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6913614B2 (ja) * 2017-11-24 2021-08-04 京セラ株式会社 コンデンサ
JP7098340B2 (ja) 2018-01-26 2022-07-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10957485B2 (en) 2018-03-06 2021-03-23 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and ceramic material powder
JP2021002646A (ja) * 2019-06-18 2021-01-07 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11322307B2 (en) * 2019-12-27 2022-05-03 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11373810B2 (en) * 2019-12-27 2022-06-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11776744B2 (en) * 2020-05-19 2023-10-03 Samhwa Capacitor Co., Ltd. Multilayer ceramic capacitor and manufacturing method thereof
JP2022114084A (ja) * 2021-01-26 2022-08-05 株式会社村田製作所 積層セラミックコンデンサ
KR20230078084A (ko) * 2021-11-26 2023-06-02 삼성전기주식회사 적층 세라믹 캐패시터
US20230377801A1 (en) * 2022-05-18 2023-11-23 Samsung Electro-Mechanics Co., Ltd. Multilayered capacitor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103022A (ja) * 1997-09-29 1999-04-13 Kyocera Corp 誘電体薄膜およびその製法
JP2003124049A (ja) * 2001-10-10 2003-04-25 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
US20090201628A1 (en) * 2007-03-15 2009-08-13 Hiroshi Kagata Multilayer ceramic capacitor and method of manufacturing the same
CN103390496A (zh) * 2012-05-08 2013-11-13 三星电机株式会社 多层陶瓷元件
CN103474237A (zh) * 2012-06-05 2013-12-25 三星电机株式会社 多层陶瓷组件

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652378A (en) * 1970-02-19 1972-03-28 Western Electric Co Strengthening alumina substrates by incorporating grain growth inhibitor in surface and promoter in interior
JPS5039445B2 (zh) * 1972-10-06 1975-12-17
CA1095704A (en) * 1976-01-20 1981-02-17 Gen Itakura Semiconductive ceramics
EP0406580B1 (en) * 1989-06-09 1996-09-04 Matsushita Electric Industrial Co., Ltd. A composite material and a method for producing the same
JP2757587B2 (ja) * 1990-06-26 1998-05-25 松下電器産業株式会社 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
KR100259327B1 (ko) 1998-03-25 2000-06-15 김충환 세라믹 콘덴서용 유전체 조성물 및 그 제조방법
JP3370933B2 (ja) * 1998-05-01 2003-01-27 太陽誘電株式会社 積層セラミックコンデンサ
DE10126099B4 (de) 2000-05-30 2008-11-13 Tdk Corp. Keramischer Vielschichtkondensator und Verfahren zu seiner Herstellung
JP2002305124A (ja) 2000-05-30 2002-10-18 Tdk Corp 積層セラミックコンデンサおよびその製造方法
JP4362079B2 (ja) * 2003-03-27 2009-11-11 Ｔｄｋ株式会社 積層型チップコンデンサおよびその製造方法
JP2006041393A (ja) * 2004-07-29 2006-02-09 Tdk Corp 積層セラミックコンデンサ
US7158364B2 (en) * 2005-03-01 2007-01-02 Tdk Corporation Multilayer ceramic capacitor and method of producing the same
KR20080048458A (ko) * 2005-08-29 2008-06-02 쿄세라 코포레이션 유전체 자기, 그 제조 방법, 및 적층 세라믹 콘덴서
JP5094572B2 (ja) * 2008-03-26 2012-12-12 京セラ株式会社 積層セラミックコンデンサ
JP4724728B2 (ja) * 2008-03-31 2011-07-13 株式会社デンソー 積層型圧電素子の製造方法
JP2010067418A (ja) * 2008-09-09 2010-03-25 Noritake Co Ltd 導体ペーストおよびその製造方法
JP2010212503A (ja) * 2009-03-11 2010-09-24 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP5146852B2 (ja) * 2010-03-05 2013-02-20 株式会社村田製作所 積層セラミックコンデンサ
JP5454294B2 (ja) * 2010-03-29 2014-03-26 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR101179330B1 (ko) * 2010-07-30 2012-09-03 삼성전기주식회사 저온 동시 소성 세라믹 조성물, 이를 포함하는 저온 동시 소성 세라믹 기판 및 이의 제조방법
KR101730184B1 (ko) * 2010-11-08 2017-05-12 삼성전기주식회사 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 콘덴서의 제조방법
KR101208286B1 (ko) * 2011-04-26 2012-12-05 삼성전기주식회사 세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법
KR101952843B1 (ko) * 2011-07-07 2019-02-27 삼성전기주식회사 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR20130017327A (ko) * 2011-08-10 2013-02-20 삼성전기주식회사 적층 세라믹 전자 부품의 내부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자 부품
KR101843190B1 (ko) * 2011-08-31 2018-03-28 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
KR20130106569A (ko) * 2012-03-20 2013-09-30 삼성전기주식회사 유전체 조성물 및 이를 포함하는 세라믹 전자부품
KR101761940B1 (ko) * 2012-05-04 2017-07-26 삼성전기주식회사 적층형 전자 부품 및 이의 제조방법
JP6337689B2 (ja) * 2013-10-03 2018-06-06 Tdk株式会社 半導体磁器組成物およびｐｔｃサーミスタ
JP6451481B2 (ja) * 2015-05-07 2019-01-16 Tdk株式会社 誘電体膜および誘電体素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103022A (ja) * 1997-09-29 1999-04-13 Kyocera Corp 誘電体薄膜およびその製法
JP2003124049A (ja) * 2001-10-10 2003-04-25 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
US20090201628A1 (en) * 2007-03-15 2009-08-13 Hiroshi Kagata Multilayer ceramic capacitor and method of manufacturing the same
CN103390496A (zh) * 2012-05-08 2013-11-13 三星电机株式会社 多层陶瓷元件
CN103474237A (zh) * 2012-06-05 2013-12-25 三星电机株式会社 多层陶瓷组件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098051A (zh) * 2018-01-31 2019-08-06 Tdk株式会社 层叠陶瓷电容器
CN110828169A (zh) * 2018-08-09 2020-02-21 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110828169B (zh) * 2018-08-09 2023-04-28 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112955980A (zh) * 2018-10-31 2021-06-11 昭荣化学工业株式会社 Ni糊及层叠陶瓷电容器
CN112955980B (zh) * 2018-10-31 2023-01-10 昭荣化学工业株式会社 Ni糊及层叠陶瓷电容器
US20230215651A1 (en) * 2021-12-30 2023-07-06 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component

Also Published As

Publication number Publication date
US10607776B2 (en) 2020-03-31
CN106373779B (zh) 2019-11-01
JP2017028246A (ja) 2017-02-02
US20170025222A1 (en) 2017-01-26
KR102183425B1 (ko) 2020-11-27
KR20170012686A (ko) 2017-02-03
JP6747643B2 (ja) 2020-08-26

Similar Documents

Publication Publication Date Title
CN106373779A (zh) 多层陶瓷电子组件
JP7184446B2 (ja) 積層セラミックキャパシタ
US7710712B2 (en) Multi-layer ceramic capacitor
CN105693236A (zh) 低温烧结介电组合物以及由其形成的多层陶瓷电容器
CN105719834B (zh) 多层陶瓷电子组件及其制造方法
KR102163417B1 (ko) 적층 세라믹 커패시터
CN106915958B (zh) 积层电子陶瓷元件及其无压共烧结制法
KR102222944B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102666093B1 (ko) 적층 세라믹 커패시터
KR20060048957A (ko) 적층 세라믹 콘덴서
WO2010047181A1 (ja) 誘電体セラミックおよび積層セラミックコンデンサ
TWI547961B (zh) Dielectric ceramics and laminated ceramic capacitors
CN109928746A (zh) 陶瓷电介质、其制造方法、陶瓷电子组件和电子设备
KR102225451B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
KR20190116141A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20190116112A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102107029B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
KR102222606B1 (ko) 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
US10312021B2 (en) Dielectric composition and multilayer ceramic capacitor having the same
JP5151039B2 (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
US9604883B2 (en) Dielectric composition and multilayer ceramic capacitor containing the same
KR20190116110A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
TWI776343B (zh) 陶瓷組成物、陶瓷燒結體、電容與電容製法
KR102608244B1 (ko) 세라믹 유전체 및 그 제조 방법, 세라믹 전자 부품 및 전자장치
JP2023097355A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant