CN103390496A - 多层陶瓷元件 - Google Patents

多层陶瓷元件 Download PDF

Info

Publication number
CN103390496A
CN103390496A CN2013101674401A CN201310167440A CN103390496A CN 103390496 A CN103390496 A CN 103390496A CN 2013101674401 A CN2013101674401 A CN 2013101674401A CN 201310167440 A CN201310167440 A CN 201310167440A CN 103390496 A CN103390496 A CN 103390496A
Authority
CN
China
Prior art keywords
layer
dielectric
particle
inhibitor
size
Prior art date
Application number
CN2013101674401A
Other languages
English (en)
Inventor
李承浩
金钟翰
金应洙
Original Assignee
三星电机株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020120048609A priority Critical patent/KR101548785B1/ko
Priority to KR10-2012-0048609 priority
Application filed by 三星电机株式会社 filed Critical 三星电机株式会社
Publication of CN103390496A publication Critical patent/CN103390496A/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Abstract

在此公开的是多层陶瓷元件,具有其中内电极层和电介质层交替地叠层的结构,其中所述内电极层可以包括相对于金属粉末重量含量为3至12wt%的抑制剂,并且所述抑制剂的平均粒度可以具有相对于电介质基金属的平均粒度大约30%的尺寸。根据本发明的示例性实施方式,通过控制包括在高温煅烧过程中挤出的内电极层中的抑制剂的颗粒尺寸以及加入量通过增加多层陶瓷元件的电容量有可能制造具有优异可靠性的元件。

Description

多层陶瓷元件

[0001] 相关申请的引用

[0002] 本申请在35U.S.C.条款119下要求于2012年5月8日提交的,名称为“多层陶瓷元件”的韩国专利申请序列号10-2012-0048609的权益,在此将其全部内容通过弓I用结合到本申请中。

技术领域

[0003] 本发明涉及具有优异的电容量特性和较高可靠性的多层陶瓷元件。

背景技术

[0004] 通过使用丝网、凹版等在形成的电介质层薄片上印刷导电性糊剂通过形成电极层来制造多层陶瓷电容器(以下称为MLCC),从而印刷内电极层以及其上印刷内电极层的多层薄片。

[0005] 在这种情况下,使用的导电性糊剂由金属粉末(例如镍(Ni)、铜(Cu)等),无机物(例如陶瓷粉末(抑制剂)等)以及有机物(例如分散剂、树脂、添加剂、溶剂等)形成。

[0006] 通常,用于内电极糊剂的金属粉末(例如N1、Cu等)具有比用于电介质层的陶瓷粉末更低的熔点,因此,烧结收缩开始的温度较低。因此,用作抑制剂的陶瓷粉末等被加入并且在高温下移动,从而使得收缩开始温度类似于电介质并且在烧制内电极层的过程中用作抑制剂的陶瓷粉末被吸收到电介质层中,因此最终有助于电介质特性,这样使得将它们设计为与电介质层相同或类似的组分。一般而言,具有与电介质层相同成分的钛酸钡(BaTiO3)用作主要成分(例如抑制剂),并且为了进一步提高烧结开始温度,还使用了各种不同类型的氧化物基辅助成分。

[0007] 在制造MLCC中,通过以下过程烧结内电极。

[0008] 所述过程包括(I)释放抑制剂同时在800至1000° C下收缩金属粉末,(2)使内电极层互相连接同时在1000至1100° C下收缩电介质层,以及(3)聚结内电极层同时在1100° C以上使电介质层致密。因此,随着烧结温度升高,电极的破损增加。由于颗粒金属粉末的使用用于稀薄化,电极的破损进一步增加。

[0009] 近来,随着对于小型化和多功能电子产品的需求增加,对于嵌入电子产品中的小型化和大容量MLCC的需求也增加。为了实现小型化和大容量MLCC,使用了用于减小放置在陶瓷体中的内电极层之间的电介质层厚度或增加多层内电极层数量的方法。然而,当所电介质层厚度减小时,因为MLCC的可靠性可能降低因而存在限制。

[0010] 因此,对于开发能够保持可靠性同时增加电容量的多层陶瓷元件存在需求。

[0011][现有技术文献]

[0012][专利文献]

[0013](专利文献I)日本专利平开公开号2006-086400发明内容[0014] 本发明的一个目的是提供多层陶瓷元件,其具有通过控制加入到内电极层的抑制剂的含量和尺寸能够使电容量最大化并且保持高可靠性的各种不同结构。

[0015] 根据本发明的一个示例性的实施方式,提供多层陶瓷元件,其具有其中内电极层和电介质层交替地叠层的结构,其中所述内电极层可以包括相对于金属粉末重量含量为3至12wt%的抑制剂,并且所述抑制剂的平均粒度可以具有相对于包括在所述电介质层中的电介质基金属的平均粒度大约30%的尺寸。

[0016] 根据本发明的另一个示例性的实施方式,提供多层陶瓷元件,其具有其中内电极层和电介质层交替地叠层的结构,其中所述内电极层可以包括相对于金属粉末重量含量为3至12wt%的抑制剂,所述抑制剂的平均粒度可以具有相对于包括在所述电介质层中的电介质基金属的平均粒度大约30%的尺寸,并且所述电介质层的电介质颗粒可以具有层状结构。

[0017] 根据本发明的又另一个示例性的实施方式,提供多层陶瓷元件,其具有其中内电极层和电介质层交替地叠层的结构,其中所述内电极层可以包括相对于金属粉末重量含量为3至12wt%的抑制剂,所述抑制剂的平均粒度可以具有相对于包括在所述电介质层中的电介质基金属的平均粒度大约30%的尺寸,所述电介质层的电介质颗粒可以具有层状结构,并且烧结前后所述电介质颗粒的尺寸彼此不同。

[0018] 烧结后所述电介质颗粒的尺寸可以比烧结前所述电介质颗粒的尺寸大I至1.3倍。

[0019] 根据本发明的又另一个示例性的实施方式,提供多层陶瓷元件,其具有其中内电极层和电介质层交替地叠层的结构,其中所述内电极层可以包括相对于金属粉末重量含量为3至12wt%的抑制剂,所述抑制剂的平均粒度可以具有相对于电介质基金属的平均粒度大约30%的尺寸,所述电介质层的电介质颗粒可以具有层状结构,并且在具有层状结构的电介质颗粒中,位于内电极附近界面处的电介质颗粒的平均粒度D (界面)可以大于位于电介质层中的电介质颗粒的平均粒度D (内部),在所述电介质层中电介质颗粒彼此接近,而不是接近所述内电极。

[0020] 所述D (界面)/D (内部)可以符合1.2至2.2。

[0021] 所述电介质颗粒的平均粒度可以为0.15 μ m以下。

[0022] 所述电介质层的厚度可以为0.5 μ m以下。

[0023] 所述电介质层可以具有3至7个层的层状结构。

[0024] 所述电介质颗粒能够以除了球形以外的其他形状彼此接近。

[0025] 所述内电极层的厚度可以为0.1至0.5 μ m。

[0026] 所述内电极可以由镍(Ni)或铜(Cu)制成。

[0027] 所述抑制剂可以包括钛酸钡(BaTiO3)和金属氧化物。

[0028] 所述金属氧化物的金属可以为选自由以下组成的组中的一种或多种镧系稀土元素:Y3+、La3+、Ce3+、Pr3+、Nd3+、Sm3+、Eu3+、Gd3+、Tb3+、Dy3+、Ho3+、Er3+、Tm3+、Yb3+ 和 Lu3+。

附图说明

[0029] 图1是显示根据本发明的一个实施方式的多层陶瓷元件的横截面的部分结构的示意图。[0030] 图2是显示根据本发明的第二个实施方式的多层陶瓷元件的部分结构的示意图。

[0031] 图3是显示根据本发明的第四个实施方式的多层陶瓷元件的部分结构的示意图。

[0032] 图4是显示根据本发明的实施方式的多层陶瓷元件中的电介质层的颗粒结构的示意图。

具体实施方式

[0033] 在下文中,将参考附图详细地描述本发明的示例性实施方式。

[0034] 用在本说明书中的术语是用于解释这些实施方式而不是限制本发明。除非有明确地相反指示,在本说明书中单数形式包括复数形式。而且,在此使用的词语“包括”和/或“包括了 ”应当理解为暗示包含所述的组分、步骤、数目、操作和/或元件但并不排除任何其他的组分、步骤、操作和/或元件。

[0035] 本发明涉及大容量、高可靠性的多层陶瓷元件。

[0036] 然后,图1显示了通常的抑制剂在制造作为多层电子元件的MLCC中的作用。参见图1,当烧结具有在电介质层IlOa和IlOb之间形成的内电极层120的电介质薄片时,包括在内电极层120中的抑制剂121通过抑制用作内电极层120的金属粉末的金属镍粉末122的收缩开始来发挥它们自己的作用。

[0037] (2)然后,金属镍粉末122的颈缩开始同时在700至900° C下金属镍粉末122的收缩开始从而聚结金属镇粉末122和抑制剂121。

[0038] (3)最后,所述抑制剂121在900° C以上从内电极层120中释放,并且因此移动和吸收到电介质层IlOa和IlOb中或者还形成了单独的抑制剂聚集层。电介质层IlOa和IlOb开始被烧结并且与由内电极层120引入的抑制剂反应。因此,抑制剂的成分影响电介质层的特性。

[0039] 根据本发明的第一个示例性的实施方式的多层陶瓷元件包括作为内电极层的金属粉末和相对于在其中内电极层和电介质层交替地叠层的结构中金属粉末重量含量为3至12wt%抑制剂,其中所述抑制剂的平均粒度具有相对于包括在所述电介质层中的电介质基金属的平均粒度大约30%的尺寸。

[0040] 在此使用的“抑制剂”是与内电极层中的金属粉末一起使用的,其是指用于推迟金属粉末燃烧温度的材料。

[0041] 本发明的第一个示例性的实施方式是通过控制所包含的抑制剂的含量和粒度使多层陶瓷元件的电容量最大化从而推迟内电极层的烧结。

[0042] 内电极层包括用作内电极的金属粉末和用作烧结抑制剂的抑制剂,其中抑制剂优选包含相对于金属粉末重量3至12wt%的含量。当抑制剂的含量相对于金属粉末重量小于3wt%时,增加电容量的效果较差。另外,当抑制剂的含量超过12wt%时,当烧结时抑制剂释放到电介质层,因此电介质层的厚度过度增长从而降低了电容量。因此,这两种情况都不是优选的。

[0043] 另外,抑制剂的平均粒度具有相对于包括在电介质层中的电介质基金属的平均粒度大约30%的尺寸,优选10至25%的尺寸。

[0044] 当抑制剂的平均粒度具有相对于包括在电介质层中的电介质基金属的平均粒度超过30%的尺寸时,加入的抑制剂的较小量不能控制内电极烧结收缩性能,由此降低了可靠性。

[0045] 通常,抑制剂使用与钛酸钡(BaTiO3)相同的成分配置电介质层用来将内电极层中金属粉末的收缩开始温度移动到尽可能最高的高温,并且在烧制内电极的过程中通常吸收到电介质层中。

[0046] 本发明的抑制剂用作主要成分,与电介质层相同材料的钛酸钡(BaTiO3),并且使用金属氧化物的混合物作为辅助成分。金属氧化物的金属的一个实例可以包括选自由以下组成的组中的一种或多种镧系稀土元素:Y3+、La3+、Ce3+、Pr3+、Nd3+、Sm3+、Eu3+、Gd3+、Tb3+、Dy3+、Ho3+、Er3+、Tm3+、Yb3+ 和 Lu3+。

[0047] 然而,可以通过不同地控制在电介质层中使用的电介质基金属的平均粒度来提高电容量特性。因此,优选使用具有相对于包括在电介质层中的电介质基金属的平均粒度大约30%的抑制剂平均粒度的抑制剂。

[0048] 内电极层的金属粉末优选使用镍(Ni)或铜(Cu)并且内电极层的厚度优选为0.1至 0.5 μ m。

[0049] 另外,如图2所示,根据本发明的第二个示例性实施方式的多层陶瓷元件具有其中内电极层120a和120b以及电介质层110交替层叠的结构,其中内电极层120a和120b包含相对于金属粉末重量含量为3至12wt%的抑制剂,抑制剂的平均粒度具有相对于包括在电介质层110中的电介质基金属的平均粒度大约30%的尺寸,并且电介质层110的电介质颗粒111具有层状结构。

[0050] 如图2所示,根据本发明的第二个示例性的具体实施方式,配置电介质层110的电介质颗粒111通过控制抑制剂的含量和粒度具有层状结构。

[0051] 本发明的示例性实施方式表明电介质层110的厚度为大约0.5μπι以下。当电介质层Iio的厚度超过0.5 μ m,电介质层变得太厚,这不是优选的因为需要成形大量的层。因此,在本发明的示例性的实施方式中,电介质层110形成是较薄的,但是配置其的电介质颗粒111可以具有多层层状结构。如图2所示,应当理解的是形成本发明的示例性实施方式的电介质层110使得电介质颗粒111具有2层以上的结构,优选3至7层。电介质颗粒111具有多层层状结构,由此提高了多层陶瓷元件的可靠性特性。

[0052] 另外,如图2所示,配置电介质层110的电介质颗粒111能够以除了球形以外的其他形状彼此接近,例如多边形、菱形、矩形、正方形、三角形、方形等等。电介质颗粒111的形状可以使用除了具有圆形形状的球形之外所有形状。

[0053] 配置电介质层110的电介质颗粒111的平均粒度优选为0.15 μ m以下。当电介质颗粒111的平均粒度超过0.15 μ m时,由于形成厚电介质层因此难以制造超高电容量芯片从而增加了多层陶瓷元件芯片的击穿电压(BDV)。

[0054] 电介质层110的结构特性可以通过适当地控制在内电极层中使用的抑制剂的含量和粒度来实现。因此,内电极层120a和120b包含相对于金属粉末重量含量为3至12wt%的抑制剂,其中抑制剂的平均粒度具有相对于包括在电介质层HO中的电介质基金属的平均粒度大约30%的尺寸。

[0055] 因此,在其中根据本发明的示例性实施方式的抑制剂为相对于金属粉末重量小于3wt%的情况下,抑制剂不足以具有多层结构。另外,当抑制剂超过12wt%时,位于电介质层和内电极层之间界面处的电介质颗粒过度生长或者形成较厚的电介质层从而降低了可靠性和电容量等等,因此引起了实现芯片特性的问题。

[0056] 另外,当相对于包括在电介质层中的电介质基金属的平均粒度,抑制剂的平均粒度超过30%时,不可能用少量的抑制剂来控制电极的收缩,因此,难以实现高可靠性。

[0057] 对于根据本发明的第二个示例性实施方式配置电介质层的电介质成分,可以像本发明的第一个示例性实施方式一样使用钛酸钡(BaTiO3),对于内电极层的金属粉末,可以使用镍(Ni )或铜(Cu ),并且内电极层的厚度可以为0.1至0.5μπι。

[0058] 另外,抑制剂使用钛酸钡(BaTiO3)作为主要成分并且使用金属氧化物的混合物作为辅助成分。金属氧化物的金属的一个实例可以包括选自由以下组成的组中的一种或多种镧系稀土元素:Υ3+、La3+、Ce3+、Pr3+、Nd3+、Sm3+、Eu3+、Gd3+、Tb3+、Dy3+、Ho3+、Er3+、Tm3+、Yb3+ 和Lu3+。

[0059] 另外,根据本发明的第三个示例性实施方式的多层陶瓷元件包括其中内电极层和电介质层交替地叠层的结构,其中内电极层包括相对于金属粉末重量含量为3至12wt%的抑制剂,抑制剂的平均粒度具有相对于包括在电介质层中的电介质基金属的平均粒度大约30%的尺寸,电介质层的电介质颗粒具有层状结构,并且烧结前后电介质颗粒的尺寸彼此不同。

[0060] 根据本发明的第三个示例性的实施方式,配置电介质层的电介质颗粒具有多层,例如两层或更多层,优选地,通过控制抑制剂的含量和粒度3至7层的层状结构,但是烧结后形成的电介质颗粒大于烧结前形成的电介质颗粒。

[0061] 甚至在本发明的第三个示例性的实施方式中,形成较薄的电介质层以具有0.5μπι以下的厚度,并且配置电介质层的电介质颗粒可以具有多层的层状结构。电介质颗粒111具有多层层状结构,因此提高了多层陶瓷元件的可靠性(BDV、加速寿命、等等)特性。

[0062] 特别的,本发明的电介质层的电介质颗粒尺寸烧结后比烧结前更大。可以通过适当地控制包括在内电极层中的抑制剂的含量和粒度来实现这种效果。详细地,在烧结内电极时将包括在内电极层中的抑制剂挤出到电介质层中,这样使得具有高烧结操纵性的抑制剂被吸入电介质层中,因而使得电介质颗粒的尺寸变大。

[0063] 详细地,在烧结后,电介质颗粒的尺寸可以比烧结前电介质颗粒的尺寸大I至1.3倍。随着烧结后电介质层的电介质颗粒尺寸增加,有可能使多层陶瓷元件的电容量最大化同时保持其可靠性。

[0064] 另外,应当理解的是根据本发明的第三个示例性实施方式配置电介质层的电介质颗粒能够以除了球形之外的形状彼此接近,例如多边形、菱形、矩形、正方形、三角形、方形等等。电介质颗粒111的形状可以使用除了具有圆形形状的球形之外的所有形状。

[0065] 配置电介质层的电介质颗粒的平均粒度优选为0.15μπι以下,并且当电介质颗粒的平均粒度超过0.15 μ m时,需要形成厚电介质层以增加多层陶瓷元件芯片的BDV,这使得难以制造超高电容量芯片。

[0066] 因此,根据本发明的第三个不例性实施方式的内电极层120a和120b包括相对于金属粉末重量含量为3至12wt%的抑制剂,其中抑制剂的平均粒度具有相对于包括在电介质层110中的电介质基金属的平均粒度大约30%的尺寸。

[0067] 因此,在其中根据本发明的示例性实施方式的抑制剂为相对于金属粉末重量小于3被%的情况下,抑制剂具有多层结构但是不足以使得电介质颗粒的尺寸变大。另外,当抑制剂超过12wt%时,位于电介质层和内电极层之间界面处的电介质颗粒过度生长或者形成较厚的电介质层从而降低了可靠性和电容量等等,因此引起了实现芯片特性的问题。

[0068] 另外,当相对于包括在电介质层中的电介质基金属的平均粒度,抑制剂的平均粒度超过30%时,不可能用少量的抑制剂来控制电极的收缩,因此难以实现高可靠性。

[0069] 对于根据本发明的第三个示例性实施方式配置电介质层的电介质成分,可以像本发明的第一个示例性的实施方式一样使用钛酸钡(BaTiO3),对于内电极层的金属粉末,可以使用镍(Ni )或铜(Cu ),并且内电极层的厚度可以为0.1至0.5μπι。

[0070] 另外,所述的抑制剂使用钛酸钡(BaTiO3)作为主要成分并且使用金属氧化物的混合物作为辅助成分。金属氧化物的金属的一个实例可以包括选自由以下组成的组中的一种或多种镧系稀土元素:Y3+、La3+、Ce3+、Pr3+、Nd3+、Sm3+、Eu3+、Gd3+、Tb3+、Dy3+、Ho3+、Er3+、Tm3+、Yb3+和 Lu3+。

[0071] 另外,如图3所示,根据本发明的第四个示例性实施方式的多层陶瓷元件具有其中内电极层120a和120b以及电介质层110交替地叠层的结构,其中内电极层120a和120b包括相对于金属粉末重量含量为3至12wt%的抑制剂,抑制剂的平均粒度具有相对于包括在电介质层110中的电介质基金属的平均粒度大约30%的尺寸,电介质层110的电介质颗粒111具有层状结构,并且位于内电极附近界面处的电介质颗粒的平均粒度D (界面)大于位于电介质层中的电介质颗粒的平均粒度D (内部),在电介质层中在具有层状结构的电介质颗粒111中,电介质颗粒彼此接近,而不是接近内电极。

[0072] 如图3所示,根据本发明的第四个示例性的实施方式,通过控制抑制剂的含量和粒度,配置电介质层110的电介质颗粒111具有多层层状结构,但是在具有层状结构的电介质颗粒111中,在位于内电极附近界面处形成的电介质颗粒的平均直径D (界面)大于位于电介质层中的电介质颗粒的平均粒度D (内部),在电介质层中在具有层状结构的电介质颗粒111中电介质颗粒彼此接近,而不是接近内电极。

[0073] 甚至在本发明的第四个示例性的实施方式中,电介质层110的厚度是较薄地形成的为0.5μπι以下,并且配置其的电介质颗粒111可以具有多层层状结构,例如两层或更多层,优选3至7层。电介质颗粒111具有多层层状结构,因此提高了多层陶瓷元件的可靠性特性

[0074] 特别地,如图3所示,在根据本发明的第四个示例性的实施方式的电介质层110中,应当理解的是位于内电极附近界面处的电介质颗粒的平均粒度D (界面)大于位于电介质层中的电介质颗粒的平均粒度D (内部),在电介质层中在配置电介质层110的电介质颗粒111中电介质颗粒彼此接近,而不是接近内电极。优选地,可以在其中D (界面)/D (内部)符合1.2至2.2的范围内形成电介质颗粒111。当D (界面)/D (内部)小于1.2时,难以制造大容量晶片。另外,当D (界面)/D (内部)超过2.2时,可靠性变差。

[0075] 根据本发明的示例性实施方式配置电介质层110的电介质颗粒111的平均粒度优选为0.15 μ m以下。当电介质颗粒的平均粒度超过0.15 μ m时,由于形成厚电介质层因此难以制造超高电容量芯片从而增加多层陶瓷元件芯片的击穿电压(BDV)。

[0076] 另外,如图3所示,配置电介质层110的电介质颗粒111能够以除了球形之外的形状彼此接近,例如多边形、菱形、矩形、正方形、三角形、方形等等。电介质颗粒111的形状可以使用除了具有圆形形状的球形之外的所有形状。[0077] 在本发明的第四个示例性的实施方式中,通过适当地控制包括在内电极层120a和120b中的抑制剂的含量和粒度有可能不同地控制在电介质层110界面处的电介质颗粒的尺寸D (界面)以及在电介质层110中的电介质颗粒的尺寸D (内部)。

[0078] 因此,根据本发明的第四个示例性实施方式的内电极层120a和120b包括相对于金属粉末重量含量为3至12wt%的抑制剂,其中所述抑制剂的平均粒度具有相对于包括在电介质层110中的电介质基金属的平均粒度大约30%的尺寸。

[0079] 因此,当根据本发明的示例性实施方式的抑制剂为相对于金属粉末3wt%时,抑制剂具有多层结构并且在其中D (界面)/D (内部)符合1.2至2.2的范围内所述抑制剂不足以控制电介质颗粒的尺寸。另外,当过量加入抑制剂时(由于超过12wt%),当过量加入时位于电介质层和内电极层之间界面处的电介质颗粒过度生长,并且形成了厚电介质层从而降低了可靠性和电容量,因此引起了实现多层陶瓷元件芯片特性的问题。

[0080] 另外,当抑制剂的平均粒度具有相对于包括在电介质层中的电介质基金属的平均粒度的超过30%的尺寸时,不可能用少量的抑制剂来控制电极的收缩,因此难以实现高可靠性并且当使用具有较大粒度的抑制剂时,由于烧结操纵性的降低与颗粒抑制剂相比较不可能更充分地促进基体金属的生长,因此难以实现该电容量。

[0081] 对于根据本发明的第四个示例性的实施方式配置电介质层的电介质成分,可以像本发明的第一个示例性的实施方式一样使用钛酸钡(BaTiO3),对于内电极层的金属粉末,可以使用镍(Ni )或铜(Cu ),并且内电极层的厚度可以为0.1至0.5μπι。

[0082] 另外,抑制剂使用钛酸钡(BaTiO3)作为主要成分并且使用金属氧化物的混合物作为辅助成分。金属氧化物的金属的一个实例可以包括选自由以下组成的组中的一种或多种镧系稀土元素:Υ3+、La3+、Ce3+、Pr3+、Nd3+、Sm3+、Eu3+、Gd3+、Tb3+、Dy3+、Ho3+、Er3+、Tm3+、Yb3+ 和Lu3+。

[0083] 在下文中,将会详细地描述本发明示例性的实施方式。下面的实施例仅仅用来举例说明本发明,而不应该解释为由这些实施例来限制本发明的保护范围。另外,在下面的实施例中使用了特定的化合物,但是本领域技术人员应当清楚的是其等效物可以显示相同或类似程度的效果。

[0084] 实施例和比较实施例

[0085] 如在下表I中所示,当改变每种组成、粒度和含量时制造了多层电子元件(MLCC)。通过使用镍金属的内电极层的金属粉末以及使用包括钛酸钡作为主要组分以及金属氧化物作为辅助材料的抑制剂制造了超高电容量MLCC (电介质厚度为0.5μπι以下并且内电极为 0.3 μ m)。

[0086] 另外,用击穿电压(BDV)加速寿命测量了所制造的超高电容量MLCC的电容量和可靠性,并且将结果示于下表I中。

[0087] [表 I]

[0088]

Figure CN103390496AD00111

[0089] 如由表I的结果中可以清楚的,当包括在内电极层中的抑制剂的平均粒度具有相对于包括在电介质层中的电介质基金属的平均粒度大约30%以内的尺寸并且抑制剂的加入量相对于镍金属粉末的重量包括在3至12wt%时,由于在电介质层和内电极层之间界面处挤出的抑制剂的高烧结操纵性,使得通过电介质层的电介质颗粒的生长电容量和可靠性都良好。

[0090] 另外,由于根据所使用的抑制剂的粒度和含量证实MLCC芯片的电容量和可靠性的结果,随着抑制剂粒度减小,显示出电容量效果显著地增加。然而,抑制剂的含量相对于镍金属粉末超过12wt%,会因为电介质层的过度生长而导致电容量降低。另外,随着抑制剂含量增加,显著地观察到可靠性,这显示具有小粒度的抑制剂的更显著的效果。

[0091 ] 另外,参见图4在使用FE-SEM测量根据本发明的示例性实施方式制造的超高电容量MLCC的电介质层之后,可以确定在电介质层中形成电介质颗粒具有3至7层的多层层状结构。在配置电介质层的电介质颗粒中,应当理解的是在电介质颗粒中位于内电极附近界面处的电介质颗粒的平均粒度D (界面)大于位于电介质层中的电介质颗粒的平均粒度D(内部),在电介质层中电介质颗粒彼此接近,而不是接近内电极。

[0092] 另外,如图4所示,应当理解的是配置超高电容量MLCC电介质层的电介质颗粒以除了球形之外的多种形状彼此接近。

[0093] 根据本发明的示例性的实施方式,通过控制包括在高温烧制的过程中挤出的内电极层中的抑制剂的粒度和加入量有可能增加多层陶瓷元件的电容量。

[0094] 另外,根据本发明的示例性的实施方式,形成多层陶瓷元件的电介质层使得包括在电介质层中的电介质颗粒具有层状结构,优选3至7层的结构(甚至在0.5μπι以下的纤细厚度中),因此有可能提高多层陶瓷元件的可靠性。

[0095] 此外,根据本发明的示例性的实施方式,电介质层的电介质颗粒尺寸极大地影响多层陶瓷元件的电特性被控制在比烧结前大1.3倍,因此使电容量最大化同时保持多层陶瓷元件的可靠性。

[0096] 而且,根据本发明的示例性的实施方式,通过控制其中电介质颗粒具有层状结构的电介质层中电介质层与内电极层接触界面处的电介质颗粒尺寸有可能提高多层陶瓷元件的可靠性,从而大于其中电介质颗粒彼此接触的电介质层中的颗粒尺寸。

[0097] 尽管为了举例说明的目的已经公开了本发明的示例性的实施方式,本领域技术人员应当理解的是有可能作出各种改变、增加和替换而不偏离如在随附的权利要求中公开的本发明的范围和精神。

[0098] 因此,本发明的保护范围不应解释为限于所描述的实施方式,而是由随附的权利要求及其等效物来限定。

Claims (14)

1.多层陶瓷元件,具有其中内电极层和电介质层交替地叠层的结构,其中 所述内电极层包括相对于金属粉末重量含量为3至12wt%的抑制剂,并且 所述抑制剂的平均粒度具有相对于包括在所述电介质层中的电介质基金属的平均粒度大约30%的尺寸。
2.多层陶瓷元件,具有其中内电极层和电介质层交替地叠层的结构,其中 所述内电极层包括相对于金属粉末重量含量为3至12wt%的抑制剂, 所述抑制剂的平均粒度具有相对于包括在所述电介质层中的电介质基金属的平均粒度大约30%的尺寸,并且 所述电介质层的电介质颗粒具有层状结构。
3.多层陶瓷元件,具有其中内电极层和电介质层交替地叠层的结构,其中 所述内电极层包括相对于金属粉末重量含量为的3至12wt%的抑制剂, 所述抑制剂的平均粒度具有相对于包括在所述电介质层中的电介质基金属的平均粒度大约30%的尺寸, 所述电介质层的电介质颗粒具有层状结构,并且 在烧结前后所述电介质颗粒的尺寸彼此不同。
4.根据权利要求3所述的多层陶瓷元件,其中烧结后的所述电介质颗粒的尺寸比烧结前的所述电介质颗粒的尺寸大I至1.3倍。
5.多层陶瓷元件,具有其中内电极层和电介质层交替地叠层的结构,其中 所述内电极层包括相对于金属粉末重量含量为3至12wt%的抑制剂, 所述抑制剂的平均粒度具有相对于包括在 所述电介质层中的电介质基金属的平均粒度大约30%的尺寸, 所述电介质层的电介质颗粒具有层状结构,并且 在具有所述层状结构的电介质颗粒中,位于内电极附近界面处的电介质颗粒的平均粒度D (界面)大于位于所述电介质层中的电介质颗粒的平均粒度D (内部),在所述电介质层中所述电介质颗粒彼此接近,而不是接近所述内电极。
6.根据权利要求5所述的多层陶瓷元件,其中所述D (界面)/D (内部)符合1.2至2.2。
7.根据权利要求1至3和5中任一项所述的多层陶瓷元件,其中所述电介质层的厚度为0.5 μ m以下。
8.根据权利要求1至3和5中任一项所述的多层陶瓷元件,其中所述电介质颗粒的平均粒度为0.15 μ m以下。
9.根据权利要求2、3和5中任一项所述的多层陶瓷元件,其中所述电介质层具有3至7层的层状结构。
10.根据权利要求2、3和5中任一项所述的多层陶瓷元件,其中所述电介质颗粒以除了球形之外的其他形状彼此接近。
11.根据权利要求1至3和5中任一项所述的多层陶瓷元件,其中所述内电极层的厚度为 0.1 至 0.5 μ m。
12.根据权利要求1至3和5中任一项所述的多层陶瓷元件,其中所述内电极由镍(Ni)或铜(Cu)制成。
13.根据权利要求1至3和5中任一项所述的多层陶瓷元件,其中所述抑制剂包括钛酸钡(BaTiO3)和金属氧化物。
14.根据权利要求13所述的多层陶瓷元件,其中所述金属氧化物的金属为选自由以下组成的组中的一种或多种镧系稀土元素:Y3+、La3+、Ce3+、Pr3+、Nd3+、Sm3+、Eu3+、Gd3+、Tb3+、Dy3+、Ho3+、Er3+、Tm3+、Yb3+ 和 Lu3+。
CN2013101674401A 2012-05-08 2013-05-08 多层陶瓷元件 CN103390496A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120048609A KR101548785B1 (ko) 2012-05-08 2012-05-08 적층 세라믹 부품
KR10-2012-0048609 2012-05-08

Publications (1)

Publication Number Publication Date
CN103390496A true CN103390496A (zh) 2013-11-13

Family

ID=49534734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101674401A CN103390496A (zh) 2012-05-08 2013-05-08 多层陶瓷元件

Country Status (4)

Country Link
US (1) US20130301185A1 (zh)
JP (1) JP2013236084A (zh)
KR (1) KR101548785B1 (zh)
CN (1) CN103390496A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106373779A (zh) * 2015-07-22 2017-02-01 三星电机株式会社 多层陶瓷电子组件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396656B1 (ko) * 2012-09-21 2014-05-16 삼성전기주식회사 적층형 파워 인덕터 및 이의 제조방법
JP5462962B1 (ja) * 2013-01-31 2014-04-02 太陽誘電株式会社 積層セラミックコンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226538A (zh) * 1998-02-17 1999-08-25 株式会社村田制作所 介电陶瓷组合物、层叠陶瓷电容器及其制造方法
JP2002057060A (ja) * 2000-08-07 2002-02-22 Murata Mfg Co Ltd 積層セラミックコンデンサおよびそれに用いる内部電極ペースト
JP2002299145A (ja) * 2001-03-29 2002-10-11 Kyocera Corp セラミック積層体およびその製法
CN1779874A (zh) * 2003-11-28 2006-05-31 Tdk株式会社 叠层陶瓷电容器
US20060198078A1 (en) * 2005-03-01 2006-09-07 Tdk Corporation Multilayer ceramic capacitor and method of producing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015375A (ja) 1999-06-30 2001-01-19 Kyocera Corp 積層セラミックコンデンサの製造方法
JP4557472B2 (ja) 2001-08-29 2010-10-06 京セラ株式会社 積層セラミックコンデンサ及びその製法
JP2003124049A (ja) * 2001-10-10 2003-04-25 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP4362079B2 (ja) * 2003-03-27 2009-11-11 Tdk株式会社 積層型チップコンデンサおよびその製造方法
JP4407299B2 (ja) * 2004-01-30 2010-02-03 Tdk株式会社 積層セラミックコンデンサ
JP2007214244A (ja) 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 電極インク、およびそれを用いた積層セラミックコンデンサ
JP2008227332A (ja) * 2007-03-15 2008-09-25 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサとその製造方法
JP2010010157A (ja) 2008-06-24 2010-01-14 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及び、その製造方法
JP2010153485A (ja) * 2008-12-24 2010-07-08 Tdk Corp 電子部品
WO2011024582A1 (ja) * 2009-08-27 2011-03-03 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
WO2013145423A1 (ja) * 2012-03-30 2013-10-03 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226538A (zh) * 1998-02-17 1999-08-25 株式会社村田制作所 介电陶瓷组合物、层叠陶瓷电容器及其制造方法
JP2002057060A (ja) * 2000-08-07 2002-02-22 Murata Mfg Co Ltd 積層セラミックコンデンサおよびそれに用いる内部電極ペースト
JP2002299145A (ja) * 2001-03-29 2002-10-11 Kyocera Corp セラミック積層体およびその製法
CN1779874A (zh) * 2003-11-28 2006-05-31 Tdk株式会社 叠层陶瓷电容器
US20060198078A1 (en) * 2005-03-01 2006-09-07 Tdk Corporation Multilayer ceramic capacitor and method of producing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106373779A (zh) * 2015-07-22 2017-02-01 三星电机株式会社 多层陶瓷电子组件
CN106373779B (zh) * 2015-07-22 2019-11-01 三星电机株式会社 多层陶瓷电子组件
US10607776B2 (en) 2015-07-22 2020-03-31 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Also Published As

Publication number Publication date
KR101548785B1 (ko) 2015-08-31
US20130301185A1 (en) 2013-11-14
JP2013236084A (ja) 2013-11-21
KR20130125106A (ko) 2013-11-18

Similar Documents

Publication Publication Date Title
JP6766996B2 (ja) 積層セラミック電子部品及びその製造方法
US9129752B2 (en) Ceramic electronic component and method of manufacturing the same
KR101099213B1 (ko) 적층 세라믹 콘덴서
US6777363B2 (en) Non-reducable, low temperature dielectric ceramic composition, capacitor and method of preparing
US9159467B2 (en) Dielectric ceramic composition, electronic element, and composite electric element
US7718560B2 (en) Electronic device, dielectric ceramic composition and the production method
JP4858248B2 (ja) 誘電体磁器組成物および電子部品
EP1662521B1 (en) Multilayer ceramic capacitor and method for manufacturing the same
EP2980043B1 (en) Dielectric ceramic composition and dielectric element
KR100944100B1 (ko) 배리스터 기능 부가 적층형 반도체 세라믹 커패시터 및 그제조방법
JP5900449B2 (ja) セラミック電子部品の製造方法及びセラミック電子部品
KR100988880B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US6917513B1 (en) Non reducible dielectric ceramic composition and super-thin multi-layer ceramic capacitor using the same
US9536668B2 (en) Multilayer ceramic capacitor and method for producing multilayer ceramic capacitor
EP2003665B1 (en) Dielectric ceramic composition with Core-Shell particles and electronic device
JP4805938B2 (ja) 誘電体磁器およびその製法、並びに積層セラミックコンデンサ
KR100888020B1 (ko) 유전체 세라믹스 및 적층 세라믹 콘덴서
US9177725B2 (en) Multilayer ceramic electronic component having internal electrode with non-electrode regions and method of manufacturing the same
JP2004224653A (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
EP2628166B1 (en) Ceramic capacitor and methods of manufacture
CN1959859B (zh) 聚合物-陶瓷电介质组合物、埋入式电容器及印刷电路板
JP5144052B2 (ja) 誘電体セラミック組成物、積層セラミックコンデンサ及びその製造方法
US8390983B2 (en) Multilayer ceramic capacitor
CN103578762B (zh) 层压式陶瓷电子元件及其制造方法
US8248752B2 (en) Multilayer ceramic capacitor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131113