KR20170012686A - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20170012686A
KR20170012686A KR1020150103745A KR20150103745A KR20170012686A KR 20170012686 A KR20170012686 A KR 20170012686A KR 1020150103745 A KR1020150103745 A KR 1020150103745A KR 20150103745 A KR20150103745 A KR 20150103745A KR 20170012686 A KR20170012686 A KR 20170012686A
Authority
KR
South Korea
Prior art keywords
dielectric
dielectric layer
internal electrode
grain
ceramic
Prior art date
Application number
KR1020150103745A
Other languages
English (en)
Other versions
KR102183425B1 (ko
Inventor
박금진
최창학
유정훈
김두영
신민기
이치화
이철승
김종한
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150103745A priority Critical patent/KR102183425B1/ko
Priority to JP2016046820A priority patent/JP6747643B2/ja
Priority to US15/071,803 priority patent/US10607776B2/en
Priority to CN201610203178.5A priority patent/CN106373779B/zh
Publication of KR20170012686A publication Critical patent/KR20170012686A/ko
Application granted granted Critical
Publication of KR102183425B1 publication Critical patent/KR102183425B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 일 실시형태는 유전체층과 내부전극이 교대로 적층된 세라믹 바디를 포함하며, 상기 유전체층은 단축 대비 장축의 비가 3.5 이상인 유전체 그레인을 적어도 하나 이상 포함하고, 상기 내부전극은 유전체 그레인의 입성장 조절 성분을 포함하는 세라믹 공재를 포함하며, 상기 유전체층은 상기 내부전극과 인접한 계면부와 상기 계면부 사이에 배치되는 중앙부로 구성되고, 상기 계면부와 중앙부의 입성장 조절 성분의 농도가 상이한 것을 특징으로 하는 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품{multilayer ceramic electronic component}
본 발명은 적층 세라믹 전자부품 및 그 제조방법에 관한 것이다.
커패시터, 인턱터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
그 중 적층 세라믹 커패시터는 통상적으로 내부 전극용 페이스트와 유전체층용 페이스트를 시트법이나 인쇄법 등에 의해 적층하고 소성하여 제조된다.
종래의 적층 세라믹 커패시터 등에 이용되는 유전체 재료는 티탄산바륨(BaTiO3)에 기초한 유전체 재료를 사용해 왔다.
고신뢰성을 요구하는 분야들의 많은 기능들이 전자화되고 수요가 증가함에 따라 이에 부합되게 적층 세라믹 전자부품 역시 고신뢰성이 요구된다.
한편, 적층 세라믹 전자부품의 개발이 진행됨에 따라 고용량, 고신뢰성 특성을 어떻게 구현할 것인가가 중요한 문제로 떠오르고 있다.
대한민국 공개특허공보 제1999-0075846호
본 발명의 일 실시예의 목적은 적층 세라믹 전자부품 및 그 제조방법을 제공하는 것이다.
본 발명의 일 실시형태에 의하면, 유전체층과 내부전극이 교대로 적층된 세라믹 바디를 포함하며, 상기 유전체층은 단축 대비 장축의 비가 3.5 이상인 유전체 그레인을 적어도 하나 이상 포함하고, 상기 내부전극은 유전체 그레인의 입성장 조절 성분을 포함하는 세라믹 공재를 포함하며, 상기 유전체층은 상기 내부전극과 인접한 계면부와 상기 계면부 사이에 배치되는 중앙부로 구성되고, 상기 계면부와 중앙부의 입성장 조절 성분의 농도가 상이한 것을 특징으로 하는 적층 세라믹 전자부품 및 그 제조방법을 제공한다.
또한, 본 발명의 일 실시형태에 의하면 유전체층과 내부전극이 교대로 적층된 세라믹 바디를 포함하며, 상기 유전체층은 단축 대비 장축의 비가 3.5 이상인 유전체 그레인을 적어도 하나 이상 포함하고, 상기 내부전극은 입성장 촉진제 및 입성장 억제제 중 어느 하나 이상인 유전체 그레인의 입성장 조절 성분을 포함하며, 상기 유전체층은 세라믹 바디의 두께 방향에서 유전체 그레인의 입성장 조절 성분 농도의 구배를 갖는 적층 세라믹 전자부품 및 그 제조방법을 제공한다.
본 발명의 일 실시형태에 의하면 유전율 상승에 따라 용량이 증가된 적층 세라믹 전자부품 및 그 제조 방법을 제공할 수 있다.
또한, 본 발명의 일 실시형태에 의하면 DC-bias 특성이 우수하며, 절연파괴전압(Breakdown Voltage, BDV)가 높고 절연저항(Insulation Resistance, IR)도 높아 신뢰성이 향상된 적층 세라믹 전자부품 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 나타내는 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 본 발명의 제1 실시형태에 따른 도 2의 P 영역에 대한 확대도이다.
도 4는 본 발명의 제2 실시형태에 따른 도 2의 P 영역에 대한 확대도이다.
도 5는 본 발명의 제3 실시형태에 따른 도 2의 P 영역에 대한 확대도이다.
도 6은 본 발명의 제4 실시형태에 따른 도 2의 P 영역에 대한 확대도이다.
도 7은 본 발명의 일 실시형태에 따라 소성이 완료된 적층체를 절단하여 내부전극과 유전체층의 단면을 관찰한 주사형 전자현미경(SEM) 사진이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)을 나타내는 개략적인 사시도이고, 도 2는 도 1의 적층 세라믹 전자부품(100)의 A-A' 단면에 대한 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 세라믹 본체(110); 및 상기 세라믹 본체의 외부면에 배치되는 외부전극(131, 132); 을 포함한다.
상기 세라믹 본체(110)는 전자부품의 용량 형성에 기여하는 부분으로서의 액티브 층과, 상하 마진부로서 액티브 층의 상하부에 각각 형성된 상부 및 하부 커버층을 포함한다. 상기 액티브 층은 유전체 층(111)과 내부전극(121, 122)을 포함하며, 내부전극(121, 122)이 인쇄된 유전체 층(111)이 적층되어 형성될 수 있다.
본 발명의 일 실시형태에서, 세라믹 본체(110)는 형상에 있어 특별히 제한은 없지만, 실질적으로 육면체 형상일 수 있다. 칩 소성 시 세라믹 분말의 소성 수축과 내부전극 패턴 존부에 따른 두께 차이 및 세라믹 본체 모서리부의 연마로 인하여, 세라믹 본체(110)는 완전한 육면체 형상은 아니지만 실질적으로 육면체에 가까운 형상을 가질 수 있다.
상기 내부전극(121, 122)은 유전체층(111)과 번갈아 적층될 수 있으며 내부전극 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 절연된다.
상기 내부전극(121, 122)은 제1 내부전극(121) 및 제2 내부 전극(122)을 포함할 수 있으며, 상기 제1 내부전극 및 상기 제2 내부전극은 상기 유전체층 상에 서로 번갈아 적층될 수 있다.
상기 내부 전극(121, 122)의 두께 및 적층 수는 용도에 따라 결정될 수 있다.
이에 제한되는 것은 아니나, 상기 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금을 포함할 수 있다.
상기 제1 및 제2 내부 전극(121, 122)에 함유되는 도전성 재료는 특별히 한정되지 않지만, 니켈(Ni)을 이용할 수 있다.
상기 유전체층(111)은 고유전률을 갖는 세라믹 조성을 포함하며, 예를 들어 티탄산바륨(BaTiO3)계 유전체를 포함할 수 있다.
상기 티탄산바륨(BaTiO3)계 유전체는 순수한 티탄산바륨 또는 티탄산바륨의 Ba 사이트(A 사이트) 및 Ti의 사이트(B 사이트)가 다른 첨가 원소로 도핑된 화합물을 포함하는 의미로 이해될 수 있다.
도 3은 본 발명의 제1 실시형태에 따른 도 2의 P 영역에 대한 확대도이다.
도 3을 참조하면, 본 발명의 제1 실시형태에 따른 적층 세라믹 전자부품에 있어서 상기 유전체층(111)은 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)을 적어도 하나 이상 포함한다.
적층 세라믹 전자 부품 특히, 적층 세라믹 커패시터가 초소형 및 초 박층화됨에 따라 유전체 재료의 미립화는 필수적으로 필요하며, 유전체 재료가 미립화될 경우 유전체층 내 유전체 그레인의 크기는 작아진다.
이로 인하여, 종래의 적층 세라믹 커패시터에 있어서 유전체 그레인은 유전체층 한층 당 두께 방향으로 5개 이상이 배치되는 형상이 일반적이었다.
그러나, 유전체층 내 유전체 그레인의 크기가 작을 경우, 유전율이 낮아지는 문제가 있어, 초고용량 적층 세라믹 커패시터를 구현하기 위해서는 유전체 그레인의 크기가 커야 하며, 필요한 특성 구현을 위해 유전체 그레인의 형태를 제어할 수 있어야 한다.
본 발명의 제1 실시형태에 따르면, 유전체층(111)은 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)을 적어도 하나 이상 포함하기 때문에 종래에 비해 유전체 그레인의 크기가 커서 초고용량 적층 세라믹 커패시터를 구현할 수 있다.
또한, 상기 유전체 그레인(11)은 종래와 달리 유전체층(111) 한층 당 두께 방향으로 1개 혹은 2개 내지 5개일 수 있다.
특히, 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)의 경우에는 도 3에 도시된 바와 같이, 유전체층(111) 한층 당 두께 방향으로 1개만 존재할 수 있다.
즉, 본 발명의 일 실시형태에 따르면, 한 층의 유전체층(111)에는 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)이 적어도 하나 이상 포함되며, 이 유전체 그레인의 경우에는 유전체층(111)의 두께 방향으로 1개만이 배치되는 형상을 가진다.
본 발명의 일 실시형태에 있어서, 유전체 그레인(11)의 단축과 장축은 도 3에 도시된 바와 같이 정의될 수 있다.
즉, 상기 유전체 그레인(11)의 장축과 단축은 유전체 그레인의 경계에서 측정되는 최장 거리와 최단 거리로 정의될 수 있다.
예컨대, 도 3에 도시된 바와 같이 최장 거리는 유전체 그레인(11)의 대각선 방향 양 경계 사이의 거리일 수 있으며, 최단 거리는 유전체층의 두께 방향 경계 사이의 거리일 수 있다.
상기와 같이 정의될 수 있는 이유는 본 발명의 일 실시형태에 따른 유전체 그레인(11)의 형상이 종래와 달리 가로의 길이가 세로의 길이보다 긴 사각형 형상이기 때문이며, 이러한 형상은 도 7에 도시된 유전체층의 단면을 관찰한 주사형 전자현미경(SEM) 사진으로부터 확인이 가능하다.
본 발명의 제1 실시형태와 같이, 한 층의 유전체층(111)에 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)이 적어도 하나 이상 포함될 경우 높은 유전율을 얻을 수 있다.
따라서, 초고용량 적층 세라믹 커패시터를 구현할 수 있으며, 이는 종래 일반적인 적층 세라믹 커패시터의 유전체층에 형성된 유전체 그레인에 비해 2배 이상의 유전율을 구현할 수 있다.
구체적으로, 유전체 그레인이 유전체층 한층 당 두께 방향으로 5개 이상이 배치되는 일반적인 적층 세라믹 커패시터의 경우 유전율은 3000 정도로 구현될 수 있으나, 본 발명의 일 실시형태에 따르면 유전율이 7000 정도로 구현될 수 있다.
한 층의 유전체층(111)에 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)이 존재하지 않는 경우, 즉 한 층의 유전체층(111)에 존재하는 유전체 그레인(11)의 단축 대비 장축의 비가 3.5 미만일 경우에는 본원 발명의 제1 실시형태와 같은 높은 유전율을 구현할 수 없다.
한편, 본원 발명의 제1 실시형태와 같이 한 층의 유전체층(111)에 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)이 존재할 경우 절연 저항이 열화되는 현상이 발생할 수 있다.
그러나, 후술하는 바와 같이 유전체층(111)의 계면부의 입성장 조절제 농도를 조절함으로써 이러한 문제점을 해결할 수 있으며, 이에 대한 보다 자세한 사항은 후술하도록 한다.
한편, 한 층의 유전체층(111)에 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)이 적어도 하나 이상 포함되도록 유전체 그레인의 형상을 제어하는 방법은 하기와 같이 수행될 수 있다.
즉, 내부전극(121, 122)에 포함되는 세라믹 공재가 유전체 그레인의 입성장 조절 성분을 포함하고, 소성 과정에서 상기 유전체 그레인의 입성장 조절 성분이 유전체층으로 스퀴즈 아웃(Squeeze out)될 때, 유전체층의 위치별 입성장 조절 성분의 농도를 제어함으로써 수행될 수 있다.
입성장 조절 성분은 입성장 촉진제 혹은 입성장 억제제일 수 있으며, 입성장 촉진제와 억제제 모두일 수도 있다.
상기 입성장 촉진제는 Li, Bi, B, Na 및 K 중의 어느 하나 이상일 수 있으나 반드시 이에 제한되는 것은 아니다.
또한, 상기 입성장 억제제는 Mg, Si, V, Yb, Y, Zr 및 S 중의 어느 하나 이상일 수 있으나, 반드시 이에 제한되는 것은 아니다.
구체적으로, 본 발명의 일 실시형태에 따르면 상기 내부전극(121, 122)은 유전체 그레인(11)의 입성장 조절 성분을 포함하는 세라믹 공재를 포함하며, 상기 유전체층(111)은 상기 내부전극(121, 122)과 인접한 계면부(111b)와 상기 계면부(111b) 사이에 배치되는 중앙부(111a)로 구성되고, 상기 계면부(111b)와 중앙부(111a)의 입성장 조절 성분의 농도가 상이한 것을 특징으로 한다.
특히, 본 발명의 제1 실시형태와 같이 한 층의 유전체층(111)에 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)이 적어도 하나 이상 포함되도록 하는 방법은 유전체층(111)의 중앙부(111a)에 입성장 촉진제의 농도가 높으나, 계면부(111b)의 입성장 촉진제의 농도가 상기 중앙부(111a)보다 더 높게 조절함으로써 수행될 수 있다.
상기와 같이, 유전체층(111)의 계면부(111b)와 중앙부(111a)의 입성장 조절 성분의 농도를 상이하게 조절하는 방법 및 그 메카니즘에 대한 보다 상세한 설명은 후술하도록 한다.
본 발명의 일 실시형태에 따르면, 상기 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)은 하나의 유전체층(111) 내에 0.1% 내지 30% 포함될 수 있다.
구체적으로, 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)이 하나의 유전체층(111) 내에서 유전체 그레인 500개 중 1개 존재할 경우 하나도 없는 경우에 비하여 유전율이 2% 이상 상승할 수 있다.
또한, 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)이 하나의 유전체층(111) 내에서 유전체 그레인 100개 중 1개 존재할 경우 하나도 없는 경우에 비하여 유전율이 13% 이상 상승할 수 있다.
또한, 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)이 하나의 유전체층(111) 내에서 유전체 그레인 10개 중 1개 존재할 경우 하나도 없는 경우에 비하여 유전율이 130% 이상 상승할 수 있다.
한편, 상기 단축 대비 장축의 비가 2.0 이상인 유전체 그레인(11)은 하나의 유전체층(111) 내에 5% 이상 26% 이하로 포함될 수 있다.
또한, 상기 단축 대비 장축의 비가 1.5 이상인 유전체 그레인(11)은 하나의 유전체층(111) 내에 30% 이상 77% 이하로 포함될 수 있다.
본 발명의 일 실시형태에 의하면 상기 내부전극(121, 122)은 내부에 트랩(trap)되어 있는 세라믹 공재(21)를 포함한다.
상기 세라믹 공재(21)는 첨가제가 도핑된 유전체로, 예를 들어 첨가제가 도핑된 티탄산바륨계 유전체일 수 있다.
본 발명의 일 실시형태에 의하면, 내부전극(121, 122) 내부에 트랩되어 있는 세라믹 공재(21)에 첨가제가 도핑되어 있어, 순수한 티탄산바륨 유전체를 공재로 사용한 경우 보다 공재의 내환원성이 향상될 수 있고 소성 후 공재의 절연특성이 향상될 수 있다.
이로 인하여, 내부전극(121, 122) 내에 트랩된 세라믹 공재(21)의 내환원성 및 절연 특성 향상으로 내부전극에 과전류가 흐르는 것을 억제할 수 있으며, 내부전극이 과열되더라도 전극의 뭉침 및 끊어짐을 막아 절연 열화 발생을 줄일 수 있어 적층 세라믹 전자부품의 장기 신뢰성을 향상시킬 수 있다.
상기 첨가제는 칼슘(Ca), 원자가 억셉터 원소 및 희토류 원소로 이루어진 군에서 선택되는 하나 이상의 원소 일 수 있다.
상기 원자가 억셉터 원소는 마그네슘(Mg) 및 망간(Mn) 중 하나 이상을 포함하며, 상기 희토류 원소는 이트륨(Y), 가돌리늄(Gd), 디스프로슘(Dy), 홀뮴(Ho), 유로퓸(Eu), 어븀(Er), 이터븀(Yb) 중 하나 이상을 포함한다.
특히, 상기 세라믹 공재는 유전체 그레인의 입성장 조절 성분을 포함하고, 입성장 조절 성분은 입성장 촉진제 혹은 입성장 억제제일 수 있으며, 입성장 촉진제와 억제제 모두일 수도 있다.
상기 입성장 촉진제는 Li, Bi, B, Na 및 K 중의 어느 하나 이상일 수 있으나 반드시 이에 제한되는 것은 아니다.
또한, 상기 입성장 억제제는 Mg, Si, V, Yb, Y, Zr 및 S 중의 어느 하나 이상일 수 있으나, 반드시 이에 제한되는 것은 아니다.
후에서 자세히 서술하겠지만, 본 발명의 일 실시형태에 의하면 상기 내부전극(121, 122)에 포함되는 세라믹 공재(21)의 첨가제 조성을 통해 상기 유전체층(111)의 조성을 조절할 수 있다.
따라서, 유전체층(111)의 물성 구현을 위해 상기 첨가제는 적절히 선택될 수 있다.
예를 들어, 상기 세라믹 공재(21)는 원자가 억셉터 원소 중 하나 이상 및 칼슘(Ca)이 코-도핑(co-doping)된 유전체일 수 있다.
또는, 상기 세라믹 공재(21)는 희토류 원소 중 하나 이상 및 칼슘(Ca)이 코-도핑된 유전체일 수 있으며, 혹은 원자가 억셉터 원소 중 하나 이상 및 희토류 원소 중 하나 이상이 코-도핑된 유전체일 수 있다.
또는, 상기 세라믹 공재(21)는 원자가 억셉터 원소 중 하나 이상, 희토류 원소 중 하나 이상 및 칼슘(Ca)이 코-도핑된 유전체일 수 있다.
본 발명의 일 실시형태에 의하면, 상기 내부전극(121, 122)의 단면적 중 상기 세라믹 공재(21)가 차지하는 단면적은 3% 내지 30%일 수 있다.
상기 내부전극의 면적 중 세라믹 공재가 차지하는 면적이 3% 이하인 경우, 절연 열화 발생을 감소시키는 효과가 크게 나타나지 않으며, 세라믹 공재가 차지하는 면적이 30% 이상인 경우 내부전극 내 비전도성 영역의 증가로 내부전극의 연결성이 저하되어 용량이 낮아지는 문제가 발생할 수 있다.
본 발명의 일 실시형태에 의하면, 상기 유전체층(111)은 상기 세라믹 공재(21)에 포함된 첨가제와 동일한 첨가제를 포함하며, 상기 유전체층은 유전체층의 두께 방향에서 상기 첨가제 원소가 농도 구배(gradient)를 갖는다.
예를 들어, 상기 유전체층은 내부전극과 인접한 계면에서 두께 방향 중심부로 갈수록 첨가제 농도가 점진적으로 감소할 수 있다.
또한, 본 발명의 일 실시형태에 의하면, 상기 유전체층은 세라믹 바디의 두께 방향에서 유전체 그레인의 입성장 조절 성분이 농도 구배(gradient)를 갖는다.
상기 유전체층(111) 내에 존재하는 첨가제는 내부전극 페이스트에 포함된 세라믹 공재가 소성과정에서 내부전극 페이스트로부터 빠져나와 유전체층의 일부를 형성하는 과정에서 유전체층에 포함될 수 있다.
이로 인해, 상기 유전체층(111) 내에서 첨가제 및 유전체 그레인의 입성장 조절 성분의 농도는 유전체층 두께 방향 중심보다 유전체층(111)과 내부전극(121, 122)의 계면 부근(내부전극과 인접한 영역)에서 상이하다.
상기와 같이, 유전체층(111) 내에서 첨가제 및 유전체 그레인의 입성장 조절 성분의 농도가 위치별로 상이함에 따라, 유전체 그레인의 형상을 제어할 수 있으며, 유전체층의 중앙부와 계면부에서의 유전체 그레인의 형상을 다르게 제어할 수도 있다.
예를 들어, 도 3에 도시된 바와 같이 한 층의 유전체층(111)에 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)이 적어도 하나 이상 포함되는 경우 유전체층(111)의 중앙부(111a)에 입성장 촉진제의 농도가 높으나, 계면부(111b)의 입성장 촉진제의 농도가 상기 중앙부(111a)보다 더 높다.
상기 계면부(111b)와 중앙부(111a)는 유전체층 내에서 구분되는 것은 아니고 일체로 형성되는 것이며, 내부전극과의 거리로 구분될 수 있다.
본 발명의 일 실시형태에서 상기 계면부(111b)는 상기 내부전극과 상기 유전체층과의 계면으로부터 상기 유전체층 두께의 20% 이내의 영역으로 정의된다.
유전체층의 재료로 사용되는 티탄산바륨(BaTiO3)은 높은 유전율을 구현할 수 있지만 내환원성이 좋지 않아서, 유전체층 및 내부전극을 박층화하는 경우 신뢰성 확보가 어려운 문제가 있다.
또한, 유전체층의 내환원성 및 신뢰성 향상을 위하여 첨가제를 포함하는 유전체층을 사용하는 경우 유전율이 저하되고 유전손실(DF)가 증가하는 문제가 있다.
따라서 본 발명의 일 실시형태는 유전체층이 첨가제 원소를 포함하되, 유전체층의 두께 방향에서 균일하게 포함되지 않고 내부전극과 인접한 유전체층의 계면부에서 첨가제 원소가 더 많이 포함된다.
적층 세라믹 전자부품의 사용 과정에서 유전체층의 손상으로 발생하는 절연열화는 주로 내부전극과 인접한 유전체층의 계면부에 산소 공공이 쌓이면서 발생한다. 따라서 본 발명의 일 실시형태와 같이 티탄산바륨의 내환원성 및 신뢰성을 향상시키는 첨가제가 유전체층의 계면부(111b)에 주로 존재하도록 하는 경우, 높은 유전율, 낮은 유전손실을 구현하면서 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 일 실시형태에 의하면, 유전체층에서 산소 공공이 주로 쌓이는 내부전극 경계로부터 전체 두께의 20%에 해당하는 계면부에서의 첨가제 농도를 더 높게 하여 효율적으로 높은 유전율, 낮은 유전손실을 구현하면서 신뢰성을 향상시킬 수 있다.
본 발명의 일 실시형태에 의하면, 첨가제 원소가 유전체층(111)의 계면부(111b)에 주로 포함됨으로써 상기 유전체층의 계면부(111b)는 중앙부(111a)보다 첨가제 원소의 농도가 높을 수 있다.
본 발명의 일 실시형태와 같이, 첨가제 원소가 유전체층에 균일하게 포함되지 않고 중앙부(111a)보다 계층부(111b)에 더 많이 포함됨으로 인하여, 유전율의 감소를 방지하고, 유전손실을 낮추면서 신뢰성이 향상된 적층 세라믹 전자부품을 제공할 수 있다.
후술하는 적층 세라믹 전자부품의 제조방법에서 다시 설명하겠지만, 상기 유전체층(111) 및 내부전극(121, 122)은 유전체층을 형성하는 세라믹 그린시트 상에 내부전극 페이스트를 도포한 다음 이들을 적층한 적층체를 소성하여 형성될 수 있다.
본 발명의 일 실시형태에 의하면, 내부전극 형성을 위한 내부전극 페이스트가 첨가제 원소가 도핑된 세라믹 공재를 포함하되, 상기 세라믹 공재는 유전체 그레인의 입성장 조절 성분을 포함함으로써, 내부전극과 인접한 유전체층 계면부의 첨가제 농도가 유전체층 중앙부의 첨가제 농도보다 높을 수 있으며, 상기 유전체층은 세라믹 바디의 두께 방향에서 유전체 그레인의 입성장 조절 성분이 농도 구배(gradient)를 갖는다.
상기 내부전극 페이스트에 포함된 세라믹 공재는 내부전극 페이스트가 도포된 세라믹 그린시트를 포함하는 적층체의 소정과정에서, 내부전극을 빠져나와 세라믹 그린시트로 이동하여 유전체층의 일부를 형성할 수 있으며, 이때 내부전극과 인접한 유전체층의 계면부에 주로 배치될 수 있다.
마찬가지로, 상기의 메카니즘에 의해 유전체 그레인의 입성장 조절 성분이 내부전극과 인접한 유전체층의 계면부에 주로 배치될 수 있다.
상기와 같은 방법 이외에도 스퍼터(Sputtering) 공법을 이용하여 유전체 그레인의 입성장 조절 성분인 입성장 촉진제 또는 억제제를 의도적으로 유전체층의 계면부에 주로 배치될 수 있게 할 수도 있다.
본 발명의 일 실시형태에 의하면, 내부전극 페이스트에 포함되는 세라믹 공재는 첨가제 원소가 도핑된 유전체를 포함함으로써, 첨가제 원소를 도핑시키지 않고 별도의 첨가제로 내부전극 페이스트에 첨가한 경우나, 첨가제를 표면에 코팅한 세라믹 공재를 내부전극 페이스트에 첨가한 경우에 비하여 유전체층의 계면부에 첨가제 원소를 균일하게 분포시킬 수 있다.
본 발명의 일 실시형태와 달리, 세라믹 공재에서 첨가제 원소가 티탄산바륨계 화합물에 도핑되지 않고 별도로 존재하는 경우, 내부전극의 소성과정에서 첨가제가 세라믹 공재 또는 유전체층을 형성하는 모재 유전체 주성분에 완전히 고용되지 않아서, 편석으로 존재할 수 있으며, 이러한 경우 내부전극 연결성을 저하시키고, 유전체 내 전기적 특성을 악화시키는 이차상을 형성하여 용량 저하, 신뢰성 저하를 유발시킬 수 있다.
하지만, 본 발명의 일 실시형태에와 같이 내부전극 페이스트보다 소성 온도가 높은 세라믹 공재로서 첨가제 원소가 도핑된 유전체를 사용하는 경우, 내부전극의 소성과정에서 첨가제의 편석 및 첨가제로 인한 이차상의 생성이 억제되어 용량 저하를 방지하고 신뢰성을 향상시킬 수 있다.
또한, 소성과정에서 내부전극과 세라믹 그린시트의 계면으로 밀려난 공재는 세라믹 그린시트에 포함된 화합물과 함께 유전체층을 형성하여 유전체층의 유전손실을 낮추고 및 신뢰성을 향상시킬 수 있다.
상기 첨가제는 칼슘(Ca), 원자가 억셉터 원소 및 희토류 원소로 이루어진 군에서 선택되는 하나 이상의 원소 일 수 있다.
상기 원자가 억셉터 원소는 마그네슘(Mg) 및 망간(Mn) 중 하나 이상을 포함하며, 상기 희토류 원소는 이트륨(Y), 가돌리늄(Gd), 디스프로슘(Dy), 홀뮴(Ho), 유로퓸(Eu), 어븀(Er), 이터븀(Yb) 중 하나 이상을 포함한다.
상기 세라믹 공재(21)에 칼슘(Ca)이 도핑된 경우 내환원성이 높아지고, 산소 공공의 이동을 억제시켜 신뢰성을 향상시킬 수 있다.
상기 세라믹 공재(21)에 원자가 억셉터 원소(Mg, Mn) 중 하나 이상이 도핑된 경우, 환원 분위기 소성 시 유전체가 환원되어 반도체화되는 것을 방지할 수 있다.
상기 세라믹 공재(21)에 희토류 원소(Y, Gd, Dy, Ho, Eu, Er, Yb) 중 하나 이상이 도핑된 경우, 희토류 원소가 티탄산 바륨계 유전체의 A 사이트 및 B 사이트로 모두 치환이 가능하여, 소성 중 밸런스 유지가 가능하고, 이에 따라 적층 세라믹 전자부품의 신뢰성을 향상시킬 수 있다.
본 발명의 일 실시형태에 의하면, 이에 제한되는 것은 아니나 상기 유전체층은 두께 방향에서 하나의 유전체 그레인으로 형성될 수 있으며, 하나의 유전체 그레인으로 유전체층을 포함하더라도, 코어부보다 쉘부에서 첨가제 원소의 함량이 높을 수 있다.
또한, 하나의 유전체 그레인으로 유전체층이 형성되는 경우, 쉘부 중 계면부에 해당하는 영역이 중앙부에 포함된 영역보다 첨가제 원소의 함량이 높을 수 있다.
상술한 바와 같이, 내부전극 페이스트에 포함된 세라믹 공재가 소성 공정에서 세라믹 그린시트와의 계면으로 밀려나 유전체층을 형성하는 경우, 상기 공재를 형성하는 첨가제가 도핑된 유전체는 상기 세라믹 그린시트에 포함된 유전체 분말을 둘러싸 유전체 그레인의 쉘부를 형성할 수 있다.
이로 인해, 본 발명의 일 실시형태에 의하면 상기 계면부(111b)에 포함된 유전체 그레인의 쉘부는 첨가제가 도핑된 유전체를 포함하며, 상기 유전체층의 계면부에 포함된 유전체 그레인의 쉘부는 코어부보다 첨가제의 함량이 높을 수 있다.
내부전극 페이스트 및 세라믹 그린시트의 소성 공정에서 내부전극 페이스트에서 빠져나오지 않은 공재는 소성 후 내부전극 내에 잔존하여 절연 열화 발생을 감소시킬 수 있다.
본 발명의 일 실시형태에 의하면 소성 후 내부전극에 트랩된 세라믹 공재의 크기는 1 내지 300nm 일 수 있다.
다시 도 1 및 도 2를 참조하면, 세라믹 본체에 포함된 상부 및 하부 커버층은 단일 유전체층 또는 2 개 이상의 유전체층을 액티브층의 상하면에 각각 상하 방향으로 적층하여 형성된 것으로 볼 수 있으며, 물리적 또는 화학적 스트레스에 의한 내부 전극(121,122)의 손상을 방지하는 역할을 수행할 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 세라믹 본체(110)의 양 단부에 각각 배치될 수 있으며, 제1 및 제2 내부 전극(121, 122)의 노출 단부와 각각 전기적으로 연결되어 커패시터 회로를 구성할 수 있다.
이에 제한되는 것은 아니나, 상기 외부전극은 도전성 물질로 구리(Cu)를 포함할 수 있다. 이에 제한되는 것은 아니나, 상기 외부전극(131, 132)은 글라스를 더 포함할 수 있으며, 상기 외부전극(131, 132)은 도전성 물질 및 글라스를 포함하는 외부전극용 페이스트에 의해 형성될 수 있다. 상기 외부전극용 페이스트에서 글라스는 글라스 프릿의 형태로 포함될 수 있다.
상기 외부전극은 상기 외부전극용 페이스트를 소성하여 형성할 수 있다.
본 발명의 일 실시형태에 의하면, 두께 방향에서 첨가제 농도가 다른 유전체층을 포함함으로써, 용량이 높고 유전 손실이 낮으며 신뢰성이 우수한 적층 세라믹 전자부품을 제공할 수 있다.
도 4는 본 발명의 제2 실시형태에 따른 도 2의 P 영역에 대한 확대도이다.
도 4를 참조하면, 유전체층(111)은 두께 방향에서 2개의 유전체 그레인으로 형성됨을 알 수 있다.
상기와 같은 유전체 그레인의 형상 혹은 그 배치를 조절하는 방법은 유전체층의 중앙부(111a)에 입성장 촉진제의 농도가 낮고, 입성장 촉진제의 농도가 유전체층(111)의 계면부(111b)에서 높으며, 계면부(111b)와 중앙부(111a) 사이의 입성장 촉진제의 농도 차이가 크게 나도록 조절하여 수행될 수 있다.
도 4와 같은 유전체 그레인의 구조를 가질 경우, 유전율이 높으면서도 DC-bias 특성이 우수할 수 있다.
또한, 절연파괴전압(Breakdown Voltage, BDV)이 상술한 도 3의 본 발명의 제1 실시형태에 비해 더 높을 수 있으며, 예컨대 약 10% 이상 상승할 수 있다.
구체적으로, 본 발명의 제2 실시형태에 따르면, 유전율은 약 6000 정도일 수 있으며, DC 3V 이상에서 용량 변화율이 70% 이내일 수 있다.
도 5는 본 발명의 제3 실시형태에 따른 도 2의 P 영역에 대한 확대도이다.
도 5를 참조하면, 유전체층(111)은 두께 방향에서 3개의 유전체 그레인으로 형성되되, 유전체층(111)의 계면부(111b)의 유전체 그레인(11b)의 크기가 중앙부(111a)의 유전체 그레인(11a)의 크기에 비해 크게 형성됨을 알 수 있다.
상기와 같은 유전체 그레인의 형상 혹은 그 배치를 조절하는 방법은 유전체층의 중앙부(111a)에 입성장 억제제가 포함되고, 유전체층(111)의 계면부(111b)에 입성장 촉진제가 포함되도록 조절하여 수행될 수 있다.
도 5와 같은 유전체 그레인을 포함하는 유전체층의 구조를 가질 경우, 유전율이 높으면서도 DC-bias 특성이 우수할 수 있다.
또한, 절연파괴전압(Breakdown Voltage, BDV)이 상술한 도 3의 본 발명의 제1 실시형태에 비해 더 높을 수 있으며, 예컨대 약 10% 이상 상승할 수 있다.
구체적으로, 본 발명의 제3 실시형태에 따르면, 유전율은 약 5000 정도일 수 있으며, DC 3V 이상에서 용량 변화율이 60% 이내일 수 있다.
한편, 본 발명의 제3 실시형태에 따르면, 상기 유전체층(111)의 두께(T1) 대비 상기 내부전극(121, 122)과 인접한 계면부(111b)에 존재하는 유전체 그레인(11b)의 두께(T2)의 비(T2/T1)는 10 내지 45%일 수 있다.
또한, 상기 계면부(111b) 사이에 배치되는 중앙부(111a)의 유전체 그레인(11a)의 평균 입경은 상기 계면부(111b)에 존재하는 유전체 그레인(11b)의 평균 입경의 85% 이하일 수 있다.
도 6은 본 발명의 제4 실시형태에 따른 도 2의 P 영역에 대한 확대도이다.
도 6을 참조하면, 유전체층(111)은 두께 방향에서 3개의 유전체 그레인으로 형성되되, 유전체층(111)의 계면부(111b)의 유전체 그레인(11b')의 크기가 중앙부(111a)의 유전체 그레인(11a')의 크기에 비해 작게 형성됨을 알 수 있다.
상기와 같은 유전체 그레인의 형상 혹은 그 배치를 조절하는 방법은 유전체층의 중앙부(111a)에 입성장 촉진제가 포함되고, 유전체층(111)의 계면부(111b)에는 내부 전극에서 스퀴즈 아웃(Squeeze-out)된 입성장 억제제가 포함되어 유전체의 입성장을 억제함으로써 수행될 수 있다.
도 6과 같은 유전체 그레인을 포함하는 유전체층의 구조를 가질 경우, 유전율은 상기 제1 내지 3 실시형태에 비해 상대적으로 낮으나, 일반적인 적층 세라믹 커패시터의 구조에 비해서는 높으며, DC-bias 특성이 우수할 수 있다.
또한, 절연파괴전압(Breakdown Voltage, BDV)이 상술한 도 3의 본 발명의 제1 실시형태에 비해 더 높을 수 있으며, 예컨대 약 10% 이상 상승할 수 있다.
또한, 절연저항(Insulation Resistance, IR)이 높고 편차가 적어 신뢰성이 우수하며, 고온에서 정전 용량 변화가 적다.
구체적으로, 본 발명의 제4 실시형태에 따르면, 유전율은 약 4000 정도일 수 있으며, DC 3V 이상에서 용량 변화율이 60% 이내일 수 있다.
한편, 본 발명의 제4 실시형태에 따르면, 상기 유전체층(111)의 두께(T1) 대비 상기 내부전극(121, 122)과 인접한 계면부(111b)에 존재하는 유전체 그레인(11b')의 두께(T2)의 비(T2/T1)는 2 내지 30%일 수 있다.
또한, 상기 계면부(111b)에 존재하는 유전체 그레인(11b')의 평균 입경은 상기 계면부(111b) 사이에 배치되는 중앙부(111a)의 유전체 그레인(11a')의 평균 입경의 85% 이하일 수 있다.
본 발명의 다른 실시형태에 의하면 유전체층(111)과 내부전극(121, 122)이 교대로 적층된 세라믹 바디(110)를 포함하며, 상기 유전체층(111)은 단축 대비 장축의 비가 3.5 이상인 유전체 그레인(11)을 적어도 하나 이상 포함하고, 상기 내부전극(121, 122)은 입성장 촉진제 및 입성장 억제제 중 어느 하나 이상인 유전체 그레인의 입성장 조절 성분을 포함하며, 상기 유전체층(111)은 세라믹 바디(110)의 두께 방향에서 유전체 그레인의 입성장 조절 성분이 농도의 구배를 갖는 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법은 티탄산바륨계 분말을 포함하는 세라믹 그린 시트를 마련하는 단계(S1), 상기 세라믹 그린시트 상에 유전체 그레인의 입성장 조절 성분을 포함하며, 첨가제 원소가 도핑된 세라믹 공재를 포함하는 내부전극 페이스트를 도포하는 단계(S2), 상기 내부전극 페이스트가 도포된 세라믹 그린시트 적층체를 적층하여 적층체를 형성하는 단계(S3), 상기 적층체를 소성하여 세라믹 본체를 마련하는 단계(S4)를 포함한다.
상기 복수의 세라믹 그린 시트를 마련하는 단계(S1)는 티탄산바륨계 분말을 포함하는 유전체 슬러리를 캐리어 필름 상에 도포 및 건조하여 형성될 수 있다.
상기 세라믹 그린 시트는 상기 세라믹 공재에 포함되는 첨가제 원소를 포함하지 않거나, 포함하더라도 세라믹 공재에 포함되는 첨가제 원소보다 낮은 농도로 포함되어 소성 후 유전체층에서 농도 구배를 형성한다.
본 발명의 일 실시형태에 의하면, 상기 세라믹 공재에 포함된 유전체 모재에 대한 첨가제 원소의 농도는 상기 세라믹 그린시트를 형성하는 유전체 슬러리에 포함된 유전체 모재에 대한 첨가제 원소의 농도보다 높다.
상기 내부전극 페이스트를 도포하는 단계(S2)는 내부전극 형성을 위한 페이스트를 상기 세라믹 그린시트에 인쇄하여 수행될 수 있으며 내부전극 패턴의 형성 방법이 이에 한정되는 것은 아니다.
상기 내부전극 형성을 위한 페이스트는 전극물질로 이에 제한되는 것은 아니나 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금을 포함할 수 있다.
본 발명의 일 실시형태에 의하면 상기 내부전극 페이스트는 세라믹 공재를 포함하며, 상기 세라믹 공재는 유전체 그레인의 입성장 조절 성분을 포함하며, 유전체층에서 요구되는 물성에 따라 첨가제가 도핑된 유전체를 포함한다.
상기 첨가제는 칼슘(Ca), 원자가 억셉터 원소 및 희토류 원소로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있다.
예를 들어, 상기 세라믹 공재는 칼슘이 토핑된 티탄산 바륨 (Ba1 - xCaXTiO3)일 수 있다. 이에 제한되는 것은 아니나 상기 x는 0.01≤x≤0.2일 수 있다.
본 발명의 일 실시형태에 의하면, 내부전극 페이스트에 포함되는 세라믹 공재의 입경은 1nm 내지 50nm일 수 있으며, 바람직하게는 1 내지 30nm일 수 있다.
상기 세라믹 공재의 입경이 1nm 미만인 경우 소성과정에서, 내부전극 페이스트에 포함된 도전성 물질(예를 들어 니켈) 간의 네킹(necking) 억제 효과가 미미해, 내부전극의 연결성이 저하될 수 있다.
또한, 상기 세라믹 공재의 입경이 50nm를 초과하는 경우 소성과정에서, 내부전극 페이스트에 포함된 세라믹 공재가 내부전극과 세라믹 그린시트의 계면으로 빨리 밀려나 내부전극의 소결 억제 기능을 잘 수행하지 못해 내부전극의 연결성이 저하될 수 있다.
상기 세라믹 공재의 입경이 1 nm 내지 50nm인 경우, 내부전극의 연결성이 향상되고, 이로 인해 적층 세라믹 전자부품의 유전특성이 향상될 수 있다.
소성 과정에서 계면으로 밀려나지 않은 세라믹 공재는 내부전극 내에 잔존한다. 소성 후 상기 내부전극 내에 트랩되어 잔존하는 세라믹 공재의 입경은 소성 과정 중 세라믹 공재 간 입성장으로 1 내지 300nm일 수 있으며, 보다 바람직하게는 1 내지 100nm 일 수 있다.
다음으로, 상기 내부전극 패턴이 형성된 세라믹 그린시트를 적층하여 적층체를 형성한다(S3). 또한 상부 및 하부 커버층 형성을 위해 내부전극 패턴이 형성되지 않은 세라믹 그린시트를 내부전극 패턴이 형성된 세라믹 그린시트 적층체의 상부 및 하부에 적층할 수 있다.
다음으로, 상기 적층체를 소성하여 내부전극 및 유전체층을 포함하는 세라믹 본체를 형성(S4)할 수 있다.
본 발명의 일 실시형태에 의하면 세라믹 적층체의 소성 공정 이전에 상기 적층체를 압착하고 내부전극 패턴의 일단이 절단면을 통해 번갈아 노출되도록 개별 칩 형태로 절단하는 공정을 더 포함할 수 있다.
본 발명의 일 실시형태에 의하면 상기 적층체의 소성 공정에서 내부전극 페이스트에 포함된 세라믹 공재의 일부가 내부전극과 세라믹 그린시트의 계면으로 빠져나와 세라믹 그린시트와 함께 유전체층을 형성할 수 있다.
이로 인해, 상기 유전체층에서 중앙부와 계면부의 유전체 그레인의 입성장 조절 성분과 첨가제의 농도가 상이하게 형성될 수 있으며, 즉 농도 구배가 형성될 수 있다.
본 발명의 일 실시형태에 의하면 소성 프로파일을 제어하여 내부전극 페이스트에 포함된 세라믹 공재의 10 내지 90%가 소성과정에서 내부전극 페이스트에서 빠져나와 유전체층의 일부(주로 계면에 배치)를 형성하고 나머지 세라믹 공재는 내부전극 내에 잔존할 수 있다.
예를 들어, 소성 과정의 일정 영역에서 급속 승온을 하여 내부전극에 포함된 전극 물질과 세라믹 공재의 소결성 차이를 이용하여 내부전극 페이스트에 포함된 세라믹 공재가 계면으로 빠져나오는 것을 원활히 할 수 있다.
도 7은 본 발명의 일 실시형태에 따라 소성이 완료된 적층체를 절단하여 내부전극과 유전체층의 단면을 관찰한 주사형 전자현미경(SEM) 사진이다.
소성 도중에는 내부전극 페이스트에 포함된 세라믹 공재가 유전체층의 계면으로 밀려나올 수 있다.
도 7을 참조하면, 소성이 완료된 이후에는 세라믹 공재를 형성하는 첨가제가 도핑된 유전체는 그린시트에 포함된 유전체 그레인의 쉘부로 흡수되어 유전체층을 형성할 수 있다.
또한, 유전체층이 두께 방향에서 하나의 유전체 그레인으로 형성될 수 있음을 알 수 있다.
다음으로 상기 세라믹 바디의 외부면에 외부전극용 페이스트를 도포하여 외부전극을 형성할 수 있다.상기 외부전극용 페이스트의 도포는 상기 세라믹 바디를 외부전극용 페이스트에 디핑(dipping)하여 수행될 수 있으며 이에 한정되는 것은 아니다.
본 발명의 일 실시형태에 의하면 상기 외부전극용 페이스트는 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au), 은(Ag) 또는 이들의 합금을 포함할 수 있으며 본 발명이 이제 한정되는 것은 아니다.
상기 외부전극은 세라믹 바디에 도포된 외부전극용 페이스트를 소성하여 형성될 수 있다.
그 밖에 본 실시형태에 따른 적층 세라믹 전자부품의 제조방법에 관한 설명 중 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품과 중복되는 설명은 여기서는 생략하도록 한다.
실험 예
실시예 1) 입성장 촉진제인 리튬(Li) 5%를 포함하며 10nm 크기의 입경을 갖는 티탄산바륨(BaTiO3) 분말을 포함하는 내부전극 페이스트를 제작하였다. 한편, 입성장 촉진제인 리튬(Li) 0.1%가 포함된 티탄산바륨(BaTiO3) 분말을 포함하는 유전체 원료 분말에, 소결조제, 바인더 및 에탄올 등의 유기 용매를 첨가하고, 습식 혼합하여 유전체 슬러리를 마련한 다음 상기 유전체 슬러리를 캐리어 필름상에 도포 및 건조하여 세라믹 그린시트를 형성하였다.
다음으로, 상기 입성장 촉진제가 포함된 BT 분말을 공재로 하는 내부전극 페이스트를 상기 세라믹 그린시트에 인쇄한 후, 내부전극 패턴이 형성된 세라믹 그린시트를 적층하여 적층체를 형성한 다음 상기 적층체를 압착 및 커팅하였다.
이후, 커팅된 적층체를 가열하여 바인더를 제거한 후 고온의 환원분위기에서 소성하여 세라믹 본체를 형성하였다. 본 소성 과정에서는 일정 영역에서 급속 승온을 하여 내부전극 페이스트에 있던 BT 분말(공재)이 내부전극이 소결됨에 따라 내부전극과 유전체층의 계면으로 밀려나오게 하였으며, BT 분말이 밀려나온 후 세라믹 그린시트가 빠르게 소결되도록 하여 내부전극과 세라믹 그린시트의 계면으로 밀려난 BT 분말이 유전체층의 중앙부로 확산되지 않게 하였다.
상기와 같은 방법으로 얻어진 세라믹 본체의 양 단면에 글래스 프릿 및 구리를 포함하는 외부전극 페이스트를 도포하고, 소성하여 내부전극과 연결되는 외부전극을 형성하였다.
비교예1) 입성장 촉진제를 포함하지 않고, 10nm 크기의 BaTiO3(이하 BT) 분말을 공재로 포함하는 내부전극 페이스트를 제작하였다. 입성장 촉진제를 포함하지 않는 BT 분말을 내부전극 페이스트에 세라믹 공재로 혼합한 것 외의 다른 모든 조건은 실시예 1과 동일하게 하였다.
비교예2) 입성장 촉진제를 포함하지 않고, 10nm 크기의 BaTiO3(이하 BT) 분말을 공재로 포함하는 내부전극 페이스트를 제작하였다. 칩 전체의 입성장 촉진제 함량이 동일하도록 유전체 재료인 BT 분말에 포함된 Li 함량을 증가시켰다. 그 외의 조건은 비교예 1과 동일하게 하였다.
하기 표 1은 상기 실시예 1, 비교예 1 및 비교예 2에 따라 제조된 적층 세라믹 전자부품에 대해 유전율(상대유전율), 용량변화율(DC-bias) 및 절연파과전압(break-down voltage, BVD) 특성을 측정하여 나타낸 데이터이다.
상온 유전율 및 용량변화율(DC-bias)은 Agilent 4284A로 1KHz, 1V 조건에서 측정하였다. BDV는 Keithely 측정기로 측정하였으며, 0V 부터 1.00000V 씩 Sweep 방식으로 전압을 인가하여, 전류값이 10mA가 되는 순간의 voltage값을 BDV값으로 측정하였다.
샘플 유전율 용량변화율(DC-bias) BDV(V)
실시예 1 7114 43% 52
비교예 1 3520 39% 48
비교예 2 6783 61% 26
상기 표 1을 참조하면, 내부전극과 인접한 유전체층의 계면부와 중앙부에 입성장 촉진제의 농도가 높으며, 특히 계면부의 입성장 촉진제의 농도가 더 높아 유전체 그레인의 단축 대비 장축의 비가 3.5 이상인 것이 하나 이상 존재하는 실시예 1의 경우, 유전체층이 입성장 촉진제를 포함하지 않는 비교예 1 또는 비교예 2에 비하여 높은 유전율을 보이며, 이를 통해 적층 세라믹 전자부품의 용량이 상승함을 확인할 수 있다.
또한, 실시예 1의 경우 내부전극 공재에 입성장 촉진제를 포함하지 않는 경우(비교예 2)에 비해 용량변화율(DC-bias) 특성이 우수하다.
또한, 실시예 1의 경우 유전체층이 입성장 촉진제를 포함하지 않는 비교예 1 또는 비교예 2에 비해 절연파괴전압은 향상되는 것을 확인할 수 있다.
실시예 2) 입성장 억제제인 마그네슘(Mg) 5%를 포함하며, 칼슘(Ca)이 10% 도핑된 10nm 크기의 입경을 갖는 Ca 도핑 BT 분말(Ba0 .99Ca0 .01TiO3)을 포함하는 내부전극 페이스트를 제작하였다. 한편, 티탄산바륨(BaTiO3) 분말을 포함하는 유전체 원료 분말에, 소결조제, 바인더 및 에탄올 등의 유기 용매를 첨가하고, 습식 혼합하여 유전체 슬러리를 마련한 다음 상기 유전체 슬러리를 캐리어 필름상에 도포 및 건조하여 세라믹 그린시트를 형성하였다.
다음으로, 상기 입성장 억제제인 마그네슘을 포함하며, Ca 도핑 BT 분말을 공재로 포함하는 내부전극 페이스트를 상기 세라믹 그린시트에 인쇄한 후, 내부전극 패턴이 형성된 세라믹 그린시트를 적층하여 적층체를 형성한 다음 상기 적층체를 압착 및 커팅하였다.
이후, 커팅된 적층체를 가열하여 바인더를 제거한 후 고온의 환원분위기에서 소성하여 세라믹 본체를 형성하였다. 본 소성 과정에서는 일정 영역에서 급속 승온을 하여 내부전극 페이스트에 있던 Ca 도핑 BT 분말(공재)이 내부전극이 소결됨에 따라 내부전극과 유전체층의 계면으로 밀려나오게 하였으며, 또한 입성장 억제제인 마그네슘도 유전체층의 계면으로 밀려나오게 하였다.
마그네슘과 Ca 도핑 BT 분말이 밀려나온 후 세라믹 그린시트가 빠르게 소결되도록 하여 내부전극과 세라믹 그린시트의 계면으로 밀려난 마그네슘과 Ca 도핑 BT 분말이 유전체층의 중앙부로 확산되지 않게 하였다.
상기와 같은 방법으로 얻어진 세라믹 본체의 양 단면에 글래스 프릿 및 구리를 포함하는 외부전극 페이스트를 도포하고, 소성하여 내부전극과 연결되는 외부전극을 형성하였다.
비교예3) 입성장 억제제인 마그네슘(Mg)을 포함하지 않은 10nm 크기의 BaTiO3(이하 BT) 분말을 공재로 포함하는 내부전극 페이스트를 제작하였다. 입성장 억제제인 마그네슘(Mg)을 포함하지 않은 BT 분말을 내부전극 페이스트에 세라믹 공재로 혼합한 것 외의 다른 모든 조건은 실시예 2와 동일하게 하였다.
하기 표 2은 상기 실시예 2 및 비교예 3에 따라 제조된 적층 세라믹 전자부품에 대해 유전율(상대유전율), 용량 변화율(DC-bias) 및 절연파괴전압(break-down voltage, BVD) 특성을 측정하여 나타낸 데이터이다.
상온 유전율 및 용량변화율(DC-bias)은 Agilent 4284A로 1KHz, 1V 조건에서 측정하였다. BDV는 Keithely 측정기로 측정하였으며, 0V 부터 1.00000V 씩 Sweep 방식으로 전압을 인가하여, 전류 값이 10mA가 되는 순간의 voltage 값을 BDV값으로 측정하였다.
샘플 유전율 용량변화율(DC-bias) BDV(V)
실시예 2 4012 30% 65
비교예 3 3505 42% 32
상기 표 2을 참조하면, 내부전극과 인접한 유전체층의 계면부에서 입성장 억제제인 마그네슘(Mg)의 함량이 높은 실시예 2의 경우, 유전체층이 마그네슘(Mg)을 포함하지 않는 비교예 3 에 비하여 높은 유전율을 보이며, 이를 통해 적층 세라믹 전자부품의 용량이 상승함을 확인할 수 있다. 또한 절연파괴전압은 향상되는 것을 확인할 수 있다.
또한, DC-bias 특성도 실시예 2가 비교예 3에 비해 우수함을 알 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 : 적층 세라믹 전자부품
110 : 세라믹 본체
111 : 유전체층
121, 122 : 내부전극
131, 132 : 외부전극

Claims (16)

  1. 유전체층과 내부전극이 교대로 적층된 세라믹 바디를 포함하며,
    상기 유전체층은 단축 대비 장축의 비가 3.5 이상인 유전체 그레인을 적어도 하나 이상 포함하고, 상기 내부전극은 유전체 그레인의 입성장 조절 성분을 포함하는 세라믹 공재를 포함하며, 상기 유전체층은 상기 내부전극과 인접한 계면부와 상기 계면부 사이에 배치되는 중앙부로 구성되고, 상기 계면부와 중앙부의 입성장 조절 성분의 농도가 상이한 것을 특징으로 하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 단축 대비 장축의 비가 3.5 이상인 유전체 그레인은 하나의 유전체층 내에 0.1% 내지 30% 포함된 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 내부전극은 내부에 트랩된 세라믹 공재를 포함하며, 상기 내부전극의 전체 단면적 중 상기 세라믹 공재가 차지하는 단면적은 3% 내지 30% 인 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 유전체층의 두께(T1) 대비 상기 내부전극과 인접한 계면부에 존재하는 유전체 그레인의 두께(T2)의 비(T2/T1)는 10 내지 45%인 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 계면부 사이에 배치되는 중앙부의 유전체 그레인의 평균 입경은 상기 계면부에 존재하는 유전체 그레인의 평균 입경의 85% 이하인 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 유전체층의 두께(T1) 대비 상기 내부전극과 인접한 계면부에 존재하는 유전체 그레인의 두께(T2)의 비(T2/T1)는 2 내지 30%인 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 계면부에 존재하는 유전체 그레인의 평균 입경은 상기 계면부 사이에 배치되는 중앙부의 유전체 그레인의 평균 입경의 85% 이하인 적층 세라믹 전자부품.
  8. 유전체층과 내부전극이 교대로 적층된 세라믹 바디를 포함하며,
    상기 유전체층은 단축 대비 장축의 비가 3.5 이상인 유전체 그레인을 적어도 하나 이상 포함하고, 상기 내부전극은 입성장 촉진제 및 입성장 억제제 중 어느 하나 이상인 유전체 그레인의 입성장 조절 성분을 포함하며, 상기 유전체층은 세라믹 바디의 두께 방향에서 유전체 그레인의 입성장 조절 성분 농도의 구배를 갖는 적층 세라믹 전자부품.
  9. 제8항에 있어서,
    상기 유전체층은 상기 내부전극과 인접한 계면부와 상기 계면부 사이에 배치되는 중앙부를 포함하며, 상기 중앙부는 상기 계면부보다 입성장 촉진제의 농도가 낮은 적층 세라믹 전자부품.
  10. 제8항에 있어서,
    상기 유전체층은 상기 내부전극과 인접한 계면부와 상기 계면부 사이에 배치되는 중앙부를 포함하며, 상기 중앙부는 입성장 억제제의 농도가 계면부에 비해 높으며, 상기 계면부는 입성장 촉진제의 농도가 중앙부에 비해 높은 적층 세라믹 전자부품.
  11. 제9항 또는 제10항에 있어서,
    상기 유전체층의 두께(T1) 대비 상기 내부전극과 인접한 계면부에 존재하는 유전체 그레인의 두께(T2)의 비(T2/T1)는 10 내지 45%인 적층 세라믹 전자부품.
  12. 제9항 또는 제10항에 있어서,
    상기 계면부 사이에 배치되는 중앙부의 유전체 그레인의 평균 입경은 상기 계면부에 존재하는 유전체 그레인의 평균 입경의 85% 이하인 적층 세라믹 전자부품.
  13. 제8항에 있어서,
    상기 유전체층은 상기 내부전극과 인접한 계면부와 상기 계면부 사이에 배치되는 중앙부를 포함하며, 상기 계면부는 입성장 억제제의 농도가 중앙부에 비해 높은 적층 세라믹 전자부품.
  14. 제8항에 있어서,
    상기 유전체층은 상기 내부전극과 인접한 계면부와 상기 계면부 사이에 배치되는 중앙부를 포함하며, 상기 계면부는 입성장 억제제의 농도가 중앙부에 비해 높으며, 상기 중앙부는 입성장 촉진제의 농도가 계면부에 비해 높은 적층 세라믹 전자부품.
  15. 제13항 또는 제14항에 있어서,
    상기 유전체층의 두께(T1) 대비 상기 내부전극과 인접한 계면부에 존재하는 유전체 그레인의 두께(T2)의 비(T2/T1)는 2 내지 30%인 적층 세라믹 전자부품.
  16. 제13항 또는 제14항에 있어서,
    상기 계면부에 존재하는 유전체 그레인의 평균 입경은 상기 계면부 사이에 배치되는 중앙부의 유전체 그레인의 평균 입경의 85% 이하인 적층 세라믹 전자부품.
KR1020150103745A 2015-07-22 2015-07-22 적층 세라믹 전자부품 KR102183425B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150103745A KR102183425B1 (ko) 2015-07-22 2015-07-22 적층 세라믹 전자부품
JP2016046820A JP6747643B2 (ja) 2015-07-22 2016-03-10 積層セラミック電子部品
US15/071,803 US10607776B2 (en) 2015-07-22 2016-03-16 Multilayer ceramic electronic component
CN201610203178.5A CN106373779B (zh) 2015-07-22 2016-04-01 多层陶瓷电子组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150103745A KR102183425B1 (ko) 2015-07-22 2015-07-22 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20170012686A true KR20170012686A (ko) 2017-02-03
KR102183425B1 KR102183425B1 (ko) 2020-11-27

Family

ID=57836213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150103745A KR102183425B1 (ko) 2015-07-22 2015-07-22 적층 세라믹 전자부품

Country Status (4)

Country Link
US (1) US10607776B2 (ko)
JP (1) JP6747643B2 (ko)
KR (1) KR102183425B1 (ko)
CN (1) CN106373779B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312021B2 (en) 2016-12-22 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Dielectric composition and multilayer ceramic capacitor having the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6996867B2 (ja) * 2017-05-16 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6913614B2 (ja) * 2017-11-24 2021-08-04 京セラ株式会社 コンデンサ
JP7098340B2 (ja) 2018-01-26 2022-07-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2019134098A (ja) * 2018-01-31 2019-08-08 Tdk株式会社 積層セラミックコンデンサ
US10957485B2 (en) 2018-03-06 2021-03-23 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and ceramic material powder
KR102497972B1 (ko) * 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN112955980B (zh) * 2018-10-31 2023-01-10 昭荣化学工业株式会社 Ni糊及层叠陶瓷电容器
JP2021002646A (ja) * 2019-06-18 2021-01-07 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR102575247B1 (ko) * 2019-12-27 2023-09-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11373810B2 (en) * 2019-12-27 2022-06-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11776744B2 (en) * 2020-05-19 2023-10-03 Samhwa Capacitor Co., Ltd. Multilayer ceramic capacitor and manufacturing method thereof
JP2022114084A (ja) * 2021-01-26 2022-08-05 株式会社村田製作所 積層セラミックコンデンサ
KR20230078084A (ko) * 2021-11-26 2023-06-02 삼성전기주식회사 적층 세라믹 캐패시터
KR20230102299A (ko) * 2021-12-30 2023-07-07 삼성전기주식회사 세라믹 전자부품
US20230377801A1 (en) * 2022-05-18 2023-11-23 Samsung Electro-Mechanics Co., Ltd. Multilayered capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103022A (ja) * 1997-09-29 1999-04-13 Kyocera Corp 誘電体薄膜およびその製法
KR19990075846A (ko) 1998-03-25 1999-10-15 김충환 세라믹 콘덴서용 유전체 조성물 및 그 제조방법
US20120110807A1 (en) * 2010-11-08 2012-05-10 Samsung Electro-Mechanics Co., Ltd. Conductive paste composition and method for producing multilayer ceramic capacitor using the same
US20130049532A1 (en) * 2011-08-31 2013-02-28 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component and method of manufacturing the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652378A (en) * 1970-02-19 1972-03-28 Western Electric Co Strengthening alumina substrates by incorporating grain growth inhibitor in surface and promoter in interior
JPS5039445B2 (ko) * 1972-10-06 1975-12-17
CA1095704A (en) * 1976-01-20 1981-02-17 Gen Itakura Semiconductive ceramics
EP0406580B1 (en) * 1989-06-09 1996-09-04 Matsushita Electric Industrial Co., Ltd. A composite material and a method for producing the same
JP2757587B2 (ja) * 1990-06-26 1998-05-25 松下電器産業株式会社 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JP3370933B2 (ja) * 1998-05-01 2003-01-27 太陽誘電株式会社 積層セラミックコンデンサ
DE10126099B4 (de) 2000-05-30 2008-11-13 Tdk Corp. Keramischer Vielschichtkondensator und Verfahren zu seiner Herstellung
JP2002305124A (ja) 2000-05-30 2002-10-18 Tdk Corp 積層セラミックコンデンサおよびその製造方法
JP2003124049A (ja) 2001-10-10 2003-04-25 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP4362079B2 (ja) * 2003-03-27 2009-11-11 Ｔｄｋ株式会社 積層型チップコンデンサおよびその製造方法
JP2006041393A (ja) * 2004-07-29 2006-02-09 Tdk Corp 積層セラミックコンデンサ
US7158364B2 (en) * 2005-03-01 2007-01-02 Tdk Corporation Multilayer ceramic capacitor and method of producing the same
JP4805938B2 (ja) * 2005-08-29 2011-11-02 京セラ株式会社 誘電体磁器およびその製法、並びに積層セラミックコンデンサ
JP2008227332A (ja) * 2007-03-15 2008-09-25 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサとその製造方法
JP5094572B2 (ja) * 2008-03-26 2012-12-12 京セラ株式会社 積層セラミックコンデンサ
JP4724728B2 (ja) * 2008-03-31 2011-07-13 株式会社デンソー 積層型圧電素子の製造方法
JP2010067418A (ja) * 2008-09-09 2010-03-25 Noritake Co Ltd 導体ペーストおよびその製造方法
JP2010212503A (ja) * 2009-03-11 2010-09-24 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP5146852B2 (ja) * 2010-03-05 2013-02-20 株式会社村田製作所 積層セラミックコンデンサ
JP5454294B2 (ja) * 2010-03-29 2014-03-26 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR101179330B1 (ko) * 2010-07-30 2012-09-03 삼성전기주식회사 저온 동시 소성 세라믹 조성물, 이를 포함하는 저온 동시 소성 세라믹 기판 및 이의 제조방법
KR101208286B1 (ko) * 2011-04-26 2012-12-05 삼성전기주식회사 세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법
KR101952843B1 (ko) * 2011-07-07 2019-02-27 삼성전기주식회사 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR20130017327A (ko) * 2011-08-10 2013-02-20 삼성전기주식회사 적층 세라믹 전자 부품의 내부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자 부품
KR20130106569A (ko) * 2012-03-20 2013-09-30 삼성전기주식회사 유전체 조성물 및 이를 포함하는 세라믹 전자부품
KR101761940B1 (ko) 2012-05-04 2017-07-26 삼성전기주식회사 적층형 전자 부품 및 이의 제조방법
KR101548785B1 (ko) 2012-05-08 2015-08-31 삼성전기주식회사 적층 세라믹 부품
KR101548787B1 (ko) 2012-06-05 2015-08-31 삼성전기주식회사 적층 세라믹 부품
JP6337689B2 (ja) * 2013-10-03 2018-06-06 Tdk株式会社 半導体磁器組成物およびｐｔｃサーミスタ
JP6451481B2 (ja) * 2015-05-07 2019-01-16 Tdk株式会社 誘電体膜および誘電体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103022A (ja) * 1997-09-29 1999-04-13 Kyocera Corp 誘電体薄膜およびその製法
KR19990075846A (ko) 1998-03-25 1999-10-15 김충환 세라믹 콘덴서용 유전체 조성물 및 그 제조방법
US20120110807A1 (en) * 2010-11-08 2012-05-10 Samsung Electro-Mechanics Co., Ltd. Conductive paste composition and method for producing multilayer ceramic capacitor using the same
US20130049532A1 (en) * 2011-08-31 2013-02-28 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312021B2 (en) 2016-12-22 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Dielectric composition and multilayer ceramic capacitor having the same

Also Published As

Publication number Publication date
KR102183425B1 (ko) 2020-11-27
CN106373779B (zh) 2019-11-01
JP6747643B2 (ja) 2020-08-26
US10607776B2 (en) 2020-03-31
CN106373779A (zh) 2017-02-01
JP2017028246A (ja) 2017-02-02
US20170025222A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
KR102183425B1 (ko) 적층 세라믹 전자부품
KR101179295B1 (ko) 내환원성 유전체 조성물 및 이를 포함하는 세라믹 전자 부품
KR100793050B1 (ko) 적층 세라믹 콘덴서
US10269492B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR102163417B1 (ko) 적층 세라믹 커패시터
JP7366604B2 (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
KR102666093B1 (ko) 적층 세라믹 커패시터
KR102225451B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
KR102653214B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
KR20190116153A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20160034763A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP2021020845A (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
KR101983171B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20190116112A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102107029B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
US11295894B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor comprising the same
KR20180073359A (ko) 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20160095383A (ko) 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP6841480B2 (ja) 誘電体組成物及びこれを含む積層電子部品
JP7168396B2 (ja) 積層セラミックキャパシタ
KR20210028624A (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
JP2023184543A (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right