JP2017050453A - セラミック電子部品の製造方法 - Google Patents

セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2017050453A
JP2017050453A JP2015173824A JP2015173824A JP2017050453A JP 2017050453 A JP2017050453 A JP 2017050453A JP 2015173824 A JP2015173824 A JP 2015173824A JP 2015173824 A JP2015173824 A JP 2015173824A JP 2017050453 A JP2017050453 A JP 2017050453A
Authority
JP
Japan
Prior art keywords
chip
electronic component
conductive paste
modifying material
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015173824A
Other languages
English (en)
Other versions
JP6933881B2 (ja
Inventor
孝太郎 清水
Kotaro Shimizu
孝太郎 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015173824A priority Critical patent/JP6933881B2/ja
Priority to KR1020160110545A priority patent/KR101849714B1/ko
Priority to CN201610773244.2A priority patent/CN106504892B/zh
Priority to US15/253,979 priority patent/US10847318B2/en
Publication of JP2017050453A publication Critical patent/JP2017050453A/ja
Application granted granted Critical
Publication of JP6933881B2 publication Critical patent/JP6933881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】外部電極の縁端の丸みを抑制することのできる、セラミック電子部品の製造方法を提供すること。【解決手段】セラミック及び有機物を含むチップの表面に改質材を付与する工程と、上記改質材が付与された上記チップの上記表面に導電性ペーストを塗布する工程と、上記チップ及び上記チップに塗布された上記導電性ペーストをともに焼成する工程と、を備えることを特徴とするセラミック電子部品の製造方法。【選択図】図3

Description

本発明は、セラミック電子部品の製造方法に関する。
本体と本体の表面に設けられた少なくとも2つの外部電極とを備える電子部品は、本体に外部電極となる導電性ペーストが塗布されて製造される。本体に外部電極となる導電性ペーストが塗布される際、導電性ペーストは、本体の表面の一部に広がる。本体の表面の一部に広がった導電性ペーストの縁端は、表面張力や粘度等の影響を受け、丸くなる。これによって得られる外部電極の縁端は丸くなる。そのため、2つの外部電極の間隔を確保することと、外部電極の表面積を充分に大きく確保することの両立が難しくなる。
特許文献1には、本体に導電性ペーストが塗布される前に、本体の表面と導電性ペーストに含まれる溶剤との親和性を低くするために、本体の表面を改質(表面改質)する方法が開示されている。この方法を用いた場合、本体の表面上における導電性ペーストの広がりを抑制し、外部電極の縁端の丸みを抑制することができる。
特開2014−197666号公報
特許文献1では、積層セラミックコンデンサの本体に対して表面改質が行われる。特許文献1における表面改質の対象物である「本体」は高温で焼成されたセラミックからなるので、表面改質の対象となる表面は焼成されたセラミックからなる面である。
しかし、特許文献1において表面改質に使用する材料は、セラミックとの親和性があまり高くないので、特許文献1に記載された方法では、短時間の表面改質処理では、表面改質の効果はそれほど得られない。そのため、外部電極の縁端の丸みを抑制することができる他の方法が求められていた。
本発明は上記の課題を解決するためになされたものであり、セラミック本体と、セラミック本体の表面に設けられた外部電極とを備える電子部品の製造方法であって、特に、外部電極の縁端の丸みを抑制することのできる、セラミック電子部品の製造方法を提供することを目的とする。
すなわち、上記目的を達成するための、本発明のセラミック電子部品の製造方法は、セラミック及び有機物を含むチップの表面に改質材を付与する工程と、上記改質材が付与された上記チップの上記表面に導電性ペーストを塗布する工程と、上記チップ及び上記チップに塗布された上記導電性ペーストをともに焼成する工程と、を備えることを特徴とする。
本発明のセラミック電子部品の製造方法において、上記改質材を付与する工程では、上記改質材を含む溶液に上記チップを浸漬することが好ましい。
本発明のセラミック電子部品の製造方法において、上記改質材を付与する工程では、上記改質材を、上記チップに含まれる上記有機物にラジカル反応で化学吸着させることが好ましい。
本発明のセラミック電子部品の製造方法において、上記改質材は、ケイ素化合物であることが好ましい。また、本発明のセラミック電子部品の製造方法において、上記改質材は、フッ素化合物であることが好ましい。
本発明のセラミック電子部品の製造方法において、上記チップは、主面と、該主面と交差し、かつ長さ方向と直交する端面を有する略直方体形状であり、上記チップに埋設され、かつ上記端面に露出する内部電極層を含み、上記導電性ペーストを塗布する工程は、上記主面上の上記導電性ペーストの長さ方向の寸法が上記チップの高さ方向の寸法よりも大きくなるように、上記チップの上記端面と上記主面の一部に上記導電性ペーストを塗布することが好ましい。
本発明のセラミック電子部品の製造方法では、有機物を含むチップに対して改質材を付与する。無機物であるセラミックよりも有機物のほうが改質材を吸着しやすいので、セラミック及び有機物を含むチップの表面に改質材を付与することにより、チップ表面の改質をより確実に行うことができる。その結果、得られる外部電極の縁端の丸みを抑制することができる。
図1は、本発明のセラミック電子部品の製造方法により製造される積層セラミックコンデンサの一例を模式的に示す斜視図である。 図2は、図1に示す積層セラミックコンデンサのLH断面図である。 図3は、図1に示す積層セラミックコンデンサの上面図である。 図4は、外部電極の縁端が丸みを帯びている積層セラミックコンデンサの一例を模式的に示す上面図である。 図5は、改質材を含む溶液にチップを浸漬する方法の一例を示す模式図である。 図6は、浸漬法によりチップに導電性ペーストを塗布する工程の一例を示す模式図である。
以下、図面を参照して、本発明のセラミック電子部品の製造方法について説明する。しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
本発明のセラミック電子部品の製造方法で製造することのできるセラミック電子部品としては、コンデンサ、インダクタ、圧電部品、サーミスタ等が挙げられる。以下、本発明のセラミック電子部品の製造方法で製造することのできるセラミック電子部品の例として、コンデンサ、特に積層セラミックコンデンサについて説明する。
積層セラミックコンデンサは、直方体形状の本体と、本体の表面の一部に設けられた複数の外部電極とを備える。図1は、本発明のセラミック電子部品の製造方法により製造される積層セラミックコンデンサの一例を模式的に示す斜視図である。積層セラミックコンデンサ1は、本体10の表面の一部に外部電極100を設けてなる。
図2は、図1に示す積層セラミックコンデンサのLH断面図である。
本発明のセラミック電子部品を構成する本体は、直方体形状であり、直方体の長さ方向、幅方向、高さ方向を図1に示す積層セラミックコンデンサ1において両矢印L、W、Hで定める方向とする。ここで、長さ方向と幅方向と高さ方向とは互いに直交する。高さ方向は、本体10を構成する複数のセラミック層20と複数の内部導体層30が積み上げられていく方向である。また、長さ方向は、本体の両端に外部電極を設けた際に外部電極が向かい合う方向(その方向に複数個の異なる外部電極が存在する方向)である。
本体10は、6面を有する直方体形状であり、高さ方向に互いに相対する第1主面11及び第2主面12、幅方向に互いに相対する第1側面13及び第2側面14、長さ方向に互いに相対する第1端面15及び第2端面16を有する。なお、本体の直方体形状は、直方体の角の部分や稜線となる部分が丸められて曲面となるように形成された形状を含み、また、表面に凹凸が形成された形状も含む。
積層セラミックコンデンサ1又は本体10の第1端面15又は第2端面16に交差し、かつ、高さ方向に沿う、セラミック電子部品(積層セラミックコンデンサ)又は本体の断面をLH断面という。図2は図1に示す積層セラミックコンデンサのLH断面図である。
第1側面13、第2側面14、第1端面15、第2端面16は、内部導体層30が露出していてもよい面であり、これらの面のうち内部導体層30が露出している面のいずれかを任意に「本体の表面」と定めてこの表面の一部に外部電極100を設けることができる。
本体10は、積層された複数のセラミック層20と複数の内部導体層30を有し、複数の内部導体層30は、少なくとも本体10の第1端面15に露出し、第1端面15に設けられた第1外部電極110と接続する複数の第1内部電極層35と、少なくとも本体10の第2端面16に露出し、第2端面16に設けられた第2外部電極120と接続する複数の第2内部電極層36とを備えている。このような構成であると積層セラミックコンデンサとして良好な性能を発揮することができる。
複数のセラミック層20の平均厚みは、例えば、0.5μm以上4μm以下であることが好ましい。各セラミック層は、例えばチタン酸バリウム(BaTiO)、チタン酸カルシウム(CaTiO)、チタン酸ストロンチウム(SrTiO)、またはジルコン酸カルシウム(CaZrO)等を主成分とするセラミック材料を含む。また、各セラミック層20は、主成分よりも含有量の少ない副成分として、Mn、Mg、Si、Co、Ni、または希土類等を含んでいてもよい。
複数の内部導体層30は、高さ方向に交互に配置された第1内部電極層35および第2内部電極層36を含む。第1内部電極層35は、セラミック層20を挟んで第2内部電極層36と対向する対向部と、対向部から第1端面15に引き出されて第1端面15に露出する引出部とを有する。第2内部電極層36は、セラミック層20を挟んで第1内部電極層35の対向部と対向する対向部と、対向部から第2端面16に引き出されて第2端面16に露出する引出部とを有する。第1内部電極層35、第2内部電極層36及びそれらに挟まれるセラミック層20によって静電容量が発生する。なお、複数の内部導体層30は、第1内部電極層35及び第2内部電極層36以外の、静電容量を発生に実質的に寄与しない内部導電体層を含んでいても良い。各内部導体層30は、高さ方向から平面視されて、略矩形状である。複数の内部導体層30の平均厚さは、例えば、0.2μm以上2μm以下であることが好ましい。複数の内部導体層30は、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、またはAu等の金属材料を含む。
複数の内部導体層30及び複数のセラミック層20の各々の平均厚さは、以下のように測定される。まず、研磨により露出させた本体の長さ方向に直交する断面を走査型電子顕微鏡にて観察する。次に、本体の断面の中心を通る高さ方向に沿った中心線、およびこの中心線から両側に等間隔に2本ずつ引いた線の合計5本の線上における厚さを測定する。平均厚さは、この5つの測定値の平均値とする。より正確な平均厚さを求めるには、高さ方向における上部、中央部、下部のそれぞれについて上記5つの測定値を求め、これら測定値の平均値を平均厚さとする。
本体10の寸法は、本体10の高さ方向の寸法をDH、長さ方向の寸法をDL、幅方向の寸法をDWとしたときに、DH<DW<DL、(1/7)DW≦DH≦(1/3)DW、又は、DH<0.25mmが満たされるような薄型のものであることが好ましく、このような本体の寸法を有するセラミック電子部品であると本発明の効果がより好適に発揮される。具体的には、0.05mm≦DH<0.25mm、0.4mm≦DL≦1mm、0.3mm≦DW≦0.5mmである場合に本発明の効果がさらに好適に発揮される。また、本体の長さ方向の長さDLが本体の幅方向の寸法DWより大きいことが好ましい。
また、高さ方向から見た場合の外部電極の長さ方向の寸法は、本体の幅方向の寸法DWよりも大きいことが好ましい。これにより、実装されるセラミック電子部品が薄型であっても実装基板との固着力を増やすことができる。あるいは、基板に埋め込まれるセラミック電子部品へのビア接続が容易になる。
図2には本体10の表面に設けた第1外部電極110、第2外部電極120も示している。これらの外部電極の好ましい構成について以下に説明する。第1外部電極110は、本体10の第1端面15に設けられ、かつ、第1端面15から第1主面11、第2主面12、第1側面13及び第2側面14のそれぞれの一部に延び、それぞれの面を被覆している。第1外部電極110は、第1端面15で各第1内部電極層35と接続されている。第2外部電極120は、本体10の第2端面16に設けられ、かつ、第2端面16から第1主面11、第2主面12、第1側面13及び第2側面14のそれぞれの一部に延び、それぞれの面を被覆している。第2外部電極120は、第2端面16で各第2内部電極層36と接続されている。
図2に示す形態の第1外部電極110、第2外部電極120は、ガラスとNiとを含む下地層60を有し、めっき層として、下地層60を直接覆うCuめっき層61を有する。Cuめっき層61が第1外部電極110、第2外部電極120の最外層である。下地層60を構成するガラスとしては、BaO−SrO−B−SiO系ガラスフリットを用いることが好ましい。Cuめっき層61の平均厚みは、1μm以上15μm以下であることが好ましい。また、めっき層として、Ni、Sn、Pd、Au、Ag、Pt、BiおよびZnなどから選ばれる少なくとも1種の金属を含むめっき層を用いてもよい。
なお、めっき層は複数あってもよい。例えば、めっき層は、第1Cuめっき層と第1Cuめっき層を直接覆う第2Cuめっき層とを有してもよい。この場合、好ましくは、第2Cuめっき層のCu粒子の平均粒径は、第1Cuめっき層のCu粒子の平均粒径よりも小さい。また、複数のめっき層としては、第1Cuめっき層及び第2Cuめっき層に変えて、下地層から外側に向かって順に、Cuめっき層、Niめっき層及びSnめっき層が設けられていても良い。この場合、Snめっき層が、各外部電極の最外層である。また、外部電極100は、第1外部電極110と第2外部電極120との間に、第1外部電極110及び第2外部電極120とは別の外部電極を含んでいても良い。また、下地層60は、Niに代えて、Cuを含んでいてもよい。
本発明のセラミック電子部品の製造方法により製造されるセラミック電子部品は、外部電極の縁端の丸みが抑制されたものであり、例えば図3に示すような外部電極形状を有する。図3は、図1に示す積層セラミックコンデンサの上面図である。
積層セラミックコンデンサ1において、外部電極100は、その縁端140が丸みを帯びでおらずおおよそ直線になっている。好ましくは、その直下に本体がある部分(すなわち、本体の幅方向の全ての部分)において外部電極の縁端が丸みを帯びておらずおおよそ直線となっていることが好ましい。このような形状になっていると、2つの外部電極間の間隔(図3において両矢印dで示す距離)が確保され、かつ、外部電極の表面積が小さくなり過ぎることなく、充分に大きく確保される。
図4は、外部電極の縁端が丸みを帯びている積層セラミックコンデンサの一例を模式的に示す上面図である。図4に示すように外部電極の縁端が丸みを帯びていると、2つの外部電極間の間隔を図3において両矢印dで示す距離と同じ程度確保しようとした場合に外部電極の表面積が小さくなってしまう。図4においては外部電極の縁端を参照符号140´で示しており、外部電極の縁端140´は丸みを帯びていて直線になっていない。
本発明のセラミック電子部品の製造方法により製造されるセラミック電子部品は、基板に内蔵される電子部品として使用でき、また、基板の表面に実装される電子部品としても使用することができる。基板の表面に実装される電子部品の場合、その外部電極の表面は、例えば、Snめっき層である。基板の表面に実装される電子部品の場合であっても、上述の各特徴を備えることにより、外部電極の形状ばらつきが抑制され、ツームストーンを防止するという効果を奏する。
以下に、本発明のセラミック電子部品の製造方法の一例として、積層セラミックコンデンサの製造方法について説明する。セラミックと有機物および溶媒等が混合されたセラミックスラリーを、キャリアフィルム上に印刷、スプレーコーティング又はダイコーティング等によってシート状に塗布することによって、セラミックシートを得る。セラミックシートには、セラミック、有機物、および残留溶媒が含まれている。セラミックシート上に、スクリーン印刷またはグラビア印刷等によって内部導体層となる導電膜を形成する。導電膜が形成されたセラミックシートを複数枚積層して、積層シートを得る。セラミックシートに含まれる有機物としては、バインダとしてのポリビニルブチラール系バインダ、フタ
ル酸エステル系バインダ等が挙げられる。
積層シートを剛体プレス又は静水圧プレス等により加圧することで成形し、積層ブロックを得る。そして、積層ブロックが押し切り又はダイシング等により分割され、複数のチップが得られる。なお、チップはセラミック及び有機物を含んでいれば良く、他の方法によって得られても良い。
このようにして得られるチップは、主面と、主面と交差し、かつ長さ方向と直交する端面を有する略直方体形状であり、チップに埋設され、かつ端面に露出する内部電極層を含んでいることが好ましい。具体的には、図1に示す積層セラミックコンデンサの本体と形状としては同様であるものが挙げられる。
続いて、チップの表面に改質材を付与する工程を行う。改質材を付与する表面は、後に導電性ペーストを塗布する予定となる部位であればよく、この部位を含むチップの表面の全体であってもよい。チップの表面に改質材を付与する工程は、改質材を含む溶液にチップを浸漬する方法、又は、改質材をチップに含まれる有機物にラジカル反応で化学吸着させる方法であることが好ましい。以下、それぞれの方法について説明する。
図5は、改質材を含む溶液にチップを浸漬する方法の一例を示す模式図である。改質材を含む溶液200を槽220に入れて、槽220に網かご(チップが通過しない網)210を設けて、網かご210内で改質材を含む溶液にチップ300を浸漬する。図5に示す方法であるとチップ300の表面全体に改質材が付与される。
改質材を含む溶液には、フッ素化合物又はケイ素化合物が含まれることが好ましい。フッ素化合物としては、炭素とフッ素を含む化合物がより好ましく、CF、C、C等のフルオロカーボンがさらに好ましい。さらに水素が結合したハイドロフルオロカーボンを用いてもよい。ケイ素化合物としては、SiO、SiH、Si(CH等が好ましい。また、フッ素化合物及びケイ素化合物を併用してもよく、フッ素化合物を2種以上、ケイ素化合物を2種以上それぞれ併用してもよい。また、溶液を構成する溶媒としては、有機溶剤(イソプロピルアルコール、エタノール等)が好ましい。溶液中における改質材の濃度は1重量%以上5重量%以下とすることが好ましく、また、改質材の溶液への浸漬は、浸漬時間を3分以上とすることが好ましく、10分以下とすることが好ましい。チップを改質材を含む溶液に浸漬した後に溶液を撹拌又は振盪することによりチップの表面に溶液がよく接触するようにしてもよい。
改質材を含む溶液にチップを浸漬した後、チップを溶液から取り出して、風乾又は乾燥機内での乾燥を行い、付着した溶液中の溶媒を除去することが好ましい。乾燥温度は溶媒の種類により任意に設定することができるが50℃以上200℃以下であることが好ましい。改質材を含む溶液にチップを浸漬する方法によりチップの表面に改質材を付与する方法であると、チップの表面に改質材を付与するために特別な装置を用いる必要が無い点で好ましい。
改質材をチップに含まれる有機物にラジカル反応で化学吸着させる方法の場合、プラズマを用いたラジカル反応を利用することが好ましい。有機物を含むチップと改質材にプラズマ処理をすると、ラジカル反応により、有機物表面が反応し、改質材としてのガスも反応し、それぞれが化学吸着する。プラズマを用いた処理の場合、改質材となるガスを減圧下に投入しながらガスに高周波の電圧を加えることにより電子をガスの分子に衝突させる。そして、ガスに由来するモノマーを生成させ、このモノマーをチップの表面に付与する。
プラズマ処理を行う場合、例えば、プラズマパワーは30W以上250W以下、ガス流量は10sccm以上250sccm以下、処理時間は10秒間以上10分間以下にそれぞれ設定されることが好ましい。
チップを焼成して得られた本体のように、有機物を含んでいないセラミックに対してプラズマによる処理を行ったとしても、化学吸着が生じず、モノマーが物理吸着するのみである。化学吸着の方が物理吸着よりもフッ素化合物又はケイ素化合物が残留しやすく、チップの表面をより確実に改質できる。また、短時間で改質することができる。そのため、改質材をチップに含まれる有機物にラジカル反応で化学吸着させる方法を採用することが好ましい。
改質材となるガスとしては、フッ素化合物又はケイ素化合物であることが好ましい。フッ素化合物としては、炭素とフッ素を含む化合物がより好ましく、CF、C、C等のフルオロカーボンがさらに好ましい。さらに水素が結合したハイドロフルオロカーボンを用いてもよい。ケイ素化合物としては、SiO、SiH、Si(CH等が好ましい。フッ素化合物及びケイ素化合物を併用してもよく、フッ素化合物を2種以上、ケイ素化合物を2種以上それぞれ併用してもよい。
改質材が付与されたチップの表面は、表面の改質により、純水に対する接触角が100°以上200°以下になっていることが好ましい。また、有機溶剤(ターピネオール)に対する接触角が30°以上100°以下になっている事が好ましい。表面改質していないチップでの純水に対する接触角は通常は50°以上100°以下である。有機溶剤(ターピネオール)に対する接触角は通常5°以上30°以下である。
なお、チップの表面に吸着された改質材のほとんどは、チップの焼成時に揮発等により脱着させられるので、得られたセラミック電子部品の実装信頼性に影響を与えない。
次に、改質材が付与されたチップの表面に導電性ペーストを塗布する。導電性ペーストは外部電極となるためのペーストであり、例えば浸漬法を用いて塗布することができる。図6は、浸漬法によりチップに導電性ペーストを塗布する工程の一例を示す模式図である。
図6に示す工程では、ベース410に導電性ペースト400を塗っておくとともに、保持プレート420でチップ300をチップ300の向きを揃えて保持する。そして、保持プレート420をベース410に近づけることによりチップ300を導電性ペースト400に接触させる。これによりチップ300の所定の位置に導電性ペースト400を塗布する。保持プレート420でチップ300を保持する際には、チップ300の端面が導電性ペースト400に接触する向きにチップの向きを揃えて保持する。
導電性ペーストを塗布する工程においては、主面上の外部電極の長さ方向の寸法がチップの高さ方向の寸法よりも大きくなるように、チップの端面から主面の一部にかけて導電性ペーストを塗布することが好ましい。すなわち、チップを導電性ペーストに浸漬する深さを調整して、主面上の外部電極の長さ方向の寸法がチップの高さ方向の寸法よりも大きくなるように浸漬することが好ましい。本発明のセラミック電子部品の製造方法では外部電極の縁端の丸みが抑制されるので上記条件を満たすようにすることによって主面における外部電極の表面積が充分に確保され、かつ、外部電極間の距離も充分に確保される。
導電性ペースト400に接触するチップ300の表面は改質材が付与された表面である。そのため、チップ300の表面における導電性ペーストの広がりが抑制される。
導電性ペーストとしては、有機溶媒に金属粉末及びセラミックスを添加したペーストを好ましく用いることができる。有機溶媒としてはエトセル樹脂(エチルセルロース)、ブチラール樹脂、有機溶剤(ターピネオール、ジヒドロターピネオール)等が用いられる。金属粉末としてはCu粉末又はNi粉末が好ましく用いられる。また、セラミックスとしてはガラスを用いることができ、ガラスとしてはBaO−SrO−B−SiO系ガラスフリットを好ましく用いることができる。
導電性ペースト中の有機溶媒、金属粉末及びセラミックスの好ましい割合は、有機溶媒が30重量%以上50重量%以下、金属粉末が30重量%以上50重量%以下、セラミックスが10重量%以上30重量%以下である。また、導電性ペーストの粘度(E型粘度計を用いて回転数1rpmで測定した粘度、測定温度25℃)は、10Pa・s以上80Pa・s以下であることが好ましい。
また、チップの両端面に対して同様の操作を行うことにより、チップの両端面に導電性ペーストが塗布される。
そして、導電性ペーストが塗布されたチップを焼成することにより、チップはセラミック電子部品を構成する本体となり、導電性ペーストが外部電極の一部である下地層となる。また、焼成により、チップを構成していた導電膜は内部導体層となりセラミックシートはセラミック層となる。焼成によりチップに含まれていた有機物は揮発、炭化又は消失する。
そして、下地層の上にめっき処理によりめっき層を形成することによって外部電極を形成する。これらの工程を経て、セラミック電子部品である積層セラミックコンデンサを製造することができる。
以下、本発明のセラミック電子部品の例としての積層セラミックコンデンサをより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
(実施例1)
1)積層ブロックの作製
セラミック原料としてのBaTiOに、ポリビニルブチラール系バインダ、可塑剤及び有機溶剤としてのエタノールを加え、これらをボールミルにより湿式混合し、セラミックスラリーを作製した。次いで、このセラミックスラリーをリップ方式によりシート成形し、矩形のセラミックシートを得た。次に、上記セラミックシート上に、Niを含有する導電性ペーストをスクリーン印刷し、Niを主成分とする内部導体層となるべき導電膜を形成した。次に、導電膜が形成されたセラミックシートを、導電膜の引き出されている側が互い違いになるように複数枚積層し、積層シートを得た。次に、この積層シートを、加圧成形し、ダイシングにより分割してチップを得た。得られたチップの寸法は長さ方向(DL)が1.2mm、幅方向(DW)が0.7mm、高さ方向(DH)が0.3mmであった。
2)改質材の付与
改質材としてフッ素化合物をチップ表面に付与した。
3)導電性ペーストの塗布
導電性ペーストとして、以下の組成のペーストを準備した。導電性ペーストの粘度(E型粘度計を用いて回転数1rpmで測定した粘度、測定温度25℃)は、30Pa・sであった。
有機溶媒:エトセル樹脂と、ターピネオール系の有機溶剤を合わせて40wt%
金属粉末:Ni40wt%
共材:セラミックス20wt%
そして、上記導電性ペーストを浸漬法によりチップの表面に塗布した。
4)チップの焼成
導電性ペーストを塗布したチップをN雰囲気中にて加熱して、バインダを燃焼させた後、H、N及びHOガスを含む還元性雰囲気中において焼成して、導電性ペーストが塗布されて焼成された本体を得た。
(比較例1)
実施例1において、「2)改質材の付与」工程を行わずにチップに導電性ペーストを塗布し、チップを焼成して、導電性ペーストが塗布されて焼成された本体を得た。
(比較例2)
実施例1において、「2)改質材の付与」工程及び「3)導電性ペーストの塗布」工程を行わずにチップを焼成して本体を得た。その後、「2)改質材の付与」工程と同様にして焼成された本体の表面に改質材を付与し、「3)導電性ペーストの塗布」工程と同様にして導電性ペーストを本体の表面に塗布した。その後、「4)チップの焼成」と同条件で再度焼成を行い、導電性ペーストが塗布されて焼成された本体を得た。
<外部電極の縁端の観察>
実施例1では外部電極の縁端が丸みを帯びておらず直線になった。一方、比較例1では外部電極の縁端が丸みを帯びた。比較例2では、外部電極の縁端の形状がばらついた。比較例2では、チップの表面が十分改質されなかったものと考えられる。すなわち、有機物を含むチップに対して改質材を付与する実施例1の方法を採用すると、チップ表面の改質を確実に行うことができ、その結果、得られる外部電極の縁端の丸みを抑制することができる。
1 積層セラミックコンデンサ(セラミック電子部品)
10 本体
11 第1主面
12 第2主面
13 第1側面
14 第2側面
15 第1端面
16 第2端面
20 セラミック層
30 内部導体層
35 第1内部電極層
36 第2内部電極層
60 下地層
61 Cuめっき層
100 外部電極
110 第1外部電極
120 第2外部電極
140、140´ 外部電極の縁端
200 改質材を含む溶液
210 網かご
220 槽
300 チップ
400 導電性ペースト
410 ベース
420 保持プレート

Claims (6)

  1. セラミック及び有機物を含むチップの表面に改質材を付与する工程と、
    前記改質材が付与された前記チップの前記表面に導電性ペーストを塗布する工程と、
    前記チップ及び前記チップに塗布された前記導電性ペーストをともに焼成する工程と、
    を備えることを特徴とするセラミック電子部品の製造方法。
  2. 前記改質材を付与する工程では、前記改質材を含む溶液に前記チップを浸漬する、請求項1に記載のセラミック電子部品の製造方法。
  3. 前記改質材を付与する工程では、前記改質材を、前記チップに含まれる前記有機物にラジカル反応で化学吸着させる、請求項1に記載のセラミック電子部品の製造方法。
  4. 前記改質材は、ケイ素化合物である、請求項1〜3のいずれかに記載のセラミック電子部品の製造方法。
  5. 前記改質材は、フッ素化合物である、請求項1〜3のいずれかに記載のセラミック電子部品の製造方法。
  6. 前記チップは、
    主面と、該主面と交差し、かつ長さ方向と直交する端面を有する略直方体形状であり、
    前記チップに埋設され、かつ前記端面に露出する内部電極層を含み、
    前記導電性ペーストを塗布する工程は、
    前記主面上の前記導電性ペーストの長さ方向の寸法が前記チップの高さ方向の寸法よりも大きくなるように、前記チップの前記端面と前記主面の一部に前記導電性ペーストを塗布する、請求項1〜5のいずれかに記載のセラミック電子部品の製造方法。
JP2015173824A 2015-09-03 2015-09-03 セラミック電子部品の製造方法 Active JP6933881B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015173824A JP6933881B2 (ja) 2015-09-03 2015-09-03 セラミック電子部品の製造方法
KR1020160110545A KR101849714B1 (ko) 2015-09-03 2016-08-30 세라믹 전자부품의 제조 방법
CN201610773244.2A CN106504892B (zh) 2015-09-03 2016-08-30 陶瓷电子部件的制造方法
US15/253,979 US10847318B2 (en) 2015-09-03 2016-09-01 Method of manufacturing ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015173824A JP6933881B2 (ja) 2015-09-03 2015-09-03 セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2017050453A true JP2017050453A (ja) 2017-03-09
JP6933881B2 JP6933881B2 (ja) 2021-09-08

Family

ID=58189521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015173824A Active JP6933881B2 (ja) 2015-09-03 2015-09-03 セラミック電子部品の製造方法

Country Status (4)

Country Link
US (1) US10847318B2 (ja)
JP (1) JP6933881B2 (ja)
KR (1) KR101849714B1 (ja)
CN (1) CN106504892B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054928A (ko) * 2017-11-14 2019-05-22 다이요 유덴 가부시키가이샤 세라믹 전자 부품 및 그 제조 방법
JP2020061537A (ja) * 2018-10-10 2020-04-16 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6011574B2 (ja) * 2013-06-27 2016-10-19 株式会社村田製作所 積層セラミックコンデンサ
US10892100B2 (en) * 2018-02-19 2021-01-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR102099775B1 (ko) * 2018-09-06 2020-04-10 삼성전기주식회사 적층 세라믹 커패시터
DE102020107286A1 (de) * 2019-03-28 2020-10-01 Taiyo Yuden Co., Ltd. Mehrschichtiger Keramikkondensator und Verfahren zu dessen Herstellung
JP7226161B2 (ja) * 2019-07-17 2023-02-21 株式会社村田製作所 電子部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120120547A1 (en) * 2010-11-16 2012-05-17 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component and method of manufacturing the same
JP2013165178A (ja) * 2012-02-10 2013-08-22 Tdk Corp 積層コンデンサ
JP2014197666A (ja) * 2013-03-07 2014-10-16 株式会社村田製作所 電子部品およびその製造方法
JP2015053495A (ja) * 2014-10-07 2015-03-19 株式会社村田製作所 セラミック電子部品およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0710751B2 (ja) * 1987-08-31 1995-02-08 東芝タンガロイ株式会社 表面改質セラミックス焼結体及びその製造方法
JP2970030B2 (ja) * 1991-04-18 1999-11-02 松下電器産業株式会社 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト
US20060169389A1 (en) * 2005-01-31 2006-08-03 Barber Daniel E Electrode paste for thin nickel electrodes in multilayer ceramic capacitors and finished capacitor containing same
CN101536127B (zh) * 2006-09-25 2011-09-14 株式会社村田制作所 固体电解电容器用基材、使用其的电容器、以及该电容器的制造方法
KR20120083725A (ko) * 2011-01-18 2012-07-26 삼성전기주식회사 세라믹 전자부품 및 그의 제조방법
KR101588149B1 (ko) * 2011-10-18 2016-01-22 닛뽕소다 가부시키가이샤 표면 피복 처리한 무기 분체
KR102067175B1 (ko) * 2013-09-17 2020-01-15 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP7010751B2 (ja) * 2018-04-04 2022-01-26 鹿島建設株式会社 地中熱交換器の埋設方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120120547A1 (en) * 2010-11-16 2012-05-17 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component and method of manufacturing the same
JP2013165178A (ja) * 2012-02-10 2013-08-22 Tdk Corp 積層コンデンサ
JP2014197666A (ja) * 2013-03-07 2014-10-16 株式会社村田製作所 電子部品およびその製造方法
JP2015053495A (ja) * 2014-10-07 2015-03-19 株式会社村田製作所 セラミック電子部品およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054928A (ko) * 2017-11-14 2019-05-22 다이요 유덴 가부시키가이샤 세라믹 전자 부품 및 그 제조 방법
JP2019091800A (ja) * 2017-11-14 2019-06-13 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11244788B2 (en) 2017-11-14 2022-02-08 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of ceramic electronic device
US11842854B2 (en) 2017-11-14 2023-12-12 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of ceramic electronic device
JP7437866B2 (ja) 2017-11-14 2024-02-26 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR102664631B1 (ko) * 2017-11-14 2024-05-10 다이요 유덴 가부시키가이샤 세라믹 전자 부품 및 그 제조 방법
JP2020061537A (ja) * 2018-10-10 2020-04-16 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品
JP7235388B2 (ja) 2018-10-10 2023-03-08 サムソン エレクトロ-メカニックス カンパニーリミテッド. 積層セラミック電子部品

Also Published As

Publication number Publication date
CN106504892A (zh) 2017-03-15
KR101849714B1 (ko) 2018-04-17
JP6933881B2 (ja) 2021-09-08
US20170069428A1 (en) 2017-03-09
CN106504892B (zh) 2019-04-26
KR20170028255A (ko) 2017-03-13
US10847318B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
JP2017050453A (ja) セラミック電子部品の製造方法
CN104240950B (zh) 多层陶瓷电容器和安装有该多层陶瓷电容器的板
US9336952B2 (en) Multilayer ceramic electronic part and method of manufacturing the same
JP5980549B2 (ja) 積層セラミック電子部品
JP6610663B2 (ja) 電子部品
JP6769055B2 (ja) 積層セラミックコンデンサの製造方法
JP2013149936A (ja) 積層セラミック電子部品及びその製造方法
JP2013120927A (ja) 積層セラミック電子部品
JP2012138579A (ja) 外部電極用導電性ペースト組成物、これを含む積層セラミックキャパシタ及びその製造方法
JP2013123024A (ja) 外部電極用導電性ペースト、これを用いた積層セラミック電子部品及びその製造方法
JP2012094809A (ja) 積層セラミック電子部品及びその製造方法
KR102004789B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
US20200243263A1 (en) Capacitor component and method for manufacturing the same
US20140049874A1 (en) Metal powder, electronic component and method of producing the same
US9129750B2 (en) Multilayered ceramic electronic component and manufacturing method thereof
JP3944144B2 (ja) セラミック電子部品及びその製造方法
JP2017011142A (ja) セラミック電子部品
JP2003115416A (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2014220476A (ja) 積層セラミック電子部品及びその実装基板
JP4893786B2 (ja) 導電性ペースト
US20130112338A1 (en) Method of manufacturing multilayer ceramic capacitor
US20230260709A1 (en) Multilayer electronic component
JP4470463B2 (ja) セラミック電子部品の製造方法
JP2023079976A (ja) セラミック電子部品
JP2022097372A (ja) 積層型電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201118

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201125

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201201

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210108

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210119

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210511

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210622

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210727

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210820

R150 Certificate of patent or registration of utility model

Ref document number: 6933881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150