JP2012138579A - 外部電極用導電性ペースト組成物、これを含む積層セラミックキャパシタ及びその製造方法 - Google Patents

Abstract

【課題】本発明は、外部電極用導電性ペースト組成物、これを含む積層セラミックキャパシタ及びその製造方法を提供する。
【解決手段】本発明による外部電極用導電性ペースト組成物は、導電性金属粉末１００重量部と、平均粒径が５０〜５００ｎｍであるセラミック粉末０．１〜１０重量部と、を含む。本発明による外部電極用導電性ペースト組成物は、薄膜でも緻密な焼成密度を具現し、電極焼成の際、外部電極の膨れ現象であるブリスター（ｂｌｉｓｔｅｒ）の発生を抑制して緻密、且つ薄い膜で具現することができる。
【選択図】図１

Description

本発明は、薄膜でも緻密な焼成密度を具現し、ブリスター（ｂｌｉｓｔｅｒ）の発生を抑制することができる外部電極用導電性ペースト組成物、これを含む積層セラミックキャパシタ及びその製造方法に関する。

一般的に、キャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどのセラミック材料を使用する電子部品は、セラミック材料からなるセラミック素体、素体の内部に形成された内部電極及び上記内部電極と接続されるようにセラミック素体の表面に設置された外部電極を備える。

セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層、一誘電体層を介して対向配置される内部電極、及び上記内部電極に電気的に接続された外部電極を含む。

積層セラミックキャパシタは、小型でありながら、高容量が保障され、実装が容易であるという長所があるため、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。

最近、電子製品が小型化及び多機能化するにつれ、チップ部品も小型化及び高機能化されているため、積層セラミックキャパシタもその大きさが小さく、容量の大きい高容量製品が要求されている。

そのため、外部電極層の厚さを減少させることで、全体チップサイズは同一に維持しながら積層セラミックキャパシタの小型化及び大容量化を試している。

しかし、外部電極層の厚さが薄くなると、相対的に電極の緻密度やコーナー（ｃｏｒｎｅｒ）部のカバレッジ（ｃｏｖｅｒａｇｅ）が劣るようになり、外部電極の膨れ現象であるブリスター（ｂｌｉｓｔｅｒ）などの欠陥が発生して積層セラミックキャパシタの信頼性の低下を引き起こす。

本発明は、薄膜でも緻密な焼成密度を具現し、ブリスター（ｂｌｉｓｔｅｒ）の発生を抑制することができる外部電極用導電性ペースト組成物、これを含む積層セラミックキャパシタ及びその製造方法を提供するものである。

本発明の一実施形態は、導電性金属粉末１００重量部と、平均粒径が５０〜５００ｎｍであるセラミック粉末０．１〜１０重量部と、を含む外部電極用導電性ペースト組成物を提供する。

上記導電性金属粉末は銅（Ｃｕ）で、上記導電性金属粉末の平均粒径は０．１〜４μｍであることができる。

上記セラミック粉末の平均粒径は１００〜２００ｎｍで、１〜５重量部の含量を有することができる。

本発明の他の実施形態は、セラミック素体と、上記セラミック素体の内部に形成され、一端が上記セラミック素体の側面に、それぞれ交互に露出する複数の内部電極と、上記セラミック素体の側面に形成され、上記内部電極と電気的に連結された外部電極とを含み、上記外部電極は、導電性金属粉末１００重量部及び平均粒径が５０〜５００ｎｍであるセラミック粉末０．１〜１０重量部を含む積層セラミックキャパシタを提供する。

また、本発明の他の実施形態は、複数のセラミックグリーンシートを用意する段階と、上記セラミックグリーンシートに内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記内部電極パターンの一端が側面に交互に露出するように、上記セラミック積層体を切断した後、焼成してセラミック素体を形成する段階と、上記一端と電気的に連結されるように、上記セラミック素体の側面に導電性金属粉末１００重量部及び平均粒径が５０〜５００ｎｍであるセラミック粉末０．１〜１０重量部を含む外部電極用導電性ペーストで外部電極パターンを形成する段階と、上記外部電極パターンを焼結させて外部電極を形成する段階と、を含む積層セラミックキャパシタの製造方法を提供する。

上記外部電極パターンの焼結は６００〜９００℃で行われる。

上記導電性金属粉末は銅（Ｃｕ）で、上記導電性金属粉末の平均粒径は０．１〜４μｍである。

上記セラミック粉末の平均粒径は１００〜２００ｎｍで、１〜５重量部の含量を有する。

本発明による外部電極用導電性ペーストは、薄膜でも緻密な焼成密度を具現し、電極焼成の際、外部電極の膨れ現象であるブリスター（ｂｌｉｓｔｅｒ）の発生を抑制して緻密、且つ薄い膜で具現することができる。

これによって、薄膜の外部電極を形成する場合にも、緻密、且つ薄い膜で具現できるため、積層セラミックキャパシタの小型化、超高容量化を具現することができるという優れた効果がある。

本発明の一実施形態による外部電極用導電性ペースト組成物を示す模式図である。 本発明の一実施形態による積層セラミックキャパシタを示す斜視図である。 図２のＡ-Ａ′に沿って切断した断面図である。 本発明の一実施形態による積層セラミックキャパシタの製造工程図である。 本発明の一実施例及び比較例の微細構造を分析した電子顕微鏡写真である。 本発明の一実施例及び比較例によるブリスターの発生率を示すグラフである。

以下、添付の図面を参照して本発明の好ましい実施形態を説明する。

しかし、本発明の実施形態は、多様に他の形態に変形されることができ、本発明の範囲は、以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、当該技術分野において平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。

従って、図面における要素の形状及び大きさなどは、明確な説明のために誇張されることがあり、図面上の同一符号で表示される要素は同一要素である。

図１は、本発明の一実施形態による外部電極用導電性ペースト組成物を示す模式図である。

図１を参照すると、本発明の一実施形態による外部電極用導電性ペースト組成物は、導電性金属粉末１０ １００重量部と、平均粒径が５０〜５００ｎｍであるセラミック粉末２０ ０．１〜１０重量部とを含む。

上記導電性金属粉末１０は、外部電極用導電性金属粉末であれば、特に制限されず、例えば、銅（Ｃｕ）であることができる。

上記導電性金属粉末１０は、本発明の目的に応じて多様な粒子の大きさを有することができ、例えば、平均粒径は０．１〜４μｍであることができる。

上記のように、本発明の一実施形態では、外部電極ペースト製造の際、銅（Ｃｕ）との反応性のないセラミック粉末を添加することによって、ブリスターの発生を防止することができる。

一般的に、銅ペースト（Ｃｕ ｐａｓｔｅ）は焼成の際、粒子ネッキング（ｎｅｃｋｉｎｇ）及び気孔（ｐｏｒｅ）消滅の挙動を示す。

従って、電極焼成の際、銅（Ｃｕ）外部電極の急激な緻密化により、高温で高温ガス（ｇａｓ）の排出通路を遮断することでブリスター（ｂｌｉｓｔｅｒ）と言われる外部電極の膨れ現象を引き起こした。

一方、本発明の一実施形態による外部電極用導電性ペースト組成物は、導電性金属粉末１０、特に、銅（Ｃｕ）粉末に銅（Ｃｕ）と反応性のないセラミック粉末２０を添加することでブリスターの発生を防止し、緻密、且つ薄い膜で具現することができる。

即ち、本発明の一実施形態によるセラミック粉末を添加した銅ペーストは、微粉のセラミック粉末粒子が銅粒子間で焼成挙動することを抑制する効果（ｐｉｎｎｉｎｇ ｅｆｆｅｃｔ）を有するようになる。

また、時間が経過するにつれ気孔が消滅する挙動を示す。

このように、高温ガス（ｇａｓ）が効率的に放出された後、外部電極の緻密度が向上するように、銅（Ｃｕ）粒子の焼結速度を減少させることによってブリスター発生を防止することができる。

上記セラミック粉末２０の平均粒径は５０〜５００ｎｍであり、好ましくは１００〜２００ｎｍである。

上記セラミック粉末の平均粒径が５０ｎｍ未満の場合は、高温ガス（ｇａｓ）の効率的な放出が難しく、５００ｎｍを超過する場合は、セラミック粒子の大きさが大きいため、外部電極の緻密度が低下することがある。

上記セラミック粉末２０の含量は、導電性金属粉末１００重量部に対して０．１〜１０重量部を有することができ、好ましくは、１〜５重量部の含量を有することができる。

上記セラミック粉末の含量が１０重量部を超過する場合、ペーストの焼結速度の遅延により外部電極の緻密度が低下することがある。

本発明の一実施形態による外部電極ペースト組成物の上記のような挙動に対する模式図を図１に示している。

上記のように、本発明の一実施形態によると、外部電極用導電性ペースト組成物は導電性金属粉末１０、特に、銅（Ｃｕ）粉末に銅（Ｃｕ）と反応性のないセラミック粉末２０を添加することでブリスターの発生を防止し、緻密、且つ薄い膜で具現することができる。

上記セラミック粉末２０は、積層セラミックキャパシタの誘電体層との濡れ性が良いものであれば、特に制限されず、積層セラミックキャパシタの素体との接合性などを考慮すると、誘電体層と同質のセラミックであることが好ましい。

本発明の一実施形態による外部電極用導電性ペースト組成物は、上記導電性金属粉末１０とセラミック粉末２０に、ベース樹脂、有機ビークル（ｖｅｈｉｃｌｅ）、及びその他の添加剤を混合して製造することができる。

上記ベース樹脂、有機ビークル（ｖｅｈｉｃｌｅ）、及びその他の添加剤は、通常、外部電極用導電性ペースト組成物の製造時に用いられるものであれば、特に制限されず、その含量も本発明の目的に応じて多様に適用されることができる。

図２は本発明の一実施形態による積層セラミックキャパシタを示す斜視図であり、図３は図２のＡ-Ａ′に沿って切断した断面図である。

図２及び図３を参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック素体１１０と、上記セラミック素体１１０の内部に形成され、一端が上記セラミック素体１１０の側面に、それぞれ交互に露出する複数の内部電極１３０ａ、１３０ｂと、上記セラミック素体の側面に形成され、上記内部電極１３０ａ、１３０ｂと電気的に連結された外部電極１２０ａ、１２０ｂとを含み、上記外部電極１２０ａ、１２０ｂは、導電性金属粉末１００重量部及び平均粒径が５０〜５００ｎｍであるセラミック粉末０．１〜１０重量部を含む。

上記セラミック素体１１０は、複数のセラミック誘電体層１１１を積層した後に焼結させたものであり、隣接する誘電体層同士は境界を確認することができない程度に一体化されている。

上記セラミック誘電体層１１１は、高い誘電率を有するセラミック材料からなることができ、これに制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系材料、鉛系複合ペロブスカイト系材料またはチタン酸ストロンチウム（ＳｒＴｉＯ_３）系材料などを使用することができる。

上記内部電極１３０ａ、１３０ｂは、上記複数の誘電体層の積層過程で上記一誘電体層間に形成されたものであり、焼結によって一誘電体層を介して、上記セラミック素体の内部に形成される。

上記内部電極１３０ａ、１３０ｂは、互いに異なる極性を有する一対の電極であり、誘電体層の積層方向によって対向配置され、誘電体層により互いに電気的に絶縁されている。

内部電極１３０ａ、１３０ｂの一端は、交互に上記セラミック素体の両側面に露出される。

上記セラミック素体の側面に露出される内部電極１３０ａ、１３０ｂの一端は、外部電極１２０ａ、１２０ｂと各々電気的に連結される。

上記内部電極１３０ａ、１３０ｂは導電性金属で形成され、上記導電性金属は特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）または銅（Ｃｕ）などがあり、これらを単独または２種以上を混合して使用することができる。

上記外部電極１２０ａ、１２０ｂは外部電極用導電性ペーストの焼成によって形成されたものであり、上記外部電極用導電性ペーストは導電性金属粉末１００重量部及び平均粒径が５０〜５００ｎｍであるセラミック粉末０．１〜１０重量部を含む。

本発明の一実施形態による外部電極１２０ａ、１２０ｂは、導電性金属粉末、特に、銅（Ｃｕ）を主成分とし、銅１００重量部に対し、平均粒径が５０〜５００ｎｍであるセラミック粉末を０．１〜１０重量部を含むため、緻密度に優れ、内部電極との接触性に優れる。

一般的に、微粒の銅粉末は、焼結開始及び焼結速度が速くて電極焼成時に発生するガスの放出が難しいため、セラミック素体１１０と外部電極１２０ａ、１２０ｂとの接触領域にブリスターが発生する場合がある。

これによって、積層セラミックキャパシタの信頼性が低下する問題が発生するおそれがある。

本発明の一実施形態による外部電極１２０ａ、１２０ｂは、導電性金属粉末、特に、銅（Ｃｕ）粉末に微粒のセラミック粉末を含むため、外部電極の焼結速度が遅くなり、焼結温度が上昇してガス放出が円滑に行われ、ブリスターの発生率を低くすることができる。

また、ガスが放出された後、時間が経過するにつれ気孔が消滅するため、外部電極の緻密度が向上する効果がある。

従って、本発明の一実施形態による積層セラミックキャパシタは、ブリスターの発生率が低く、外部電極の緻密度に優れるため、小型化及び超高容量化の具現が可能である。

図４は、本発明の一実施形態による積層セラミックキャパシタの製造工程図である。

図４を参照すると、本発明の一実施形態に係る積層セラミックキャパシタの製造方法は、複数のセラミックグリーンシートを用意する段階と、上記セラミックグリーンシートに内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記内部電極パターンの一端が側面に交互に露出するように、上記セラミック積層体を切断した後、焼成してセラミック素体を形成する段階と、上記一端と電気的に連結されるように、上記セラミック素体の側面に導電性金属粉末１００重量部及び平均粒径が５０〜５００ｎｍであるセラミック粉末０．１〜１０重量部を含む外部電極用導電性ペーストで外部電極パターンを形成する段階と、上記外部電極パターンを焼結させて外部電極を形成する段階と、を含む。

以下、積層セラミックキャパシタの製造方法を各段階別に具体的に説明する。

まず、複数のセラミックグリーンシートを用意する（ａ）。

上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリをドクターブレード法により数μｍの厚さを有するシート（ｓｈｅｅｔ）形で製作する。

また、セラミックグリーンシートの表面に、内部電極ペーストを塗布して内部電極パターンを形成する（ｂ）。

上記内部電極パターンは、スクリーン印刷法により形成されることができる。

上記内部電極ペーストは、ニッケル（Ｎｉ）またはニッケル（Ｎｉ）合金からなる粉末を有機バインダー及び有機溶剤に分散させてペースト状にしたものである。

上記有機バインダーは、当業界で公知されたものを使用することができ、これに制限されず、例えば、セルロース系樹脂、エポキシ樹脂、アリール樹脂、アクリル樹脂、フェノール-ホルムアルデヒド樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリイミド樹脂、アルキド樹脂またはロジンエステルなどのバインダーを使用することができる。

また、有機溶剤も当業界で公知されたものを使用することができ、これに制限されず、例えば、ブチルカルビトール、ブチルカルビトールアセテート、テレビン油、テルピネオール、エチルセロソルブまたはブチルフタレートなどの溶剤を使用することができる。

次に、内部電極パターンが形成されたセラミックグリーンシートを積層及び加圧し、積層されたセラミックグリーンシートと内部電極ペーストを圧着させる（ｃ）。

このようにして、セラミックグリーンシートと内部電極ペーストとが交互に積層されたセラミック積層体を製造する（ｄ）。

次に、セラミック積層体を１個のキャパシタに対応する領域毎に切断する（ｅ）。

この時、第１及び第２の内部電極パターンの一端が側面に交互に露出するように切断する。

以後、切断された積層体を、例えば、約１２００℃で焼成してセラミック素体を製造する（ｆ）。

セラミック素体を水及び研磨媒体を含むバレル（ｂａｒｒｅｌ）内で処理して表面研磨をする。

表面研磨は、セラミック積層体の製造段階で行っても良い。

次に、セラミック素体の側面に露出した内部電極と電気的に連結されるように外部電極を形成する（ｇ）。

以下、外部電極の形成方法を具体的に説明する。

まず、導電性金属粉末１０とセラミック粉末２０に、ベース樹脂、有機ビークル（ｖｅｈｉｃｌｅ）、及びその他の添加剤を混合して外部電極用導電性ペーストを用意する。

上記外部電極用導電性ペースト組成物は、上述した本発明の一実施形態によるペースト組成物である。

上記外部電極用導電性ペーストをセラミック素体の側面に塗布して外部電極パターンを形成する。

上記外部電極用導電性ペーストを焼結させて外部電極を形成する。

上記外部電極用導電性ペーストの焼結は、６００〜９００℃で行われることができる。

この後、外部電極の表面にニッケル、錫などのメッキ処理を施すことができる。

一般的に、平均粒径が小さい粉末を使用するほど内部電極との接触性及び緻密度が向上する。

しかし、粉末の平均粒径が小さくなるほど焼結開始及び焼結速度は速くなる。

これによって、高温で発生するガスの放出が難しいため、セラミック素体と外部電極との間が膨れるブリスター（ｂｌｉｓｔｅｒ）が発生することがある。

上記ブリスターの発生により積層セラミックキャパシタの信頼性が低下する問題が発生するおそれがある。

しかし、本実施形態によると、外部電極ペースト製造の際、銅（Ｃｕ）との反応性のないセラミック粉末を添加することによって、ブリスターの発生を防止することができる。

具体的に、セラミック粉末を添加した銅ペーストは、微粉のセラミック粉末粒子が銅粒子間で焼成挙動を抑制する効果（ｐｉｎｎｉｎｇ ｅｆｆｅｃｔ）を有する。

また、時間が経過するにつれ気孔が消滅する挙動を示す。

このように、高温ガス（ｇａｓ）が効率的に放出された後、外部電極の緻密度が向上するように、銅（Ｃｕ）粒子の焼結速度を減少させることでブリスターの発生を防止することができる。

また、本発明の一実施形態による製造方法で製造された積層セラミックキャパシタは、ブリスターの発生率が低く、外部電極の緻密度に優れるため、小型化及び超高容量化の具現が可能である。

上記セラミック粉末の平均粒径は５０〜５００ｎｍであり、好ましくは１００〜２００ｎｍである。

上記セラミック粉末の平均粒径が５０ｎｍ未満の場合は、高温ガス（ｇａｓ）の効率的な放出が難しく、５００ｎｍを超過する場合は、セラミック粒子の大きさが大きいため、外部電極の緻密度が低下することがある。

上記セラミック粉末の含量は、導電性金属粉末１００重量部に対して０．１〜１０重量部を有することができ、好ましくは、１〜５重量部の含量を有することができる。

上記セラミック粉末の含量が１０重量部を超過する場合は、ペーストの焼結速度の遅延により外部電極の緻密度が低下することがある。

以下、実施例及び比較例を参照して本発明をより具体的に説明するが、本発明の範囲はこれに制限されるものではない。

実施例１〜５
本発明の実施例は、主成分として、銅（Ｃｕ）粉末と、上記銅粉末１００重量部に対し、平均粒径が１５０ｎｍであるセラミック粉末を、それぞれ１（実施例１）、２（実施例２）、３（実施例３）、４（実施例４）、及び５（実施例５）重量部を用意して混合した。次に、上記混合物と、ベース樹脂、分散剤、及び有機溶剤を混合し、３-ロールミル（３-ｒｏｌｌｍｉｌｌ）で分散してペーストを製造した。

比較例
比較例は、実施例１〜５と比較しセラミック粉末を添加せずに製造されたことを除き、上記実施例１〜５と同様に製作した。

各々の試料に対して電極焼成後、外部電極の微細構造及びブリスターの発生頻度を調査した。

図５は、本発明の一実施例及び比較例の微細構造を分析した電子顕微鏡写真である。

図６は、本発明の一実施例及び比較例によるブリスターの発生率を示すグラフである。

図５の微細構造の分析結果を見ると、比較例と実施例１〜３の最終緻密度は、同等の水準を示したが、実施例４及び５は、セラミック粉末の添加による銅粉末の焼結速度の遅延によって緻密度の低下を示す。

図６のブリスターの発生率を分析した結果を見ると、比較例の場合、電極焼成の完了後１７．７%のブリスターが発生したことが分かる。

しかし、セラミック粉末が１重量部添加された実施例１の場合、ブリスターの発生率が５．１%に減少し、セラミック粉末が２重量部以上添加された実施例２〜５の場合にはブリスターが全く発生しなかったことが分かる。

従って、本発明の一実施形態による積層セラミックキャパシタは、セラミック粉末が添加された導電性金属粉末で用意された外部電極用ペーストを用いて外部電極が形成されるため、ブリスターの発生率が低く、外部電極の緻密度に優れて小型化及び超高容量化の具現が可能である。

本発明は、上述した実施形態及び図面により限定されるものではなく、特許請求の範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で多様な形態の置換、変形、及び変更が可能であるということは当技術分野の通常の知識を有する者には自明であり、これも添付の特許請求の範囲に記載された技術的思想に属する。

１０ 導電性金属粉末
２０ セラミック粉末
１００ 積層セラミックキャパシタ
１１０ セラミック素体
１１１ 誘電体層
１２０ａ、１２０ｂ 外部電極
１３０ａ、１３０ｂ 内部電極

Claims (13)

1. 導電性金属粉末１００重量部と、
   平均粒径が５０〜５００ｎｍであるセラミック粉末０．１〜１０重量部と
   を含む外部電極用導電性ペースト組成物。
2. 前記導電性金属粉末は、銅（Ｃｕ）である請求項１に記載の外部電極用導電性ペースト組成物。
3. 前記導電性金属粉末の平均粒径は、０．１〜４μｍである請求項１または２に記載の外部電極用導電性ペースト組成物。
4. 前記セラミック粉末の平均粒径は、１００〜２００ｎｍである請求項１から３の何れか１項に記載の外部電極用導電性ペースト組成物。
5. 前記セラミック粉末は、１〜５重量部の含量を有する請求項１から４の何れか１項に記載の外部電極用導電性ペースト組成物。
6. セラミック素体と、
   前記セラミック素体の内部に形成され、一端が前記セラミック素体の側面に、それぞれ交互に露出する複数の内部電極と、
   前記セラミック素体の側面に形成され、前記内部電極と電気的に連結された外部電極と
   を含み、
   前記外部電極は、導電性金属粉末１００重量部及び平均粒径が５０〜５００ｎｍであるセラミック粉末０．１〜１０重量部を含む積層セラミックキャパシタ。
7. 前記導電性金属粉末は、銅（Ｃｕ）である請求項６に記載の積層セラミックキャパシタ。
8. 複数のセラミックグリーンシートを用意する段階と、
   前記セラミックグリーンシートに内部電極パターンを形成する段階と、
   前記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、
   前記内部電極パターンの一端が側面に交互に露出するように、前記セラミック積層体を切断した後、焼成してセラミック素体を形成する段階と、
   前記一端と電気的に連結されるように、前記セラミック素体の側面に導電性金属粉末１００重量部及び平均粒径が５０〜５００ｎｍであるセラミック粉末０．１〜１０重量部を含む外部電極用導電性ペーストで外部電極パターンを形成する段階と、
   前記外部電極パターンを焼結させて外部電極を形成する段階と
   を含む積層セラミックキャパシタの製造方法。
9. 前記外部電極パターンの焼結は、６００〜９００℃で行われる請求項８に記載の積層セラミックキャパシタの製造方法。
10. 前記導電性金属粉末は、銅（Ｃｕ）である請求項８または９に記載の積層セラミックキャパシタの製造方法。
11. 前記導電性金属粉末の平均粒径は、０．１〜４μｍである請求項８から１０の何れか１項に記載の積層セラミックキャパシタの製造方法。
12. 前記セラミック粉末の平均粒径は、１００〜２００ｎｍである請求項８から１１の何れか１項に記載の積層セラミックキャパシタの製造方法。
13. 前記セラミック粉末は、１〜５重量部の含量を有する請求項８から１２の何れか１項に記載の積層セラミックキャパシタの製造方法。