CN101611461B - 叠层陶瓷电容器及其制造方法 - Google Patents
叠层陶瓷电容器及其制造方法 Download PDFInfo
- Publication number
- CN101611461B CN101611461B CN2008800050855A CN200880005085A CN101611461B CN 101611461 B CN101611461 B CN 101611461B CN 2008800050855 A CN2008800050855 A CN 2008800050855A CN 200880005085 A CN200880005085 A CN 200880005085A CN 101611461 B CN101611461 B CN 101611461B
- Authority
- CN
- China
- Prior art keywords
- electrode
- glass
- mentioned
- upper strata
- laminated body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Abstract
本发明提供一种叠层陶瓷电容器及其制造方法。为了赋予叠层陶瓷电容器(1)的外部电极(6、7)作为电阻元件的功能,当形成外部电极(6、7)之时,在通过焙烧形成下层电阻电极(8)后,在其之上通过焙烧形成上层导电电极(9)时,上层导电电极(9)中所含的玻璃常常会向下层电阻电极(8)中或交界面流动,其结果,就难于控制叠层陶瓷电容器(1)的ESR。为了解决此课题,作为上层导电电极(9)中所含的玻璃,使用具有比下层电阻电极(8)中所含的玻璃高20℃以上的软化点的玻璃。
Description
技术领域
本发明涉及一种叠层陶瓷电容器及其制造方法,特别地,涉及一种因具备被赋予作为电阻元件的功能的外部电极而成为CR复合电子部件的叠层陶瓷电容器及其制造方法。
背景技术
在CPU四周在去耦(decoupling)用途中使用叠层陶瓷电容器的时候,由于叠层陶瓷电容器的等效串联电阻(ESR)过低,而存在所谓在电路上因并联谐振而产生振荡,产生阻抗增大的问题。为此,在面向这些用途的叠层陶瓷电容器中,希望将ESR控制在几十~几千mΩ。作为对此要求的响应,提出赋予叠层陶瓷电容器中所具备的外部电极作为电阻元件的功能的方案。
例如,国际公开2006/022258号手册(专利文献1)中记载了,在具备含Ni或Ni合金的内部电极的叠层陶瓷电容器中,其外部电极例如为2层结构,在下层形成含与Ni或Ni合金反应的复合氧化物(优选In-Sn复合氧化物)和玻璃成分的电阻电极,在上层形成主成分为例如Cu或Cu合金的导电电极。
此外,在上述专利文献1中,公开有一种为了控制ESR而改变上述外部电极中的下层的电阻电极中的玻璃添加量和/或玻璃软化点的情形。在专利文献1所述的特定实施方式中,使用一种具有约560℃、约580℃及约600℃的各软化点的B-Si-Zn-Ba-Ca-Al类玻璃。
另一方面,在专利文献1中没有具体记载有关外部电极中的上层的导电电极中的玻璃。
此外,在特开2004-128328号公报(专利文献2)中记载了,在具备由Ni组成的内部电极的叠层陶瓷电容器中,其外部电极例如为2层结构,在下层形成含选自氧化钌、氧化钌化合物及石墨·碳的导电性物质和玻璃 的电阻电极,在上层形成含例如选自Cu、Ni等的导电性物质和玻璃的导电电极,作为上层和下层中所含的玻璃使用相同的玻璃。
在即将制造上述这种叠层陶瓷电容器的时候,虽然分别经过焙烧工序形成外部电极中的下层电阻电极及上层导电电极,但为了经过此焙烧工序获得稳定的ESR,就必须抑制玻璃从上层导电电极向下层电阻电极中或向两者的交界面部分流动。
但是,例如在上层导电电极中如果使用与下层电阻电极相同的玻璃,则在用于上层导电电极的形成的焙烧时,往往不能抑制玻璃从上层导电电极向下层电阻电极中或交界面部分流动,下层电阻电极的电阻值或在交界面部分的电阻值上升。其结果,常常会超过下层电阻电极单独的目标ESR值,难于控制(调整)目标ESR值。
专利文献1:国际公开WO2006/022258号手册
专利文献1:JP特开2004-128328号公报
发明内容
因此,本发明的目的在于,提供一种可解决上述问题的叠层陶瓷电容器及其制造方法。
本发明首先提供一种叠层陶瓷电容器,包括:层叠多个陶瓷层而成的陶瓷叠层体,形成在陶瓷叠层体的内部的内部电极,以及形成在陶瓷叠层体的外表面上、且与内部电极中的特定的内部电极电连接的外部电极;外部电极包括下层电阻电极、及形成在下层电阻电极上的上层导电电极;其特征在于,为了解决上述技术课题,下层电阻电极含有第1玻璃,上层导电电极含有第2玻璃,第2玻璃具有比第1玻璃高20℃以上的软化点;内部电极含有Ni或Ni合金作为导体成分;下层电阻电极含有In-Sn复合氧化物。
在本发明相关的叠层陶瓷电容器中,优选上述第2玻璃是在用于形成上层导电电极的焙烧工序中结晶化的玻璃。
此外,本发明还提供一种叠层陶瓷电容器的制造方法。
本发明相关的叠层陶瓷电容器的制造方法,包括:制作陶瓷叠层体的工序,该陶瓷叠层体由层叠的多个陶瓷层而成,沿陶瓷层间的特定的交界面形成了内部电极;以及在陶瓷叠层体的外表面上形成外部电极的工序,该外部电极与内部电极中的特定的内部电极电连接。
上述形成外部电极的工序包括:通过焙烧形成含第1玻璃的下层电阻电极的工序,和通过焙烧在下层电阻电极上形成含具有比第1玻璃高20℃以上的软化点的第2玻璃的上层导电电极的工序。在此,其特征在于,用于形成上层导电电极的焙烧温度比用于形成下层电阻电极的焙烧温度低;内部电极含有Ni或Ni合金作为导体成分;下层电阻电极含有In-Sn复合氧化物。
在本发明相关的叠层陶瓷电容器的制造方法中,用于形成上层导电电极的焙烧温度比用于形成下层电阻电极的焙烧温度低10℃以上,且第2玻璃的软化点比用于形成上层导电电极的焙烧温度低50℃以上。
发明效果
根据本发明,由于在上层导电电极中使用具有比下层电阻电极高20℃以上的软化点的玻璃,所以在用于形成上层导电电极的焙烧时,就能够抑制玻璃向下层电阻电极中以及向上层导电电极和下层电阻电极之间的交界面部分流动。其结果,就能够抑制下层电阻电极的电阻值及在交界面部分的电阻值的上升,就能够获得稳定的目标ESR值。
此外,通过提高在上层导电电极中使用的玻璃的软化点,就能在提高上层导电电极的相对于电镀液的密封性、提高叠层陶瓷电容器的可靠性的同时,很难产生焊料爆裂(伴随浸入电极中的电镀液在焊接时汽化、喷出,焊球飞溅的现象)。特别地,当升高玻璃的软化点之时,在例如SiO2等的玻璃网络形成元素的比率提高的情况下,进一步提高对上述电镀液的密封性。
在本发明相关的叠层陶瓷电容器中,在上层导电电极中所含有的玻璃是在用于形成上层导电电极的焙烧工序中结晶化的玻璃的情况下,玻璃的粘性提高,由于能进一步抑制玻璃向下层电阻电极侧流动,所以能使目标ESR值更稳定。
根据本发明相关的叠层陶瓷电容器的制造方法,由于用于形成上层导电电极的焙烧温度比用于形成下层电阻电极的焙烧温度低,所以就能避免下层电阻电极和内部电极的接合断裂的问题。
在本发明相关的叠层陶瓷电容器的制造方法中,如果用于形成上层导电电极的焙烧温度比用于形成下层电阻电极的焙烧温度低10℃以上、且上 层导电电极中所含的第2玻璃的软化点比用于形成上层导电电极的焙烧温度低50℃以上,则能更确实地避免下层电阻电极和内部电极的接合断裂的问题,同时还能充分地烧结上层导电电极。
附图说明
图1是用面向叠层方向的剖面图解地示出本发明的一实施方式的叠层陶瓷电容器1的正面图。
图2示出本发明的另一实施方式的叠层陶瓷电容器21,(a)是叠层陶瓷电容器21的上面图,(b)是沿(a)的线B-B的剖面图。
图3是放大表示图2(b)的局部图。
符号说明
1、21叠层陶瓷电容器 2、22陶瓷层
3、23陶瓷叠层体 4、5、26、27内部电极
6、7、28、29外部电极 8、30下层电阻电极
9、31上层导电电极 24、25通路导体
具体实施方式
图1示出本发明一实施方式的叠层陶瓷电容器1。
叠层陶瓷电容器1具备层叠由电介质陶瓷组成的多个陶瓷层2而成的长方体状的陶瓷叠层体3。在陶瓷叠层体3的内部沿陶瓷层2间的特定的交界面形成内部电极4及5。内部电极4及5例如含有Ni或Ni合金作为导电成分。内部电极4和内部电极5被交替配置、且以在其间插入陶瓷层2的状态相互对置,由此形成静电电容。
在陶瓷叠层体3的外表面上相对置的端部上形成外部电极6及7。一个外部电极6与内部电极4电连接,另一个外部电极7与内部电极5电连接。
在这种叠层陶瓷电容器1中,外部电极6及7分别具备与陶瓷叠层体3的外表面相连、同时与内部电极4及5的任意一个电连接的下层电阻电极8,和在其上形成的上层导电电极9。
下层电阻电极8用于赋予外部电极6及7作为电阻元件的功能,优选含有与内部电极4及5所含有的Ni或Ni合金反应的In-Sn复合氧化物和玻璃。通常相比于In2O3固溶1~20重量%的SnO2合成上述In-Sn复合氧化物,该In-Sn复合氧化物是具有规定的电阻值的导电成分。上述玻璃是电绝缘成分,作为此玻璃,虽然使用例如B-Si-Zn-Ba-Ca类玻璃,但也可以使用其它的组成类别的玻璃。
上层导电电极9含有导电性金属和玻璃。作为导电性金属,例如可使用Cu、Cu合金、Ag、Ag合金、Ni、Ni合金等。此外,作为上述玻璃,虽然可使用例如B-Si-Zn-Ba-Ca类玻璃,但也可以使用其它的组成类别的玻璃。
通过在陶瓷叠层体3的外表面上涂敷例如含In-Sn复合氧化物粉末、玻璃料和有机媒介物的膏进行焙烧来形成下层电阻电极8。此外,在下层电阻电极8上涂敷含有例如Cu或Cu合金粉末这样的导电性金属粉末、玻璃料和有机媒介物的膏以便将其覆盖,通过进行焙烧来形成上层导电电极9。
在此,下层电阻电极8中所含有的玻璃为第1玻璃、上层导电电极9中所含的玻璃为第2玻璃时,使第2玻璃具有比第1玻璃高20℃以上的软化点。由此,在用于形成上层导电电极9的焙烧时,能抑制第2玻璃向下层电阻电极8中及上层导电电极9和下层电阻电极8之间的交界面部分流动。其结果,能抑制在下层电阻电极8及交界面部分的电阻值的不希望的上升,能获得稳定的目标ESR值。
像此实施方式那样,在下层电阻电极8含有In-Sn复合氧化物及第1玻璃的时候,特别优选第1玻璃的软化点为560~580℃、第2玻璃的软化点为580~600℃。因为由此能获得更稳定的(即偏差小的)电阻值。
虽然在图1中没有图示,但有时在上层导电电极9上按照需要形成例如Sn或焊料电镀膜。如前所述,如果提高上层导电电极9中所含的第2玻璃的软化点的话,则能提高相对于为了形成这样的电镀膜而使用的电镀液的密封性,由此,能提高获得的叠层陶瓷电容器1的可靠性,同时能使焊料的爆裂难以发生。特别地,当提高第2玻璃的软化点之时,例如如果提高SiO2等玻璃网络形成元素的比率,则上述效果会更加显著。
优选地,用于形成上层导电电极9的焙烧温度比用于形成下层电阻电极8的焙烧温度低。原因是在上层导电电极9的焙烧时能抑制下层电阻电极8的致密化的进行,或抑制与内部电极4及5的结合性等的状态的变化的产生,能获得更稳定的ESR。由此,能避免下层电阻电极8和内部电极4及5的接合断裂的问题。为了更确实地避免此接合断裂的问题,使用于形成上层导电电极9的焙烧温度比用于形成下层电阻电极8的焙烧温度低10℃以上。此外,为了充分地烧结上层导电电极9,优选第2玻璃的软化点比用于形成上层导电电极9的焙烧温度低50℃以上。
在上文中,虽然结合图示的实施方式说明了本发明,但在本发明的范围内,还会存在其它各种变化例。
例如,也可以进一步分别在外部电极6及7中,形成与陶瓷叠层体3及内部电极4或5相连的导通层,与此导通层的外面相连形成下层电阻电极8。导通层优选以与内部电极4及5中所含的金属反应的金属为主成分。例如内部电极4及5含有Ni或Ni合金的时候,作为成为导通层的主成分的金属,优选使用Ni和/或Cu。
此外,虽然图1是用面向叠层方向的剖面图解地示出叠层陶瓷电容器1的正面图,但根据图1,在平面方向上看陶瓷叠层体3时,并不能明确外部电极6及7是形成在陶瓷叠层体3的短边侧还是形成在长边侧。本发明无论对于在陶瓷叠层体3的短边侧形成外部电极6及7,还是对于在陶瓷叠层体3的长边侧形成外部电极6及7,都能适用。
此外,本发明还能适用于通路阵列(via array)型的叠层陶瓷电容器。图2及图3示出本发明的另一实施方式的通路阵列型的叠层陶瓷电容器21。在图2中,(a)是叠层陶瓷电容器21的上面图,(b)是沿(a)的线B-B的剖面图。图3是放大表示图2(b)的一部分的图。
叠层陶瓷电容器21具备层叠由电介质陶瓷组成的多个陶瓷层22而成的长方体状的、更确定的是正四边柱状的陶瓷叠层体23。在陶瓷叠层体23的内部形成在叠层方向上贯通陶瓷叠层体23、且在陶瓷叠层体23的上下面引出的第1及第2通路导体24及25,和沿陶瓷层22间的特定的交界面形成的第1及第2内部电极26及27。
第1内部电极26和第2内部电极27被交替地配置,且以在相互之间 插入陶瓷层22的状态彼此对置,由此形成静电容量。第1通路导体24与第1内部电极26电连接,但相对于第2内部电极27是电绝缘的。另一方面,第2通路导体25与第2内部电极27电连接,但相对于第1内部电极26是电绝缘的。
上述通路导体24及25以及内部电极26及27,例如含有Ni或Ni合金作为导电成分。
在陶瓷叠层体23的上面及下面上分别形成多个第1及第2外部电极28及29。第1外部电极28与第1通路导体24电连接,第2外部电极29与第2通路导体25电连接。其结果,第1外部电极28与第1内部电极26电连接,第2外部电极29与第2内部电极27电连接。如图2(a)及同图(b)所示,多个第1及第2外部电极28及29分别配置在陶瓷叠层体23的各上面及下面上,以便彼此相邻。
在这样的通路阵列型的叠层陶瓷电容器21中,关于第1外部电极28如图3所图示,外部电极28及29分别包括:与陶瓷叠层体23相连、同时与通路导体24及25的任意一个相连的下层电阻电极30和在其上形成的上层导电电极31。
下层电阻电极30与上述图1所示的下层电阻电极8组成相同。上层导电电极31与图1所示的上层导电电极9组成相同。
这样的通路阵列型的叠层陶瓷电容器21,例如按如下进行制造。
首先,在制备可成为陶瓷层22的陶瓷生片(green sheet)的同时,还制备用于形成通路导体24及25以及内部电极26及27的导电性膏。
接着,通过例如丝网印刷等在陶瓷生片上印刷上述导电性膏,形成可成为内部电极26及27的导电性膏膜。
接着,层叠规定片数的印刷了导电性膏膜的陶瓷生片,此外在其一侧层叠规定片数的未印刷导电性膏膜的外层用的陶瓷生片,进一步按照需要,在另一侧也层叠外层用的陶瓷生片,由此,制作母模状态的生的叠层体。按照需要利用静水压按压等的方法,在叠层方向上压接此母叠层体。
接着,使用激光器或NC冲压机等工具,在叠层体中形成贯通叠层方向的贯通孔。然后,利用丝网印刷等方法,在上述贯通孔中填充可成为通路导体24及25的导电性膏。
接着,以规定的尺寸截断经过上述这样的工序得到的生的母叠层体,切出陶瓷叠层体23的生的状态的叠层体,接着,焙烧此生的状态的陶瓷叠层体23。
焙烧后,利用丝网印刷等的方法,在陶瓷叠层体23的上面及下面上印刷用于下层电阻电极30的膏以便覆盖分别露出的通路导体24及25,接着通过进行烘焙,形成成为外部电极28及29的基底的下层电阻电极30。
接着,利用丝网印刷等的方法,在上述下层电阻电极30上印刷用于上层导电电极31的膏,通过对其进行烘焙,形成上层导电电极31。此后,可以按照需要,在上层导电电极31上实施电镀。
接着,说明为了确认本发明的效果所实施的实验例。
(实验例1)
首先,利用公知的方法,制备设计成内部电极含Ni、静电电容为1μF的用于叠层陶瓷电容器的陶瓷叠层体。
另外,按如下制作用于形成下层电阻电极的膏。
在In2O3粉末中混合SnO2粉末,以使得相比于In2O3粉末和SnO2粉末的合计量,SnO2粉末含有率为5重量%,在大气中1400℃的温度下进行5小时的煅烧,使SnO2充分地固溶后,实施粉碎处理直到平均粒径约为1μm,由此得到In-Sn复合氧化物粉末。
此外,作为第1玻璃,制备由B-Si-Zn-Ba-Ca类玻璃组成、具有表1的“第1玻璃软化点”所示的软化点、平均粒径为约1μm的玻璃料。再有,在此实验例中,软化点是通过目视从表示差热分析装置(DTA)的软化点的拐点读取的温度。
接着,在按上述那样制备出的In-Sn复合氧化物粉末及玻璃料中加入含20重量%的丙烯酸树脂的有机媒介物并进行混合,通过辊分散处理得到下层电阻电极用膏。在此膏中,(In-Sn复合氧化物粉末)∶(玻璃料)∶(有机媒介物)的体积比率为1∶1∶8。
此外,按如下制作用于形成上层导电电极的膏。
以50∶50的比率调和平均粒径1μm的球形粉末和平均粒径0.5μm的球形粉末,制备Cu粉末。
此外,作为第2玻璃,制备主要元素由B-Si-Zn-Ba-O类玻璃组成、具有表1的“第2玻璃软化点”所示的软化点、平均粒径为约1μm的玻璃料。
接着,在按上述那样制备出的Cu粉末及玻璃料中加入含20重量%的丙烯酸树脂的有机媒介物并进行混合,通过辊分散处理得到上层导电电极用膏。在此膏中,(Cu粉末)∶(玻璃料)∶(有机媒介物)的体积比率为20∶5∶75。
接着,利用浸渍法在按上述那样制备出的陶瓷叠层体的各端部涂敷上述下层电阻电极用膏,在150℃的温度下干燥10分钟。其干燥后的涂敷厚度为约30μm。
接着,将上述那样涂敷了下层电阻电极用膏经过干燥的陶瓷叠层体通入连续传送加热炉中,在N2气氛(氧浓度:10ppm以下)中,以表1的“下层电阻电极焙烧温度”所示的最高温度保持15分钟,对其实施焙烧,形成下层电阻电极。再有,用于下层电阻电极形成的焙烧温度约为ESR成为极小值的稳定的温度。
接着,在下层电阻电极上利用浸渍法涂敷上述上层导电电极用膏,在150℃的温度下干燥10分钟。其干燥后的涂敷厚度为约50μm。
接着,将上述那样涂敷了上层导电电极用膏经过干燥的陶瓷叠层体通入连续传送加热炉中,在N2+H2O气氛(氧浓度:10ppm以下、H2O=0.5cc/N2=100L)中,以表1的“上层导电电极焙烧温度”所示的最高温度保持15分钟,对其实施焙烧,形成上层导电电极。再有,用于上层导电电极形成的焙烧温度为能确保电极的致密性(相对于电镀液的密封性)的最低温度。
接着,通过实施将这样得到的各试料浸渍在耦合剂中、并利用热处理使其硬化的工序,对其付与防水性,接着,利用公知的电解滚筒电镀法,实施Ni电镀及Sn电镀,得到0.8μm×1.6μm尺寸的各试料相关的叠层陶瓷电容器。
测量如此得到的各试料相关的叠层陶瓷电容器的ESR值。其结果示于表1。在表1中还示出ESR变化率。ESR变化率是在上层导电电极形成前的下层电阻电极上涂敷In-Ga合金测量出的ESR(R1)和在上层导电电极形 成后测量出的ESR(R2)之比,由{(R2-R1)/R1}×100[%]的式子求出。
[表1]
试料 编号 | 第1玻璃 软化点 | 下层电阻 电极焙烧 温度 | 第2玻璃 软化点 | 上层导电电 极焙烧温度 | ESR值 | ESR 变化率 |
1* | 560℃ | 720℃ | 540℃ | 630℃ | 200mΩ | +33% |
2* | ″ | ″ | 560℃ | 650℃ | 185mΩ | +23% |
3* | ″ | ″ | 570℃ | 660℃ | 171mΩ | +14% |
4 | ″ | ″ | 580℃ | 670℃ | 155mΩ | +3% |
5 | ″ | ″ | 600℃ | 680℃ | 150mΩ | +0% |
6 | ″ | ″ | 640℃ | 710℃ | 152mΩ | +1% |
7* | 620℃ | 780℃ | 600℃ | 680℃ | 292mΩ | +27% |
8* | ″ | ″ | 620℃ | 700℃ | 276mΩ | +20% |
9* | ″ | ″ | 630℃ | 710℃ | 253mΩ | +10% |
10 | ″ | ″ | 640℃ | 710℃ | 237mΩ | +3% |
11 | ″ | ″ | 660℃ | 730℃ | 232mΩ | +1% |
12 | ″ | ″ | 700℃ | 760℃ | 232mΩ | +1% |
在表1中,试料编号带*的试料是本发明范围外的比较例。
如表1所表明的,首先,作为第2玻璃,在使用了具有与第1玻璃相同、或比第1玻璃低的软化点的玻璃的试料1、2、7及8中,ESR变化率高为20%以上,ESR的控制是困难的。
此外,在虽然第2玻璃具有比第1玻璃更高的软化点、但第2玻璃的软化点比第1玻璃的软化点仅高10℃的试料3及9中,ESR变化率虽然比上述试料1、2、7及8低,但表示出10%以上的值。
相对于这些,在第2玻璃具有比第1玻璃高20℃以上的软化点的试料4~6及10~12中,ESR变化率极其低,ESR的控制是容易的。
(实验例2)
在实验例2中,作为上层导电电极中所含有的第2玻璃,除了使用在用于形成上层导电电极的焙烧工序中结晶化的玻璃以外,以与实验例1中的试料4及10分别相同的条件,分别如表2所示制作试料13及14相关 的叠层陶瓷电容器,进行与实验例1情形相同的评价。其评价结果在表2中示出。此外,在表2中示出关于试料13及14各自的第2玻璃的结晶化开始温度。
[表2]
试料 编号 | 第1玻璃 软化点 | 下层电阻 电极焙烧 温度 | 第2玻璃 软化点 | 第2玻璃 结晶化开 始温度 | 上层导电 电极焙烧 温度 | ESR值 | ESR 变化率 |
4 | 560℃ | 720℃ | 580℃ | - | 670℃ | 155mΩ | +3% |
13 | ″ | ″ | ″ | 650℃ | ″ | 151mΩ | +0% |
10 | 620℃ | 780℃ | 640℃ | - | 710℃ | 237mΩ | +3% |
14 | ″ | ″ | ″ | 690℃ | ″ | 231mΩ | +0% |
如表2所表明的,作为第2玻璃,根据使用在用于形成上层导电电极的焙烧工序中结晶化的玻璃的试料13及14,分别与试料4及10相比,可进一步减小ESR变化率。这是因为通过使第2玻璃在用于上层导电电极的形成的焙烧温度下结晶,而使得玻璃的粘性上升,可进一步抑制玻璃向下层电阻电极侧流动。
Claims (4)
1.一种叠层陶瓷电容器,包括:
层叠多个陶瓷层而成的陶瓷叠层体;
形成在上述陶瓷叠层体的内部的内部电极;以及
形成在上述陶瓷叠层体的外表面上、且与上述内部电极中的特定的内部电极电连接的外部电极;
上述外部电极包括下层电阻电极、和形成在上述下层电阻电极上的上层导电电极;
上述下层电阻电极含有第1玻璃,上述上层导电电极含有第2玻璃,上述第2玻璃具有比上述第1玻璃高20℃以上的软化点;
上述内部电极含有Ni或Ni合金作为导体成分;
上述下层电阻电极含有In-Sn复合氧化物。
2.根据权利要求1所述的叠层陶瓷电容器,其特征在于,
上述第2玻璃是在用于形成上述上层导电电极的焙烧工序中结晶化的玻璃。
3.一种叠层陶瓷电容器的制造方法,包括:
制作陶瓷叠层体的工序,该陶瓷叠层体由层叠的多个陶瓷层而成,沿上述陶瓷层间的特定的交界面形成了内部电极;以及
在上述陶瓷叠层体的外表面上形成外部电极的工序,上述外部电极与上述内部电极中的特定的内部电极电连接;
形成上述外部电极的工序包括:通过焙烧形成含第1玻璃的下层电阻电极的工序;和通过焙烧在上述下层电阻电极上形成含具有比上述第1玻璃高20℃以上的软化点的第2玻璃的上层导电电极的工序;
用于形成上述上层导电电极的焙烧温度比用于形成上述下层电阻电极的焙烧温度低;
上述内部电极含有Ni或Ni合金作为导体成分;
上述下层电阻电极含有In-Sn复合氧化物。
4.根据权利要求3所述的叠层陶瓷电容器的制造方法,其特征在于,
用于形成上述上层导电电极的焙烧温度比用于形成上述下层电阻电极的焙烧温度低10℃以上,且上述第2玻璃的软化点比用于形成上述上层导电电极的焙烧温度低50℃以上。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007033151 | 2007-02-14 | ||
JP033151/2007 | 2007-02-14 | ||
PCT/JP2008/052105 WO2008099772A1 (ja) | 2007-02-14 | 2008-02-08 | 積層セラミックコンデンサおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101611461A CN101611461A (zh) | 2009-12-23 |
CN101611461B true CN101611461B (zh) | 2012-03-21 |
Family
ID=39690005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008800050855A Active CN101611461B (zh) | 2007-02-14 | 2008-02-08 | 叠层陶瓷电容器及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7751175B2 (zh) |
JP (1) | JP4952723B2 (zh) |
CN (1) | CN101611461B (zh) |
WO (1) | WO2008099772A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI470659B (zh) * | 2012-08-07 | 2015-01-21 | Murata Manufacturing Co | Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101153573B1 (ko) | 2010-11-25 | 2012-06-11 | 삼성전기주식회사 | 이중 전극 구조를 갖는 적층형 세라믹 캐패시터 |
DE112012000798T5 (de) * | 2011-02-14 | 2013-11-14 | Murata Manufacturing Co., Ltd. | Mehrschichtiger Keramikkondensator und Verfahren zum Herstellen eines mehrschichtigen Keramikkondensators |
KR101525643B1 (ko) * | 2011-05-20 | 2015-06-03 | 삼성전기주식회사 | 적층형 세라믹 전자부품 |
KR20130065199A (ko) * | 2011-12-09 | 2013-06-19 | 삼성전기주식회사 | 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법 |
CN103513113B (zh) * | 2012-06-28 | 2017-03-01 | 联想(北京)有限公司 | 一种信息获取方法、设备及电容 |
KR101823174B1 (ko) * | 2013-06-14 | 2018-01-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
KR101434108B1 (ko) * | 2013-07-22 | 2014-08-25 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법 |
JP2015026838A (ja) * | 2013-10-22 | 2015-02-05 | 株式会社村田製作所 | コンデンサ |
CN104576051B (zh) * | 2013-10-25 | 2017-05-24 | 株式会社村田制作所 | 陶瓷电子部件 |
EP3140838B1 (en) | 2014-05-05 | 2021-08-25 | 3D Glass Solutions, Inc. | Inductive device in a photo-definable glass structure |
JP6935707B2 (ja) * | 2016-12-22 | 2021-09-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP7171171B2 (ja) * | 2017-07-25 | 2022-11-15 | 太陽誘電株式会社 | セラミック電子部品及びセラミック電子部品の製造方法 |
WO2019118761A1 (en) | 2017-12-15 | 2019-06-20 | 3D Glass Solutions, Inc. | Coupled transmission line resonate rf filter |
WO2019136024A1 (en) | 2018-01-04 | 2019-07-11 | 3D Glass Solutions, Inc. | Impedance matching conductive structure for high efficiency rf circuits |
KR102076153B1 (ko) * | 2018-05-02 | 2020-02-11 | 삼성전기주식회사 | 적층형 커패시터 |
KR102076149B1 (ko) | 2018-06-19 | 2020-02-11 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
CA3135975C (en) | 2019-04-05 | 2022-11-22 | 3D Glass Solutions, Inc. | Glass based empty substrate integrated waveguide devices |
JP7243487B2 (ja) * | 2019-06-27 | 2023-03-22 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
JP2023516817A (ja) | 2020-04-17 | 2023-04-20 | スリーディー グラス ソリューションズ,インク | 広帯域誘導 |
JP7276296B2 (ja) * | 2020-09-30 | 2023-05-18 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2022136821A (ja) * | 2021-03-08 | 2022-09-21 | Tdk株式会社 | セラミック電子部品 |
JP2022136819A (ja) * | 2021-03-08 | 2022-09-21 | Tdk株式会社 | セラミック電子部品 |
JP2022156320A (ja) * | 2021-03-31 | 2022-10-14 | Tdk株式会社 | 積層電子部品 |
KR20240019226A (ko) * | 2021-06-04 | 2024-02-14 | 3디 글래스 솔루션즈 인코포레이티드 | 광활성 유리 기판들의 rf 시스템용 세라믹상 커패시터들 디바이스들 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1241284A (zh) * | 1997-10-06 | 2000-01-12 | Tdk株式会社 | 电子器件及其制作方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3230394B2 (ja) * | 1994-06-01 | 2001-11-19 | 株式会社村田製作所 | 磁器コンデンサ |
US5670089A (en) * | 1995-12-07 | 1997-09-23 | E. I. Du Pont De Nemours And Company | Conductive paste for MLC termination |
JP3831537B2 (ja) * | 1997-10-27 | 2006-10-11 | Tdk株式会社 | 電子デバイスおよびその製造方法 |
JP3494115B2 (ja) * | 2000-03-30 | 2004-02-03 | 株式会社村田製作所 | 導電性ペーストおよびこれを用いた積層セラミック電子部品 |
US7147804B2 (en) * | 2003-01-24 | 2006-12-12 | E. I. Du Pont De Nemours And Company | Terminal electrode compositions for multilayer ceramic capacitors |
EP1783790B1 (en) | 2004-08-27 | 2010-07-07 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor and method for controlling equivalent series resistance |
JP4218614B2 (ja) * | 2004-08-27 | 2009-02-04 | アイシン精機株式会社 | 座席状態検出装置、車両用ヘッドランプの照射方向調節装置及び着座検出装置 |
WO2006090551A1 (ja) | 2005-02-22 | 2006-08-31 | Murata Manufacturing Co., Ltd. | 導電性ペースト、積層セラミック電子部品およびその製造方法 |
WO2008035727A1 (fr) * | 2006-09-22 | 2008-03-27 | Murata Manufacturing Co., Ltd. | Condensateur en céramique stratifiée |
-
2008
- 2008-02-08 CN CN2008800050855A patent/CN101611461B/zh active Active
- 2008-02-08 JP JP2008558069A patent/JP4952723B2/ja active Active
- 2008-02-08 WO PCT/JP2008/052105 patent/WO2008099772A1/ja active Application Filing
-
2009
- 2009-08-07 US US12/537,661 patent/US7751175B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1241284A (zh) * | 1997-10-06 | 2000-01-12 | Tdk株式会社 | 电子器件及其制作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI470659B (zh) * | 2012-08-07 | 2015-01-21 | Murata Manufacturing Co | Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP4952723B2 (ja) | 2012-06-13 |
CN101611461A (zh) | 2009-12-23 |
JPWO2008099772A1 (ja) | 2010-05-27 |
US7751175B2 (en) | 2010-07-06 |
US20090290281A1 (en) | 2009-11-26 |
WO2008099772A1 (ja) | 2008-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101611461B (zh) | 叠层陶瓷电容器及其制造方法 | |
CN106298239B (zh) | 层叠陶瓷电容器 | |
US7589954B2 (en) | Multilayer ceramic capacitor | |
KR101699389B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
US20040213901A1 (en) | Conductive paste, method for manufacturing laminated ceramic electronic component, and laminated ceramic electronic component | |
CN101165826A (zh) | 表面安装型电子部件及其制造方法 | |
KR20130111000A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
US10008326B2 (en) | Multilayer ceramic electronic component having an inorganic matter at an interface between an external electrode and the ceramic body | |
CN104871270B (zh) | 层叠陶瓷电子部件及其制造方法 | |
JP5077245B2 (ja) | 抵抗ペーストおよび積層セラミックコンデンサ | |
US9842694B2 (en) | Multilayer ceramic electronic component | |
CN106688067A (zh) | 陶瓷电子部件及其制造方法 | |
CN100512607C (zh) | 层叠陶瓷基板制造方法及层叠陶瓷基板 | |
CN115547689A (zh) | 一种多层陶瓷电容器及其制备方法 | |
KR102118492B1 (ko) | 적층 세라믹 커패시터 및 그의 제조 방법 | |
US11923144B2 (en) | Multilayer ceramic electronic component | |
US20030086237A1 (en) | Ceramic electronic parts and method for maufacturing the same | |
JPH0636970A (ja) | チップ型電子部品の外部電極 | |
JPH09120932A (ja) | 積層電子部品 | |
JPH02150007A (ja) | 積層磁器コンデンサ | |
JPH02150009A (ja) | 積層磁器コンデンサ | |
JPH1166950A (ja) | 積層セラミックコンデンサ内部電極用Niペースト | |
JP2003303734A (ja) | 導電性ペースト、積層セラミック電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |