CN100512607C - 层叠陶瓷基板制造方法及层叠陶瓷基板 - Google Patents
层叠陶瓷基板制造方法及层叠陶瓷基板 Download PDFInfo
- Publication number
- CN100512607C CN100512607C CNB2005100627343A CN200510062734A CN100512607C CN 100512607 C CN100512607 C CN 100512607C CN B2005100627343 A CNB2005100627343 A CN B2005100627343A CN 200510062734 A CN200510062734 A CN 200510062734A CN 100512607 C CN100512607 C CN 100512607C
- Authority
- CN
- China
- Prior art keywords
- electrode layer
- dielectric layer
- ceramic substrate
- multilayer ceramic
- roasting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 239000000919 ceramic Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000005245 sintering Methods 0.000 claims abstract description 18
- 229910052709 silver Inorganic materials 0.000 claims description 16
- 239000004332 silver Substances 0.000 claims description 15
- 239000006112 glass ceramic composition Substances 0.000 claims description 13
- 238000001354 calcination Methods 0.000 abstract 3
- 238000010030 laminating Methods 0.000 abstract 1
- 238000013508 migration Methods 0.000 description 24
- 230000005012 migration Effects 0.000 description 24
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 12
- 239000011521 glass Substances 0.000 description 9
- 239000002241 glass-ceramic Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- 239000004615 ingredient Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical group CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 1
- NWXHSRDXUJENGJ-UHFFFAOYSA-N calcium;magnesium;dioxido(oxo)silane Chemical compound [Mg+2].[Ca+2].[O-][Si]([O-])=O.[O-][Si]([O-])=O NWXHSRDXUJENGJ-UHFFFAOYSA-N 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 229910052637 diopside Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000010433 feldspar Substances 0.000 description 1
- -1 humidity Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/129—Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0753—Insulation
- H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种层叠陶瓷基板制造方法及层叠陶瓷基板，该层叠陶瓷基板的制造方法，具备：以在焙烧后的基板中夹隔上述电介体层对向的电极层的对向面积在至少一部分电极层上为0.4mm2以下的方式，在电介体层之上形成电极层、层叠制作陶瓷生片的工序；和在焙烧后的基板上的电介体层与电极层的界面上每基准长度100μm的凹凸的粗糙度Rmax为6μm以下、且在使电介体层的烧结密度随着焙烧温度变化而产生的变动在±2%以内的温度下，对生片进行焙烧的工序。
Description
技术领域
本发明涉及用于便携电话等移动通讯终端等中的层叠陶瓷基板制造方法及层叠陶瓷基板。
背景技术
在近年普及的便携电话等移动通讯设备及便携通讯终端中，由于对其小型化的要求，而要求这些中所使用的高频电路部件也小型化及高性能化。
在高频电路基板中，取代现有的在印制基板表面安装了电容器和电感器等的模块，而采用在电介体陶瓷基板上层叠形成电容器和电感器等的图形布线这种小型化的构成。
层叠陶瓷基板，一般是将采用丝网印刷法等形成规定布线图形的玻璃陶瓷等生片进行层叠，再在900℃左右的温度将其焙烧制作。作为布线图形的材料，多采用导电率高、且能够在空气中焙烧的银(Ag)。
不过，存在的问题是银容易产生迁移(migration)现象，在夹隔电介体层相对向的银布线的电极间容易发生短路不良。
特开平11—49531号公报，利用在电介体层的玻璃陶瓷材料中的玻璃成分中含有CuO，从而抑制焙烧时Ag的离子化，抑制Ag在玻璃陶瓷中扩散。
特开平8—288643号公报，规定包覆布线导体的绝缘基板表面的表面粗糙度Ra为0.2μm～0.7μm，而这是为了3维加固绝缘基板与布线导体的接合。
特开2001—339166号公报，提出了一种布线基板，其具有由玻璃陶瓷构成的绝缘基板和形成在该绝缘基板表面或内部的布线电路层，将形成在绝缘基板表面的布线电路层的与绝缘基板不接触的侧的表面粗糙度Rz设定为1μm～8μm，从而利用限制片抑制收缩，并且使焙烧时的限制性均匀。
发明内容
本发明的目的在于提供能够减少由于由银构成的电极层的迁移而造成的短路不良发生的层叠陶瓷基板的制造方法及利用该制造方法所获得的层叠陶瓷基板。
本发明是将在玻璃陶瓷材料构成的电介体层上形成有由银构成的电极层的陶瓷生片进行层叠焙烧从而制造层叠陶瓷基板的方法，其特征在于，具备：以焙烧后的基板上夹隔电介体层对向的电极层的对向面积在至少部分电极层上为0.4mm2以下的方式在电介体层上形成电极层、且层叠制作陶瓷生片的工序，和在焙烧后的基板上的电介体层与电极层的界面上每基准长度100μm的凹凸的粗糙度Rmax为6μm以下、且在使电介体层的烧结密度随着焙烧温度变化而产生的变动在±2％以内的温度下，对生片进行焙烧的工序。
本发明的发明者们，发现若焙烧后的层叠陶瓷基板中夹隔电介体层对向的电极层的对向面积为0.4mm2以下，则容易产生电极层的银的迁移。另外，还发现若焙烧后的层叠陶瓷基板上电介体层与电极层的界面的每基准长度100μm的凹凸的表面粗糙度Rmax为大于6μm，则容易产生电极层的银的迁移。另外，还发现该界面的凹凸的粗糙度Rmax依赖于焙烧印制陶瓷基板时的温度、湿度、Ag导电膏的粘度等。即，根据本发明，通过控制层叠焙烧印制陶瓷基板时的温度、湿度或作为电极的Ag导电膏的粘度，从而能使焙烧后的基板上的电介体层与电极层的界面的每基准长度100μm的凹凸的粗糙度Rmax为6μm以下。因此，能有效防止在电极层的对向面积为0.4mm2以下的层叠陶瓷基板上发生迁移。
因此，根据本发明的制造方法，能制造一种可以降低由于由银构成的电极层的迁移而造成的短路不良发生的层叠陶瓷基板。
本发明中，电介体层与电极层的界面的凹凸的粗糙度Rmax，与由日本工业规格(JIS B0601)规定的表面粗糙度Rmax对应。即，与界面的凹凸的粗糙度曲线的中心线平行且与凹凸部的顶点(凸部)连接的线、和与界面的凹凸的光洁曲线的中心线平行且与凹凸部的底点(凹部)连接的线之间的垂直距离。
另外，本发明中，所谓电介体层的烧结密度实质上为一定的范围内的温度，是随着电介体层的烧结密度的温度变化而产生的变动在±2％以内的范围内的温度。电介层的烧结密度一般与焙烧温度上升的同时升高，到某一温度以上大致保持一定。本发明，在这种烧结密度大致保持一定的温度以上的温度下进行焙烧。
另外，本发明中，使焙烧后的基板上电极层的对向面积在至少部分电极层上为0.4mm2以下这样形成电极层。这样规定，是因为在对向面积为0.4mm2以下的电极层容易产生迁移。根据本发明，通过使电介体与电极层的界面上每基准长度100μm的凹凸的粗糙度Rmax为6μm以下，从而能防止对向面积为0.4mm2以下的电极层发生迁移。
本发明的电介体层的厚度，并不特别限定，不过，一般优选是焙烧后的厚度为20μm～70μm左右。另外，本发明中，电极层的厚度，并不特别限定，不过，在焙烧后的基板中，电极层的厚度一般在5μm～10μm的范围内。
本发明的层叠陶瓷基板，是一种将在玻璃陶瓷材料构成的电介体层上形成由银构成的电极层的陶瓷生片进行层叠焙烧从而获得的陶瓷基板，其特征在于：电介体层与电极层的界面上每基准长度100μm的凹凸的粗糙度Rmax为6μm以下，且夹隔电介体层对向的电极层的对向面积在至少部分电极层上为0.4mm2以下。
根据本发明，即使电极层的对向面积为0.4mm2以下，也能防止电极层的迁移的发生，而能防止短路不良的发生。还有，在电极层的对向面积为0.4mm2以下的区域与其以外的电极层的区域，电介体层和电极层的界面的凹凸的粗糙度Rmax不同的情况下，优选：在对向面积为0.4mm2以下的电极层区域，每基准长度100μm的界面的凹凸的粗糙度Rmax为6μm以下。
根据本发明，能降低由于由银构成的电极层的迁移而造成的短路不良的发生。
附图说明
图1是表示层叠陶瓷基板的焙烧温度、与电介体层及电极层的界面的凹凸的粗糙度Rmax及烧结密度的比ΔD的关系的图。
图2是表示本发明的层叠陶瓷基板的一实施例的分解斜视图。
图3是表示本发明的层叠陶瓷基板的一实施例的斜视图。
图4是表示本发明的层叠陶瓷基板的一实施例的局部剖开的斜视图。
图5是用于说明电极层的迁移的剖视图。
图6是表示本发明的层叠陶瓷基板的一实施例的剖视图。
图7是表示现有的层叠陶瓷基板的一例的剖视图。
图8是用于说明电介体层和电极层的界面的凹凸的粗糙度Rmax的剖视图。
图9是层叠陶瓷基板的剖视图。
图10是用于说明测定电介体层和电极层的界面的凹凸的粗糙度Rmax的方法的图。
图11是用于说明电极层的对向面积的斜视图。
具体实施方式
下面，根据实施例说明本发明，而本发明并不限定于以下实施例。
图2及图3表示本发明的层叠陶瓷基板的一实施例的分解斜视图及斜视图。如图2所示，电介体层2之上形成由银构成的电极层3。通过对这种电介体层2进行层叠焙烧，从而获得如图3所示的层叠陶瓷基板1。层叠陶瓷基板1，按照电极层3的布线图形，在其内部形成电容器和电感器等。
图4是这种层叠陶瓷基板的局部剖开的斜视图。如图4所示，这种层叠陶瓷基板1上，电极层3a与电极层3b夹隔电介体层2对向配置。
图5是用于说明电极层的迁移的剖视图。在夹隔电介体层2对向设置的电极层3a及3b上，由于施加电压，电极层3a及3b中的银向电介体层2内扩散，发生迁移10。若迁移10与对向的电极层或从对向的电极层发生迁移的部分接触，则在电极层3a及3b间发生短路。
图6是表示本发明的一实施例的层叠陶瓷基板的剖视图。图7是表示现有的层叠陶瓷基板的一例的剖视图。如图6及图7所示，电介体层2和电极层3之间形成界面4。图6所示的本发明的层叠陶瓷基板上，该界面4的凹凸变小，每基准长度100μm的凹凸的粗糙度Rmax为6μm以下。与此相对，如图7所示，现有的陶瓷基板上，界面的凹凸大，每基准长度100μm的凹凸的粗糙度Rmax为大于6μm的值。
图8是用于说明电介体层2和电极层3的界面4的凹凸的粗糙度Rmax的剖视图。首先，确定横剖界面的凹凸4的中心线11。中心线11的确定是使中心线11上方的凸部的面积与中心线11下方的凹部的面积相同。并且，确定与该中心线11平行、且通过凹凸4的顶点(凸部)4a的线12和通过凹凸4的底点(凹部)4b的线13。本发明的凹凸的粗糙度Rmax为如此确定的线12和线13之间的垂直距离。还有，作为测定对象的界面的凹凸4，以平面方向的长度100μm为基准来确定。
本发明中，电介体层与电极层的界面的凹凸的粗糙度Rmax如上述那样确定，具体地说，拍摄层叠陶瓷基板的剖面的金属显微镜照片等，能够根据照片测定。
图9表示层叠陶瓷基板的剖面的金属显微镜照片。根据该金属显微镜照片，在基准长度100μm的区域描出电介体层2与电极层3的界面4的凹凸。
接下来，如图10所示，对于描出的凹凸曲线4，参照图8进行说明，确定中心线11，接下来确定通过凹凸4的顶点4a的线12和通过凹凸4的底点4b的线13，测定线12与线13的垂直距离，即为Rmax。
图11是用于说明电极层的对向面积的斜视图。如图11所示，夹隔电介体层2对向配置电极层3a和电极层3b。该电极层3a与电极层3b的重叠部分3c的面积为对向面积。
(实施例1)
采用由氧化铝及硼硅酸玻璃构成的玻璃陶瓷材料，形成生片，利用丝网印刷法在该生片之上形成由银构成的布线图形。将该陶瓷生片如图2所示进行层叠，在规定的温度下进行焙烧，形成层叠陶瓷基板。作为电介体层的玻璃陶瓷材料，采用的组成是Al2O3：44～52重量％、SiO2：33～40重量％、CaO：8.0～13.0重量％及K2O：1.0～3.0重量％。另外，焙烧后的基板的电介体层的平均厚度为30μm，电极层的平均厚度为10μm。
上述玻璃陶瓷材料，一般是推荐880℃作为焙烧温度时的材料。本实施例，在880℃、860℃、850℃、840℃、820℃及800℃的温度下焙烧。将这些作为试样A～F。
关于焙烧后的试样A～F，如上所述，拍摄层叠陶瓷基板的剖面的金属显微镜照片，利用这些金属显微镜照片测定电介体层与电极层的界面的凹凸的粗糙度Rmax。
另外，测定烧结密度的比ΔD。ΔD为根据以下式求得的值。
ΔD＝D2/D1
(其中，D1为标准焙烧温度880℃(结晶度为25％的焙烧温度)下的烧结密度，D2为各试样的烧结密度。)在此，结晶度，其值以使用的玻璃陶瓷材料的玻璃成分与作为陶瓷成分的氧化铝的X线衍射的主峰值的强度比I(玻璃)/I(氧化铝)表示。
还有，关于各试样的烧结密度D1和D2，制作在相同焙烧条件下进行焙烧的玻璃陶瓷材料的长方体试样，测定该试样的体积和重量，计算重量/体积而求得D1和D2。
标准焙烧温度880℃下的该玻璃陶瓷材料的烧结密度D约为2.9g/cm2。
另外，关于焙烧后的层叠陶瓷基板的电极对向面积0.4mm2以下的区域，评价其由于迁移造成的短路不良。
关于界面的粗糙度Rmax和迁移如以下评价。
将试样按每个制作条件分成一批，从各批中抽取1个以上试样，观察其剖面。对规定的位置进行切断加工或研磨加工以使介由玻璃陶瓷层对向的电极部露出，从而制作剖面。
根据剖面观察计算Ag电极的界面的Rmax，同时，用(观察出短路的试样数)/(检查试样数)计算抽取该试样的那批的迁移发生率。还有，关于迁移，如下评价：对层叠陶瓷内作为目标的2个对向电极介由通孔分别进行电连接，利用万用表测定2个表层端子间的电阻，检测有无短路。
电极的界面的Rmax，能够通过层叠陶瓷基板的制作条件例如焙烧时的空气、布线印刷用Ag导电膏的粘度、焙烧温度等控制。
试样G～I是为了评价焙烧时的湿度及Ag导电膏的粘度的影响而制作的。试样G是在常温下湿度20％的空气中焙烧的。试样H采用粘度250Pas的Ag导电膏。
关于各试样，如以上测定的结果如表1所示。另外，关于各试样的焙烧温度与界面的粗糙度Rmax及ΔD的关系如图1所示。
表1
| 焙烧温度(℃) | 湿度(％) | Ag导电膏粘度(Pas) | Rmax(μm) | ΔD(％) | 迁移的产生 | |
| 试样A | 880 | 60 | 320 | 15.0 | 98.0 | 15％(18/120) |
| 试样B | 860 | 60 | 320 | 6.0 | 98.0 | 2％(8/408) |
| 试样C | 850 | 60 | 320 | 5.8 | 98.0 | 0％(0/300) |
| 试样D | 840 | 60 | 320 | 4.2 | 100.0 | 0％(1/420) |
| 试样E | 820 | 60 | 320 | 4.0 | 100.0 | 0％(1/120) |
| 试样F | 800 | 60 | 320 | — | 92.0 | — |
| 试样G | 862 | 20以下 | 320 | 10.0 | 98.0 | 16％(7/43) |
| 试样H | 862 | 60 | 250 | 10.0 | 98.0 | 13％(2/15) |
| 试样I | 862 | 60 | 320 | 6.0 | 98.0 | 5％(6/115) |
从表1及图1中可知：若焙烧温度为820℃以上，则烧结密度几乎保持一定。另外，还可知在烧结密度几乎为一定的820℃～880℃范围内，若焙烧温度变高，则界面的粗糙度Rmax变大。另外，还可知通过使界面的凹凸的粗糙度Rmax为6.0μm以下，从而抑制迁移的发生。因此，可知本实施例中，在820℃～860℃的范围内进行焙烧，从而能使Rmax为6.0μm以下，能抑制迁移的发生。
由试样G与试样I的比较中可知，湿度为20％以下的试样G，电极界面的Rmax增大，随之迁移也增加。这被认为是若在20％以下的低湿度下进行焙烧，则利用由于电极间的静电电荷增大而产生的放电，Ag移动，电极界面的凹凸增大。因此，可知通过升高焙烧时的湿度，能将Rmax控制在6.0μm以下。
另外，从试样H与试样I的比较可知：若降低Ag导电膏的粘度，则电极界面的Rmax增大，迁移也增加。这被认为是若降低布线印刷时的Ag导电膏的粘度，则Ag导电膏向生片内的浸蚀增大，电极界面的凹凸增大。因此，可知通过提高Ag导电膏的粘度，能将Rmax控制在6.0μm以下。
(实施例2)
与上述实施例1同样地制作层叠陶瓷基板，使之具有电极层的对向面积及对向距离为如表2所示值的部分。焙烧温度为880℃及850℃。还有，布线印刷时采用的Ag导电膏的粘度为320Pas，在常温下湿度60％的空气中进行焙烧。
与上述实施例1同样地评价焙烧温度880℃的基板及焙烧温度850℃的基板的各电极层的对向部分的迁移的发生，其结果如表2所示。
表2
如表2所示的结果所表明的那样，现有的在焙烧温度880℃焙烧的层叠陶瓷基板，0.4mm2以下的对向面积的部分，发生迁移。与此相对，根据本发明，在850℃焙烧的层叠陶瓷基板，即使0.4mm2以下的对向面积的部分，也不发生迁移。
根据本发明，即使是对向面积0.4mm2以下的区域也能降低迁移的发生。因此，根据本发明，能谋求层叠陶瓷基板的小型化及高密度化。
上述实施例，采用含有氧化铝作为陶瓷成分的玻璃陶瓷材料，不过，本发明并不限定这种组成的玻璃陶瓷材料，也可以作为陶瓷成分含有例如氧化钛、钛酸钙、钛酸钡等氧化物。另外，作为玻璃成分，也可以采用各种组成的硼硅酸玻璃、锌系玻璃、铋系玻璃、长石玻璃、堇青石玻璃、透辉石系玻璃等。
Claims (3)
1.一种层叠陶瓷基板的制造方法，其是通过对在由玻璃陶瓷材料构成的电介体层之上形成有由银构成的电极层的陶瓷生片进行层叠焙烧从而制造层叠陶瓷基板的方法，其特征在于，具备以下工序：
以在焙烧后的基板中夹隔上述电介体层对向的上述电极层的对向面积在至少一部分电极层上为0.4mm2以下的方式，在上述电介体层之上形成上述电极层、层叠制作上述陶瓷生片的工序，和
在焙烧后的基板上的上述电介体层与上述电极层的界面上每基准长度100μm的凹凸的粗糙度Rmax为6μm以下、且在使上述电介体层的烧结密度随着焙烧温度变化而产生的变动在±2％以内的温度下，对上述生片进行焙烧的工序。
2.一种层叠陶瓷基板，其特征在于：根据权利要求1所述的方法制造。
3.一种层叠陶瓷基板，其是对在由玻璃陶瓷材料构成的电介体层之上形成有由银构成的电极层的陶瓷生片进行层叠焙烧、而获得的层叠陶瓷基板，其特征在于：
上述电介体层与上述电极层的界面上每基准长度100μm的凹凸的粗糙度为6μm以下、且夹隔上述电介体层对向的上述电极层的对向面积在至少部分电极层上为0.4mm2以下。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004103929A JP2005294356A (ja) | 2004-03-31 | 2004-03-31 | 積層セラミック基板の製造方法及び積層セラミック基板 |
| JP2004103929 | 2004-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1678176A CN1678176A (zh) | 2005-10-05 |
| CN100512607C true CN100512607C (zh) | 2009-07-08 |
Family
ID=35050402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100627343A Expired - Fee Related CN100512607C (zh) | 2004-03-31 | 2005-03-29 | 层叠陶瓷基板制造方法及层叠陶瓷基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7088568B2 (zh) |
| JP (1) | JP2005294356A (zh) |
| CN (1) | CN100512607C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007267488A (ja) * | 2006-03-28 | 2007-10-11 | Fujinon Corp | 駆動装置、それに用いられる電気機械変換素子、撮像装置、及び携帯電話 |
| JP6130696B2 (ja) | 2013-03-26 | 2017-05-17 | 田中貴金属工業株式会社 | 半導体装置 |
| WO2016159393A1 (ja) * | 2016-03-22 | 2016-10-06 | 住友電気工業株式会社 | セラミック基板、積層体およびｓａｗデバイス |
| JP7535005B2 (ja) * | 2021-03-31 | 2024-08-15 | Tdk株式会社 | 積層電子部品 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3215007B2 (ja) | 1995-04-20 | 2001-10-02 | 京セラ株式会社 | 配線基板 |
| JPH10150269A (ja) | 1996-11-21 | 1998-06-02 | Hitachi Ltd | セラミック多層回路基板およびその製造方法並びに電子デバイス実装体 |
| JP3882954B2 (ja) * | 1997-03-19 | 2007-02-21 | Ｔｄｋ株式会社 | チップ型積層セラミックコンデンサ |
| GB9814317D0 (en) * | 1997-07-23 | 1998-09-02 | Murata Manufacturing Co | Ceramic electronic part and method for producing the same |
| JP3678260B2 (ja) | 1997-07-28 | 2005-08-03 | 日本電気硝子株式会社 | ガラスセラミックス組成物 |
| US6692598B1 (en) * | 1999-10-18 | 2004-02-17 | Murata Manufacturing Co. Ltd | Method of producing ceramic green sheet and method of manufacturing multilayer ceramic electronic part |
| JP4454105B2 (ja) | 2000-05-30 | 2010-04-21 | 京セラ株式会社 | 多層配線基板の製造方法 |
-
2004
- 2004-03-31 JP JP2004103929A patent/JP2005294356A/ja active Pending
-
2005
- 2005-03-18 US US11/082,970 patent/US7088568B2/en not_active Expired - Fee Related
- 2005-03-29 CN CNB2005100627343A patent/CN100512607C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050219774A1 (en) | 2005-10-06 |
| CN1678176A (zh) | 2005-10-05 |
| US7088568B2 (en) | 2006-08-08 |
| JP2005294356A (ja) | 2005-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100313232B1 (ko) | 유전체 세라믹 조성물 및 적층 세라믹 커패시터 | |
| CN102099880B (zh) | 层叠陶瓷电子部件及其制造方法 | |
| US8773840B2 (en) | Monolithic ceramic electronic component | |
| US9129745B2 (en) | Laminated ceramic electronic component and method for producing laminated ceramic electronic component | |
| KR101983129B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR100201202B1 (ko) | 모놀리딕 세라믹 커패시터 | |
| KR102029468B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| US10650976B2 (en) | Multilayer ceramic capacitor | |
| JP5273490B2 (ja) | セラミック組成物、セラミックグリーンシート、及びセラミック電子部品 | |
| US9748041B2 (en) | Multilayer ceramic capacitor including main phase grains and a secondary phase | |
| KR102048322B1 (ko) | 적층 세라믹 콘덴서 | |
| KR20130058430A (ko) | 적층 세라믹 전자부품 | |
| JP2019140199A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| CN100512607C (zh) | 层叠陶瓷基板制造方法及层叠陶瓷基板 | |
| JP3681900B2 (ja) | 積層セラミックコンデンサ | |
| US9570235B2 (en) | Multilayer ceramic capacitor | |
| JP5617833B2 (ja) | 積層セラミック電子部品 | |
| KR102078013B1 (ko) | 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 | |
| KR101938555B1 (ko) | 콘덴서 및 콘덴서 내장 기판 | |
| JP2003007562A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JP2010052970A (ja) | セラミック組成物、セラミックグリーンシート、及びセラミック電子部品 | |
| CN114551100A (zh) | 层叠陶瓷电容器 | |
| JP3934841B2 (ja) | 多層基板 | |
| JP7556469B2 (ja) | 電子部品 | |
| KR930011190B1 (ko) | 자기 콘덴서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090708 Termination date: 20110329 |