JP2005294356A - 積層セラミック基板の製造方法及び積層セラミック基板 - Google Patents

積層セラミック基板の製造方法及び積層セラミック基板 Download PDF

Info

Publication number
JP2005294356A
JP2005294356A JP2004103929A JP2004103929A JP2005294356A JP 2005294356 A JP2005294356 A JP 2005294356A JP 2004103929 A JP2004103929 A JP 2004103929A JP 2004103929 A JP2004103929 A JP 2004103929A JP 2005294356 A JP2005294356 A JP 2005294356A
Authority
JP
Japan
Prior art keywords
dielectric layer
electrode layer
ceramic substrate
electrode
firing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004103929A
Other languages
English (en)
Inventor
Hideki Yoshikawa
秀樹 吉川
Hiroshi Nonogami
寛 野々上
Kenichiro Wakizaka
健一郎 脇坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004103929A priority Critical patent/JP2005294356A/ja
Priority to US11/082,970 priority patent/US7088568B2/en
Priority to CNB2005100627343A priority patent/CN100512607C/zh
Publication of JP2005294356A publication Critical patent/JP2005294356A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/129Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 ガラスセラミック材料からなる誘電体層の上に銀からなる電極層を形成したセラミックグリーンシートを積層して焼成することにより得られる積層セラミック基板において、電極層のマイグレーションによる短絡の不良の発生を低減する。
【解決手段】 焼成後の基板において誘電体層を挟み対向する電極層の対向面積が少なくとも一部の電極層で0.4mm2以下となるように、電極層を誘電体層の上に形成してセラミックグリーンシートを作製し積層する工程と、焼成後の基板における誘電体層と電極層の界面の凹凸の粗さRmaxが基準長さ100μm当たり6μm以下であり、かつ誘電体層の焼結密度が実質的に一定となる範囲内の温度で、グリーンシートを焼成する工程とを備えることを特徴としている。
【選択図】 図1

Description

本発明は、携帯電話などの移動体通信端末等に用いられる積層セラミック基板の製造方法及び積層セラミック基板に関するものである。
近年普及している携帯電話などの移動体通信機器及び携帯通信端末においては、その小型化への要求から、これらに使用される高周波回路部品の小型化及び高性能化が求められている。
高周波回路基板においては、従来のプリント基板にコンデンサやインダクタを表面実装したモジュールに代えて、誘電体セラミック基板にコンデンサやインダクタのパターンの配線を形成して積層し、小型化したものが用いられるようになってきている。
積層セラミック基板は、一般にスクリーン印刷法等で所定の配線パターンを形成したガラスセラミック等のグリーンシートを積層し、これを900℃程度の温度で焼成して作製されている。配線パターンの材料としては、導電率が高く、かつ大気中で焼成することができる銀(Ag)が多く用いられている。
しかしながら、銀はマイグレーション現象を生じやすく、誘電体層を挟み対向する銀配線の電極間で短絡不良が発生しやすいという問題があった。
特許文献1においては、誘電体層のガラスセラミック材料中のガラス成分にCuOを含有させることにより、焼成の際にAgのイオン化を抑制し、ガラスセラミック中にAgが拡散するのを抑制している。
特許文献2においては、配線導体が被着されている絶縁基板表面の表面粗さRaを0.2μm〜0.7μmに規定しているが、これは絶縁基板と配線導体との接合を3次元的で強固なものにするためである。
特許文献3においては、ガラスセラミックからなる絶縁基板と、該絶縁基板の表面または内部に形成された配線回路層とを有する配線基板において、絶縁基板の表面に形成される配線回路層の、絶縁基板と接しない側の表面粗さRzを1μm〜8μmとすることにより、拘束シートによって収縮を抑制しながら焼成する際の拘束性を均一にすることが提案されている。
特開平11−49531号公報 特開平8−288643号公報 特開2001−339166号公報
本発明の目的は、銀からなる電極層のマイグレーションによる短絡不良の発生を低減することができる積層セラミック基板の製造方法及び該製造方法により得られる積層セラミック基板を提供することにある。
本発明は、ガラスセラミック材料からなる誘電体層の上に、銀からなる電極層を形成したセラミックグリーンシートを積層して焼成することにより積層セラミック基板を製造する方法であり、焼成後の基板において誘電体層を挟み対向する電極層の対向面積が少なくとも一部の電極層で0.4mm2以下となるように、電極層を誘電体層の上に形成してセラミックグリーンシートを作製し積層する工程と、焼成後の基板における誘電体層と電極層の界面の凹凸の粗さRmaxが基準長さ100μm当たり6μm以下であり、かつ誘電体層の焼結密度が実質的に一定となる範囲内の温度で、グリーンシートを焼成する工程とを備えることを特徴としている。
本発明の発明者らは、焼成後の積層セラミック基板において、誘電体層を挟み対向する電極層の対向面積が0.4mm2以下になると、電極層における銀のマイグレーションが生じやすくなることを見い出した。また、焼成後の積層セラミック基板において、誘電体層と電極層の界面の凹凸の表面粗さRmaxが基準長さ100μm当たり6μmより大きくなると、電極層における銀のマイグレーションが生じやすくなることを見い出した。また、この界面の凹凸の粗さRmaxは、グリーンシートを焼成する際の温度、湿度、Agペーストの粘度等に依存することを見い出した。すなわち、本発明によれば、セラミックグリーンシートを積層して焼成する際の温度、湿度、あるいは電極となるAgペーストの粘度を制御することにより、焼成後の基板における誘電体層と電極層の界面の凹凸の粗さRmaxを基準長さ100μm当たり6μm以下にすることができる。このため、電極層の対向面積が0.4mm2以下である積層セラミック基板において、マイグレーションの発生を有効に防止することができる。
従って、本発明の製造方法によれば、銀からなる電極層のマイグレーションによる短絡不良の発生を低減することができる積層セラミック基板を製造することができる。
本発明において、誘電体層と電極層の界面の凹凸の粗さRmaxは、日本工業規格(JIS B0601)に規定される表面粗さRmaxに対応するものである。すなわち、界面の凹凸の粗さ曲線の中心線と平行でありかつ凹凸部の頂点(凸部)と接する線と、界面の凹凸の粗さ曲線の中心線と平行でありかつ凹凸部の底点(凹部)と接する線との垂直距離である。
また、本発明において、誘電体層の焼結密度が実質的に一定となる範囲内の温度とは、誘電体層の焼結密度の温度変化による変動が、±2%以内となる範囲内の温度である。誘電体層の焼結密度は一般に焼成温度の上昇とともに高くなり、ある温度以上でほぼ一定になる。本発明においては、このように焼結密度がほぼ一定となる温度以上の温度で焼成する。
また、本発明においては、焼成後の基板において電極層の対向面積が少なくとも一部の電極層で0.4mm2以下となるように、電極層が形成されている。このように規定しているのは、対向面積が0.4mm2以下である電極層において、マイグレーションが生じやすいからである。本発明に従い、誘電体層と電極層の界面の凹凸の粗さRmaxを基準長さ100μm当たり6μm以下にすることにより、対向面積が0.4mm2以下の電極層においてもマイグレーションの発生が防止できる。
本発明における誘電体層の厚みは、特に限定されるものではないが、一般には焼成後の厚みで20μm〜70μm程度であることが好ましい。また、本発明において、電極層の厚みは特に限定されるものではないが、焼成後の基板において、5μm〜10μmの範囲内が一般的である。
本発明の積層セラミック基板は、ガラスセラミック材料からなる誘電体層の上に、銀からなる電極層を形成したセラミックグリーンシートを積層して焼成することにより得られるセラミック基板であり、誘電体層と電極層の界面の凹凸の粗さRmaxが基準長さ100μm当たり6μm以下であり、かつ誘電体層を挟み対向する電極層の対向面積が少なくとも一部の電極層で0.4mm2以下であることを特徴としている。
本発明に従えば、電極層の対向面積が0.4mm2以下であっても、電極層のマイグレーションの発生を防止することができ、短絡不良の発生を防止することができる。なお、電極層の対向面積が0.4mm2以下である領域と、それ以外の電極層の領域において、誘電体層と電極層の界面の凹凸の粗さRmaxが異なる場合には、対向面積が0.4mm2以下の電極層の領域において、界面の凹凸の粗さRmaxが基準長さ100μm当たり6μm以下であればよい。
本発明によれば、銀からなる電極層のマイグレーションによる短絡不良の発生を低減することができる。
以下、本発明を実施例により説明するが、本発明は以下の実施例に限定されるものではない。
図2及び図3は、本発明の積層セラミック基板の一実施例を示す分解斜視図及び斜視図である。図2に示すように、誘電体層2の上には銀からなる電極層3が形成されている。このような誘電体層2を積層し焼成することにより、図3に示すような積層セラミック基板1が得られる。積層セラミック基板1には、電極層3の配線パターンに従って、その内部にインダクタやコンデンサが形成される。
図4は、このような積層セラミック基板の部分切欠斜視図である。図4に示すように、このような積層セラミック基板1においては、誘電体層2を挟み、電極層3aと電極層3bが対向して配置される。
図5は、電極層のマイグレーションを説明するための断面図である。誘電体層2を挟み対向するように設けられた電極層3a及び3bにおいて、電圧が印加されることにより、電極層3a及び3b中の銀が誘電体層2内に拡散し、マイグレーション10が発生する。マイグレーション10が、対向する電極層またはそこから発生したマイグレーション部分と接触すると、電極層3a及び3b間で短絡が発生する。
図6は、本発明に従う一実施例の積層セラミック基板を示す断面図である。図7は、従来の積層セラミック基板の一例を示す断面図である。図6及び図7に示すように、誘電体層2と電極層3の間には界面4が形成される。図6に示す本発明に従う積層セラミック基板においては、この界面4の凹凸が小さくなっており、凹凸の粗さRmaxは基準長さ100μm当たり6μm以下となる。これに対し、図7に示すように、従来のセラミック基板においては、界面の凹凸が大きくなっており、凹凸の粗さRmaxは基準長さ100μm当たり6μmより大きな値となっている。
図8は、誘電体層2と電極層3の界面4の凹凸の粗さRmaxを説明するための断面図である。まず、界面の凹凸4を横切る中心線11を定める。中心線11は、中心線11より上方の凸部の面積と、中心線11より下方の凹部の面積が同一になるように定められる。そして、この中心線11と平行で、かつ凹凸4の頂点(凸部)4aを通る線12と、凹凸4の底点(凹部)4bを通る線13とを定める。本発明における凹凸の粗さRmaxは、このようにして定めた線12と線13の間の垂直距離である。なお、測定対象となる界面の凹凸4は、平面方向の長さ100μmを基準として定められる。
本発明において、誘電体層と電極層の界面の凹凸の粗さRmaxは、上記の通り定められるものであるが、具体的には、積層セラミックの断面の金属顕微鏡写真等を撮影し、写真から測定することができる。
図9は、積層セラミック基板の断面の金属顕微鏡写真を示している。この金属顕微鏡写真から、誘電体層2と電極層3の界面4の凹凸を、基準長さ100μmの領域でトレースする。
次に、図10に示すように、トレースした凹凸曲線4に対し、図8を参照して説明したように、中心線11を定め、次に凹凸4の頂点4aを通る12と、凹凸4の底点4bを通る線13を定め、線12と線13の垂直距離を測定し、Rmaxとする。
図11は、電極層の対向面積を説明するための斜視図である。図11に示すように、誘電体層2を挟み電極層3aと電極層3bが対向して配置されている。この電極層3aと電極層3bの重なり部分3cの面積が対向面積である。
(実施例1)
アルミナ及びホウケイ酸ガラスからなるガラスセラミック材料を用いて、グリーンシートを形成し、このグリーンシートの上に銀からなる配線パターンを、スクリーン印刷法で形成した。このセラミックグリーンシートを図2に示すように積層して、所定の温度で焼成し、積層セラミック基板を形成した。誘電体層のガラスセラミック材料としては、Al2344〜52重量%、SiO233〜40重量%、CaO8.0〜13.0重量%、及びK2O1.0〜3.0重量%の組成のものを用いた。また、焼成後の基板における誘電体層の平均厚みは30μmであり、電極層の平均厚みは10μmであった。
上記ガラスセラミック材料は、一般に焼成温度として880℃が推奨されている材料である。本実施例においては、880℃、860℃、850℃、840℃、820℃、及び800℃の温度で焼成した。これらをサンプルA〜Fとした。
焼成後のサンプルA〜Fについて、誘電体層と電極層の界面の凹凸の粗さRmaxを、上述のように、積層セラミック基板の断面の金属顕微鏡写真を撮影し、この金属顕微鏡写真を用いて測定した。
また、焼結密度の比ΔDを測定した。ΔDは、以下の式に従い求めた値である。
ΔD=D2/D1
(ここで、D1は、標準焼成温度880℃(結晶化度が25%となる焼成温度)における焼結密度であり、D2は各サンプルの焼結密度である。)ここで、結晶化度は、使用するガラスセラミック材料のガラス成分とセラミック成分であるアルミナとのX線回折におけるメインピークの強度比I(ガラス)/I(アルミナ)で示される値である。
なお、各サンプルの焼結密度D1及びD2は、同じ焼成条件で焼成を行ったガラスセラミック材料の直方体のサンプルを作製し、このサンプルの体積と重量を測定し、重量/体積を算出して求めた。
標準焼成温度880℃におけるこのガラスセラミック材料の焼結密度Dは、約2.9g/cm2であった。
また、焼成後の積層セラミック基板の電極の対向面積が0.4mm2以下の領域についてマイグレーションによる短絡不良を評価した。
界面の粗さRmaxとマイグレーションについては、以下のようにして評価した。
サンプルを、作製条件毎のバッチに分け、各バッチから1個以上のサンプルを抽出して、その断面を観察した。断面は、ガラスセラミック層を介して対向する電極部が露出するように、所定の位置を切断加工または研磨加工することにより作製した。
断面観察によりAg電極の界面のRmaxを算出するとともに、当該サンプルを抽出したロットのマイグレーション発生率を、(短絡が観察されたサンプル数)/(検査サンプル数)で算出した。なお、マイグレーションは、積層セラミック内のターゲットとなる2個の対向電極にスルーホールを介してそれぞれ電気的に接続された2個の表層の端子間の抵抗をテスター等により測定し、短絡の有無を検知した。
電極の界面のRmaxは、積層セラミック基板の作製条件、例えば、焼成時の雰囲気、配線印刷用Agペーストの粘度、焼成温度等によって制御することができる。
サンプルG〜Iは、焼成時の湿度、及びAgペーストの粘度の影響を評価するため作製したものである。サンプルGにおいては、湿度20%以下で焼成した。サンプルHにおいては、粘度が250PasのAgペーストを用いた。
各サンプルについて、以上のようにして測定した結果を表1に示す。また、各サンプルについての焼成温度と界面の粗さRmax及びΔDとの関係を図1に示す。
表1及び図1から明らかなように、焼成温度が820℃以上になると、焼結密度がほぼ一定となることがわかる。また、焼結密度がほぼ一定である820℃〜880℃の範囲において、焼成温度が高くなると、界面の凹凸の粗さRmaxが大きくなっていることがわかる。また、界面の凹凸の粗さRmaxを6.0μm以下とすることにより、マイグレーションの発生が抑制されることがわかる。従って、本実施例においては、820℃〜860℃の範囲内で焼成することにより、Rmaxを6.0μm以下にすることができ、マイグレーションの発生を抑制できることがわかる。
サンプルGとサンプルIの比較から明らかなように、湿度を20%以下としたサンプルGにおいては、電極界面のRmaxが増大し、これに伴いマイグレーションも増加している。これは、20%以下の低い湿度で焼成を行うと、電極間の静電チャージ増大による放電により、Agが移動し、電極界面の凹凸が大きくなったことによるものと思われる。従って、焼成時の湿度を高くすることにより、Rmaxを6.0μm以下に制御できることがわかる。
また、サンプルHとサンプルIの比較から明らかなように、Agペーストの粘度を低くすると、電極界面のRmaxが増大し、マイグレーションも増加することがわかる。これは、配線印刷時のAgペーストの粘度を下げると、グリーンシート内へのAgペーストの浸食が増大して、電極界面の凹凸が大きくなることによるものと思われる。従って、Agペーストの粘度を高くすることにより、Rmaxを6.0μm以下にできることがわかる。
(実施例2)
電極層の対向面積及び対向距離が、表2に示すような値となる部分を有する積層セラミック基板を、上記実施例1と同様にして作製した。焼成温度は880℃及び850℃とした。なお、配線印刷時に用いたAgペーストの粘度は320Pasであり、焼成の際の湿度は60%である。
焼成温度880℃の基板及び焼成温度850℃の基板における各電極層の対向部分におけるマイグレーションの発生を上記実施例1と同様にして評価し、その結果を表2に示した。
表2に示す結果から明らかなように、従来の焼成温度880℃で焼成した積層セラミック基板においては、0.4mm2以下の対向面積の部分において、マイグレーションが発生している。これに対し、本発明に従い850℃で焼成した積層セラミック基板においては、0.4mm2以下の対向面積の部分においても、マイグレーションが発生していない。
本発明に従えば、対向面積0.4mm2以下の領域であっても、マイグレーションの発生を低減することができる。従って、本発明によれば、積層セラミック基板の小型化及び高密度化を図ることができる。
上記実施例においては、アルミナをセラミック成分として含有するガラスセラミック材料を用いたが、本発明はこのような組成のガラスセラミック材料に限定されるものではなく、例えば、酸化チタン、チタン酸カルシウム、チタン酸バリウム等の酸化物をセラミック成分として含有してもよい。また、ガラス成分としては、種々の組成のホウケイ酸ガラス、亜鉛系ガラス、ビスマス系ガラス、長石系ガラス、コージェライト系ガラス、ディオプサイド系ガラスなどを用いることができる。
積層セラミック基板の焼成温度と、誘電体層及び電極層の界面の凹凸の粗さRmax及び焼結密度の比ΔDとの関係を示す図。 本発明に従う積層セラミック基板の一実施例を示す分解斜視図。 本発明に従う積層セラミック基板の一実施例を示す斜視図。 本発明の積層セラミック基板の一実施例を示す部分切欠斜視図。 電極層のマイグレーションを説明するための断面図。 本発明に従う積層セラミック基板の一実施例を示す断面図。 従来の積層セラミック基板の一例を示す断面図。 誘電体層と電極層の界面の凹凸の粗さRmaxを説明するための断面図。 積層セラミック基板の断面図。 誘電体層と電極層の界面の凹凸の粗さRmaxを測定する方法を説明するための図。 電極層の対向面積を説明するための斜視図。
符号の説明
1…積層セラミック基板
2…誘電体層
3,3a,3b…電極層
4…誘電体層と電極層の界面の凹凸
4a…誘電体層と電極層の界面の凹凸の頂点
4b…誘電体層と電極層の界面の凹凸の底点

Claims (3)

  1. ガラスセラミック材料からなる誘電体層の上に、銀からなる電極層を形成したセラミックグリーンシートを積層して焼成することにより積層セラミック基板を製造する方法であって、
    焼成後の基板において前記誘電体層を挟み対向する前記電極層の対向面積が少なくとも一部の電極層で0.4mm2以下となるように、前記電極層を前記誘電体層の上に形成して前記セラミックグリーンシートを作製し積層する工程と、
    焼成後の基板における前記誘電体層と前記電極層の界面の凹凸の粗さRmaxが基準長さ100μm当たり6μm以下であり、かつ前記誘電体層の焼結密度が実質的に一定となる範囲内の温度で、前記グリーンシートを焼成する工程とを備えることを特徴とする積層セラミック基板の製造方法。
  2. 請求項1に記載の方法により製造されたことを特徴とする積層セラミック基板。
  3. ガラスセラミック材料からなる誘電体層の上に、銀からなる電極層を形成したセラミックグリーンシートを積層して焼成することにより得られる積層セラミック基板であって、
    前記誘電体層と前記電極層の界面の凹凸の粗さRmaxが基準長さ100μm当たり6μm以下であり、かつ前記誘電体層を挟み対向する前記電極層の対向面積が少なくとも一部の電極層で0.4mm2以下であることを特徴とする積層セラミック基板。
JP2004103929A 2004-03-31 2004-03-31 積層セラミック基板の製造方法及び積層セラミック基板 Pending JP2005294356A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004103929A JP2005294356A (ja) 2004-03-31 2004-03-31 積層セラミック基板の製造方法及び積層セラミック基板
US11/082,970 US7088568B2 (en) 2004-03-31 2005-03-18 Method for manufacture of multilayer ceramic substrate and multilayer ceramic substrate
CNB2005100627343A CN100512607C (zh) 2004-03-31 2005-03-29 层叠陶瓷基板制造方法及层叠陶瓷基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004103929A JP2005294356A (ja) 2004-03-31 2004-03-31 積層セラミック基板の製造方法及び積層セラミック基板

Publications (1)

Publication Number Publication Date
JP2005294356A true JP2005294356A (ja) 2005-10-20

Family

ID=35050402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004103929A Pending JP2005294356A (ja) 2004-03-31 2004-03-31 積層セラミック基板の製造方法及び積層セラミック基板

Country Status (3)

Country Link
US (1) US7088568B2 (ja)
JP (1) JP2005294356A (ja)
CN (1) CN100512607C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014156025A1 (ja) * 2013-03-26 2014-10-02 田中貴金属工業株式会社 半導体装置及び放熱機構

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007267488A (ja) * 2006-03-28 2007-10-11 Fujinon Corp 駆動装置、それに用いられる電気機械変換素子、撮像装置、及び携帯電話
DE112016006627T5 (de) * 2016-03-22 2018-12-06 Sumitomo Electric Industries, Ltd. Keramisches Substrat, Schichtkörper und SAW-Vorrichtung
JP2022156320A (ja) * 2021-03-31 2022-10-14 Tdk株式会社 積層電子部品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215007B2 (ja) 1995-04-20 2001-10-02 京セラ株式会社 配線基板
JPH10150269A (ja) 1996-11-21 1998-06-02 Hitachi Ltd セラミック多層回路基板およびその製造方法並びに電子デバイス実装体
JP3882954B2 (ja) * 1997-03-19 2007-02-21 Tdk株式会社 チップ型積層セラミックコンデンサ
GB9814317D0 (en) * 1997-07-23 1998-09-02 Murata Manufacturing Co Ceramic electronic part and method for producing the same
JP3678260B2 (ja) 1997-07-28 2005-08-03 日本電気硝子株式会社 ガラスセラミックス組成物
DE10051388B4 (de) * 1999-10-18 2009-02-12 Murata Mfg. Co., Ltd., Nagaokakyo-shi Verfahren zur Herstellung einer keramischen Grünfolie und Verfahren zur Herstellung eines keramischen Vielschichtbauelements
JP4454105B2 (ja) 2000-05-30 2010-04-21 京セラ株式会社 多層配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014156025A1 (ja) * 2013-03-26 2014-10-02 田中貴金属工業株式会社 半導体装置及び放熱機構
JP2014192209A (ja) * 2013-03-26 2014-10-06 Tanaka Kikinzoku Kogyo Kk 半導体装置及び放熱機構
US9607922B2 (en) 2013-03-26 2017-03-28 Tanaka Kikinzoku Kogyo K.K. Semiconductor device and heat-dissipating mechanism

Also Published As

Publication number Publication date
US20050219774A1 (en) 2005-10-06
CN100512607C (zh) 2009-07-08
CN1678176A (zh) 2005-10-05
US7088568B2 (en) 2006-08-08

Similar Documents

Publication Publication Date Title
KR101565640B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2023003087A (ja) セラミック電子部品
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
US11715593B2 (en) Multi-layer ceramic capacitor
JP2007036003A (ja) 積層コンデンサ
KR20150058824A (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
JP2010147101A (ja) 電子部品
JP2943380B2 (ja) 積層セラミックコンデンサとその製造方法
WO2020129945A1 (ja) 積層体及び電子部品
JP4809173B2 (ja) 積層セラミックコンデンサ
JP2004235377A (ja) セラミック電子部品
KR101878764B1 (ko) 절연성 세라믹 페이스트, 세라믹 전자 부품 및 그 제조 방법
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US7088568B2 (en) Method for manufacture of multilayer ceramic substrate and multilayer ceramic substrate
JP2005159121A (ja) 積層セラミック電子部品
JP4145262B2 (ja) 積層セラミック基板
JP4308062B2 (ja) 積層セラミック基板及びその製造方法
JP5071493B2 (ja) 積層型電子部品の製造方法
JP5998785B2 (ja) 積層電子部品
JP2011171651A (ja) セラミック電子部品
JP2006216781A (ja) 電子部品
JP2010232255A (ja) 多層配線基板の製造方法
JP4428001B2 (ja) セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209