JP2003168861A - ビルドアップ多層配線基板の回路形成方法 - Google Patents

ビルドアップ多層配線基板の回路形成方法

Info

Publication number
JP2003168861A
JP2003168861A JP2001366440A JP2001366440A JP2003168861A JP 2003168861 A JP2003168861 A JP 2003168861A JP 2001366440 A JP2001366440 A JP 2001366440A JP 2001366440 A JP2001366440 A JP 2001366440A JP 2003168861 A JP2003168861 A JP 2003168861A
Authority
JP
Japan
Prior art keywords
bvh
build
circuit
electrodeposition coating
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001366440A
Other languages
English (en)
Inventor
Akira Suzuki
明 鈴木
Chiemi Iwatou
智恵美 岩藤
Mitsuhisa Takashima
光久 高島
Masaru Kojima
勝 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2001366440A priority Critical patent/JP2003168861A/ja
Publication of JP2003168861A publication Critical patent/JP2003168861A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 電着塗装レジストの密着性を向上させ、BV
H底部に欠損やピンホールを生じさせないビルドアップ
多層配線基板の回路形成方法の提供。 【解決手段】 BVH構造を有するビルドアップ多層配
線基板の電着塗装方法による回路形成方法において、回
路形成の前処理として、基板の銅めっき表面及びBVH
の凹み構造の底部まで均一かつ微細に粗化する。特に当
該粗化をウェットブラストを使用して行う。更に当該粗
化後、脱気水及び超音波洗浄方法による洗浄を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はビルドアップ多層配
線基板、特にBVH(ブラインドバイアホール)構造を
有するビルドアップ多層配線基板の電着塗装法による回
路形成方法に関する。
【0002】
【従来の技術】携帯電話やデジタルビデオカメラに代表
される携帯型電子機器は、その使用用途からより小型で
軽量な商品が好まれ、研究開発の活発な活動と技術力の
構築により、近年ますます小型で軽量な商品が開発され
ている。その製品の中に使用されているプリント配線板
も高密度化や小型化に重点が置かれ、要素技術の構築が
検討されている。
【0003】そのような背景の中で、プリント配線板の
高密度化や小型化に対応する基板としては、BVHを有
するビルドアップ多層配線基板が有効である。しかしな
がら、ビルドアップ多層配線基板におけるBVH構造の
接続パッドはその構造に起因する凹み部分を有している
ため、電着塗装法による回路形成において、BVHの底
部に気泡が内在し、その気泡が電着塗装レジストの銅め
っき部分への密着を妨害し、電着塗装回路形成の際に塗
装される電着塗装レジストが弾いてしまうことが度々問
題視されていた。更にこの気泡は、洗浄や乾燥を始めと
する回路形成工程内の衝撃により電着塗装レジストを破
り、電着塗装レジストが被覆されない銅めっき部分を生
じさせ、最終的にはエッチング工程で銅めっき部分が溶
出され、回路形成上の欠損やピンホールとなる不具合を
生じさせていた(図3参照)。
【0004】BVHはビルドアップ多層配線基板の中
で、1−2層もしくは1−3層のような層間の電気的な
接続箇所となる。そのため、欠損やピンホールがBVH
の底部で生じた場合、十分に安定な状態での電気的な導
通が1−2層もしくは1−3層のような層間で失われ
る。それはビルドアップ多層配線基板の機能が失われ、
製品としては不良品となることを意味する。従って、B
VH部分の欠損やピンホールは抑制されることが回路形
成上で最も望ましい。
【0005】このような現状でBVHの電着塗装法によ
る回路形成においては、BVHの銅めっき表面が十分に
そして均一に粗化されて、BVHに電着塗装レジストが
弾いてしまうことなく、均一に強い力で密着されている
ことが必要な条件である。また、BVHの銅めっきに電
着塗装レジストが塗布される工程においては、BVHの
底部に気泡を内在させることのない要素技術が欠損やピ
ンホールを生じさせない回路形成方法として重要であ
る。
【0006】電着塗装法を使用したプリント配線板の回
路形成方法は近年活発に研究されており、例えば特許第
2810554号公報や特許第2916939号公報で
電着塗装法によるプリント基板の製造方法が権利化され
ており、また最近では、特開2000−70837公報
に電着塗装法で微細回路パターンの形成方法が示されて
いる。
【0007】しかしながら、これらの発明は全てプリン
ト配線基板の回路(ライン)部分に関するものに留どま
り、BVH回路形成方法に関するものではない。また、
BVHの回路形成方法で電着塗装法を使用するとBVH
の底部で電着塗装レジストの剥がれや剥離もしくは欠損
やピンホールが生じるが、それらの不具合に対しての有
効な手段も示されていない。更に、ビルドアップ多層配
線板で最近よく使用される、1−3層間接続のBVHに
関しての電着塗装法による回路形成方法について何らの
具体案も示されていない。
【0008】
【発明が解決しようとする課題】本発明は、上記に示さ
れるようなBVHの電着塗装法による回路形成の際に抱
える問題を解消するためになされたものであり、その主
な目的は電着塗装レジストの密着性を向上させ、BVH
底部に欠損やピンホールを生じさせないビルドアップ多
層配線基板の回路形成方法を提供することにある。
【0009】
【課題を解決するための手段】本発明者らは上記目的を
達成するために検討を重ねた。その結果、BVHを有す
るビルドアップ多層配線基板の電着塗装法による回路形
成は、凹み構造のBVH底部が十分にそして均一に粗化
されていることが重要であり、それを成し得るために
は、プリント基板に対して垂直方向に表面粗化すること
ができるウェットブラストによる表面処理方法が特に有
効であることを見い出し、本発明を完成した。またウェ
ットブラスト処理後で、電着塗装レジストを塗布する前
の洗浄工程では、凹み構造のBVH底部に気泡を内在さ
せないことが回路形成上で欠損やピンホールを生じさせ
ない技術として重要であり、それを成し得るためには、
脱気水による超音波水洗を行うことが特に有効であるこ
とを見い出し、発明を完成するに至った。
【0010】すなわち、本発明は、BVH構造を有する
ビルドアップ多層配線基板の電着塗装法による回路形成
方法において、回路形成の前処理として、電着塗装レジ
ストの銅めっきへの濡れ性と密着性を向上させ、BVH
の回路形成の際に欠損やピンホールによる不具合を生じ
させないように、ビルドアップ多層配線基板の銅めっき
表面を均一かつ微細に粗化すると共に、BVHの凹み構
造の底部までを均一かつ微細に粗化することを特徴とす
るビルドアップ多層配線基板の回路形成方法により上記
目的を達成したものである。
【0011】また、本発明は、前記ビルドアップ多層配
線基板の銅めっき表面及びBVHの凹み構造の底部まで
を均一かつ微細に粗化した後、電着塗装レジスト工程前
の水洗工程で、脱気水及び超音波洗浄方法による洗浄を
行うことにより、上記目的を達成したものである。斯か
る構成を採用したことにより、BVHの底部に気泡を内
在させることなく電着塗装レジストを銅めっきに密着さ
せることができ、従ってBVHの回路形成の際に欠損や
ピンホールによる不具合を防止し得る。
【0012】前記ビルドアップ多層配線板の銅めっき表
面及びBVHの凹み構造の底部までを均一かつ微細に粗
化する方法としては、ウェットブラストを使用するのが
特に良い結果が得られる。
【0013】また、基板としては、2層ビルドアップ基
板で1−3層を接続するスキップビアと、各層(1−
2、2−3、3−4層)を単層のみで接続する単層BV
Hとを混載しているものが特に効果的である。
【0014】
【発明の実施の形態】以下本発明の実施の形態を、本発
明方法と従来方法とを比較した表1並びに図1〜3と共
に説明する。
【0015】
【表1】
【0016】本発明方法は、表1の工程〜の順に従
って電着塗装レジストを形成し、次いで水洗、乾燥、露
光、現像、エッチング、剥離、回路検査の各工程を経て
回路形成を行う。因に、本発明方法による完成品を図
1.(e)に、また従来方法による不具合状態を図3.
(e)に示した。
【0017】まず、上記表1内の本発明方法における工
程のバフ研磨について説明する。ウェットブラスト処
理はプリント基板に銅めっきを行った後の表面処理方法
として使用されることが度々あるが、めっき工程内の微
弱な電流密度の変化などの問題により、めっき終了後に
めっきの異常析出(50〜200μm程度のめっきの
塊)がプリント基板の表面に生じていることがある。こ
のような場合にはめっきの塊の大きさに応じて、ウェッ
トブラスト前にバフ研磨を導入するとめっきの塊がバフ
研磨により除去され、銅めっき表面の厚みの均一性が向
上する。それは、ウェットブラストの表面粗化処理とし
ての効果が更に大きく示される結果となる。
【0018】次に、上記表1内の本発明方法における工
程、及びについてそれぞれ更に説明する。
【0019】工程:BVH粗化処理 従来工法のバフ研磨はバフロールがプリント基板の表面
を回転しながら研磨するため、凹み構造のBVHの底部
にはバフ研磨が届かない。従って、図3.(b)のよう
にBVH底部は粗化されないことが問題点として示され
ていた。一方、ウェットブラスト研磨の特徴は研磨剤
(♯800〜2000)と水と空気を十分に混合し、ブ
ラストガンと呼ばれる噴出口からエアー圧力0.1〜
0.3MPaでシャワーのようにプリント基板に吹きつけ
る工法である。この際、研磨剤が銅めっき表面に叩き付
けられて、結果として銅めっき表面を均一に細かく粗化
することができる。また、プリント基板がコンベアによ
り搬送され、プリント基板に対してウェットブラストの
研磨剤が垂直方向に当たるため、凹み構造のBVH底部
にも研磨剤が十分に当たり、図1.(b)のようにBV
H全体が粗化される。
【0020】このウェットブラスト研磨には、例えばマ
コー株式会社製の「Physical FineEtcher:FR-663、Wet
Blasting System」が好適に使用され、その標準的な使
用条件はプリント基板に対して垂直方向に吹き付けられ
る水平式装置であり、処理速度:0.3〜2.7M/
分、エアー消費量:8.0〜12.0m3/分、エアー
圧力:0.1〜0.3MPa、研磨剤:♯800〜200
0が標準条件とされる。また、水と研磨剤(スラリー
液)と圧縮空気を混合し、ブラストガンと呼ばれる噴射
口から被加工物に投射する方法が望ましい。この理由
は、BVH底部を始めとするウェットブラスト処理した
プリント基板の表面粗化状態は表面粗さ平均(Ra)=
0.56μmであり、電着塗装レジストを塗布する前の
状態としては微細なアンカー効果を有する表面状態であ
り、また基板全体が均一性を有して粗化されているから
である。
【0021】工程:脱気水による超音波洗浄 この工程はウェットブラスト処理後の洗浄工程として役
割を果たす。ウェットブラスト処理されたビルトアップ
基板は表面が均一に粗化されており(図1.(b))、
その粗化面を十分に洗浄されていることが電着塗装レジ
ストを塗布する際に望ましい。特に凹み構造を有するB
VH底部は洗浄液が届きにくく、十分に洗浄されないと
底部に洗浄の際の気泡が内在し、電着塗装レジストの密
着不良の現象から、欠損やピンホールの原因となりうる
(図3.(e))。従って、脱気水による超音波洗浄を
電着塗装レジスト前に導入することは、電着塗装レジス
トのBVHへの付周り及び密着性を効果的に向上させ、
結果として欠損やピンホールの不良を発生させないこと
で有効である。
【0022】この脱気水による超音波洗浄の工程には、
例えば千代田電気工業株式会社製の「水系真空脱気装置
(TKH−11)」を使用し、イオン交換水を溶存酸素
残留濃度3.0ppm以下までに脱気した脱気水を水洗槽
へ流し入れて用いるのが好ましい。この際、脱気水洗槽
内にはヒーターを投入し、槽内の温度を30〜60℃に
保持することがBVHの底部まで洗浄できるという点で
より効果的である(試験例2及び3)。また、単層ビア
の場合には槽内温度の縛りはないが、スキップビアの場
合には槽内温度が30〜60℃に保持されることが望ま
しい。
【0023】ここで用いる超音波洗浄機としては、例え
ば株式会社カイジョー社製の「強力超音波洗浄機(PHEN
IX600FM)」が好適なものとして挙げられる。この装置
を使用し、溶存酸素残留濃度3.0ppm以下までに脱気
した脱気水を使用して、30〜60℃に保持した環境下
で超音波処理を行い、主にBVH底部のウェットブラス
ト粗化面を洗浄するのが特に良い結果が得られる。ここ
での洗浄効果は次工程の電着塗装レジストを塗布する際
の電着塗装液の濡れ性を向上させるのに有効である。
【0024】工程:電着塗装レジスト 本発明における電着塗装レジスト工程には、例えば日本
ペイント株式会社製の「Photo ED System P-1000」が好
適に使用され、その標準的な使用方法はバッチ式の電着
塗装法で、ポジ型のレジスト形成システムである。
【0025】
【実施例】実施例1 図1はウェットブラストを用いた本発明ビルドアップ多
層配線板の回路形成方法の工程を示す図である。以下該
図1に基づき、特にBVH部分の回路形成について説明
する。また図1では、ビルドアップ多層配線板の1−2
層を接続するBVH(図1(a)内右側)と1−3層を
接続するBVH(図1(a)内左側)の両方を示し、そ
れぞれ開口部の大きさφ100μm、φ200μmのBV
Hを使用している。尚、それぞれのBVHを区別するた
めに前者を単層ビア、後者をスキップビアと表現する。
【0026】(1).ビルドアップ多層配線板のBVH
部分に銅めっきを施した。図1(a)参照。 (2).前記(1)の銅めっき部分にウェットブラスト
処理を行い、表面を粗化した。図1(b)参照。 この際、(1)工程の銅めっきにめっきの塊がある場
合、必要に応じてバフ+ウェットブラスト処理を行っ
た。 (3).前記(2)の粗化処理後に水洗浄、ソフトエッ
チングを行い、次いで基板に電着塗装レジストを電着塗
装法により塗布した。図1(d)参照。 (4).電着塗装レジスト塗布後に水洗、乾燥、露光、
現像、エッチング、剥離、回路検査の順で回路形成工程
を終了し、製品を作製した。図1(e)参照。本発明に
基づく回路形成工程の終了後のBVH形状は、単層ビア
及びスキップビアともに欠損は見当たらず、本発明によ
り欠損を発生させないBVHの回路形成方法として有効
であることが確認された。図1(e)参照。
【0027】実施例2 図2はウェットブラスト及び脱気水による超音波洗浄工
程を含めた本発明ビルドアップ多層配線板の回路形成方
法の工程を示す図である。以下該図2に基づき、特にB
VH部分の回路形成について説明する。
【0028】(1).ビルドアップ多層配線板のBVH
部分に銅めっきを施した。図2(a)参照。 (2).前記(1)の銅めっき部分にウェットブラスト
処理を行い、表面を粗化した。図2(b)参照。 この際、(1)工程の銅めっきにめっきの塊がある場
合、必要に応じてバフ+ウェットブラスト処理を行っ
た。 (3).前記(2)のウェットブラスト処理後に、30
〜60℃の脱気水による超音波洗浄を行った。図2
(c)参照。その後、表1に示される順序でソフトエッ
チング及び水洗を行った。 (4).前記(3)洗浄後の基板に電着塗装レジストを
電着塗装法により塗布した。図2(d)参照。 (5).電着塗装レジスト塗布後に水洗、乾燥、露光、
現像、エッチング、剥離、回路検査の順で回路形成工程
を終了し、製品を作製した。 本発明に基づく回路形成工程の終了後のBVH形状は、
単層ビア及びスキップビアともに欠損は見当たらず、本
発明により欠損を発生させないBVHの回路形成方法と
して有効であることが確認された。図2(e)参照。
【0029】比較例1 前記表1内の従来方法の工程順序に基づき、電着塗装法
によるビルドアップ多層配線基板の回路形成を行った。
以下この回路形成方法を図3に基づいて更に説明する。
尚、図3では図1同様に、単層ビア(図3(a)内右
側)及びスキップビア(図3(a)内左側)を用いて表
現している。
【0030】(1).ビルドアップ多層配線板のBVH
部分に銅めっきを施した。図3(a)参照。 (2).前記(1)の銅めっき部分にバフ+スクラブ処
理を順に行い、銅めっき表面を粗化した。図3(b)参
照。 この手法ではバフ+スクラブの研磨がBVHの底部まで
届かず、図3(b)に示したようにプリント基板の表面
部分は研磨されているが、BVHの底部までは研磨され
ていない状態になる。 (3).前記(2)のバフ+スクラブ研磨を行い、続い
て水洗、ソフトエッチングを行い、更に水洗による洗浄
を行った。図3(c)参照。しかしながら、前記(2)
の工程でBVH底部が十分に粗化されていないため、水
洗工程を行っても十分にBVH底部までは洗浄しきれな
いことが問題点として生じてしまう。また、バフ+スク
ラブ研磨にて粗化されていないBVH底部は水に対する
濡れ性が低下し、洗浄工程においてBVHの底部付近に
ミクロの気泡が内在してしまう。 (4).前記(3)水洗による基板洗浄後に電着塗装法
で電着塗装レジストを電着により塗布した。図3(d)
参照。この場合、前記(2)で生じたBVH底部の未粗
化による電着塗装液の濡れ性の低下と(3)で内在した
気泡が共に悪影響として働き、図3(d)にて示したよ
うなBVH底部で気泡を内在させたままの状態で電着塗
装レジストが銅めっき表面に塗布されてしまう。 (5).電着塗装レジスト塗布後に水洗、乾燥、露光、
現像、エッチング、剥離、回路検査の順で回路形成工程
を終了し、製品を作製した場合、前記(4)で気泡を取
り込んだ電着塗装レジストは十分に銅めっきに密着して
いないため、電着塗装レジスト塗布後の工程で破れるも
しくは剥がれるなどの不具合を起こす。このような電着
塗装レジストの不具合の中で銅めっきを溶かすエッチン
グ工程に進んだ場合、電着塗装レジストがエッチング液
の侵入を抑制することができず、結果として図3(e)
のような欠損もしくはピンホールの不具合を生じさせ
る。
【0031】試験例1 本発明による工法で回路形成した基板と従来の工法にて
回路形成した基板との比較をBVHの欠損数で比較し
た。その結果を表2に示す。尚、比較試験は、回路形成
終了後のBVH部分を観察し、欠損の数を特性値として
比較した。また、BVHは全ての条件で同数(2000
穴)を観察しており、その中で欠損と認められたBVH
の数を記録した。欠損数は回路形成上の不良となるため
数の少ない条件の方が望ましいことを意味する。表2か
ら得られる結果として、従来の工法では単層ビアで欠損
数が2000穴中50穴、スキップビアで欠損数が20
00穴中1200穴発生していたが、本発明の工法では
両BVH共に欠損数は全く発生していない。従って、本
発明の工法はBVH底部の欠損を抑制する際に効果があ
ることが示された。一方、単層ビアに対してスキップビ
アの欠損数が従来の工法で多いのは、スキップビアが1
−3層の導通接続用のBVHであるため表面から底部ま
での深さが単層ビアよりも深く、従来工法ではバフ又は
スクラブがその深さまで届き得ないことから生じている
ものと思われる。
【0032】
【表2】
【0033】試験例2 ウェットブラスト処理後のビルドアップ多層配線基板を
使用して、脱気水による超音波洗浄効果を明らかにする
ために、脱気水の有無で比較試験を行った。その結果を
表3に示す。尚、比較試験は、回路形成終了後のBVH
部分を観察し、欠損の数を特性値として比較した。ま
た、BVHは全ての条件で同数(2000穴)を観察し
ており、その中で欠損と認められたBVHの数を記録し
た。欠損数は回路形成上の不良となるため数の少ない条
件の方が望ましいことを意味する。表3から得られる結
果として、脱気水を使用した場合には溶存酸素濃度が低
下し、単層ビア及びスキップビアの欠損数が共に減少す
ることが明らかとなった。この結果より、本発明の脱気
水による超音波洗浄工法はBVH底部の欠損を抑制する
際に効果があることが示された。また、この結果より欠
損を抑制するためには溶存酸素濃度が低い方が望まし
く、更に溶存酸素濃度が3ppm以下であることが望まし
いという知見が得られた。
【0034】
【表3】
【0035】試験例3 ウェットブラスト処理後のビルドアップ多層配線基板を
使用して、脱気水による超音波洗浄の際の槽内温度効果
を明らかにするために、脱気水及び超音波洗浄を20〜
61℃の槽内温度で比較試験を行った。その結果を表4
に示す。尚、比較試験は、回路形成終了後のBVH部分
を観察し、欠損の数を特性値として比較した。また、B
VHは全ての条件で同数(2000穴)を観察してお
り、その中で欠損と認められたBVHの数を記録した。
欠損数は回路形成上の不良となるため数の少ない条件の
方が望ましいことを意味する。表4から得られる結果と
して、洗浄槽内温度は溶存酸素濃度を低下させるのに効
果があり、それに比例してスキップビアの欠損数が減少
することが明らかとなった。この結果より、BVH底部
の欠損を抑制する際には洗浄槽内温度を高温にして、溶
存酸素濃度を低下させることが望ましいということが示
された。しかしながら、61℃においては欠損数が2穴
確認されている。これは高温状態での洗浄により、洗浄
後の基板表面の洗浄液が渇き、それがBVHの欠損抑制
に悪影響になったと思われる。従って、洗浄槽内温度は
30〜60℃が適していると思われる。また、この結果
より単層ビア及びスキップビアの欠損数が共に無くなる
ことが判明し、本発明の工法がBVHの回路形成で効果
的であることが判明した。
【0036】
【表4】
【0037】
【発明の効果】本発明によれば、電着塗装法によるBV
H部分の回路形成において、BVHの底部に欠損を発生
させることなく、理想的な回路形成を行うことができ、
層間の導通の信頼性に優れたビルドアップ多層配線板を
提供することができる。
【図面の簡単な説明】
【図1】ウェットブラスト研磨工程を含む本発明ビルド
アップ多層プリント配線板の回路形成方法を示す工程
図。
【図2】ウェットブラスト研磨及び脱気水による超音波
洗浄工程を含む本発明ビルドアップ多層配線板の回路形
成方法を示す工程図。
【図3】バフ+スクラブ研磨及び水洗工程を含む従来ビ
ルドアップ多層配線板の回路形成方法を示す工程図。
【符号の説明】
1:1−2層間接続BVH(単層ビア) 2:1−3層間接続BVH(スキップビア) 3:銅めっき 4:粗化面 5:気泡 6:電着塗装レジスト 7:回路形成後のBVH 8:BVH底部の未粗化部分 9:電着塗装レジストに取り込まれた気泡 10:欠損もしくはピンホール
フロントページの続き (72)発明者 高島 光久 群馬県伊勢崎市長沼町1744−1 日本シイ エムケイ株式会社内 (72)発明者 小島 勝 群馬県伊勢崎市長沼町1744−1 日本シイ エムケイ株式会社内 Fターム(参考) 5E346 AA43 CC32 CC55 DD22 DD32 DD50 EE33 GG27 HH31

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 BVH構造を有するビルドアップ多層配
    線基板の電着塗装法による回路形成方法において、回路
    形成の前処理として、電着塗装レジストの銅めっきへの
    濡れ性と密着性を向上させ、BVHの回路形成の際に欠
    損やピンホールによる不具合を生じさせないように、ビ
    ルドアップ多層配線基板の銅めっき表面を均一かつ微細
    に粗化すると共に、BVHの凹み構造の底部までを均一
    かつ微細に粗化することを特徴とするビルドアップ多層
    配線基板の回路形成方法。
  2. 【請求項2】 ビルドアップ多層配線基板の銅めっき表
    面及びBVHの凹み構造の底部までを均一かつ微細に粗
    化した後、電着塗装レジスト工程前の水洗工程で、脱気
    水及び超音波洗浄方法による洗浄を行うことを特徴とす
    る請求項1記載の回路形成方法。
  3. 【請求項3】 ウェットブラストを使用して、ビルドア
    ップ多層配線基板の銅めっき表面及びBVHの凹み構造
    の底部までを均一かつ微細に粗化することを特徴とする
    請求項1又は2に記載の回路形成方法。
  4. 【請求項4】 基板が2層ビルドアップ基板で、1−3
    層を接続するスキップビアと、各層を単層のみで接続す
    る単層BVHとを混載していることを特徴とする請求項
    1〜3の何れか1項記載の回路形成方法。
JP2001366440A 2001-11-30 2001-11-30 ビルドアップ多層配線基板の回路形成方法 Pending JP2003168861A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001366440A JP2003168861A (ja) 2001-11-30 2001-11-30 ビルドアップ多層配線基板の回路形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001366440A JP2003168861A (ja) 2001-11-30 2001-11-30 ビルドアップ多層配線基板の回路形成方法

Publications (1)

Publication Number Publication Date
JP2003168861A true JP2003168861A (ja) 2003-06-13

Family

ID=19176336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001366440A Pending JP2003168861A (ja) 2001-11-30 2001-11-30 ビルドアップ多層配線基板の回路形成方法

Country Status (1)

Country Link
JP (1) JP2003168861A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115954A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115954A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法

Similar Documents

Publication Publication Date Title
EP1054080B1 (en) Electrolytic copper plating solutions
US20110259373A1 (en) Method and agent for surface processing of printed circuit board substrate
JPWO2005086551A1 (ja) エッチング液、エッチング方法およびプリント配線板
US10573610B2 (en) Method for wafer level packaging
US7562447B2 (en) Method of manufacturing printed circuit board for fine circuit formation
JPS596597A (ja) 印刷回路板にめくら貫通孔を穿孔する方法
JP2009059777A (ja) 粗化処理装置
CA1097823A (en) Cleaning of high aspect ratio through holes in multilayer printed circuit boards
US6264851B1 (en) Selective seed and plate using permanent resist
KR20040012814A (ko) 무전해 도금방법 및 장치, 기판처리방법 및 장치
CN113766747A (zh) 一种微细线路的pcb微蚀刻工艺以及电路板
JP2003168861A (ja) ビルドアップ多層配線基板の回路形成方法
US6878296B2 (en) Method and apparatus for surface processing of printed wiring board
JP2006328476A (ja) めっき方法
US7063800B2 (en) Methods of cleaning copper surfaces in the manufacture of printed circuit boards
US6544392B1 (en) Apparatus for manufacturing pcb's
JP3911797B2 (ja) 多層プリント配線板の製造方法
JP2007116191A (ja) ポリイミドフィルムの両面に金属層を有する積層体のポリイミドフィルムの両面の金属層の電気的接続方法
JP2003306793A (ja) めっき装置及び方法
KR101324225B1 (ko) 인쇄회로기판의 제조방법
JP2004022852A (ja) 微細回路の形成方法
JPH0823164A (ja) プリント基板のめっき方法
JP2004068151A (ja) 基板のメッキ方法及びメッキ装置
JP2000294929A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JPS62214691A (ja) 銅張積層板の表面清浄化方法