CN113766747A - 一种微细线路的pcb微蚀刻工艺以及电路板 - Google Patents

一种微细线路的pcb微蚀刻工艺以及电路板 Download PDF

Info

Publication number
CN113766747A
CN113766747A CN202111074704.XA CN202111074704A CN113766747A CN 113766747 A CN113766747 A CN 113766747A CN 202111074704 A CN202111074704 A CN 202111074704A CN 113766747 A CN113766747 A CN 113766747A
Authority
CN
China
Prior art keywords
double
sided substrate
copper
etching process
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111074704.XA
Other languages
English (en)
Inventor
王均臣
张伦亮
王春雪
王亮
朱爱军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Jingwang Precision Circuit Co ltd
Original Assignee
Jiangxi Jingwang Precision Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Jingwang Precision Circuit Co ltd filed Critical Jiangxi Jingwang Precision Circuit Co ltd
Priority to CN202111074704.XA priority Critical patent/CN113766747A/zh
Publication of CN113766747A publication Critical patent/CN113766747A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明实施例公开了一种微细线路的PCB微蚀刻工艺以及电路板,PCB微蚀刻工艺,包括开料:准备一双面基板,其中,所述双面基板上下两侧板面均具有第一铜层;薄铜:对所述第一铜层进行薄铜处理,使所述第一铜层厚度减少;钻孔:对所述双面基板进行钻孔;镀铜:对所述双面基板进行镀铜处理,在第一铜层表面形成第二铜层;压膜:将干膜压合于所述第二铜层表面;曝光显影、蚀刻、退膜;本发明实施例通过对第一铜层进行薄铜处理,使第一铜层的厚度减少到预设的厚度范围内,使电路板的蚀刻速率下降,即对电路板的蚀刻时间延长,从而实现对线路板的线路层进行精确控制,有效的提高了电路板良品率和生产效率。

Description

一种微细线路的PCB微蚀刻工艺以及电路板
技术领域
本发明涉及印刷电路板领域,尤其涉及一种微细线路的PCB微蚀刻工艺以及电路板。
背景技术
目前随着现在科学技术的飞速发展,电子行业更是走在科技发展的前端,电子类中的PCB(印刷电路板)产品越来越趋向于集成化、小型化,其中,微细线路40/40μm的会成为未来的趋势。
目前生产电路板的工厂,在现有技术中,常通过蚀刻药水对曝光显影后的电路板进行蚀刻,从而得到电路板的线路,然而,由于蚀刻药水为氯化铜体系,是酸性的,不容易对线路板的蚀刻速率进行控制,若是蚀刻速率太快,会导致线路蚀刻不全,反之则出现蚀刻过度,使得线路出现断层或线路宽度过细,所以常规大小的电路板的线路的蚀刻速率达到20-35μm/min,即1分钟可以咬蚀20-35μm,能做到线路±20μm的要求,其中,咬蚀即咬蚀速率,每分钟蚀刻掉或咬蚀掉铜的厚度。
而针对于微细线路,即电路板上的线路宽度要求是40/40μm,此时通过常规的蚀刻方法对该电路板进行蚀刻,会导致蚀刻出来的电路板无法满足线宽线距±10μm要求,且由于蚀刻速度在1分钟左右,导致很难控制蚀刻药水对线路板的蚀刻精度,使得生产出来的电路板良品率和生产效率低下。
发明内容
本发明的目的是提供一种微细线路的PCB微蚀刻工艺以及电路板,旨在解决微细线路的电路板的生产效率低以及良品率低的问题。
为解决上述技术问题,本发明的目的是通过以下技术方案实现的:提供一种微细线路的PCB微蚀刻工艺,包括以下步骤:
S101、开料:准备一双面基板,其中,所述双面基板上下两侧板面均具有第一铜层;
S102、薄铜:对所述第一铜层进行薄铜处理,使所述第一铜层厚度减少;
S103、钻孔:对所述双面基板进行钻孔;
S104、镀铜:对所述双面基板进行镀铜处理,在第一铜层表面形成第二铜层;
S105、压膜:将干膜压合于所述第二铜层表面;
S106、曝光显影:对压合干膜后的双面基板进行曝光以及显影处理;
S107、蚀刻:对曝光显影后的双面基板进行蚀刻,形成线路层;
S108、退膜:去除所述双面基板的干膜。
进一步的,所述步骤S107中,蚀刻处理所使用的薄铜药水成分包括体积浓度设置为10-20V/V的H2SO4、体积浓度设置为6-14V/V的H2O2、质量浓度设置为15-30g/L的二价铜离子。
进一步的,所述步骤S107包括以下步骤:
S201、第一次薄铜:利用薄铜药水对其中一层铜层进行浸泡处理;
S202、第二次薄铜:利用薄铜药水对另一层铜层进行浸泡处理。
进一步的,所述步骤S201之前包括:
S301、清洗:将开料后的双面基板进行水洗;
所述步骤S201与所述步骤S202之间,包括:
S302、清洗:将第一次薄铜处理后的所述双面基板进行水洗;
S303、风吹:利用冷风将水洗后的所述双面基板进行吹干;
S304、翻板:利用翻板机翻转双面基板。
进一步的,所述步骤S202之后,包括:
S401、清洗:对第二次薄铜处理后的所述双面基板进行水洗;
S402、复合水洗:依次使用自来水和RO水对所述双面基板进行清洗;
S403、超声波水洗:利用RO水对所述双面基板进行清洗;
S404、风干:利用冷风将清洗后的所述双面基板进行吹干;
S405、烘干:对吹干后的双面基板进行烘干处理。
进一步的,所述步骤S102中,将所述第一铜层的厚度减少至4-9μm。
进一步的,所述步骤S104,包括:
利用DVCP连续电镀线对所述双面基板进行镀铜处理。
进一步的,所述干膜的厚度控制在0.6-1mils范围内。
进一步的,述步骤S106,包括:
利用LDI曝光机对所述双面基板进行曝光。
本发明实施例还提供一种微细线路的电路板,其中:所述电路板由上所述的微蚀刻工艺制得。
本发明实施例提供一种微细线路的PCB微蚀刻工艺以及电路板,其中:所述PCB微蚀刻工艺,包括开料:准备一双面基板,其中,所述双面基板上下两侧板面均具有第一铜层;薄铜:对所述第一铜层进行薄铜处理,使所述第一铜层厚度减少;钻孔:对所述双面基板进行钻孔;镀铜:对所述双面基板进行镀铜处理,在第一铜层表面形成第二铜层;压膜:将干膜压合于所述第二铜层表面;曝光显影:对压合干膜后的双面基板进行曝光以及显影处理;蚀刻:对曝光显影后的双面基板进行蚀刻,形成线路层;退膜:去除所述双面基板的干膜。
本发明实施例通过对第一铜层进行薄铜处理,使第一铜层的厚度减少到预设的厚度范围内,使电路板的蚀刻速率下降,即对电路板的蚀刻时间延长,从而实现对线路板的线路层进行精确控制,有效的提高了电路板良品率和生产效率。
附图说明
为了更清楚地说明本发明实施例技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的微细线路的PCB微蚀刻工艺的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样,除非上下文清楚地指明其它情况,否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解,在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
结合图1,本发明实施例提供一种微细线路的PCB微蚀刻工艺,包括:
包括以下步骤:
S101、开料:准备一双面基板,其中,所述双面基板上下两侧板面均具有第一铜层;
S102、薄铜:对所述第一铜层进行薄铜处理,使所述第一铜层厚度减少;
S103、钻孔:对所述双面基板进行钻孔;
S104、镀铜:对所述双面基板进行镀铜处理,在第一铜层表面形成第二铜层;
S105、压膜:将干膜压合于所述第二铜层表面;
S106、曝光显影:对压合干膜后的双面基板进行曝光以及显影处理;
S107、蚀刻:对曝光显影后的双面基板进行蚀刻,形成线路层;
S108、退膜:去除所述双面基板的干膜。
具体的,所述步骤S102中,将所述第一铜层的厚度减少至4-9μm。
在实际生产过程中,双面基板表面的第一铜层一般为12μm,通过将所述第一铜层的厚度减少至4-9μm的范围内,可以调整步骤S107中的蚀刻速率,根据实际操作得出,本工艺中的蚀刻速率可以控制在1.5-2.5μm/min的范围内,公差±10μm,即4-6.6分钟的时间咬蚀1.5-2.5μm,使得蚀刻均匀性从传统工艺的85%提升至98%以上,蚀刻因子由原来的2.5提升至目前的3.5以上,线路稳定性公差范围为±10μm,也就是说,本申请实施例提供的工艺完全能够满足微细线路的电路板的生产需求,显著的提高了微细线路的电路板的生产效率和良品率。
在本实施例中,所述步骤S107中,蚀刻处理所使用的薄铜药水成分包括体积浓度设置为10-20V/V的H2SO4、体积浓度设置为6-14V/V的H2O2、质量浓度设置为15-30g/L的二价铜离子。
在本实施例中,所述步骤S107包括以下步骤:
S201、第一次薄铜:利用薄铜药水对其中一层铜层进行浸泡处理;
S202、第二次薄铜:利用薄铜药水对另一层铜层进行浸泡处理。
在制造的时候,根据实际需要,可以用薄铜药水对双面基板的第二铜层进行喷淋处理,在本实施例中,优选用薄铜药水对双面基板的第二铜层进行浸泡处理,以减少喷淋过程中的喷淋压力导致第二铜层的铜厚不均匀的现象,保证咬蚀的均匀性。
在现有技术中使用的蚀刻药水为氯化铜体系,是酸性的,不容易对电路板的蚀刻速率进行控制,而本申请通过薄铜药水对第二铜层进行蚀刻,有效的控制了双面基板的蚀刻速率,进而减少蚀刻过度、线路断层或线路宽度过细的情况。
具体一实施例中,所述步骤S201之前包括:
S301、清洗:将开料后的双面基板进行水洗;
所述步骤S201与所述步骤S202之间,包括:
S302、清洗:将第一次薄铜处理后的所述双面基板进行水洗;
S303、风吹:利用冷风将水洗后的所述双面基板进行吹干;
S304、翻板:利用翻板机翻转双面基板。
在本实施例中,通过步骤S301的清洗步骤,对双面基板表面的灰尘或异物进行清除;通过步骤S302中的清洗步骤,对步骤S201处理后的双面基板残留的薄铜药水进行清除,使得残留的薄铜药水不会进一步对第二铜层进行咬蚀;通过步骤S303的风吹步骤,将双面基板上残留的水进行吹干。
双面基板在蚀刻处理过程中,会出现水滞效应,即会有薄铜药水残留在双面基板上,通过步骤S304中的翻板处理,使得双面基板的两面都会出现水滞效应,而不会产生双面基板一面经历两次水滞效应的现象,保证了双面基板的薄铜均匀性。在本实施例中,可以通过翻板机对双面基板进行翻转。
所述步骤S202之后,包括:
S401、清洗:对第二次薄铜处理后的所述双面基板进行水洗;
S402、复合水洗:依次使用自来水和RO水对所述双面基板进行清洗;
S403、超声波水洗:利用RO水对所述双面基板进行清洗;
S404、风干:利用冷风将清洗后的所述双面基板进行吹干;
S405、烘干:对吹干后的双面基板进行烘干处理。
在本实施例中,通过步骤S401中的清洗步骤,处理薄铜处理后的所述双面基板上残留的水渍;其中,步骤S402中的RO(Reverses Osmosis)水即反渗透的水,先用自来水对双面基板进行冲洗,然后通过RO水清洗掉双面基板上的杂质离子;通过步骤S403中的超声波水洗步骤,利用超声波具有震荡能力,将双面基板版面残留的最小颗粒或杂质给震荡出来;通过步骤S404中的风干,对双面基板板面的水渍进行吹干;通过步骤S405中的烘干步骤,对双面基板板面残留的水彻底清楚。
在制造的时候,根据实际需要,步骤S102执行可以在步骤S103执行之后,但在本实施例中,步骤S102执行在步骤S103执行之前,因为钻孔后的双面基板具有多个通孔,在薄铜处理的过程中容易出现湍流效应,即薄铜药水在重力的作用下容易从通孔的孔口处流入通孔内,使得孔边缘咬蚀速度变快,因为双面基板的板面均匀性。
具体一实施例中,所述步骤S104,包括:
利用DVCP连续电镀线对所述双面基板进行镀铜处理。
在本实施例中,相较于龙门垂直电镀线,通过DVCP连续电镀线即双轨连续电镀线对双面基板进行镀铜处理,能够有效提高双面基板镀铜的均匀性,更符合微细线路的电路板良品率要求。
具体一实施例中,所述干膜的厚度控制在0.6-1mils范围内。
在常规电路板上常使用1.5mils厚度的干膜,由于干膜的厚度越厚,折射到干膜的差异性越大,而本申请中电路板是微细线路的电路板,所以通过将干膜的厚度控制在0.6-1mils范围内,使得干膜在曝光以及显影后解析效果更佳。
具体一实施例中,所述步骤S106,包括:
利用LDI曝光机对所述双面基板进行曝光。
在本实施例中,传统的曝光使用的菲林片进行曝光,会由于菲林片和双面基板之间的差异导致出现曝光偏移的情况,而通过LDI曝光机对所述双面基板进行曝光,能够解决该问题,以提高微细线路的电路板的良品率。
本发明实施例还提供一种微细线路的电路板,所述电路板由上所述的微细线路的PCB微蚀刻工艺制得。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种微细线路的PCB微蚀刻工艺,其特征在于,包括以下步骤:
S101、开料:准备一双面基板,其中,所述双面基板上下两侧板面均具有第一铜层;
S102、薄铜:对所述第一铜层进行薄铜处理,使所述第一铜层厚度减少;
S103、钻孔:对所述双面基板进行钻孔;
S104、镀铜:对所述双面基板进行镀铜处理,在第一铜层表面形成第二铜层;
S105、压膜:将干膜压合于所述第二铜层表面;
S106、曝光显影:对压合干膜后的双面基板进行曝光以及显影处理;
S107、蚀刻:对曝光显影后的双面基板进行蚀刻,形成线路层;
S108、退膜:去除所述双面基板的干膜。
2.根据权利要求1所述的微细线路的PCB微蚀刻工艺,其特征在于,所述步骤S107中,蚀刻处理所使用的薄铜药水成分包括体积浓度设置为10-20V/V的H2SO4、体积浓度设置为6-14V/V的H2O2、质量浓度设置为15-30g/L的二价铜离子。
3.根据权利要求2所述的微细线路的PCB微蚀刻工艺,其特征在于:所述步骤S107包括以下步骤:
S201、第一次薄铜:利用薄铜药水对其中一层铜层进行浸泡处理;
S202、第二次薄铜:利用薄铜药水对另一层铜层进行浸泡处理。
4.根据权利要求3所述的微细线路的PCB微蚀刻工艺,其特征在于:所述步骤S201之前包括:
S301、清洗:将开料后的双面基板进行水洗;
所述步骤S201与所述步骤S202之间,包括:
S302、清洗:将第一次薄铜处理后的所述双面基板进行水洗;
S303、风吹:利用冷风将水洗后的所述双面基板进行吹干;
S304、翻板:利用翻板机翻转双面基板。
5.根据权利要求3所述的微细线路的PCB微蚀刻工艺,其特征在于:所述步骤S202之后,包括:
S401、清洗:对第二次薄铜处理后的所述双面基板进行水洗;
S402、复合水洗:依次使用自来水和RO水对所述双面基板进行清洗;
S403、超声波水洗:利用RO水对所述双面基板进行清洗;
S404、风干:利用冷风将清洗后的所述双面基板进行吹干;
S405、烘干:对吹干后的双面基板进行烘干处理。
6.根据权利要求1-5任一项所述的微细线路的PCB微蚀刻工艺,其特征在于,所述步骤S102中,将所述第一铜层的厚度减少至4-9μm。
7.根据权利要求1所述的微细线路的PCB微蚀刻工艺,其特征在于:所述步骤S104,包括:
利用DVCP连续电镀线对所述双面基板进行镀铜处理。
8.根据权利要求1所述的微细线路的PCB微蚀刻工艺,其特征在于:所述干膜的厚度控制在0.6-1mils范围内。
9.根据权利要求1所述的微细线路的PCB微蚀刻工艺,其特征在于:所述步骤S106,包括:
利用LDI曝光机对所述双面基板进行曝光。
10.一种微细线路的电路板,其特征在于:所述电路板由权利要求1~9任一项所述的微蚀刻工艺制得。
CN202111074704.XA 2021-09-14 2021-09-14 一种微细线路的pcb微蚀刻工艺以及电路板 Pending CN113766747A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111074704.XA CN113766747A (zh) 2021-09-14 2021-09-14 一种微细线路的pcb微蚀刻工艺以及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111074704.XA CN113766747A (zh) 2021-09-14 2021-09-14 一种微细线路的pcb微蚀刻工艺以及电路板

Publications (1)

Publication Number Publication Date
CN113766747A true CN113766747A (zh) 2021-12-07

Family

ID=78795526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111074704.XA Pending CN113766747A (zh) 2021-09-14 2021-09-14 一种微细线路的pcb微蚀刻工艺以及电路板

Country Status (1)

Country Link
CN (1) CN113766747A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115003060A (zh) * 2022-06-24 2022-09-02 江西鹰高科技有限公司 一种防止pth孔镀铜过薄的蚀刻工艺
CN116321771A (zh) * 2023-04-20 2023-06-23 江门全合精密电子有限公司 一种pcb电路板制作方法
CN116847561A (zh) * 2023-06-12 2023-10-03 江西景旺精密电路有限公司 一种提高pcb板微细线路制作精度的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169144A (ja) * 1992-11-30 1994-06-14 Nec Corp プリント配線板の製造方法
CN105282986A (zh) * 2015-10-14 2016-01-27 苏州福莱盈电子有限公司 一种精细柔性线路板的生产工艺
CN112351596A (zh) * 2021-01-07 2021-02-09 深圳和美精艺半导体科技股份有限公司 一种无导电线的选择性电镀方法及封装基板
CN112490134A (zh) * 2021-01-07 2021-03-12 深圳和美精艺半导体科技股份有限公司 一种双面osp工艺的封装基板加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169144A (ja) * 1992-11-30 1994-06-14 Nec Corp プリント配線板の製造方法
CN105282986A (zh) * 2015-10-14 2016-01-27 苏州福莱盈电子有限公司 一种精细柔性线路板的生产工艺
CN112351596A (zh) * 2021-01-07 2021-02-09 深圳和美精艺半导体科技股份有限公司 一种无导电线的选择性电镀方法及封装基板
CN112490134A (zh) * 2021-01-07 2021-03-12 深圳和美精艺半导体科技股份有限公司 一种双面osp工艺的封装基板加工方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张招贤,蔡天晓: "《钛电极反应工程学》", 北京:冶金工业出版社, pages: 190 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115003060A (zh) * 2022-06-24 2022-09-02 江西鹰高科技有限公司 一种防止pth孔镀铜过薄的蚀刻工艺
CN116321771A (zh) * 2023-04-20 2023-06-23 江门全合精密电子有限公司 一种pcb电路板制作方法
CN116847561A (zh) * 2023-06-12 2023-10-03 江西景旺精密电路有限公司 一种提高pcb板微细线路制作精度的方法

Similar Documents

Publication Publication Date Title
CN113766747A (zh) 一种微细线路的pcb微蚀刻工艺以及电路板
KR100557540B1 (ko) Bga 패키지 기판 및 그 제작 방법
CN109219251B (zh) 一种挠性电路板精细线路的制作方法
CN107333398B (zh) 大尺寸线路板蚀刻方法及设备
JP3752161B2 (ja) プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
CN105208781B (zh) 一种厚铜板的外层蚀刻方法
TW200806125A (en) Plasma semi additive process method for manufacturing PCB
WO2004065660A1 (ja) 金属フォトエッチング製品及びその製造方法
CN102548066A (zh) 一种pcb板表面处理工艺
CA1097823A (en) Cleaning of high aspect ratio through holes in multilayer printed circuit boards
CN110996537A (zh) 一种pth长槽孔的干膜掩孔方法
CN111328207B (zh) 一种pcb基材树脂表面的粗糙化处理方法及应用及pcb
JPH02211691A (ja) 微細パターン形成用エッチング方法とエッチング装置
TWI700559B (zh) 阻擋層的薄膜化裝置
JP3208034U (ja) レジスト層の薄膜化装置
JP2004174463A (ja) 基板の洗浄方法
US20240155776A1 (en) Printed wiring board
KR100680739B1 (ko) 기판 제조방법 및 기판 습윤성 향상 장치
JPH03140483A (ja) 銅張り板の表面処理法
JP2003283111A (ja) プリント配線板の洗浄方法
CN115515329A (zh) 一种内层铜箔表面制作信号传输线路层的方法
JP3202620U (ja) レジスト層の薄膜化装置
JP3465594B2 (ja) 微細孔内部のメッキ方法
CN113141731A (zh) 一种含有bga结构的fpc产品制作方法及线路板
CN117715316A (zh) 基于电场驱动微纳3d打印高密度柔性电路板制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211207