CN109326529B - 一种dfn/qfn生产工艺 - Google Patents

一种dfn/qfn生产工艺 Download PDF

Info

Publication number
CN109326529B
CN109326529B CN201811155456.XA CN201811155456A CN109326529B CN 109326529 B CN109326529 B CN 109326529B CN 201811155456 A CN201811155456 A CN 201811155456A CN 109326529 B CN109326529 B CN 109326529B
Authority
CN
China
Prior art keywords
roll
dfn
production process
chip
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811155456.XA
Other languages
English (en)
Other versions
CN109326529A (zh
Inventor
李建军
周峥
张刚
江永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronics Smart Card Co ltd
Original Assignee
China Electronics Smart Card Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronics Smart Card Co ltd filed Critical China Electronics Smart Card Co ltd
Priority to CN201811155456.XA priority Critical patent/CN109326529B/zh
Publication of CN109326529A publication Critical patent/CN109326529A/zh
Application granted granted Critical
Publication of CN109326529B publication Critical patent/CN109326529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads

Abstract

本发明涉及电子元件加工技术领域，具体涉及一种DFN/QFN生产工艺。包括如下步骤：S1，将芯片固定在卷状框架上；S2，连接所述芯片上的外接端与所述卷状框架上的引脚；S3，对所述芯片、所述外接端、所述引脚进行塑封；S4，切断任一所述芯片连接的所述引脚，与其他所述芯片连接的所述引脚之间的电连接线，获得独立的元件单元；S5，对所述元件单元进行连续测试。本发明的DFN/QFN生产工艺具有生产效率高，测试更加准确的优点。

Description

一种DFN/QFN生产工艺
技术领域
本发明涉及电子元件加工技术领域，具体涉及一种DFN/QFN生产工艺。
背景技术
DFN/QFN是一种最新的电子封装工艺，是双边或方形扁平无铅封装。现有技术中的DFN/QFN封装，采用的封装形式为，在单元阵列式的片状基板框架上放置芯片，将芯片封装后切割为颗粒的元件单元，而后针对颗粒的元件单元进行测试。框架为片状基板，生产时只能是一片框架生产完成后再对另一框架进行生产，生产的连续性较差，生产效率低；而且，将切割后的颗粒的元件单元进行检测时，由于元件单元的规格差异和定位等因素，对测试设备的要求较高，且生产效率低。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中的DFN/QFN封装效率低的问题，从而提供一种生产效率高，测试更加准确的DFN/QFN生产工艺。
为解决上述问题，本发明的一种DFN/QFN生产工艺，包括如下步骤：
S1，将芯片固定在卷状框架上；
S2，连接所述芯片上的外接端与所述卷状框架上的引脚；
S3，对所述芯片、所述外接端、所述引脚进行塑封；
S4，切断任一所述芯片连接的所述引脚，与其他所述芯片连接的所述引脚之间的电连接线，获得独立的元件单元；
S5，对所述元件单元进行连续测试。
所述卷状框架上设置有安装所述芯片的安装座，所述芯片与所述安装座一一对应设置。
在步骤S5后，还包括，切断通过测试的所述元件单元的所述安装座与所述卷状框架的连接，获得颗粒的所述元件单元，未通过测试的所述元件单元留在所述卷状框架上。
在步骤S5后，还包括，对未通过测试的元件单元进行标记；切断任一所述安装座与所述卷状框架的连接，获得颗粒的所述元件单元；筛选出通过测试的所述元件单元。
在步骤S2中，用导线连接所述外接端和所述引脚。
所述导线为金属导线，在步骤S3中，对所述芯片、所述外接端、所述引脚和所述金属导线进行塑封。
在所述步骤S1之前，还包括上料，将呈卷状的所述卷状框架运送到步骤S1处。
在所述步骤S1和/或S2和/或S3和/或S4和/或S5后，将所述卷状框架卷成卷，并在下一步骤中，先将所述卷状框架展成条状，再进行连续生产加工。
在所述卷状框架卷成卷时，相邻的两层所述卷状框架之间设置有保护层。
任一排所述安装座与上下游相邻的两排安装座之间具有设定距离。
本发明技术方案，具有如下优点：
1.本发明的DFN/QFN生产工艺，包括如下步骤：S1，将芯片固定在卷状框架上；S2，连接所述芯片上的外接端与所述卷状框架上的引脚；S3，对所述芯片、所述外接端、所述引脚进行塑封；S4，切断任一所述芯片连接的所述引脚，与其他所述芯片连接的所述引脚之间的电连接线，获得独立的元件单元；S5，对所述元件单元进行连续测试。本发明的DFN/QFN生产工艺，采用的是卷状框架的连续生产工艺，卷状框架的连续生产相对于片状基板的生产，生产效率更高；而且，测试时元件单元为设置在卷状框架上，使得对元件单元的定位比较简单和精确，测试更加准确，对元件单元的测试为连续测试，测试的效率更高，使得更能保证产品的质量。
2.本发明的DFN/QFN生产工艺，切断通过测试的所述元件单元的所述安装座与所述卷状框架的连接，获得的颗粒的元件单元即为成品，未通过测试的所述元件单元留在所述卷状框架上，以方便对通过测试和未通过测试的元件单元进行区分，方便对通过测试的元件单元的收集，和对未通过测试的元件单元的回收处理。
3.本发明的DFN/QFN生产工艺，在所述步骤S1和/或S2和/或S3和/或S4和/或S5后，将所述卷状框架卷成卷，并在下一步骤中，先将所述卷状框架展成条状，再进行连续生产加工。以适用于生产空间有限，需要在不同生产空间移动的情况。
4.本发明的DFN/QFN生产工艺，保护层的设置，可以起到保护半成品的作用，防止因剐蹭等造成半成品的损坏。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的第一种实施方式的工艺步骤示意图；
图2为本发明的第二种实施方式的工艺步骤示意图；
图3为卷状框架的结构示意图；
附图标记说明：
1－卷状框架；2－芯片；3－安装座。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例一：
本实施例中，如图1和图3所示，所述卷状框架1上设置有安装所述芯片2的安装座3，所述芯片2与所述安装座3一一对应设置。DFN/QFN生产工艺包括如下步骤：
上料，将呈卷状的所述卷状框架1运送到步骤S1处。
S1，将芯片2固定在卷状框架1上；
S2，用金属导线连接所述芯片2上的外接端与所述卷状框架1上的引脚；
S3，对所述芯片2、所述外接端、所述引脚和所述金属导线进行塑封。
S4，切断任一所述芯片2连接的所述引脚，与其他所述芯片2连接的所述引脚之间的电连接线，获得独立的元件单元；
S5，对所述元件单元进行连续测试。
S6，切断通过测试的所述元件单元的所述安装座3与所述卷状框架1的连接，未通过测试的所述元件单元留在所述卷状框架1上。
当然，在步骤S6之后，还需要对通过测试的元件单元进行包装，以保护元件单元和方便运输。
本实施例的DFN/QFN生产工艺，采用的是卷状框架1的连续生产工艺，卷状框架1的连续生产相对于片状基板的生产，生产效率更高；而且，测试时元件单元为设置在卷状框架1上，使得对元件单元的定位比较简单和精确，测试更加准确，对元件单元的测试为连续测试，测试的效率更高，使得更能保证产品的质量。
作为可变换的实施方式，用导线连接所述芯片2上的外接端与所述卷状框架1上的引脚，此时，如果导线具有不被塑封也不影响使用和被破坏的特性，那么在步骤S3中可以仅为，对所述芯片2、所述外接端、所述引脚进行塑封。
实施例二：
本实施例的DFN/QFN生产工艺，如图2所示，包括如下步骤：
上料，将呈卷状的所述卷状框架1运送到步骤S1处。
S1，将芯片2固定在卷状框架1上；
S2，用金属导线连接所述芯片2上的外接端与所述卷状框架1上的引脚；
S3，对所述芯片2、所述外接端、所述引脚和所述金属导线进行塑封。
S4，切断任一所述芯片2连接的所述引脚，与其他所述芯片2连接的所述引脚之间的电连接线，获得独立的元件单元；
S5，对所述元件单元进行连续测试。
S6，对未通过测试的元件单元进行标记；
S7，切断任一所述安装座3与所述卷状框架1的连接，获得颗粒的所述元件单元。
S8，筛选出通过测试的所述元件单元。
在本实施例中，获得的颗粒状的所述元件单元中，既有通过测试的元件单元，也有没有通过测试的被标记的元件单元，且需要在步骤S8中进行筛选，相对于实施例一，工艺步骤更加复杂，但是设备的复杂程度相对于实施例一会降低。
实施例三：
本实施例与实施例一和实施例二的区别在于，在每一步骤完成后，将所述卷状框架1卷成卷，并在下一步骤中，先将所述卷状框架1展成条状，再进行连续生产加工。且为一边展成条状，一边对展成条状的卷状框架1进行连续的加工生产。
在所述卷状框架1卷成卷时，为了保护半成品的元件单元，相邻的两层所述卷状框架1之间设置有保护层。
本实施例中，为了使得卷状框架1可以在生产中可以卷成卷，任一排所述
安装座3与上下游相邻的每排安装座3之间具有设定距离，该设定距离能够保证在各个生产步骤中在设定距离处卷状框架1能够弯曲。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (9)

1.一种DFN/QFN生产工艺，其特征在于，包括如下步骤：
S1，将芯片(2)固定在卷状框架(1)上；
S2，连接所述芯片(2)上的外接端与所述卷状框架(1)上的引脚；
S3，对所述芯片(2)、所述外接端、所述引脚进行塑封；
S4，切断任一所述芯片(2)连接的所述引脚，与其他所述芯片(2)连接的所述引脚之间的电连接线，获得独立的元件单元；
S5，对所述元件单元进行连续测试；
在所述步骤S1和/或S2和/或S3和/或S4和/或S5后，将所述卷状框架(1)卷成卷，并在下一步骤中，先将所述卷状框架(1)展成条状，再进行连续生产加工。
2.根据权利要求1所述的DFN/QFN生产工艺，其特征在于，所述卷状框架(1)上设置有安装所述芯片(2)的安装座(3)，所述芯片(2)与所述安装座(3)一一对应设置。
3.根据权利要求2所述的DFN/QFN生产工艺，其特征在于，在步骤S5后，还包括，
切断通过测试的所述元件单元的所述安装座(3)与所述卷状框架(1)的连接，获得颗粒的所述元件单元，未通过测试的所述元件单元留在所述卷状框架(1)上。
4.根据权利要求3所述的DFN/QFN生产工艺，其特征在于，在步骤S5后，还包括，
对未通过测试的元件单元进行标记；切断任一所述安装座(3)与所述卷状框架(1)的连接，获得颗粒的所述元件单元；筛选出通过测试的所述元件单元。
5.根据权利要求1－4中任一项所述的DFN/QFN生产工艺，其特征在于，在步骤S2中，用导线连接所述外接端和所述引脚。
6.根据权利要求5所述的DFN/QFN生产工艺，其特征在于，所述导线为金属导线，在步骤S3中，对所述芯片(2)、所述外接端、所述引脚和所述金属导线进行塑封。
7.根据权利要求1－4中任一项所述的DFN/QFN生产工艺，其特征在于，在步骤S1之前，还包括上料，将呈卷状的所述卷状框架(1)运送到步骤S1处。
8.根据权利要求7所述的DFN/QFN生产工艺，其特征在于，在所述卷状框架(1)卷成卷时，相邻的两层所述卷状框架(1)之间设置有保护层。
9.根据权利要求2－4中任一项所述的DFN/QFN生产工艺，其特征在于，任一排所述安装座(3)与上下游相邻的两排安装座(3)之间具有设定距离。
CN201811155456.XA 2018-09-29 2018-09-29 一种dfn/qfn生产工艺 Active CN109326529B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811155456.XA CN109326529B (zh) 2018-09-29 2018-09-29 一种dfn/qfn生产工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811155456.XA CN109326529B (zh) 2018-09-29 2018-09-29 一种dfn/qfn生产工艺

Publications (2)

Publication Number Publication Date
CN109326529A CN109326529A (zh) 2019-02-12
CN109326529B true CN109326529B (zh) 2020-04-24

Family

ID=65266244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811155456.XA Active CN109326529B (zh) 2018-09-29 2018-09-29 一种dfn/qfn生产工艺

Country Status (1)

Country Link
CN (1) CN109326529B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977441A (en) * 1985-12-25 1990-12-11 Hitachi, Ltd. Semiconductor device and tape carrier
CN101355063A (zh) * 2007-07-27 2009-01-28 恩益禧电子股份有限公司 电子装置以及制造电子装置的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150728A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd テ−プキヤリアおよびそれを用いた半導体装置
JP4654062B2 (ja) * 2005-03-30 2011-03-16 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
CN100409418C (zh) * 2006-08-01 2008-08-06 上海凯虹科技电子有限公司 Qfn芯片封装工艺
JP2008047560A (ja) * 2006-08-10 2008-02-28 Fujitsu Hitachi Plasma Display Ltd Ｉｃチップを搭載したフレキシブル基板およびフラットディスプレイ装置
JP4955792B2 (ja) * 2010-04-28 2012-06-20 シャープ株式会社 電子部品動作機能測定装置および電子部品動作機能測定方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977441A (en) * 1985-12-25 1990-12-11 Hitachi, Ltd. Semiconductor device and tape carrier
CN101355063A (zh) * 2007-07-27 2009-01-28 恩益禧电子股份有限公司 电子装置以及制造电子装置的方法

Also Published As

Publication number Publication date
CN109326529A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
US3469684A (en) Lead frame package for semiconductor devices and method for making same
US4801561A (en) Method for making a pre-testable semiconductor die package
US9171766B2 (en) Lead frame strips with support members
TW201539695A (zh) 半導體裝置及其製造方法
US8994397B2 (en) Thermal pad shorts test for wire bonded strip testing
JP2001094013A (ja) チップスケール半導体パッケージの製造方法
CN109326529B (zh) 一种dfn/qfn生产工艺
CN105009268B (zh) 用于在低温下进行半导体测试的方法及设备
US8785254B2 (en) Method of manufacturing high-capacity semiconductor package
JP4157715B2 (ja) 半導体装置の製造方法
US6836004B2 (en) Lead frame, and method for manufacturing semiconductor device and method for inspecting electrical properties of small device using the lead frame
CN111090033A (zh) 一种半导体装置及其探针测试方法
CN207690781U (zh) Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机
US5585281A (en) Process and apparatus for forming and testing semiconductor package leads
TWI698890B (zh) 電容器製程雲端管理系統與方法
JP4025490B2 (ja) 半導体装置の製造方法
US9384105B2 (en) Method of detecting faults of operation algorithms in a wire bonding machine and apparatus for performing the same
CN103730376B (zh) 封装测试方法
TWI479614B (zh) 封裝結構及封裝製程
JP2865456B2 (ja) 半導体記憶装置の試験方法
TWI700792B (zh) 用於製造包含外部互連引線之３ｄ電子模組的製程
CN112913005B (zh) 具有电气布线改进的半导体器件封装件及相关方法
US20170018483A1 (en) Integrated circuit chip fabrication leadframe
TWI452309B (zh) 封裝檢測方法
US20090137069A1 (en) Chip packaging process including simpification and mergence of burn-in test and high temperature test

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant