JP4493359B2 - 自発光表示モジュールおよびその駆動方法 - Google Patents

Description

この発明は、画素を構成する発光素子を例えばＴＦＴ（Thin Film Transistor）によってアクティブ駆動させる自発光表示モジュール（以下これを、表示パネルもしくは表示パネルの駆動装置とも言う。）に関し、特に前記発光素子の駆動電源に重畳されるリップル成分により、画像の表示品質が低下するのを防止することができる自発光表示モジュールおよびその駆動方法に関する。

発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められており、このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。

かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を単にマトリクス状に配列した単純マトリクス型表示パネルと、マトリクス状に配列したＥＬ素子の各々に、前記したＴＦＴからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者の単純マトリクス型表示パネルに比べて、低消費電力化を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。

図１は、従来のアクティブマトリクス型表示パネルにおける１つの画素に対応する基本的な回路構成とその駆動回路、および前記画素を多数備えた表示パネルに対して駆動電源を供給する電源回路の一例を示したものである。なお、表示パネル１には紙面の都合により１つの画素２の回路構成が示されており、この画素２の回路構成はコンダクタンスコントロール（Conductance Controlled）方式と呼ばれる有機ＥＬ素子を発光素子とした場合の最も基本的な画素構成を示している。

すなわち、ＴＦＴにより構成されたＮチャンネル型走査選択トランジスタＴr1のゲート電極（以下、単にゲートと称呼する。）は、走査選択線（走査ラインＡ1 ）に接続され、ソース電極（以下、単にソースと称呼する。）はデータ線（データラインＢ1 ）に接続されている。また、この走査選択トランジスタＴr1のドレイン電極（以下、単にドレインと称呼する。）は、Ｐチャンネル型発光駆動トランジスタＴr2のゲートに接続されると共に、電荷保持用キャパシタＣs の一方の端子に接続されている。

前記発光駆動トランジスタＴr2のソースはキャパシタＣs の他方の端子に接続されると共に、表示パネル１に配列された電源供給ラインＰ1 を介して、後述するＤＣ−ＤＣコンバータからの駆動電源Ｖａ（以下、これを駆動電圧Ｖａとも言う。）の供給を受けるように構成されている。また発光駆動トランジスタＴr2のドレインは、有機ＥＬ素子Ｅ1 のアノード端子に接続され、この有機ＥＬ素子Ｅ1 のカソード端子は、図１に示した例においては基準電位点（グランド）に接続されている。

前記した画素２の回路構成において、アドレス期間（データ書き込み期間）において走査選択トランジスタＴr1のゲートに走査ラインＡ1 を介して選択電圧Selectが供給されると、走査選択トランジスタＴr1はオン状態となる。そして、走査選択トランジスタＴr1のソースに供給されるデータラインＢ1 からの書き込みデータに対応するデータ電圧Ｖdataを受けて、走査選択トランジスタＴr1はデータ電圧Ｖdataに対応した電流を、ソースからドレインに流す。したがって、トランジスタＴr1のゲートに選択電圧Selectが印加されている期間に、前記キャパシタＣs が充電され、その充電電圧は前記データ電圧Ｖdataに対応したものとなる。

一方、前記発光駆動トランジスタＴr2には、前記キャパシタＣs に充電された充電電圧がゲート電圧として供給され、発光駆動トランジスタＴr2にはそのゲート電圧と、ソース電圧である電源供給ラインＰ1 を介して供給される駆動電圧Ｖａに基づいた電流が、ドレインからＥＬ素子Ｅ1 に流れ、ＥＬ素子Ｅ1 は発光駆動トランジスタＴr2のドレイン電流によって発光駆動される。

ここで、１つの走査ラインに対応するアドレッシング動作が終了し、前記走査選択トランジスタＴr1のゲート電位がオフ電圧になると、当該トランジスタＴr1はいわゆるカットオフとなり、トランジスタＴr1のドレイン側は開放状態となる。しかしながら、発光駆動トランジスタＴr2はキャパシタＣs に蓄積された電荷によりゲート電圧が保持され、次のアドレス期間においてデータ電圧Ｖdataが書き換えられるまで同一の駆動電流が維持され、この駆動電流に基づくＥＬ素子Ｅ1 の発光状態も継続される。

以上説明した画素２の構成は、図１に示す表示パネル１にマトリクス状に多数配列されて、ドットマトリクス型表示パネルを構成しており、各画素２は各走査線Ａ1 ，……および各データ線Ｂ1 ，……の交差位置にそれぞれ形成されている。

前記発光表示パネル２において表示される映像信号は、図１に示す発光制御回路４に供給される。この発光制御回路４においては、映像信号中における水平同期信号および垂直同期信号に基づいて、入力された映像信号をサンプリング処理を施すなどして１画素ごとに対応した画素データに変換し、図示せぬフレームメモリに順次書き込む動作を実行する。そして、フレームメモリに１フレーム分の画素データの書き込み処理が完了した後のアドレス期間においては、前記した１つの走査ラインごとにフレームメモリより読み出したシリアルな画素データ、およびシフトクロック信号が順次データドライバ５におけるシフトレジスタおよびデータラッチ回路５ａに供給される。

このシフトレジスタおよびデータラッチ回路５ａにおいては、前記したシフトクロック信号を利用して１水平走査に対応する画素データを取り込んでラッチし、１水平走査に対応するラッチ出力をパラレルデータとしてレベルシフタ５ｂに供給するように作用する。この作用により各画素２を構成する走査選択トランジスタＴr1のソースに対して、前記した画素データに対応するデータ電圧Ｖdataが個々に供給されるようになされる。そして、前記した動作はアドレス期間における１走査ごとに繰り返される。

また、前記発光制御回路４からは、アドレス期間において走査ドライバ６に対して、水平同期信号に対応した走査クロック信号が供給される。この走査クロック信号はシフトレジスタ６ａに供給されて、順次レジスタ出力を発生させるように作用する。そして、レジスタ出力はレベルシフタ６ｂによって所定の動作レベルに変換され、各走査ラインＡ1 ……に対して出力される。この作用により各画素２を構成する走査選択トランジスタＴr1のゲートに対して、前記した選択電圧Selectが走査ラインごとに順次供給されるように作用する。

したがって、アドレス期間の１走査ごとに、その走査ラインに配列された表示パネル１上の各画素２は、走査ドライバ６より前記した選択電圧Selectの供給を受ける。これに同期して、走査ラインごとに配列された各画素２に対してデータドライバ５におけるレベルシフタ５ｂよりデータ電圧Ｖdataが供給され、当該走査ラインに対応する各画素（すなわち、前記キャパシタＣs ）には、前記データ電圧Ｖdataに対応するゲート電圧がそれぞれ書き込まれる。そして、この動作が全走査ラインにわたって実行されることにより、表示パネル１上に１フレームに対応する画像が再生される。

一方、前記表示パネル１に配列された各画素２には、前記した電源ラインＰ1 ，……を介して符号８で示すＤＣ−ＤＣコンバータによる駆動電圧Ｖａが供給されるように構成されている。そして、この図１に示す構成においては、ＤＣ−ＤＣコンバータ８は、ＰＷＭ（パルス幅変調）制御が利用され、一次側のＤＣ電圧源Ｂａの出力を昇圧するように作用する。

このＤＣ−ＤＣコンバータ８は、スイッチングレギュレータ回路９から出力されるＰＷＭ波が、スイッチング素子としてのＭＯＳ型パワーＦＥＴＱ1 を所定のデューティーサイクルでオン制御するように構成されている。すなわち、パワーＦＥＴＱ1 のオン動作によって、一次側のＤＣ電圧源Ｂａからの電力エネルギーがインダクタＬ1 に蓄積され、パワーＦＥＴＱ1 のオフ動作に伴い、前記インダクタＬ1 に蓄積された電力エネルギーは、ダイオードＤ1 を介して平滑用コンデンサＣ1 に蓄積される。そして、前記パワーＦＥＴＱ1 のオン・オフ動作の繰り返しにより、昇圧されたＤＣ出力をコンデンサＣ1 の端子電圧として得ることができる。

前記ＤＣ出力電圧は、温度補償を行うサーミスタＴH1、抵抗Ｒ11およびＲ12によって分圧され、スイッチングレギュレータ回路９における誤差増幅器１０に供給され、この誤差増幅器１０において基準電圧Ｖref と比較される。この比較出力（誤差出力）がＰＷＭ回路１１に供給され、発振器１２からもたらされる信号波のデューティを制御することで、前記出力電圧を所定の駆動電圧Ｖａに保持するようにフィードバック制御される。したがって、前記したＤＣ−ＤＣコンバータによる出力電圧、すなわち前記駆動電圧Ｖａは、次の式１のように表すことができる。
Ｖａ＝Ｖref ×〔（ＴH1＋Ｒ11＋Ｒ12）／Ｒ12〕 ……（式１）

なお、前記図１に示したような画素構成とその駆動回路の構成については、本件出願人においてすでに出願した特許文献１に開示されており、また、図１に示したようなＤＣ−ＤＣコンバータにおいても、本件出願人においてすでに出願した特許文献２に開示されている。
特開２００３−３１６３１５号公報 特開２００２−３６６１０１号公報

ところで、図１に示した画素２の構成においては、電源ラインＰ1 を介して供給される駆動電圧Ｖａと、キャパシタＣs に蓄積された電荷により決定される駆動用トランジスタＴr2のゲート電圧との差（トランジスタＴr2のゲート・ソース間電圧＝Ｖgs）によって有機ＥＬ素子Ｅ1 を発光駆動させるドレイン電流Ｉd が決定される。図２にその画素構成の等価回路を示しており、すでに説明した走査選択トランジスタＴr1はスイッチＳＷ1 に置き換えて示している。また、図２においてはデータ線Ｂ1 を介して伝達される前記したデータ電圧Ｖdataを、等価的に可変電圧源によるゲート電圧Ｖgateで示している。

ここで、前記したトランジスタＴr2のソースに供給される駆動電圧Ｖａは、すでに説明したようにＤＣ−ＤＣコンバータによる昇圧電圧が用いられており、この種のＤＣ−ＤＣコンバータにおいてはその動作原理上、スイッチング動作が伴われるために、その電圧Ｖａにはある程度のリップルノイズ（リップル成分）が重畳されることはやむをえない。なお、前記したＤＣ−ＤＣコンバータにおいては、平滑用コンデンサＣ1 に大きな容量のものを使用すれば、リップル成分のレベルをより低減させることができるものの、その容量を増大させる割合に比較して、前記リップル成分の低減効果はそれほど期待することはできない。

特に、携帯電話機や携帯情報端末機（ＰＤＡ）などの普及によって図１に示した表示パネルおよびこれを駆動する前記したＤＣ−ＤＣコンバータの需要が増大しているものの、この種の機器に大容量の平滑用コンデンサを使用することは、コストを上昇させるだけでなくコンデンサの占有体積も大きくなる。このために、前記した平滑用コンデンサはある程度の容量に抑えなければならないという設計上の制約も実情として存在する。

したがって、図２に示した等価回路において、発光駆動トランジスタＴr2のソースには、図３に示したリップル成分が重畳された駆動電圧Ｖａが供給される。一方、駆動用トランジスタＴr2のゲートには、アドレッシング時（データ書き込み時）においてスイッチＳＷ1 がオンされ、映像信号に基づくゲート電圧Ｖgateが供給される。したがって、図２に示すトランジスタＴr2のソースとゲート間には、図３にＶgs1 ，Ｖgs2 ，Ｖgs3 として示すように、アドレッシングのそれぞれのタイミングに応じてリップル成分に対応して変化するゲート・ソース間電圧が供給されることになる。

図４は、前記したトランジスタＴr2に代表されるＴＦＴのＶgs／Ｉd 特性（ゲート・ソース間電圧対ドレイン電流特性）を示すものであり、ゲート・ソース間電圧がΔＶgsの範囲で変化した場合、これに伴いドレイン電流もΔＩd の範囲で変化することになる。ここで、前記した有機ＥＬ素子は、当該素子に流れる電流値にほぼ比例した発光輝度特性を呈することが知られている。したがって、前記したとおりアドレッシングのタイミングに応じてリップル成分の影響を受けてＶgsが異なる状態になされる結果、発光表示パネル１における各ＥＬ素子は、走査ラインごとに発光輝度が異なる結果を招来させる。これにより、表示パネルには例えば細かな縞模様が発生したり、ちらつきの現象が発生するなど、画像の表示品位を著しく低下させるという問題が発生し得る。

この様な問題を避けるために、例えば図５に示したようなレギュレータ回路を採用することが考えられる。すなわち、図５に示すレギュレータ回路は、前記したＤＣ−ＤＣコンバータの出力端と、表示パネル１における電源供給ラインＰ1 ，……との間に挿入される。この図５に示すレギュレータ回路においては、ＮＰＮトランジスタＱ2 と、オペアンプＯＰ1 からなる誤差増幅器と、基準電圧源Ｖref1より構成されている。そして、ＮＰＮトランジスタＱ2 のエミッタ電位がオペアンプＯＰ1 の非反転入力端に供給され、基準電圧源Ｖref1の電位がオペアンプＯＰ1 の反転入力端に供給されるように構成されている。

この構成によると、トランジスタＱ2 のエミッタ側に発生するリップル成分がオペアンプＯＰ1 による誤差増幅器に出力される。そして、トランジスタＱ2 のベース電位を誤差増幅器の出力で変動させるように動作するので、結果としてトランジスタＱ2 のエミッタ側、すなわちＶout 側にはリップル成分がほとんど除去された出力電圧を得ることができる。しかしながら、前記したレギュレータ回路においては、（Ｖin−Ｖout ）×Ｉout ＝Ｐ〔ｗ〕の電力損失を常に伴うことになる。したがって、バッテリーの利用継続時間を大幅に短縮させるという問題から、前記したような携帯型機器には採用し難い実情がある。

この発明は、前記した問題点に着目してなされたものであり、前記したＤＣ−ＤＣコンバータに代表される電源回路において発生するリップル成分によって受ける画像の表示品質の低下を、回路規模をそれほど増大させることなく効果的に低減させることができる発光表示パネルの駆動装置および駆動方法を提供することを課題とするものである。

前記した課題を解決するためになされたこの発明にかかる自発光表示モジュールは、請求項１に記載のとおり、発光素子と、前記発光素子を発光駆動するために当該発光素子に対して直列に接続された発光駆動トランジスタとを少なくても備え、前記発光駆動トランジスタのソース電極に前記発光素子を発光駆動させるための駆動電源が供給されるように構成された発光表示画素を多数配列してなる自発光表示モジュールであって、
前記発光駆動トランジスタのソース電極に供給される前記駆動電源に重畳されたリップル成分とほぼ同位相かつ同振幅のリップル成分を、前記発光駆動トランジスタのゲート電極に供給するリップル成分供給手段が備えられ、前記リップル成分供給手段には、前記駆動電源からのリップル成分を抽出するリップル成分抽出回路が具備され、当該リップル成分抽出回路により抽出されたリップル成分を、前記発光表示画素を点灯制御するデータ電圧に重畳させると共に、アドレッシング時において、前記データ電圧および抽出されたリップル成分を、前記発光駆動トランジスタのゲート電極に供給するように構成した点に特徴を有する。

また、前記した課題を解決するためになされたこの発明にかかる自発光表示モジュールの駆動方法は、請求項６に記載のとおり、発光素子と、前記発光素子を発光駆動するために当該発光素子に対して直列に接続された発光駆動トランジスタとを少なくても備え、前記発光駆動トランジスタのソース電極に前記発光素子を発光駆動させるための駆動電源が供給されるように構成された発光表示画素を多数配列してなる自発光表示モジュールの駆動方法であって、
前記発光駆動トランジスタのソース電極に供給される前記駆動電源に重畳されたリップル成分とほぼ同位相かつ同振幅のリップル成分を、リップル成分抽出回路により抽出し、前記リップル成分抽出回路により抽出されたリップル成分を、前記自発光表示モジュールを点灯制御するデータ電圧に重畳させると共に、アドレッシング時において、前記データ電圧および抽出されたリップル成分を、前記発光駆動トランジスタのゲート電極に供給する点に特徴を有する。

以下、この発明にかかる発光表示パネルの駆動装置について、図に示す実施の形態に基づいて説明する。図６はこの発明にかかる駆動装置の第１の実施の形態を示したものであり、これはすでに説明した図２に示す等価回路と同様に、コンダクタンスコントロール方式の画素構成に対して、この発明の特徴とするところのリップル成分供給手段を具備させた構成を示したものである。なお、図６に示す画素の等価回路においては、図２に示した各部と同一機能を果たす部分を同一符号で示しており、その詳細な説明は省略する。

図６に示した実施の形態においては、リップル成分抽出回路１４および電圧加算回路１５が具備され、これらによりリップル成分供給手段を構成している。前記リップル成分抽出回路１４は、前記したＤＣ−ＤＣコンバータにより生成される駆動電圧Ｖａに含まれるリップル成分を抽出するものであり、このリップル成分抽出回路１４により抽出されたリップル成分Ｖriは、電圧加算回路１５の一方の入力端に供給される。前記電圧加算回路１５の他方の入力端には、前記したデータ線Ｂ1 を介して伝達されるデータ電圧Ｖdataが入力される。

したがって、電圧加算回路１５においてはデータ電圧Ｖdataをベースとして、これにリップル成分抽出回路１４により抽出されたリップル成分Ｖriが加算される。その出力はＶgateとして符号ＳＷ1 で示す走査選択トランジスタＴr1に供給され、アドレッシング時においてトランジスタＴr1がオンされることで、前記Ｖgateは発光駆動トランジスタＴr2のゲートに供給されると共に、このＶgateはキャパシタＣs に書き込まれる。

図７は、前記したリップル成分抽出回路１４および電圧加算回路１５よりなるリップル成分供給手段のより具体的な回路構成の一例を示したものである。図７において破線で囲んだコンデンサと抵抗はハイパスフィルタを構成しており、これにより、駆動電圧Ｖａに含まれるリップル成分を抽出するリップル成分抽出回路１４が形成されている。その出力は、抵抗Ｒ21を介してオペアンプＯＰ3 により構成された負帰還型電圧バッファー回路に供給される。

また、前記したデータ線Ｂ1 を介して伝達されるデータ電圧Ｖdataは、すでに説明したデータドライバ５において、等価的には符合１６で示すＤ／Ａコンバータより出力される。そして、これは抵抗Ｒ22を介して同じくオペアンプＯＰ3 により構成された電圧バッファー回路に供給される。前記抵抗Ｒ21，Ｒ22とオペアンプＯＰ3 は、図６に示す電圧加算回路１５を構成するものであり、オペアンプＯＰ3 の出力は、さらにオペアンプＯＰ4 により構成された電圧バッファー回路を介して前記したＶgateとしての出力が得られる。

図８は、前記したリップル成分抽出回路１４と電圧加算回路１５よりなるリップル成分供給手段の作用を説明するものである。図８（Ａ）に示すようにＤＣ−ＤＣコンバータにより生成される駆動電圧Ｖａには、上下の破線で囲まれたレベルのリップル成分が含まれている。一方、前記した電圧加算回路１５においては、図８（Ａ）に示すようにデータ電圧Ｖdataに対して、リップル成分抽出回路１４より得られる破線で示すリップル成分Ｖriが重畳される。

ここで、前記したリップル成分抽出回路１４より得られるリップル成分Ｖriは、発光駆動トランジスタＴr2のソースに供給されるリップル成分とほぼ同位相かつ同振幅のリップル成分であると言うことができる。したがって、図８（Ｂ）に示すように発光駆動トランジスタＴr2のソースに供給される駆動電圧Ｖａと、同トランジスタＴr2のゲートに供給されるゲート電圧Ｖgateとの電位差、すなわちゲート・ソース間電圧Ｖgsは、アドレッシングのタイミングにかかわらず、常にほぼ一定の値を示すことになる。すなわち、図８（Ｂ）にＶgs1 ，Ｖgs2 ，Ｖgs3 と例示したように、何時のアドレッシングタイミングにおいてもゲート・ソース間には同一レベルのＶgsが印加されることになる。

それ故、前記したリップル成分の影響を受けて、表示パネル１における走査ラインごとに発光輝度が異なる状態になされ、表示パネルに例えば細かな縞模様が発生したり、ちらつきの現象が発生するなどの問題を解消することができる。これにより、電流依存型の発光輝度特性を有する前記したＥＬ素子を画素とした表示パネルの発光駆動動作において、画像の表示品位を著しく低下させるという問題から回避することができる。

以上説明した実施の形態は、コンダクタンスコントロール駆動方式の画素構成を対象としたものであるが、次の図９および図１０に示す形態はカレントミラー動作により電荷保持用キャパシタへの書き込み処理を行なうカレントミラー駆動方式の画素構成に、この発明を採用した例を示している。

図９は、カレントミラー駆動方式の画素構成を示したものであり、この図９に示す例においては、Ｐチャンネル型の発光駆動トランジスタＴr2にゲートが共通接続された同じくＰチャンネル型のミラー動作トランジスタＴr4が対称的に備えられており、両トランジスタＴr2，Ｔr4のソースが共通接続されて、そのソースとゲートと間に電荷保持用のキャパシタＣS が接続されている。そして、前記両トランジスタＴr2，Ｔr4のソースに対して、駆動電圧Ｖａが供給されるように構成されている。

また、前記ミラー動作トランジスタＴr4のゲートとドレイン間には同じくＰチャンネル型ＴＦＴで構成された走査選択トランジスタＴr1が接続されており、この走査選択トランジスタＴr1のオン動作により、トランジスタＴr2，Ｔr4はカレントミラー回路として機能する。また、走査選択トランジスタＴr1のオン動作と共にＰチャンネル型ＴＦＴにより構成された書き込み用トランジスタＴr5もオン動作されるように構成されており、これにより、書き込み用トランジスタＴr5を介して書き込み用電流源２１が接続されるように構成されている。

したがって、アドレス期間においては電源Ｖａから、トランジスタＴr4，Ｔr5を介して書き込み用電流源２１に至る電流経路が形成される。またカレントミラーの作用により、電流源２１に流れる電流ＩW1に対応した電流が、発光駆動トランジスタＴr2を介してＥＬ素子Ｅ1 に供給される。前記した動作によりキャパシタＣs には書き込み用電流源２１に流れる電流ＩW1に対応したトランジスタＴr4のゲート電圧が書き込まれる。そして、キャパシタＣs に前記ゲート電圧値が書き込まれた後には、走査選択トランジスタＴr1はオフ状態になされ、発光駆動トランジスタＴr2は、キャパシタＣs に蓄積された電荷に基づいて所定の電流（＝ＩW1）をＥＬ素子Ｅ1 に供給するように作用し、これにより、ＥＬ素子Ｅ1 の発光駆動が継続される。

図１０には、図９に示す書き込み用電流源２１の構成例と、前記書き込み用電流源２１の電流値を駆動電圧Ｖａに含まれるリップル成分によって制御する構成が示されている。前記書き込み用電流源２１は、図１０に示す例においてはＰＮＰ型トランジスタＱ3 、およびこのトランジスタＱ3 のエミッタとグランドとの間に接続された抵抗Ｒ25の組み合わせにより構成している。そして、トランジスタＱ3 のコレクタが前記した書き込み用トランジスタＴr5に接続されており、書き込み用トランジスタＴr5のオン時において、書き込み用電流源２１は電流吸い込み作用を行なうように構成されている。

図１０に示すリップル成分抽出回路１４、電圧加算回路１５、および可変電圧源で示したＶdataの組み合わせは、すでに説明した図６に示す構成と同一である。そして、電圧加算回路１５による出力はオペアンプによる電圧増幅器１８を介してトランジスタＱ3 のベースに供給されるように構成されている。したがって、書き込み用電流源２１を構成するトランジスタＱ3 による吸い込み電流ＩW1は、駆動電圧Ｖａに含まれるリップル成分によって、その電流値が刻々と変化するように作用する。

したがって、図９に示したカレントミラー駆動方式の画素構成における電荷保持用キャパシタＣs には、駆動電圧Ｖａに含まれるリップル成分の影響を受けることなく、データドライバから供給されるデータ電圧Ｖdataに対応した電圧値が書き込まれることになる。それ故、図９に示したカレントミラー駆動方式の画素構成においては、図１０に示した回路構成を採用することで、前記したリップル成分の影響を受けて、表示パネル１における走査ラインごとに発光輝度が異なる状態になされる問題から回避することができる。

次の図１１および図１２に示す形態は、電流プログラミング駆動方式の画素構成に、この発明を採用した例を示している。図１１は電流プログラミング駆動方式の画素構成を示しており、電源ＶａとＶｋとの間に、共にＰチャンネル型ＴＦＴで構成された電源供給用トランジスタＴr7および発光駆動トランジスタＴr2と、ＥＬ素子Ｅ1 の直列回路が挿入された構成とされている。また、前記発光駆動トランジスタＴr2のソースとゲート間には電荷保持用のキャパシタＣs が接続され、同トランジスタＴr2のゲートとドレインとの間にはＰチャンネル型の走査選択トランジスタＴr1が接続されている。また、発光駆動トランジスタＴr2のソースにはＰチャンネル型ＴＦＴにより構成された書き込み用トランジスタＴr8を介して書き込み用電流源２２が接続されている。

図１１に示した構成においては、アドレッシング時において走査選択トランジスタＴr1および書き込み用トランジスタＴr8の各ゲートに制御信号が供給され、これらはオン状態になされる。これに伴い発光駆動トランジスタＴr2もオンされ、発光駆動トランジスタＴr2を介して書き込み用電流源２２からの電流ＩW2が流れる。この時、書き込み用電流源２２からの電流ＩW2に対応した発光駆動トランジスタＴr2のゲート・ソース間電圧ＶgsがキャパシタＣs に保持される。

一方、ＥＬ素子の発光動作時には走査選択トランジスタＴr1および書き込み用トランジスタＴr8は共にオフ状態になされ、電源供給用トランジスタＴr7がオンされる。これにより、発光駆動トランジスタＴr2のソース側に、駆動電圧Ｖａが印加される。したがって、発光駆動トランジスタＴr2のドレイン電流は、前記キャパシタＣs に保持された電荷によって決定され、ＥＬ素子Ｅ1 はこれにより発光駆動される。

図１１に示した画素構成においては、アドレッシング時において書き込み用電流源２２からの書き込み用電流ＩW2によってキャパシタＣs にデータ電圧が書き込まれる。一方、書き込み用電流源２２によってもたらされる前記電流ＩW2は、前記したＤＣ−ＤＣコンバータによる駆動電源Ｖａを利用して生成されるため、電流ＩW2にもリップル成分が重畳される。このために、前記リップル成分の影響を受けて走査ラインごとに発光輝度が異なる状態が発生し、表示品質を低下させる問題が発生する。

そこで、図１１に示した電流プログラミング駆動方式の画素構成においては、図１２に示した回路構成を採用することで、前記した問題を回避することができる。図１２における符号２２は、図１１に示した書き込み用電流源を示すものであり、この書き込み用電流源２２はカレントミラー回路を構成している。すなわち、このカレントミラー回路は駆動電源Ｖａに接続された抵抗Ｒ31，Ｒ32をそれぞれ介してＰＮＰ型トランジスタＱ4 ，Ｑ5 の各エミッタが接続されており、各トランジスタＱ4 ，Ｑ5 のベースは共通接続されている。そして電流制御側を構成するトランジスタＱ4 のベース・コレクタ間は直結されている。

前記トランジスタＱ4 のコレクタにはＮＰＮ型トランジスタＱ6 のコレクタが接続されており、そのエミッタは抵抗Ｒ33を介してグランドに接続されている。また前記トランジスタＱ5 のコレクタより、前記書き込み用電流ＩW2が出力されるように構成されている。ここで、図１２に示すリップル成分抽出回路１４、電圧加算回路１５、および可変電圧源で示したＶdataの組み合わせは、すでに説明した図６および図１０に示す構成と同一であり、電圧加算回路１５における出力がカレントミラー回路を構成するトランジスタＱ6 のベースに供給されるように構成されている。

したがって、カレントミラー回路に流される電流は、一方において当該カレントミラー回路を駆動する電源Ｖａに重畳されるリップル成分により影響を受けるものの、図１２に示す電圧加算回路１５より供給されるリップル成分によってカレントミラー回路における電流制御が実行され、結果として出力される書き込み用電流ＩW2の値は、電源Ｖａに重畳されるリップル成分の影響をほとんど受けない書き込み用電流としてもたらされる。

したがって、図１１に示した電流プログラミング駆動方式の画素構成における電荷保持用キャパシタＣs には、駆動電圧Ｖａに含まれるリップル成分の影響を受けることなく、データドライバから供給されるデータ電圧Ｖdataに対応した電圧値が書き込まれることになる。それ故、図１１に示した電流プログラミング駆動方式の画素構成においては、図１２に示した回路構成を採用することで、前記したリップル成分の影響を受けて、表示パネル１における走査ラインごとに発光輝度が異なる状態になされる問題から回避することができる。

次に図１３に示す形態は、電圧プログラミング駆動方式の画素構成を示すものである。この図１３に示す構成においては、Ｐチャンネル型ＴＦＴで構成された発光駆動トランジスタＴr2に対して、同じくＰチャンネル型ＴＦＴで構成されたスイッチング用トランジスタＴr11 が直列接続され、さらに前記トランジスタＴr11 にＥＬ素子Ｅ1 が直列接続されている。そして、前記発光駆動トランジスタＴr2のソースには電源Ｖａが、ＥＬ素子Ｅ1 のカソード端子に電源Ｖｋが供給される。

また、電荷保持用のキャパシタＣs は発光駆動トランジスタＴr2のゲートとソース間に接続され、またＰチャンネル型ＴＦＴで構成された走査選択トランジスタＴr1は、発光駆動トランジスタＴr2のゲートとドレイン間に接続されている。加えて、この電圧プログラミング駆動方式の画素構成においては、発光駆動トランジスタＴr2のゲートに対して、Ｐチャンネル型ＴＦＴで構成された書き込み用トランジスタＴr12 およびキャパシタＣ3 が直列に接続されている。

そして、書き込み用トランジスタＴr12 のゲートには、走査ラインＡ1 を介して選択電圧Selectが供給されると共に、トランジスタＴr12 のソースには、電圧Ｖgate、すなわち図６に示す電圧加算回路１５による出力が供給されるように構成されている。

前記した電圧プログラミング駆動方式の画素構成においては、アドレッシング時において走査選択トランジスタＴr1およびスイッチング用トランジスタＴr11 がオンされ、これに伴い発光駆動トランジスタＴr2のオン状態が確保される。次の瞬間にトランジスタＴr11 がオフされることにより、発光駆動トランジスタＴr2のドレイン電流は走査選択トランジスタＴr1を介して発光駆動トランジスタＴr2のゲートに回り込む。これにより、発光駆動トランジスタＴr2のゲート・ソース間電圧が、トランジスタＴr2のスレッショルド電圧に等しくなるまで、ゲート・ソース間電圧が押し上げられ、この時点で発光駆動トランジスタＴr2はオフする。

そして、この時の発光駆動トランジスタＴr2のゲート・ソース間のスレッショルド電圧がキャパシタＣs に保持される。すなわち、この電圧プログラミング駆動方式においては、発光駆動トランジスタＴr2におけるスレッショルド電圧のばらつきを補償するように作用する。そして、書き込み用トランジスタＴr12 のゲートに選択電圧Selectが供給された時のアドレッシング時において、図６に示す電圧加算回路１５による出力Ｖgateによって、キャパシタＣs に電荷が書き込まれ、これによりＥＬ素子Ｅ1 が発光駆動される。

図１３に示す実施の形態においても、発光駆動トランジスタＴr2のソースに供給される駆動電圧Ｖａと、同トランジスタＴr2のゲートに供給されるゲート電圧Ｖgateとの電位差、すなわちゲート・ソース間電圧Ｖgsは、アドレッシングのタイミングにかかわらず、常にほぼ一定の値を示すことになる。したがって、図１３に示した構成においても、走査ラインごとに輝度の変化が発生し、画像の表示品位を著しく低下させるという問題から回避することができる。

図１４に示す形態は、スレッショルド電圧補正駆動方式と呼ばれる画素構成に、この発明を採用した例を示したものである。この図１４に示す構成においては、Ｐチャンネル型ＴＦＴで構成された発光駆動トランジスタＴr2に対して、ＥＬ素子Ｅ1 が直列接続され、発光駆動トランジスタＴr2のソースには電源Ｖａが、ＥＬ素子Ｅ1 のカソード端子に電源Ｖｋが供給される。

また発光駆動トランジスタＴr2のゲート・ソース間に電荷保持用のキャパシタＣs が接続され、さらにＰチャンネル型ＴＦＴで構成された走査選択トランジスタＴr1のドレインと発光駆動トランジスタＴr2のゲートとの間にはＰチャンネル型ＴＦＴで構成された２つのトランジスタＴr14 とＴr15 の並列接続体が挿入されている。

なお、２つのトランジスタＴr14 とＴr15 の並列接続体においては、それぞれのゲートとドレインが短絡状態になされており、実質的にトランジスタＴr14 とＴr15 のソース・ゲート間が逆並列に接続された構成にされている。したがって、トランジスタＴr14 とＴr15 は走査選択トランジスタＴr1から発光駆動トランジスタＴr2のゲートに向かってスレッショルド特性を与える電圧生成素子として機能する。すなわち、トランジスタＴr14 とＴr15 からなる電圧生成素子は、発光駆動トランジスタＴr2のスレッショルド電圧に相当する電圧をレベルシフトして、発光駆動トランジスタＴr2のゲートに供給することになる。

この構成によると、１つの画素内に形成された互いのトランジスタにおけるスレッショルド特性は非常に近似した特性になされるので、発光駆動トランジスタＴr2のスレッショルド特性を効果的にキャンセルさせることができる。

この図１４に示す実施の形態においても、走査選択トランジスタのＴr1ゲートには、走査ラインＡ1 を介して選択電圧Selectが供給されると共に、トランジスタＴr1のソースには、電圧Ｖgate、すなわち図６に示す電圧加算回路１５による出力が供給されるように構成されている。

この図１４に示すスレッショルド電圧補正駆動方式の画素構成においても、走査選択トランジスタＴr1のゲートに選択電圧Selectが供給されたアドレッシング時において、図６に示す電圧加算回路１５による出力Ｖgateによって、キャパシタＣs に電荷が書き込まれ、これによりＥＬ素子Ｅ1 が発光駆動される。

したがって、図１４に示す実施の形態においても、発光駆動トランジスタＴr2のソースに供給される駆動電圧Ｖａと、同トランジスタＴr2のゲートに供給されるゲート電圧Ｖgateとの電位差、すなわちゲート・ソース間電圧Ｖgsは、アドレッシングのタイミングにかかわらず、常にほぼ一定の値を示すことになる。したがって、図１４に示した構成においても、走査ラインごとに輝度の変化が発生し、画像の表示品位を著しく低下させるという問題から回避することができる。

なお、以上説明した実施の形態においては、例えばＤＣ−ＤＣコンバータにより生成される駆動電源Ｖａに含まれるリップル成分をリップル成分抽出回路によって抽出し、キャパシタＣs への電荷の書き込み時に、電源Ｖａに重畳されたリップル成分の作用をキャンセルさせるように使用している。しかしながら、この発明にかかる表示パネルの駆動装置においては、前記ＤＣ−ＤＣコンバータにおいて利用される例えばスイッチング信号に基づいて生成したリップル成分を利用して、同様に電源Ｖａに重畳されたリップル成分の作用をキャンセルさせるようにすることもできる。

図１５はその一例を示したものであり、符号Ｌ1 ，Ｄ1 ，Ｑ1 および１１は、図１に示したＤＣ−ＤＣコンバータにおけるスイッチング回路部分を示している。図１５に示す構成においてはパワーＦＥＴＱ1 のゲートに加えるＰＷＭ回路１１からのスイッチング信号を利用して、ＮＰＮ型トランジスタＱ8 をオン・オフ制御するように構成されている。このトランジスタＱ8 のコレクタには定電流源２５が接続されており、またエミッタと基準電位点（グランド）との間にはキャパシタＣ5 と抵抗Ｒ35との並列接続回路が挿入されている。そして、トランジスタＱ8 のエミッタより、リップル成分Ｖriを取り出すように構成されている。なお、図１５に示す実施の形態においては、前記したＰＷＭ回路１１とトランジスタＱ8 のベースとの間にはディレイ回路２４が介在されている。

前記した図１５に示す構成によると、トランジスタＱ8 は図１６（ａ）に示すＰＷＭ信号によってオン・オフ制御される。ここで、トランジスタＱ8 がオンされた場合にはトランジスタＱ8 を介して定電流源２５よりキャパシタＣ5 に対して充電動作が行なわれる。したがって、前記トランジスタＱ8 のエミッタにおける出力は、図１６（ｂ）に示すように定電流源２５からの充電電流値にしたがって上昇する。また、トランジスタＱ8 がオフされた場合には、キャパシタＣ5 に充電された電荷は抵抗Ｒ35を介して放電される。したがって、前記トランジスタＱ8 のエミッタ出力は図１６（ｂ）に示すようにキャパシタＣ5 と抵抗Ｒ35との時定数にしたがって降下する。

それ故、図１５に示したトランジスタＱ8 のエミッタには、前記した繰り返しの動作により、図１６（ｂ）に示したようなリップル成分Ｖriを得ることができる。このトランジスタＱ8 のエミッタに生成されるリップル成分Ｖriを必要に応じてレベル変換等の処理を施すことで、すでに説明した図６、図１０、図１２における電圧加算回路１５に入力されるリップル成分Ｖriとして利用することができる。

なお、前記したとおり、ＰＷＭ回路１１とトランジスタＱ8 のベースとの間にはディレイ回路２４が介在され、ＰＷＭ回路１１からの図１６（ａ）に示すＰＷＭ信号にディレイが加わるように作用する。したがって、前記ディレイ回路２４によるディレイ特性により電源Ｖａに重畳されるリップル成分と、トランジスタＱ8 のエミッタに生成されるリップル成分Ｖriの位相を合わせることができる。

なお、以上説明した各実施の形態においては、発光素子として有機ＥＬ素子を用いているが、これは発光輝度が駆動電流に依存する他の発光素子を用いることもできる。また、以上説明した各画素の構成は代表的なものを例示したものであり、この発明は前記した画素構成以外のものを使用した発光表示パネルの駆動装置にも適宜採用することができる。

従来のアクティブマトリクス型表示パネルにおける１つの画素に対応する回路構成と、これを発光駆動させる電源回路等の一例を示した結線図である。 図１に示した表示パネルにおける画素構成の等価回路図である。 図２に示した等価回路図において、発光駆動トランジスタのソース電極に加わる駆動電圧を説明する信号波形図である。 図２に示した発光駆動トランジスタに代表されるＴＦＴのＶgs／Ｉd 特性図である。 図１に示した従来の構成における不具合を解消させる一例を示した結線図である。 この発明にかかる駆動装置をコンダクタンスコントロール駆動方式の画素構成に採用した場合の等価回路図である。 図６に示す構成において使用される回路の具体例を示した結線図である。 図６に示す構成によってなされる作用を説明する信号波形図である。 この発明にかかる駆動装置をカレントミラー駆動方式の画素構成に採用した場合の画素部の結線図である。 図９に示す画素構成において好適に採用される回路構成を示したブロック図である。 この発明にかかる駆動装置を電流プログラミング駆動方式の画素構成に採用した場合の画素部の結線図である。 図１１に示す画素構成において好適に採用される回路構成を示したブロック図である。 この発明にかかる駆動装置を電圧プログラミング駆動方式の画素構成に採用した場合の画素部の結線図である。 この発明にかかる駆動装置をスレッショルド電圧補正駆動方式の画素構成に採用した場合の画素部の結線図である。 駆動電源に含まれるリップル成分を生成する他の例を示した結線図である。 図１５に示した回路における作用を説明するタイミング図である。

符号の説明

１ 表示パネル
２ 発光画素
４ 発光制御回路
５ データドライバ
６ 走査ドライバ
８ ＤＣ−ＤＣコンバータ
１４ リップル成分抽出回路
１５ 電圧加算回路
２１，２２ 定電流源
Ａ1 ，…… 走査選択線（走査ライン）
Ｂ1 ，…… データ線（データライン）
Ｃs キャパシタ
Ｅ1 発光素子（有機ＥＬ素子）
ＯＰ1 〜ＯＰ4 オペアンプ
Ｐ1 ，…… 電源供給ライン
Ｑ1 パワーＦＥＴ
Ｑ3 ＮＰＮ型トランジスタ
Ｔr1 走査選択トランジスタ
Ｔr2 発光駆動トランジスタ

Claims (6)

1. 発光素子と、前記発光素子を発光駆動するために当該発光素子に対して直列に接続された発光駆動トランジスタとを少なくても備え、前記発光駆動トランジスタのソース電極に前記発光素子を発光駆動させるための駆動電源が供給されるように構成された発光表示画素を多数配列してなる自発光表示モジュールであって、
   前記発光駆動トランジスタのソース電極に供給される前記駆動電源に重畳されたリップル成分とほぼ同位相かつ同振幅のリップル成分を、前記発光駆動トランジスタのゲート電極に供給するリップル成分供給手段が備えられ、
   前記リップル成分供給手段には、前記駆動電源からのリップル成分を抽出するリップル成分抽出回路が具備され、当該リップル成分抽出回路により抽出されたリップル成分を、前記発光表示画素を点灯制御するデータ電圧に重畳させると共に、アドレッシング時において、前記データ電圧および抽出されたリップル成分を、前記発光駆動トランジスタのゲート電極に供給するように構成したことを特徴とする自発光表示モジュール。
2. 前記発光駆動トランジスタのソースに電流を供給する駆動電源が、スイッチング方式のＤＣ−ＤＣコンバータにより生成されることを特徴とする請求項１に記載の自発光表示モジュール。
3. 前記リップル成分供給手段は、前記ＤＣ−ＤＣコンバータにおいて利用されるスイッチング信号に基づいて生成されたリップル成分を、アドレッシング時において前記発光駆動トランジスタのゲート電極に供給するように構成されていることを特徴とする請求項２に記載の自発光表示モジュール。
4. 前記自発光表示モジュールに配列された各画素には、発光駆動トランジスタのゲート電極に電位を与える走査選択トランジスタを含み、前記走査選択トランジスタを介して前記発光駆動トランジスタのゲート電極に、前記リップル成分が供給されるように構成したことを特徴とする請求項１ないし請求項３のいずれか１項に記載の自発光表示モジュール。
5. 前記発光表示画素を構成する発光素子が、有機化合物を発光層に用いた有機ＥＬ素子であることを特徴とする請求項１ないし請求項４のいずれか１項に記載の自発光表示モジュール。
6. 発光素子と、前記発光素子を発光駆動するために当該発光素子に対して直列に接続された発光駆動トランジスタとを少なくても備え、前記発光駆動トランジスタのソース電極に前記発光素子を発光駆動させるための駆動電源が供給されるように構成された発光表示画素を多数配列してなる自発光表示モジュールの駆動方法であって、
   前記発光駆動トランジスタのソース電極に供給される前記駆動電源に重畳されたリップル成分とほぼ同位相かつ同振幅のリップル成分を、リップル成分抽出回路により抽出し、前記リップル成分抽出回路により抽出されたリップル成分を、前記自発光表示モジュールを点灯制御するデータ電圧に重畳させると共に、アドレッシング時において、前記データ電圧および抽出されたリップル成分を、前記発光駆動トランジスタのゲート電極に供給することを特徴とする自発光表示モジュールの駆動方法。

Images