JP3912090B2 - 表示装置およびこれを用いた携帯端末装置 - Google Patents
表示装置およびこれを用いた携帯端末装置 Download PDFInfo
- Publication number
- JP3912090B2 JP3912090B2 JP2001369455A JP2001369455A JP3912090B2 JP 3912090 B2 JP3912090 B2 JP 3912090B2 JP 2001369455 A JP2001369455 A JP 2001369455A JP 2001369455 A JP2001369455 A JP 2001369455A JP 3912090 B2 JP3912090 B2 JP 3912090B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pixel
- generation circuit
- display device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置およびこれを用いた携帯端末装置に関し、特に画素部と同一の基板（パネル）上に電源発生回路を一体的に搭載してなる表示装置およびこれを出力表示部として用いた携帯端末装置に関する。
【０００２】
【従来の技術】
近年、携帯電話機やＰＤＡ(Personal Digital Assistants)などの携帯端末装置の普及がめざましい。これら携帯端末装置の急速な普及の要因の一つとして、その出力表示部として搭載される表示デバイス、一般的には液晶表示装置が挙げられる。その理由は、液晶表示装置は電界の有無によって液晶の分子配列形態を変え、光の透過／遮断の制御を行うことによって画像表示を行うものであり、原理的に、駆動するための電力をあまり必要としない特性を持ち、消費電力が少なくて済む低消費電力の表示デバイスだからである。
【０００３】
携帯端末装置では、主電源として単一電源電圧のバッテリが用いられる。これに対して、液晶表示装置において、画素が行列状に配列されてなる画素部の各画素に信号を書き込む水平駆動系では、ロジック部とアナログ部とで異なる電圧値の電源電圧が用いられ、また各画素を行単位で選択駆動する垂直駆動系では、水平駆動系側よりも絶対値の大きい電源電圧が用いられる。したがって、液晶表示装置を駆動するのに、電圧値が異なる複数の電源電圧を用意する必要がある。
【０００４】
ここで、複数の電源電圧ごとに電源発生回路を用意するようにしたのでは、液晶表示装置全体の構成が複雑になるとともにコスト高になり、ひいてはこれを搭載する携帯端末装置のコンパクト化、低コスト化の妨げとなる。したがって、例えば携帯端末装置に搭載される液晶表示装置には、バッテリの電源電圧に基づいて、これと電圧値が異なる電源電圧を発生する電源発生回路、例えばＤＣ−ＤＣコンバータが用いられている。このＤＣ−ＤＣコンバータとしては、従来、種々のタイプのものが知られている。その一つとして、チャージポンプ型ＤＣ−ＤＣコンバータがある。
【０００５】
チャージポンプ型ＤＣ−ＤＣコンバータは、従来一般的に知られているインダクタを用いた回路構成のものに比較して、外付け部品としてインダクタを使わなくて済むため、携帯端末装置の小型化に寄与できるという利点を持っている。その反面、チャージポンプ型ＤＣ−ＤＣコンバータでは、クロックパルスに同期してポンピング動作を行う際に、図８の波形図に示すように、クロックパルスが入力されるごとに出力電圧にリップル電圧が乗ってしまうことが知られている。このリップル電圧は、回路の誤動作や画質低下の原因となる。
【０００６】
したがって、このようにクロックパルスに同期して回路動作を行う電源発生回路、例えば上述したチャージポンプ型ＤＣ−ＤＣコンバータを利用する場合は、一般的に、ＤＣ−ＤＣコンバータの出力端にバイパスコンデンサを接続し、このバイパスコンデンサの作用によってリップル電圧を低減する方策が採られることになる。このことは、画素部が形成された液晶表示パネル上に駆動回路を一体的に形成してなるいわゆる駆動回路一体型液晶表示装置において、液晶表示パネル上に電源発生回路を搭載する場合にも同様に言える。
【０００７】
このように、駆動回路一体型液晶表示装置において、クロックパルスに同期して回路動作を行う電源発生回路を液晶表示パネル上に搭載する場合には、パネル外部との電気的接続をなすパッド部にバイパスコンデンサを外付けし、そのパッド部を介して電源発生回路の出力端とバイパスコンデンサとをパネル上の配線で接続することになる。
【０００８】
【発明が解決しようとする課題】
ところで、駆動回路一体型液晶表示装置では、画素部の駆動回路や電源発生回路などの周辺回路が、液晶表示パネル上における画素部の周辺領域（いわゆる、額縁）に配置されることになる。ここで、決められたパネルサイズに対して画素部（有効画面）のサイズをできるだけ大きく設定するには額縁をできるだけ狭くすること（狭額縁化）が求められる。特に、携帯電話機やＰＤＡなどの携帯端末装置への搭載を考えた場合、携帯端末装置では装置本体の小型化が商品性を高める一つの要因となっていることから、これに搭載する液晶表示装置にあっても、液晶表示パネルの狭額縁化が重要な課題となってくる。
【０００９】
ここで、駆動回路一体型液晶表示装置において、液晶表示パネル上への電源発生回路の搭載を考えた場合、画素部に対して垂直駆動系や水平駆動系の配置位置は必然的に決まってくることから、電源発生回路については額縁領域内の空いている部位に配置されることになる。しかしながら、先述したリップル電圧を低減するための外付けコンデンサとの接続の観点からすると、電源発生回路の配置位置はパッド部の近傍が望ましい。となると、電源発生回路を配置するためのスペースを新たに確保しなければならなく、結果として、液晶表示パネルの狭額縁化の妨げとなる。
【００１０】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、電源発生回路の配置位置に関係なくリップル電圧を低減できるとともに、電源発生回路のパネル上における配置の自由度向上によってパネルの狭額縁化を可能とした表示装置およびこれを用いた携帯端末装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明による表示装置は、画素が基板上に行列状に配列されてなる画素部と、この画素部と同一の基板上に当該画素部を挟んでパッド部と反対側に配置され、クロックパルスに同期して回路動作を行う電源発生回路と、基板外部との電気的接続をなすパッド部と電源発生回路の出力端とを接続する補助配線と、パッド部に接続された外付けコンデンサと、補助配線上のパッド部の近傍から基板内部の各回路に対して電源発生回路の出力電圧を供給する電源配線とを備えた構成となっている。この表示装置は、携帯電話機やＰＤＡ等の携帯端末装置において、その出力表示部として用いられる。
【００１２】
上記構成の表示装置またはこれを出力表示部として用いた携帯端末装置において、パッド部に外付けコンデンサが接続されることで、画素部を挟んでパッド部と反対側に配置された電源発生回路のリップル電圧を含む出力電圧が補助配線を通して外付けコンデンサに導かれ、当該コンデンサの作用によってリップル電圧が低減される。そして、このリップル電圧が低減された電源発生回路の出力電圧は、パッド部の近傍から電源配線によって基板内の各回路にその電源電圧として供給される。これにより、基板上の電源発生回路の配置位置に関係なく、リップル電圧を低減できるため、電源発生回路の基板（パネル）上の配置位置の自由度が増し、結果として、パネルの狭額縁化が可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施形態に係る表示装置、例えば画素の表示素子として液晶セルを用いた液晶表示装置の全体構成の概略を示すブロック図である。
【００１４】
図１から明らかなように、本実施形態に係る液晶表示装置は、画素回路が行列状に配列されてなる画素部１１と、この画素部１１の各画素回路を行単位で選択駆動する第一，第二垂直駆動回路１２，１３と、これら垂直駆動回路１２，１３によって選択駆動された行の画素回路に対して後述するセレクタ駆動方式による駆動制御の下に選択的に画像信号を供給するセレクタ回路１４と、パネル外部から入力される各種のタイミングパルスをレベルシフトするレベルシフタ１５と、パネル内の各回路に対して電源電圧を供給する電源発生回路１６とを有する構成となっている。
【００１５】
ここで、本実施形態に係る液晶表示装置は、第一，第二垂直駆動回路１２，１３、セレクタ回路１４、レベルシフタ１５および電源発生回路１６が、画素部１１が形成された基板（以下、「液晶表示パネル」と称す）１７上に一体的に形成された駆動回路一体型の構成となっている。液晶表示パネル１７は、各画素回路のスイッチング素子である例えば薄膜トランジスタ(Thin Film Transistor；ＴＦＴ)が形成されたＴＦＴ基板と、カラーフィルタや対向電極などが形成された対向基板とが重ね合わされ、これら基板間に液晶材料が封入された構造となっている。
【００１６】
画素部１１には、ｎ行ｍ列の画素配列に対してｎ本の走査線１８−１〜１８−ｎおよびｍ本の信号線１９−１〜１９−ｍがマトリクス状に配線され、その交差部分に画素回路が配置されている。これら画素回路の各々に対して、セレクタ回路１４による選択制御の下に、交流化された画像信号が信号線１９−１〜１９−ｍを通して供給される。ここで、交流駆動化された画像信号とは、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化することから、この液晶の劣化を防ぐために、コモン電圧(シグナルセンター)ＶＣＯＭを中心にある周期にて極性が反転する画像信号のことを言う。
【００１７】
また、交流駆動化された画像信号による駆動は、画像信号の極性反転のタイミングにより、１Ｆ（１Ｆは１フィールド期間）反転駆動と１Ｈ（１Ｈは１水平走査期間）反転駆動とに大別される。１Ｆ反転駆動は、ある極性の画像信号を全画素に書き込んだ後に、画像信号の極性を反転させる駆動法である。一方、１Ｈ反転駆動は、１ライン（１行）ごとに画像信号の極性を反転させ、これをさらにフィールドごとに反転させる駆動法である。
【００１８】
なお、本実施形態に係る液晶表示装置においては、交流化された画像信号として、通常表示のためのアナログ画像信号と静止画用のデジタル画像データとが、液晶表示パネル１７の外部に設けられたドライバＩＣ２０から、パネル外部との電気的接続をなすパッド部２１を介してパネル内に入力され、セレクタ回路１４を通して適宜供給されることになる。
【００１９】
［画素回路］
図２は、ｉ行ｉ列目の画素回路の構成の一例を示す回路図である。当該画素回路は、液晶セル３１、保持容量３２、画素選択用スイッチ３３、データ書き込み用スイッチ３４、メモリ回路３５、データ読み出し用バッファ３６およびデータ読み出し用スイッチ３７を有する構成となっている。
【００２０】
液晶セル３１および保持容量３２はその各一端が共通接続されて液晶セル部を構成している。液晶セル３１の他端にはコモン電圧ＶＣＯＭが印加され、保持容量３２の他端には１Ｈ（または、１Ｆ）ごとに極性が反転する電位Ｃｓが印加される。画素選択用スイッチ３３は、その一端が信号線１９−ｉに、その他端が液晶セル３１および保持容量３２の各一端にそれぞれ接続され、走査線１８−ｉを介して与えられる走査信号ＧＡＴＥによって駆動されることで、液晶セル部に対するアナログ画像信号の書き込みを行う。
【００２１】
データ書き込み用スイッチ３４は、その一端が信号線１９−ｉに、その他端がメモリ回路３５の入力端にそれぞれ接続されており、データ書き込み制御線３８−ｉを介して与えられる書き込み制御信号ｄｗＧＡＴＥによって駆動されることで、メモリ回路３５に対するデジタル画像データの書き込みを行う。メモリ回路３５に書き込まれたデジタル画像データ（以下、「メモリデータ」と略称する場合もある）は、読み出し用バッファ３６を通して読み出される。
【００２２】
データ読み出し用スイッチ３７は、その一端が読み出し用バッファ３６の出力端に、その他端が液晶セル３１および保持容量３２の各一端にそれぞれ接続されており、データ読み出し制御線３９−ｉを介して与えられるデータ読み出し制御信号ｄｒＧＡＴＥによって駆動されることで、読み出し用バッファ３６を通してメモリ回路３５から読み出されたデジタル画像データの液晶セル部への書き込みを行う。なお、メモリ回路３５には、電源制御線４０−ｉを介して電源電圧ＶＣＣＭＥＭが供給される。
【００２３】
なお、画素回路としては、必ずしもメモリ回路を有する構成のものに限られるものではなく、液晶セル３１、保持容量３２および画素トランジスタ（ＴＦＴ）からなる基本的な構成の画素回路あるいはその変形例に係る画素回路などであっても良いことは勿論である。
【００２４】
［垂直駆動系］
画素部１１の各画素（画素回路）を行単位で選択駆動する垂直駆動系は、図１から明らかなように、第一垂直駆動回路１２と第二垂直駆動回路１３との２系統に分けられ、画素部１１の左右両側に分離して配置されている。そして、これら垂直駆動回路１２，１３は、図２の画素回路が有する４本の配線、即ち走査線１８−ｉ、データ書き込み制御線３８−ｉ、データ読み出し制御線３９−ｉおよび電源制御線４０−ｉの駆動を２本ずつ担っている。一例として、第一垂直駆動回路１２が走査線１８−ｉおよびデータ読み出し制御線３９−ｉの駆動を担い、第二垂直駆動回路１３がデータ書き込み制御線３８−ｉおよび電源制御線４０−ｉの駆動を担っている。
【００２５】
なお、本実施形態に係る液晶表示装置においては、メモリ内蔵の画素回路を前提とし、当該画素回路に用いる複数本の制御線の駆動を２系統の垂直駆動回路１２，１３によって分担する構成を採っているが、メモリを内蔵しない画素回路を用いる場合には、画素回路の制御線が少ないため、一般的には垂直駆動回路が１系統で済むことになる。ただし、このような場合でも、垂直駆動回路を２系統に分け、画素部１１の左右両側に分離して配置する構成を採ることも可能である。この左右両側配置の構成を採ることにより、走査線１８−１〜１８−ｎによって各画素回路、特に中心部の画素回路に伝送される走査パルスの遅延を防止できる効果がある。
【００２６】
［水平駆動系］
ここで、本実施形態に係る液晶表示装置においては、液晶表示パネル１７の信号線１９−１〜１９−ｍを駆動する水平駆動系にセレクタ駆動方式（時分割駆動方式）を用いている。このセレクタ駆動方式とは、信号線１９−１〜１９−ｍをドライバＩＣ２０の１つの出力に対して複数本を単位（組）として割り当て、この複数本の信号線を時分割にて選択してその選択した信号線にドライバＩＣ２０の出力信号を時分割にて振り分けて供給する駆動方式である。
【００２７】
具体的には、ドライバＩＣ２０の１つの出力と信号線１９−１〜１９−ｍとを１対Ｎ（Ｎは２以上の整数）の対応関係に設定し、ドライバＩＣ２０の１つの出力信号に対して割り当てられたＮ本の信号線をＮ時分割にて選択して駆動するというものである。このセレクタ駆動方式を採用することにより、ドライバＩＣ２０の出力数および当該ドライバＩＣ２０と液晶表示パネル１７との間の配線の本数を、信号線１９−１〜１９−ｍの本数ｍの１／Ｎに削減可能になるという利点がある。
【００２８】
このセレクタ駆動方式を採るために、画素部１１において、信号線１９−１〜１９−ｍを、互いに隣り合う複数本ずつを組にしている。一例として、画素回路が水平方向に例えばＢ（青）Ｇ（緑）Ｒ（赤）の繰り返しで配列されているカラー対応の液晶表示パネル１７の場合は、信号線１９−１〜１９−ｍについて互いに隣り合う３本ずつ（ＢＧＲ）が組になる。すなわち、本例の場合には、３時分割駆動ということになる。
【００２９】
一方、セレクタ回路１４には、液晶表示パネル１７の外部に設けられたドライバＩＣ２０から、ｍ本の信号線１９−１〜１９−ｍに対してｍ／３チャンネル分のカラー画像信号が供給される。すなわち、ドライバＩＣ２０は、各チャンネルから対応する各組の３本の信号線に与えるＢＧＲの各信号を時系列で出力する。これに対して、セレクタ回路１４は、ドライバＩＣ２０から各チャンネルごとに出力される時系列の信号を時分割にてサンプリングして各組の３本の信号線に順次供給する。
【００３０】
図３は、３時分割駆動のセレクタ回路１４の概念図である。図３から明らかなように、セレクタ回路１４は、ドライバＩＣ２０の１本の出力線と各組の３本の信号線との間に接続され、これら３本の信号線に与えられる信号を時分割にてサンプリングする３個のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３からなるセレクタ（ＳＥＬ）１４−１〜１４−ｋ（ｋ＝ｍ／３）を、ドライバＩＣ２０の各出力線に対応して有する構成となっている。
【００３１】
ここで、ドライバＩＣ２０から１本の出力線に対してＢＧＲの３画素分の画像信号が時系列で出力されると、この１系統のＢＧＲ時系列の画像信号が３個のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３による時分割駆動によって３本の信号線に順次振り分けられて供給される。３個のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３は、セレクタパルスＳＥＬＢ，ＳＥＬＧ，ＳＥＬＲによって順にＯＮ／ＯＦＦ駆動される。
【００３２】
［レベルシフタ１５］
上記構成の液晶表示装置において、第一，第二垂直駆動回路１２，１３やセレクタ回路１４を含む駆動回路をコントロールするための各種のタイミングパルスが、液晶表示パネル１７の外部に設けられた制御ＩＣ（図示せず）からパッド部２１を通して例えばＴＴＬレベルの低電圧振幅で入力される。レベルシフタ１５は、この低電圧振幅の各種のタイミングパルスを、液晶の駆動に必要な高電圧振幅のタイミングパルスにレベルシフトして各回路部に供給する。
【００３３】
一例として、レベルシフタ１５には、セレクタパルスｓｅｌＢ，ｓｅｌＧ，ｓｅｌＲがパッド部２１を通してパネル外部から低電圧振幅、例えば０−３Ｖで入力される。レベルシフタ１５は、これらセレクタパルスｓｅｌＢ，ｓｅｌＧ，ｓｅｌＲを高電圧振幅、例えば０−７Ｖのパルスにレベルシフトしてセレクタ回路１４に対してその３個のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３の制御パルスとして供給する。
【００３４】
［電源発生回路１６］
電源発生回路１６は、内部回路電源電圧ＶＤＤに基づいて例えば負電源電圧ＶＳＳを発生するために設けられたものである。この電源発生回路１６としては、例えば、チャージポンプ型ＤＣ−ＤＣコンバータが用いられる。このチャージポンプ型ＤＣ−ＤＣコンバータの構成の一例を図４に示す。同図から明らかなように、本回路例に係るＤＣ−ＤＣコンバータは、チャージポンプ回路４１、分圧回路４２およびレギュレーション回路４３を有する構成となっている。以下に、各回路部分の構成および動作について詳細に説明する。
【００３５】
（チャージポンプ回路４１の構成）
先ず、チャージポンプ回路４１の構成について説明する。チャージポンプ回路４１は、ＰｃｈＭＯＳトランジスタＱｐ１１、ＮｃｈＭＯＳトランジスタＱｎ１１、コンデンサＣ１１，Ｃ１２、ダイオードＤ１１、ＮｃｈＭＯＳトランジスタＱｎ１２、ＰｃｈＭＯＳトランジスタＱｐ１２，Ｑｐ１３および負荷コンデンサＣ１３を有し、クロックパルス発生源４４からＡＮＤ回路４５を通して供給されるクロックパルスｃｋに同期して充放電動作を繰り返す構成となっている。
【００３６】
このチャージポンプ回路４１において、ＰｃｈＭＯＳトランジスタＱｐ１１およびＮｃｈＭＯＳトランジスタＱｎ１１は、内部回路電源ＶＤＤとグランド（ＧＮＤ）との間に直列に接続され、かつ各ゲートが共通に接続されることによってＣＭＯＳインバータを構成している。コンデンサＣ１１は、その一端がＭＯＳトランジスタＱｎ１１，Ｑｐ１１のドレイン共通接続点に接続されている。
【００３７】
ＮｃｈＭＯＳトランジスタＱｎ１２は、そのドレインがコンデンサＣ１１の他端に、そのソースが回路出力端ＯＵＴにそれぞれ接続されている。負荷コンデンサＣ１３は回路出力端ＯＵＴとグランドとの間に接続されている。ＰｃｈＭＯＳトランジスタＱｐ１２は、そのソースがコンデンサＣ１１の他端に、そのドレインがグランドにそれぞれ接続されている。これらＭＯＳトランジスタＱｎ１２，Ｑｐ１２は、各ゲートに後述するスイッチングパルスが印加されることによってＯＮ（導通）状態となるスイッチング素子として機能する。
【００３８】
コンデンサＣ１２は、その一端がＭＯＳトランジスタＱｎ１１，Ｑｐ１１のゲート共通接続点に接続されている。ダイオードＤ１１は、そのアノードがコンデンサＣ１２の他端に、そのカソードがグランドにそれぞれ接続されている。このダイオードＤ１１は、回路の起動時にＭＯＳトランジスタＱｎ１２，Ｑｐ１２の各ゲートに印加するスイッチングパルス電圧をダイオードクランプする作用をなす。ＭＯＳトランジスタＱｐ１３は、そのソースがコンデンサＣ１２の他端に、そのドレインがグランドにそれぞれ接続されている。
【００３９】
ＭＯＳトランジスタＱｐ１３のゲートにはクランプパルス発生源４６で発生されるクランプパルスｃｌｐがレベルシフタ４７を介して供給される。ＭＯＳトランジスタＱｐ１３は、そのゲートにクランプパルスｃｌｐが印加されることで、ＭＯＳトランジスタＱｎ１２，Ｑｐ１２のゲートに印加するスイッチングパルス電圧を内部回路電源電圧ＶＤＤにクランプする作用をなす。
【００４０】
レベルシフタ４７は、内部回路電源電圧ＶＤＤを正側電源電圧、回路出力端ＯＵＴに導出される回路出力電圧ＶＳＳを負側電源電圧とし、クランプパルス発生源４６で発生される第１の振幅電圧（ＶＤＤ−０Ｖ）のクランプパルスを、第２の振幅電圧（ＶＤＤ−ＶＳＳ）のクランプパルスにレベルシフトしてＰｃｈＭＯＳトランジスタＱｐ１３のゲートに与える。これにより、ＰｃｈＭＯＳトランジスタＱｐ１３のスイッチング動作をより確実に行えることになる。
【００４１】
（チャージポンプ回路４１の動作）
ここで、上記構成のチャージポンプ回路４１の動作について説明する。電源投入時（回路起動時）には、クロックパルス発生器４４で発生されるクロックパルスがＡＮＤ回路４５を通してスイッチングパルスとして供給されると、そのスイッチングパルスに基づくコンデンサＣ１２の出力電位は、先ず、ダイオードＤ１１によってグランドレベルからダイオードＤ１１のしきい値電圧Ｖｔｈ分だけレベルシフトした電位にクランプされる。そして、スイッチングパルスが低レベル（０Ｖ）のときは、ＰｃｈＱｐ１１，Ｑｐ１２が導通状態となるため、コンデンサＣ１１が充電される。このとき、ＮｃｈＭＯＳトランジスタＱｎ１１が非導通状態にあるため、ＭＯＳトランジスタＱｐ１１，Ｑｎ１１のドレイン共通接続点の電位がＶＤＤレベルとなる。
【００４２】
次いで、スイッチングパルスが高レベル（ＶＤＤレベル）になると、ＮｃｈＭＯＳトランジスタＱｎ１１，Ｑｎ１２が導通状態となり、ＭＯＳトランジスタＱｐ１１，Ｑｎ１１のドレイン共通接続点の電位がグランドレベル（０Ｖ）になるため、コンデンサＣ１１の出力端の電位が−ＶＤＤレベルになる。この電位（−ＶＤＤ）がそのままＮｃｈＭＯＳトランジスタＱｎ１２を通して回路出力端ＯＵＴから回路出力電圧ＶＳＳとして導出される。
【００４３】
次に、回路出力電圧ＶＳＳがある程度立ち上がると（起動プロセス終了時）、クランプパルスｃｌｐをレベルシフトするためのレベルシフタ４７が動作を始める。レベルシフタ４７が動作し始めると、クランプパルス発生源４６で発生された振幅電圧ＶＤＤ−０Ｖのクランプパルスｃｌｐは、レベルシフタ４７において振幅電圧ＶＤＤ−ＶＳＳのクランプパルスにレベルシフトされ、しかる後ＰｃｈＭＯＳトランジスタＱｐ１３のゲートに印加される。
【００４４】
このとき、クランプパルスの低レベルが回路出力電圧ＶＳＳ、即ち−ＶＤＤレベルであるため、ＰｃｈＭＯＳトランジスタＱｐ１３が確実に導通状態になる。これにより、ダイオードＤ１１のアノードの電位は、グランドレベルからダイオードＤ１１のしきい値電圧Ｖｔｈ分だけシフトした電位ではなく、グランドレベルにクランプされる。これにより、以降のポンピング動作において、特にＰｃｈＭＯＳトランジスタＱｐ１２に対して十分な駆動電圧が得られる。
【００４５】
これにより、ＰｃｈＭＯＳトランジスタＱｐ１２において十分なスイッチング電流が得られるようになるため、安定したＤＣ−ＤＣ変換動作が行えるようになるとともに、変換効率を向上させることができる。特に、ＰｃｈＭＯＳトランジスタＱｐ１２のトランジスタサイズを大きくしなくても、十分なスイッチング電流を得ることができるため、小面積の回路規模にて電流容量の大きなＤＣ−ＤＣコンバータを実現できる。その効果は、しきい値電圧Ｖｔｈが大きいトランジスタ、例えばＴＦＴ（薄膜トランジスタ）を用いた場合に特に大きい。
【００４６】
（分圧回路４２の構成）
次に、分圧回路４２の構成について説明する。この分圧回路４２は、図４から明らかなように、互いに直列に接続された分圧抵抗Ｒ１，Ｒ２と、これら抵抗Ｒ１，Ｒ２に対して直列に接続されたスイッチ素子、例えばＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２とを有する構成となっている。ＰｃｈＭＯＳトランジスタＱｐ２１は基準電位点（本例では、内部回路電源ＶＤＤ）と抵抗Ｒ１の一端との間に接続されている。ＰｃｈＭＯＳトランジスタＱｐ２２は、抵抗Ｒ２の一端と回路出力端ＯＵＴとの間に接続されている。
【００４７】
この分圧回路４２において、本例では、分圧抵抗Ｒ１，Ｒ２は各抵抗値が等しくなるように設定されている。これにより、回路出力端ＯＵＴに導出される負側電源電圧ＶＳＳが−ＶＤＤレベルとなったときには、分圧抵抗Ｒ１，Ｒ２の分圧点Ｐの電位が０Ｖ（グランドレベル）となる。なお、分圧抵抗Ｒ１，Ｒ２の各抵抗値については必ずしも等しく設定する必要はなく、必要に応じて任意に設定可能である。
【００４８】
また、分圧回路４２は、ＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２が導通状態となる一定期間のみアクティブ状態となって分圧動作を行うようになっている。ＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２は、イネーブルパルス発生源４８で発生され、レベルシフタ４９を介して供給されるイネーブルパルスｅｎｂを各ゲート入力とする。ＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２は、各ゲートにイネーブルパルスｅｎｂが印加されることで導通状態となり、分圧回路４２をアクティブ状態とする。
【００４９】
ここで、クロックパルス発生源４４で発生されるクロックパルスｃｋの周期を２Ｈ（Ｈは水平走査期間）とした場合に、イネーブルパルス発生源４８からはイネーブルパルスｅｎｂを１Ｈ周期で発生するようにする。そして、１Ｈ期間のうちのある一定期間においてのみ低レベルとなる。この低レベルの期間に、イネーブルパルスｅｎｂはＭＯＳトランジスタＱｐ２１，Ｑｐ２２を導通させることによって分圧回路４２をアクティブ状態とする。
【００５０】
レベルシフタ４９は、内部回路電源電圧ＶＤＤを正側電源電圧、回路出力端ＯＵＴに導出される回路出力電圧ＶＳＳを負側電源電圧とし、イネーブルパルス発生源４８で発生される第１の振幅電圧（ＶＤＤ−０Ｖ）のイネーブルパルスを、第２の振幅電圧（ＶＤＤ−ＶＳＳ）のイネーブルパルスにレベルシフトしてＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２の各ゲートに与える。これにより、ＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２に対して駆動電圧を十分にとることができ、それらのスイッチング動作をより確実に行えるになる。
【００５１】
（レギュレーション回路４３の構成）
最後に、レギュレーション回路４３の構成について説明する。このレギュレーション回路４３は、図４から明らかなように、スイッチ素子、例えばＰｃｈＭＯＳトランジスタＱｐ３１、サンプルホールド（Ｓ／Ｈ）回路５０、コンパレータ５１および先述したＡＮＤ回路４５を有する構成となっている。
【００５２】
このレギュレーション回路４３において、ＰｃｈＭＯＳトランジスタＱｐ３１は、分圧回路４２の分圧点Ｐとコンパレータ５１の非反転（＋）入力端との間に接続されており、先述したイネーブルパルスｅｎｂをゲート入力とする。これにより、ＭＯＳトランジスタＱｐ３１は、分圧回路４２がアクティブ状態となる期間に導通状態となって分圧点Ｐに得られる分圧電圧をサンプルホールド回路５０およびコンパレータ５１に伝達する。
【００５３】
サンプルホールド回路５０は、ＭＯＳトランジスタＱｐ３１を介して伝達される分圧電圧を、ＭＯＳトランジスタＱｐ３１が次に導通状態になるまでホールドし、コンパレータ５１の非反転入力端に与え続ける。コンパレータ５１は、その反転（−）入力端に基準電圧（本例では、グランドレベル）が与えられており、分圧回路４２の分圧点Ｐに得られる分圧電圧と基準電圧とを比較し、分圧電圧が基準電圧を越えるときに高レベルの比較結果をＡＮＤ回路４５にそのゲート制御信号として与える。
【００５４】
（レギュレーション回路４３の動作）
ここで、上記構成のレギュレーション回路４３のレギュレーション動作について説明する。
【００５５】
先ず、イネーブルパルスｅｎｂが低レベルとなるレギュレーション期間では、分圧回路４２がアクティブ状態となることにより、その分圧点Ｐには回路出力端ＯＵＴの電位に応じた分圧電圧が得られる。ここで、回路出力端ＯＵＴに得られる負側出力電圧ＶＳＳが、目標電圧である−ＶＤＤレベルに達しないときには、分圧点Ｐの電位が０Ｖ(グランドレベル)よりも高くなる。
【００５６】
このとき、コンパレータ５１は、非反転入力電圧（分圧点Ｐの電圧）が反転入力電圧（グランドレベル）を越えることから、高レベルの比較結果をＡＮＤ回路４５に与える。すると、ＡＮＤ回路４５はクロックパルスｃｋをチャージポンプ回路４１に供給する。これにより、チャージポンプ回路４１ではクロックパルスｃｋに同期してポンピング動作が行われる。この一連の動作が１Ｈ周期ごとに繰り返して実行される。そして、最終的に、負側出力電圧ＶＳＳが目標電圧である−ＶＤＤレベルに達する。
【００５７】
負側出力電圧ＶＳＳが目標電圧である−ＶＤＤレベルに達すると、分圧点Ｐの電位が０Ｖ(グランドレベル)となる。このとき、コンパレータ５１は、非反転入力電圧（分圧点Ｐの電圧）と反転入力電圧（グランドレベル）とが等しくなるため、低レベルの比較結果をＡＮＤ回路４５に与える。すると、ＡＮＤ回路４５はクロックパルスｃｋのチャージポンプ回路４１への供給を遮断する。
【００５８】
このようにして、回路出力端ＯＵＴに得られる回路出力電圧ＶＳＳと内部回路電源電圧ＶＤＤとの差分を分圧回路４１で分圧し、その分圧点Ｐに得られる分圧電圧をコンパレータ５１において基準電圧（本例では、グランドレベル）と比較し、その比較結果に基づいてＡＮＤ回路４５でクロックパルスｃｋ（スイッチングパルス）のチャージポンプ回路４１への供給／停止を制御することにより、回路出力電圧ＶＳＳが目標電圧である−ＶＤＤレベルになるようにレギュレーションする回路動作が行われる。
【００５９】
また、上記構成のＤＣ−ＤＣコンバータでは、分圧回路４２において、イネーブルパルスｅｎｂに基づくＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２のＯＮ／ＯＦＦ制御により、レギュレーション期間においてのみ分圧回路４２をアクティブ状態とし、それ以外の期間では非アクティブ状態とするようにしたことにより、レギュレーション動作に必要な一定期間においてのみ分圧抵抗Ｒ１，Ｒ２に電流が流れることになるため、分圧抵抗Ｒ１，Ｒ２に常時電流を流すことに伴う消費電力のロスを抑えることができる。
【００６０】
なお、上記回路例においては、内部回路電源電圧ＶＤＤを基に、−ＶＤＤレベルの回路出力電圧ＶＳＳを発生する負電圧発生タイプのチャージポンプ型ＤＣ−ＤＣコンバータを例に採って説明したが、その電圧レベルは−ＶＤＤレベルに限られるものではなく、さらには、内部回路電源電圧ＶＤＤを基に、これと電圧値が異なる正の電源電圧を発生する正電圧発生タイプのチャージポンプ型ＤＣ−ＤＣコンバータであっても良い。
【００６１】
ところで、上述した如きチャージポンプ型ＤＣ−ＤＣコンバータでは、クロックパルス発生源４４で発生されるクロックパルス（スイッチングパルス）に同期してポンピング動作を行う際に、図８の波形図に示すように、クロックパルスが入力されるごとに出力電圧にリップル電圧が乗ってしまう。また、上記回路例に係るチャージポンプ型ＤＣ−ＤＣコンバータの場合には、スイッチングパルスに限らず、クランプパルス発生源４６からクランプパルスが入力されるときにも出力電圧にリップル電圧が乗ってしまう。
【００６２】
チャージポンプ型ＤＣ−ＤＣコンバータに代表されるように、クロックパルスに同期して回路動作を行う電源発生回路では、クロックパルスが入力されるごとに出力電圧にリップル電圧が乗り、このリップル電圧が回路の誤動作や画質低下の原因となることから、当該電源発生回路を液晶表示パネル１７上に搭載する際は、図１に示すように、パッド部２１に外付けのバイパスコンデンサ２２を接続し、このバイパスコンデンサ２２を用いてリップル電圧を低減する方策が採られる。その際の電源発生回路１６の配置位置はパッド部２１の近傍が望ましい。
【００６３】
ところが、本実施形態に係る液晶表示装置では、図１からも明らかなように、液晶表示パネル１７の額縁領域（画素部１１の周辺領域）において、パッド部２１側には、セレクタ回路１４やレベルシフタ１５などが配置されていることから電源発生回路１６の配置スペースを確保できない。さらに、画素部１１の左右両側にも、第一，第二垂直駆動回路１２，１３が配置されていることから電源発生回路１６の配置スペースを確保できない。したがって、画素部１１を挟んでパッド部２１と反対側に、電源発生回路１６を配置せざるを得ない。
【００６４】
［配線構造］
このように、液晶表示パネル１７上に電源発生回路１６を搭載するとともに、当該電源発生回路１６の出力端と外付けコンデンサ２２とをパッド部２１を介して電気的に接続することによって電源発生回路１６の出力電圧に含まれるリップル電圧を低減する構成を採る液晶表示装置において、本発明では、電源発生回路１６と第一，第二垂直駆動回路１２，１３およびパッド部２１との配線構造を特徴としている。
【００６５】
具体的には、画素部１１を挟んでパッド部２１と反対側に配置された電源発生回路１６の出力端と、バイパスコンデンサ２２が外付けされたパッド部２１の端子との間を、補助配線（専用配線）２３を引き回すことによって他の回路を経由せずに直接配線する。補助配線２３の配線材料としては、配線距離が長くなることから、低インピーダンスのものが望ましい。また、電源発生回路１６の出力電圧を第一，第二垂直駆動回路１２，１３に供給するための電源配線２４については、電源発生回路１６の出力端から直接引き出すのではなく、図１から明らかなように、補助配線２３上におけるパッド部２１の近傍で分岐し、先ず第二垂直駆動回路１３に配線し、さらに第二垂直駆動回路１３を経由して第一垂直駆動回路１２に配線する配線構造を採っている。
【００６６】
ところで、液晶表示パネル１７上に電源発生回路１６を搭載するとともに、当該電源発生回路１６の出力端と外付けコンデンサ２２とをパッド部２１を介して電気的に接続する構成の液晶表示装置において、画素部１１を挟んでパッド部２１と反対側に電源発生回路１６を配置する構成を採らざるを得ない場合には、一般的に、配線構造の簡略化を図るために、図５に示すように、電源発生回路１６の出力端と第一，第二垂直駆動回路１２，１３との間を電源配線２４で直接に配線し、その後にパッド部２１と配線する配線構造が採られる。
【００６７】
ところが、この配線構造を採った場合には、配線距離上、電源発生回路１６の出力端からはパッド部２１よりも第一，第二垂直駆動回路１２，１３の方が近いため、電源発生回路１６から出力されるリップル電圧が乗った出力電圧がそのまま第一，第二垂直駆動回路１２，１３に入力されることになり、バイパスコンデンサ２２によるリップル電圧の低減効果を得ることができない。
【００６８】
これに対して、上述した配線構造、即ち電源発生回路１６の出力端とパッド部２１との間を他の回路を経由せずに補助配線２３で直接配線するとともに、補助配線２３上におけるパッド部２１の近傍で分岐し、その分岐した電源配線２４で垂直駆動系（第一，第二垂直駆動回路１２，１３）に配線する配線構造を採ることにより、バイパスコンデンサ２２によってリップル電圧が十分に低減された後の電源発生回路１６の出力電圧を第一，第二垂直駆動回路１２，１３に入力できることになる。
【００６９】
すなわち、上述した配線構造を採ることにより、液晶表示パネル１７上における電源発生回路１６の配置位置に関係なく、電源発生回路１６の出力電圧に含まれるリップル電圧を確実に低減でき、リップル電圧低減後の電源発生回路１６の出力電圧を第一，第二垂直駆動回路１２，１３に電源電圧として供給できる。これにより、液晶表示パネル１７上における電源発生回路１６の配置の自由度が増し、額縁領域内の空スペースを有効に利用して配置できることから、電源発生回路１６を配置するための専用のスペースを特別に確保する必要がないため、液晶表示パネル１７の狭額縁化が可能となる。
【００７０】
なお、上記実施形態では、水平駆動系がセレクタ駆動方式の場合であって、セレクタ回路１４がパッド部２１側に配置された構成の液晶表示装置を例に採って説明したが、図６に示すように、垂直走査によって選択駆動された行の各画素回路に対して信号線１９−１〜１９−ｍを介して線順次（行単位）または点順次（画素単位）にて信号を書き込むための信号線駆動回路２５によって水平駆動系が構成され、その信号線駆動回路２５がパッド部２１と反対側に配置された構成の液晶表示装置にも同様に適用可能である。
【００７１】
水平駆動系が信号線駆動回路２５からなる液晶表示装置では、信号線駆動回路２５がシフトレジスタなどによって構成されることから、当該信号線駆動回路２５にも第一，第二垂直駆動回路１２，１３と同様に電源発生回路１６の出力電圧を供給する必要が生じる。この場合、信号線駆動回路２５がパッド部２１と反対側に配置されていることから、パッド部２１側に電源発生回路１６を配置するスペースを確保しやすい。ところが、何らかの理由によってパッド部２１側に電源発生回路１６を配置するスペースを確保できなく、パッド部２１と反対側に電源発生回路１６を配置する構成を採らざるを得ない場合には、先の実施形態に係る液晶表示装置と同様の配線構造を採るようにすれば良い。
【００７２】
すなわち、図６から明らかなように、電源発生回路１６の出力端とパッド部２１との間を他の回路を経由せずに補助配線２３で直接配線するとともに、パッド部２１の近傍で分岐し、その分岐した電源配線２４で第二垂直駆動回路１３、これを経由して信号線駆動回路２５、さらにこれを経由して第一垂直駆動回路１２に配線するようにする。この配線構造を採ることにより、第一，第二垂直駆動回路１２，１３と同様に信号線駆動回路２５にも、バイパスコンデンサ２２によってリップル電圧が十分に低減された後の電源発生回路１６の出力電圧を電源電圧として入力できることになる。
【００７３】
また、上記実施形態に係る配線構造においては、電源発生回路１６としてチャージポンプ型ＤＣ−ＤＣコンバータを用いた場合を例に採って説明したが、これに限られるものではなく、クロックパルスに同期して回路動作を行うことによって出力電圧にリップル電圧が乗る可能性のある電源発生回路全般の配線構造に対して適用可能である。
【００７４】
さらに、上記実施形態においては、画素の表示素子として液晶セルを用いた液晶表示装置に適用した場合を例に採って説明したが、液晶表示装置への適用に限られるものではなく、画素の表示素子としてエレクトロルミネッセンス(liquid crystal display;ＥＬ)素子を用いたＥＬ表示装置など、電源発生回路を搭載した駆動回路一体型表示装置全般に適用可能である。
【００７５】
図７は、本発明に係る携帯端末装置、例えば携帯電話機の構成の概略を示す外観図である。
【００７６】
本例に係る携帯電話機は、装置筐体６１の前面側に、スピーカ部６２、出力表示部６３、操作部６４およびマイク部６５を上部側から順に配置された構成となっている。かかる構成の携帯電話機において、出力表示部６３には液晶表示装置が用いられ、この液晶表示装置として先述した実施形態に係る液晶表示装置が用いられる。
【００７７】
このように、電源発生回路を液晶表示パネル上に搭載してなる液晶表示装置を出力表示部６３として用いた携帯電話機において、先述したように、液晶表示パネル上における電源発生回路の配置位置に関係なく、電源発生回路の出力電圧に含まれるリップル電圧を低減可能な配線構造を採るようにすることにより、電源発生回路の配置の自由度向上に伴って液晶表示パネルの狭額縁化が図れるため、携帯端末装置本体のさらなる小型化が可能となる。逆に、携帯端末装置本体のサイズを一定とした場合には、液晶表示パネルの狭額縁化の分だけ画面サイズの大型化が可能となる。
【００７８】
なお、ここでは、携帯電話機に適用した場合を例に採って説明したが、これに限られるものではなく、親子電話の子機やＰＤＡなど携帯端末装置全般に適用可能である。
【００７９】
【発明の効果】
以上説明したように、本発明によれば、クロックパルスに同期して回路動作を行う電源発生回路が画素部と同一の基板上に当該画素部を挟んでパッド部と反対側に配置されてなる表示装置において、電源発生回路の出力端と外付けコンデンサが接続されたパッド部とを補助配線で直接接続するとともに、この補助配線上におけるパッド部の近傍で分岐し、この分岐された電源配線によって基板内部の各回路に対して電源発生回路の出力電圧を供給する配線構造を採ることにより、電源発生回路の配置位置に関係なく、電源発生回路の出力電圧に含まれるリップル電圧を確実に低減できるため、電源発生回路の配置の自由度を向上でき、これに伴ってパネルの狭額縁化が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶表示装置の全体構成の概略を示すブロック図である。
【図２】画素回路の構成の一例を示す回路図である。
【図３】３時分割駆動のセレクタ回路の概念図である。
【図４】チャージポンプ型ＤＣ−ＤＣコンバータの回路例を示す回路図である。
【図５】電源発生回路を搭載した場合の一般的な配線構造を示す図である。
【図６】本発明の他の実施形態に係る液晶表示装置の全体構成の概略を示すブロック図である。
【図７】本発明に係る携帯電話機の構成の概略を示す外観図である。
【図８】リップル電圧を示す波形図である。
【符号の説明】
１１…画素部（有効画面）、１２…第一垂直駆動回路、１３…第二垂直駆動回路、１４…セレクタ回路、１５…レベルシフタ、１６…電源発生回路、１７…液晶表示パネル、１８−１〜１８−ｎ…走査線、１９−１〜１９−ｍ…信号線、２１…パッド部、２２…バイパスコンデンサ、２３…補助配線、２４…電源配線、３１…液晶セル、３２…保持容量、３３…画素選択用スイッチ、３４…データ書き込み用スイッチ、３５…メモリ回路、３６…データ読み出し用バッファ、３７…データ読み出し用スイッチ
【発明の属する技術分野】
本発明は、表示装置およびこれを用いた携帯端末装置に関し、特に画素部と同一の基板（パネル）上に電源発生回路を一体的に搭載してなる表示装置およびこれを出力表示部として用いた携帯端末装置に関する。
【０００２】
【従来の技術】
近年、携帯電話機やＰＤＡ(Personal Digital Assistants)などの携帯端末装置の普及がめざましい。これら携帯端末装置の急速な普及の要因の一つとして、その出力表示部として搭載される表示デバイス、一般的には液晶表示装置が挙げられる。その理由は、液晶表示装置は電界の有無によって液晶の分子配列形態を変え、光の透過／遮断の制御を行うことによって画像表示を行うものであり、原理的に、駆動するための電力をあまり必要としない特性を持ち、消費電力が少なくて済む低消費電力の表示デバイスだからである。
【０００３】
携帯端末装置では、主電源として単一電源電圧のバッテリが用いられる。これに対して、液晶表示装置において、画素が行列状に配列されてなる画素部の各画素に信号を書き込む水平駆動系では、ロジック部とアナログ部とで異なる電圧値の電源電圧が用いられ、また各画素を行単位で選択駆動する垂直駆動系では、水平駆動系側よりも絶対値の大きい電源電圧が用いられる。したがって、液晶表示装置を駆動するのに、電圧値が異なる複数の電源電圧を用意する必要がある。
【０００４】
ここで、複数の電源電圧ごとに電源発生回路を用意するようにしたのでは、液晶表示装置全体の構成が複雑になるとともにコスト高になり、ひいてはこれを搭載する携帯端末装置のコンパクト化、低コスト化の妨げとなる。したがって、例えば携帯端末装置に搭載される液晶表示装置には、バッテリの電源電圧に基づいて、これと電圧値が異なる電源電圧を発生する電源発生回路、例えばＤＣ−ＤＣコンバータが用いられている。このＤＣ−ＤＣコンバータとしては、従来、種々のタイプのものが知られている。その一つとして、チャージポンプ型ＤＣ−ＤＣコンバータがある。
【０００５】
チャージポンプ型ＤＣ−ＤＣコンバータは、従来一般的に知られているインダクタを用いた回路構成のものに比較して、外付け部品としてインダクタを使わなくて済むため、携帯端末装置の小型化に寄与できるという利点を持っている。その反面、チャージポンプ型ＤＣ−ＤＣコンバータでは、クロックパルスに同期してポンピング動作を行う際に、図８の波形図に示すように、クロックパルスが入力されるごとに出力電圧にリップル電圧が乗ってしまうことが知られている。このリップル電圧は、回路の誤動作や画質低下の原因となる。
【０００６】
したがって、このようにクロックパルスに同期して回路動作を行う電源発生回路、例えば上述したチャージポンプ型ＤＣ−ＤＣコンバータを利用する場合は、一般的に、ＤＣ−ＤＣコンバータの出力端にバイパスコンデンサを接続し、このバイパスコンデンサの作用によってリップル電圧を低減する方策が採られることになる。このことは、画素部が形成された液晶表示パネル上に駆動回路を一体的に形成してなるいわゆる駆動回路一体型液晶表示装置において、液晶表示パネル上に電源発生回路を搭載する場合にも同様に言える。
【０００７】
このように、駆動回路一体型液晶表示装置において、クロックパルスに同期して回路動作を行う電源発生回路を液晶表示パネル上に搭載する場合には、パネル外部との電気的接続をなすパッド部にバイパスコンデンサを外付けし、そのパッド部を介して電源発生回路の出力端とバイパスコンデンサとをパネル上の配線で接続することになる。
【０００８】
【発明が解決しようとする課題】
ところで、駆動回路一体型液晶表示装置では、画素部の駆動回路や電源発生回路などの周辺回路が、液晶表示パネル上における画素部の周辺領域（いわゆる、額縁）に配置されることになる。ここで、決められたパネルサイズに対して画素部（有効画面）のサイズをできるだけ大きく設定するには額縁をできるだけ狭くすること（狭額縁化）が求められる。特に、携帯電話機やＰＤＡなどの携帯端末装置への搭載を考えた場合、携帯端末装置では装置本体の小型化が商品性を高める一つの要因となっていることから、これに搭載する液晶表示装置にあっても、液晶表示パネルの狭額縁化が重要な課題となってくる。
【０００９】
ここで、駆動回路一体型液晶表示装置において、液晶表示パネル上への電源発生回路の搭載を考えた場合、画素部に対して垂直駆動系や水平駆動系の配置位置は必然的に決まってくることから、電源発生回路については額縁領域内の空いている部位に配置されることになる。しかしながら、先述したリップル電圧を低減するための外付けコンデンサとの接続の観点からすると、電源発生回路の配置位置はパッド部の近傍が望ましい。となると、電源発生回路を配置するためのスペースを新たに確保しなければならなく、結果として、液晶表示パネルの狭額縁化の妨げとなる。
【００１０】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、電源発生回路の配置位置に関係なくリップル電圧を低減できるとともに、電源発生回路のパネル上における配置の自由度向上によってパネルの狭額縁化を可能とした表示装置およびこれを用いた携帯端末装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明による表示装置は、画素が基板上に行列状に配列されてなる画素部と、この画素部と同一の基板上に当該画素部を挟んでパッド部と反対側に配置され、クロックパルスに同期して回路動作を行う電源発生回路と、基板外部との電気的接続をなすパッド部と電源発生回路の出力端とを接続する補助配線と、パッド部に接続された外付けコンデンサと、補助配線上のパッド部の近傍から基板内部の各回路に対して電源発生回路の出力電圧を供給する電源配線とを備えた構成となっている。この表示装置は、携帯電話機やＰＤＡ等の携帯端末装置において、その出力表示部として用いられる。
【００１２】
上記構成の表示装置またはこれを出力表示部として用いた携帯端末装置において、パッド部に外付けコンデンサが接続されることで、画素部を挟んでパッド部と反対側に配置された電源発生回路のリップル電圧を含む出力電圧が補助配線を通して外付けコンデンサに導かれ、当該コンデンサの作用によってリップル電圧が低減される。そして、このリップル電圧が低減された電源発生回路の出力電圧は、パッド部の近傍から電源配線によって基板内の各回路にその電源電圧として供給される。これにより、基板上の電源発生回路の配置位置に関係なく、リップル電圧を低減できるため、電源発生回路の基板（パネル）上の配置位置の自由度が増し、結果として、パネルの狭額縁化が可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施形態に係る表示装置、例えば画素の表示素子として液晶セルを用いた液晶表示装置の全体構成の概略を示すブロック図である。
【００１４】
図１から明らかなように、本実施形態に係る液晶表示装置は、画素回路が行列状に配列されてなる画素部１１と、この画素部１１の各画素回路を行単位で選択駆動する第一，第二垂直駆動回路１２，１３と、これら垂直駆動回路１２，１３によって選択駆動された行の画素回路に対して後述するセレクタ駆動方式による駆動制御の下に選択的に画像信号を供給するセレクタ回路１４と、パネル外部から入力される各種のタイミングパルスをレベルシフトするレベルシフタ１５と、パネル内の各回路に対して電源電圧を供給する電源発生回路１６とを有する構成となっている。
【００１５】
ここで、本実施形態に係る液晶表示装置は、第一，第二垂直駆動回路１２，１３、セレクタ回路１４、レベルシフタ１５および電源発生回路１６が、画素部１１が形成された基板（以下、「液晶表示パネル」と称す）１７上に一体的に形成された駆動回路一体型の構成となっている。液晶表示パネル１７は、各画素回路のスイッチング素子である例えば薄膜トランジスタ(Thin Film Transistor；ＴＦＴ)が形成されたＴＦＴ基板と、カラーフィルタや対向電極などが形成された対向基板とが重ね合わされ、これら基板間に液晶材料が封入された構造となっている。
【００１６】
画素部１１には、ｎ行ｍ列の画素配列に対してｎ本の走査線１８−１〜１８−ｎおよびｍ本の信号線１９−１〜１９−ｍがマトリクス状に配線され、その交差部分に画素回路が配置されている。これら画素回路の各々に対して、セレクタ回路１４による選択制御の下に、交流化された画像信号が信号線１９−１〜１９−ｍを通して供給される。ここで、交流駆動化された画像信号とは、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化することから、この液晶の劣化を防ぐために、コモン電圧(シグナルセンター)ＶＣＯＭを中心にある周期にて極性が反転する画像信号のことを言う。
【００１７】
また、交流駆動化された画像信号による駆動は、画像信号の極性反転のタイミングにより、１Ｆ（１Ｆは１フィールド期間）反転駆動と１Ｈ（１Ｈは１水平走査期間）反転駆動とに大別される。１Ｆ反転駆動は、ある極性の画像信号を全画素に書き込んだ後に、画像信号の極性を反転させる駆動法である。一方、１Ｈ反転駆動は、１ライン（１行）ごとに画像信号の極性を反転させ、これをさらにフィールドごとに反転させる駆動法である。
【００１８】
なお、本実施形態に係る液晶表示装置においては、交流化された画像信号として、通常表示のためのアナログ画像信号と静止画用のデジタル画像データとが、液晶表示パネル１７の外部に設けられたドライバＩＣ２０から、パネル外部との電気的接続をなすパッド部２１を介してパネル内に入力され、セレクタ回路１４を通して適宜供給されることになる。
【００１９】
［画素回路］
図２は、ｉ行ｉ列目の画素回路の構成の一例を示す回路図である。当該画素回路は、液晶セル３１、保持容量３２、画素選択用スイッチ３３、データ書き込み用スイッチ３４、メモリ回路３５、データ読み出し用バッファ３６およびデータ読み出し用スイッチ３７を有する構成となっている。
【００２０】
液晶セル３１および保持容量３２はその各一端が共通接続されて液晶セル部を構成している。液晶セル３１の他端にはコモン電圧ＶＣＯＭが印加され、保持容量３２の他端には１Ｈ（または、１Ｆ）ごとに極性が反転する電位Ｃｓが印加される。画素選択用スイッチ３３は、その一端が信号線１９−ｉに、その他端が液晶セル３１および保持容量３２の各一端にそれぞれ接続され、走査線１８−ｉを介して与えられる走査信号ＧＡＴＥによって駆動されることで、液晶セル部に対するアナログ画像信号の書き込みを行う。
【００２１】
データ書き込み用スイッチ３４は、その一端が信号線１９−ｉに、その他端がメモリ回路３５の入力端にそれぞれ接続されており、データ書き込み制御線３８−ｉを介して与えられる書き込み制御信号ｄｗＧＡＴＥによって駆動されることで、メモリ回路３５に対するデジタル画像データの書き込みを行う。メモリ回路３５に書き込まれたデジタル画像データ（以下、「メモリデータ」と略称する場合もある）は、読み出し用バッファ３６を通して読み出される。
【００２２】
データ読み出し用スイッチ３７は、その一端が読み出し用バッファ３６の出力端に、その他端が液晶セル３１および保持容量３２の各一端にそれぞれ接続されており、データ読み出し制御線３９−ｉを介して与えられるデータ読み出し制御信号ｄｒＧＡＴＥによって駆動されることで、読み出し用バッファ３６を通してメモリ回路３５から読み出されたデジタル画像データの液晶セル部への書き込みを行う。なお、メモリ回路３５には、電源制御線４０−ｉを介して電源電圧ＶＣＣＭＥＭが供給される。
【００２３】
なお、画素回路としては、必ずしもメモリ回路を有する構成のものに限られるものではなく、液晶セル３１、保持容量３２および画素トランジスタ（ＴＦＴ）からなる基本的な構成の画素回路あるいはその変形例に係る画素回路などであっても良いことは勿論である。
【００２４】
［垂直駆動系］
画素部１１の各画素（画素回路）を行単位で選択駆動する垂直駆動系は、図１から明らかなように、第一垂直駆動回路１２と第二垂直駆動回路１３との２系統に分けられ、画素部１１の左右両側に分離して配置されている。そして、これら垂直駆動回路１２，１３は、図２の画素回路が有する４本の配線、即ち走査線１８−ｉ、データ書き込み制御線３８−ｉ、データ読み出し制御線３９−ｉおよび電源制御線４０−ｉの駆動を２本ずつ担っている。一例として、第一垂直駆動回路１２が走査線１８−ｉおよびデータ読み出し制御線３９−ｉの駆動を担い、第二垂直駆動回路１３がデータ書き込み制御線３８−ｉおよび電源制御線４０−ｉの駆動を担っている。
【００２５】
なお、本実施形態に係る液晶表示装置においては、メモリ内蔵の画素回路を前提とし、当該画素回路に用いる複数本の制御線の駆動を２系統の垂直駆動回路１２，１３によって分担する構成を採っているが、メモリを内蔵しない画素回路を用いる場合には、画素回路の制御線が少ないため、一般的には垂直駆動回路が１系統で済むことになる。ただし、このような場合でも、垂直駆動回路を２系統に分け、画素部１１の左右両側に分離して配置する構成を採ることも可能である。この左右両側配置の構成を採ることにより、走査線１８−１〜１８−ｎによって各画素回路、特に中心部の画素回路に伝送される走査パルスの遅延を防止できる効果がある。
【００２６】
［水平駆動系］
ここで、本実施形態に係る液晶表示装置においては、液晶表示パネル１７の信号線１９−１〜１９−ｍを駆動する水平駆動系にセレクタ駆動方式（時分割駆動方式）を用いている。このセレクタ駆動方式とは、信号線１９−１〜１９−ｍをドライバＩＣ２０の１つの出力に対して複数本を単位（組）として割り当て、この複数本の信号線を時分割にて選択してその選択した信号線にドライバＩＣ２０の出力信号を時分割にて振り分けて供給する駆動方式である。
【００２７】
具体的には、ドライバＩＣ２０の１つの出力と信号線１９−１〜１９−ｍとを１対Ｎ（Ｎは２以上の整数）の対応関係に設定し、ドライバＩＣ２０の１つの出力信号に対して割り当てられたＮ本の信号線をＮ時分割にて選択して駆動するというものである。このセレクタ駆動方式を採用することにより、ドライバＩＣ２０の出力数および当該ドライバＩＣ２０と液晶表示パネル１７との間の配線の本数を、信号線１９−１〜１９−ｍの本数ｍの１／Ｎに削減可能になるという利点がある。
【００２８】
このセレクタ駆動方式を採るために、画素部１１において、信号線１９−１〜１９−ｍを、互いに隣り合う複数本ずつを組にしている。一例として、画素回路が水平方向に例えばＢ（青）Ｇ（緑）Ｒ（赤）の繰り返しで配列されているカラー対応の液晶表示パネル１７の場合は、信号線１９−１〜１９−ｍについて互いに隣り合う３本ずつ（ＢＧＲ）が組になる。すなわち、本例の場合には、３時分割駆動ということになる。
【００２９】
一方、セレクタ回路１４には、液晶表示パネル１７の外部に設けられたドライバＩＣ２０から、ｍ本の信号線１９−１〜１９−ｍに対してｍ／３チャンネル分のカラー画像信号が供給される。すなわち、ドライバＩＣ２０は、各チャンネルから対応する各組の３本の信号線に与えるＢＧＲの各信号を時系列で出力する。これに対して、セレクタ回路１４は、ドライバＩＣ２０から各チャンネルごとに出力される時系列の信号を時分割にてサンプリングして各組の３本の信号線に順次供給する。
【００３０】
図３は、３時分割駆動のセレクタ回路１４の概念図である。図３から明らかなように、セレクタ回路１４は、ドライバＩＣ２０の１本の出力線と各組の３本の信号線との間に接続され、これら３本の信号線に与えられる信号を時分割にてサンプリングする３個のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３からなるセレクタ（ＳＥＬ）１４−１〜１４−ｋ（ｋ＝ｍ／３）を、ドライバＩＣ２０の各出力線に対応して有する構成となっている。
【００３１】
ここで、ドライバＩＣ２０から１本の出力線に対してＢＧＲの３画素分の画像信号が時系列で出力されると、この１系統のＢＧＲ時系列の画像信号が３個のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３による時分割駆動によって３本の信号線に順次振り分けられて供給される。３個のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３は、セレクタパルスＳＥＬＢ，ＳＥＬＧ，ＳＥＬＲによって順にＯＮ／ＯＦＦ駆動される。
【００３２】
［レベルシフタ１５］
上記構成の液晶表示装置において、第一，第二垂直駆動回路１２，１３やセレクタ回路１４を含む駆動回路をコントロールするための各種のタイミングパルスが、液晶表示パネル１７の外部に設けられた制御ＩＣ（図示せず）からパッド部２１を通して例えばＴＴＬレベルの低電圧振幅で入力される。レベルシフタ１５は、この低電圧振幅の各種のタイミングパルスを、液晶の駆動に必要な高電圧振幅のタイミングパルスにレベルシフトして各回路部に供給する。
【００３３】
一例として、レベルシフタ１５には、セレクタパルスｓｅｌＢ，ｓｅｌＧ，ｓｅｌＲがパッド部２１を通してパネル外部から低電圧振幅、例えば０−３Ｖで入力される。レベルシフタ１５は、これらセレクタパルスｓｅｌＢ，ｓｅｌＧ，ｓｅｌＲを高電圧振幅、例えば０−７Ｖのパルスにレベルシフトしてセレクタ回路１４に対してその３個のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３の制御パルスとして供給する。
【００３４】
［電源発生回路１６］
電源発生回路１６は、内部回路電源電圧ＶＤＤに基づいて例えば負電源電圧ＶＳＳを発生するために設けられたものである。この電源発生回路１６としては、例えば、チャージポンプ型ＤＣ−ＤＣコンバータが用いられる。このチャージポンプ型ＤＣ−ＤＣコンバータの構成の一例を図４に示す。同図から明らかなように、本回路例に係るＤＣ−ＤＣコンバータは、チャージポンプ回路４１、分圧回路４２およびレギュレーション回路４３を有する構成となっている。以下に、各回路部分の構成および動作について詳細に説明する。
【００３５】
（チャージポンプ回路４１の構成）
先ず、チャージポンプ回路４１の構成について説明する。チャージポンプ回路４１は、ＰｃｈＭＯＳトランジスタＱｐ１１、ＮｃｈＭＯＳトランジスタＱｎ１１、コンデンサＣ１１，Ｃ１２、ダイオードＤ１１、ＮｃｈＭＯＳトランジスタＱｎ１２、ＰｃｈＭＯＳトランジスタＱｐ１２，Ｑｐ１３および負荷コンデンサＣ１３を有し、クロックパルス発生源４４からＡＮＤ回路４５を通して供給されるクロックパルスｃｋに同期して充放電動作を繰り返す構成となっている。
【００３６】
このチャージポンプ回路４１において、ＰｃｈＭＯＳトランジスタＱｐ１１およびＮｃｈＭＯＳトランジスタＱｎ１１は、内部回路電源ＶＤＤとグランド（ＧＮＤ）との間に直列に接続され、かつ各ゲートが共通に接続されることによってＣＭＯＳインバータを構成している。コンデンサＣ１１は、その一端がＭＯＳトランジスタＱｎ１１，Ｑｐ１１のドレイン共通接続点に接続されている。
【００３７】
ＮｃｈＭＯＳトランジスタＱｎ１２は、そのドレインがコンデンサＣ１１の他端に、そのソースが回路出力端ＯＵＴにそれぞれ接続されている。負荷コンデンサＣ１３は回路出力端ＯＵＴとグランドとの間に接続されている。ＰｃｈＭＯＳトランジスタＱｐ１２は、そのソースがコンデンサＣ１１の他端に、そのドレインがグランドにそれぞれ接続されている。これらＭＯＳトランジスタＱｎ１２，Ｑｐ１２は、各ゲートに後述するスイッチングパルスが印加されることによってＯＮ（導通）状態となるスイッチング素子として機能する。
【００３８】
コンデンサＣ１２は、その一端がＭＯＳトランジスタＱｎ１１，Ｑｐ１１のゲート共通接続点に接続されている。ダイオードＤ１１は、そのアノードがコンデンサＣ１２の他端に、そのカソードがグランドにそれぞれ接続されている。このダイオードＤ１１は、回路の起動時にＭＯＳトランジスタＱｎ１２，Ｑｐ１２の各ゲートに印加するスイッチングパルス電圧をダイオードクランプする作用をなす。ＭＯＳトランジスタＱｐ１３は、そのソースがコンデンサＣ１２の他端に、そのドレインがグランドにそれぞれ接続されている。
【００３９】
ＭＯＳトランジスタＱｐ１３のゲートにはクランプパルス発生源４６で発生されるクランプパルスｃｌｐがレベルシフタ４７を介して供給される。ＭＯＳトランジスタＱｐ１３は、そのゲートにクランプパルスｃｌｐが印加されることで、ＭＯＳトランジスタＱｎ１２，Ｑｐ１２のゲートに印加するスイッチングパルス電圧を内部回路電源電圧ＶＤＤにクランプする作用をなす。
【００４０】
レベルシフタ４７は、内部回路電源電圧ＶＤＤを正側電源電圧、回路出力端ＯＵＴに導出される回路出力電圧ＶＳＳを負側電源電圧とし、クランプパルス発生源４６で発生される第１の振幅電圧（ＶＤＤ−０Ｖ）のクランプパルスを、第２の振幅電圧（ＶＤＤ−ＶＳＳ）のクランプパルスにレベルシフトしてＰｃｈＭＯＳトランジスタＱｐ１３のゲートに与える。これにより、ＰｃｈＭＯＳトランジスタＱｐ１３のスイッチング動作をより確実に行えることになる。
【００４１】
（チャージポンプ回路４１の動作）
ここで、上記構成のチャージポンプ回路４１の動作について説明する。電源投入時（回路起動時）には、クロックパルス発生器４４で発生されるクロックパルスがＡＮＤ回路４５を通してスイッチングパルスとして供給されると、そのスイッチングパルスに基づくコンデンサＣ１２の出力電位は、先ず、ダイオードＤ１１によってグランドレベルからダイオードＤ１１のしきい値電圧Ｖｔｈ分だけレベルシフトした電位にクランプされる。そして、スイッチングパルスが低レベル（０Ｖ）のときは、ＰｃｈＱｐ１１，Ｑｐ１２が導通状態となるため、コンデンサＣ１１が充電される。このとき、ＮｃｈＭＯＳトランジスタＱｎ１１が非導通状態にあるため、ＭＯＳトランジスタＱｐ１１，Ｑｎ１１のドレイン共通接続点の電位がＶＤＤレベルとなる。
【００４２】
次いで、スイッチングパルスが高レベル（ＶＤＤレベル）になると、ＮｃｈＭＯＳトランジスタＱｎ１１，Ｑｎ１２が導通状態となり、ＭＯＳトランジスタＱｐ１１，Ｑｎ１１のドレイン共通接続点の電位がグランドレベル（０Ｖ）になるため、コンデンサＣ１１の出力端の電位が−ＶＤＤレベルになる。この電位（−ＶＤＤ）がそのままＮｃｈＭＯＳトランジスタＱｎ１２を通して回路出力端ＯＵＴから回路出力電圧ＶＳＳとして導出される。
【００４３】
次に、回路出力電圧ＶＳＳがある程度立ち上がると（起動プロセス終了時）、クランプパルスｃｌｐをレベルシフトするためのレベルシフタ４７が動作を始める。レベルシフタ４７が動作し始めると、クランプパルス発生源４６で発生された振幅電圧ＶＤＤ−０Ｖのクランプパルスｃｌｐは、レベルシフタ４７において振幅電圧ＶＤＤ−ＶＳＳのクランプパルスにレベルシフトされ、しかる後ＰｃｈＭＯＳトランジスタＱｐ１３のゲートに印加される。
【００４４】
このとき、クランプパルスの低レベルが回路出力電圧ＶＳＳ、即ち−ＶＤＤレベルであるため、ＰｃｈＭＯＳトランジスタＱｐ１３が確実に導通状態になる。これにより、ダイオードＤ１１のアノードの電位は、グランドレベルからダイオードＤ１１のしきい値電圧Ｖｔｈ分だけシフトした電位ではなく、グランドレベルにクランプされる。これにより、以降のポンピング動作において、特にＰｃｈＭＯＳトランジスタＱｐ１２に対して十分な駆動電圧が得られる。
【００４５】
これにより、ＰｃｈＭＯＳトランジスタＱｐ１２において十分なスイッチング電流が得られるようになるため、安定したＤＣ−ＤＣ変換動作が行えるようになるとともに、変換効率を向上させることができる。特に、ＰｃｈＭＯＳトランジスタＱｐ１２のトランジスタサイズを大きくしなくても、十分なスイッチング電流を得ることができるため、小面積の回路規模にて電流容量の大きなＤＣ−ＤＣコンバータを実現できる。その効果は、しきい値電圧Ｖｔｈが大きいトランジスタ、例えばＴＦＴ（薄膜トランジスタ）を用いた場合に特に大きい。
【００４６】
（分圧回路４２の構成）
次に、分圧回路４２の構成について説明する。この分圧回路４２は、図４から明らかなように、互いに直列に接続された分圧抵抗Ｒ１，Ｒ２と、これら抵抗Ｒ１，Ｒ２に対して直列に接続されたスイッチ素子、例えばＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２とを有する構成となっている。ＰｃｈＭＯＳトランジスタＱｐ２１は基準電位点（本例では、内部回路電源ＶＤＤ）と抵抗Ｒ１の一端との間に接続されている。ＰｃｈＭＯＳトランジスタＱｐ２２は、抵抗Ｒ２の一端と回路出力端ＯＵＴとの間に接続されている。
【００４７】
この分圧回路４２において、本例では、分圧抵抗Ｒ１，Ｒ２は各抵抗値が等しくなるように設定されている。これにより、回路出力端ＯＵＴに導出される負側電源電圧ＶＳＳが−ＶＤＤレベルとなったときには、分圧抵抗Ｒ１，Ｒ２の分圧点Ｐの電位が０Ｖ（グランドレベル）となる。なお、分圧抵抗Ｒ１，Ｒ２の各抵抗値については必ずしも等しく設定する必要はなく、必要に応じて任意に設定可能である。
【００４８】
また、分圧回路４２は、ＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２が導通状態となる一定期間のみアクティブ状態となって分圧動作を行うようになっている。ＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２は、イネーブルパルス発生源４８で発生され、レベルシフタ４９を介して供給されるイネーブルパルスｅｎｂを各ゲート入力とする。ＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２は、各ゲートにイネーブルパルスｅｎｂが印加されることで導通状態となり、分圧回路４２をアクティブ状態とする。
【００４９】
ここで、クロックパルス発生源４４で発生されるクロックパルスｃｋの周期を２Ｈ（Ｈは水平走査期間）とした場合に、イネーブルパルス発生源４８からはイネーブルパルスｅｎｂを１Ｈ周期で発生するようにする。そして、１Ｈ期間のうちのある一定期間においてのみ低レベルとなる。この低レベルの期間に、イネーブルパルスｅｎｂはＭＯＳトランジスタＱｐ２１，Ｑｐ２２を導通させることによって分圧回路４２をアクティブ状態とする。
【００５０】
レベルシフタ４９は、内部回路電源電圧ＶＤＤを正側電源電圧、回路出力端ＯＵＴに導出される回路出力電圧ＶＳＳを負側電源電圧とし、イネーブルパルス発生源４８で発生される第１の振幅電圧（ＶＤＤ−０Ｖ）のイネーブルパルスを、第２の振幅電圧（ＶＤＤ−ＶＳＳ）のイネーブルパルスにレベルシフトしてＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２の各ゲートに与える。これにより、ＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２に対して駆動電圧を十分にとることができ、それらのスイッチング動作をより確実に行えるになる。
【００５１】
（レギュレーション回路４３の構成）
最後に、レギュレーション回路４３の構成について説明する。このレギュレーション回路４３は、図４から明らかなように、スイッチ素子、例えばＰｃｈＭＯＳトランジスタＱｐ３１、サンプルホールド（Ｓ／Ｈ）回路５０、コンパレータ５１および先述したＡＮＤ回路４５を有する構成となっている。
【００５２】
このレギュレーション回路４３において、ＰｃｈＭＯＳトランジスタＱｐ３１は、分圧回路４２の分圧点Ｐとコンパレータ５１の非反転（＋）入力端との間に接続されており、先述したイネーブルパルスｅｎｂをゲート入力とする。これにより、ＭＯＳトランジスタＱｐ３１は、分圧回路４２がアクティブ状態となる期間に導通状態となって分圧点Ｐに得られる分圧電圧をサンプルホールド回路５０およびコンパレータ５１に伝達する。
【００５３】
サンプルホールド回路５０は、ＭＯＳトランジスタＱｐ３１を介して伝達される分圧電圧を、ＭＯＳトランジスタＱｐ３１が次に導通状態になるまでホールドし、コンパレータ５１の非反転入力端に与え続ける。コンパレータ５１は、その反転（−）入力端に基準電圧（本例では、グランドレベル）が与えられており、分圧回路４２の分圧点Ｐに得られる分圧電圧と基準電圧とを比較し、分圧電圧が基準電圧を越えるときに高レベルの比較結果をＡＮＤ回路４５にそのゲート制御信号として与える。
【００５４】
（レギュレーション回路４３の動作）
ここで、上記構成のレギュレーション回路４３のレギュレーション動作について説明する。
【００５５】
先ず、イネーブルパルスｅｎｂが低レベルとなるレギュレーション期間では、分圧回路４２がアクティブ状態となることにより、その分圧点Ｐには回路出力端ＯＵＴの電位に応じた分圧電圧が得られる。ここで、回路出力端ＯＵＴに得られる負側出力電圧ＶＳＳが、目標電圧である−ＶＤＤレベルに達しないときには、分圧点Ｐの電位が０Ｖ(グランドレベル)よりも高くなる。
【００５６】
このとき、コンパレータ５１は、非反転入力電圧（分圧点Ｐの電圧）が反転入力電圧（グランドレベル）を越えることから、高レベルの比較結果をＡＮＤ回路４５に与える。すると、ＡＮＤ回路４５はクロックパルスｃｋをチャージポンプ回路４１に供給する。これにより、チャージポンプ回路４１ではクロックパルスｃｋに同期してポンピング動作が行われる。この一連の動作が１Ｈ周期ごとに繰り返して実行される。そして、最終的に、負側出力電圧ＶＳＳが目標電圧である−ＶＤＤレベルに達する。
【００５７】
負側出力電圧ＶＳＳが目標電圧である−ＶＤＤレベルに達すると、分圧点Ｐの電位が０Ｖ(グランドレベル)となる。このとき、コンパレータ５１は、非反転入力電圧（分圧点Ｐの電圧）と反転入力電圧（グランドレベル）とが等しくなるため、低レベルの比較結果をＡＮＤ回路４５に与える。すると、ＡＮＤ回路４５はクロックパルスｃｋのチャージポンプ回路４１への供給を遮断する。
【００５８】
このようにして、回路出力端ＯＵＴに得られる回路出力電圧ＶＳＳと内部回路電源電圧ＶＤＤとの差分を分圧回路４１で分圧し、その分圧点Ｐに得られる分圧電圧をコンパレータ５１において基準電圧（本例では、グランドレベル）と比較し、その比較結果に基づいてＡＮＤ回路４５でクロックパルスｃｋ（スイッチングパルス）のチャージポンプ回路４１への供給／停止を制御することにより、回路出力電圧ＶＳＳが目標電圧である−ＶＤＤレベルになるようにレギュレーションする回路動作が行われる。
【００５９】
また、上記構成のＤＣ−ＤＣコンバータでは、分圧回路４２において、イネーブルパルスｅｎｂに基づくＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２のＯＮ／ＯＦＦ制御により、レギュレーション期間においてのみ分圧回路４２をアクティブ状態とし、それ以外の期間では非アクティブ状態とするようにしたことにより、レギュレーション動作に必要な一定期間においてのみ分圧抵抗Ｒ１，Ｒ２に電流が流れることになるため、分圧抵抗Ｒ１，Ｒ２に常時電流を流すことに伴う消費電力のロスを抑えることができる。
【００６０】
なお、上記回路例においては、内部回路電源電圧ＶＤＤを基に、−ＶＤＤレベルの回路出力電圧ＶＳＳを発生する負電圧発生タイプのチャージポンプ型ＤＣ−ＤＣコンバータを例に採って説明したが、その電圧レベルは−ＶＤＤレベルに限られるものではなく、さらには、内部回路電源電圧ＶＤＤを基に、これと電圧値が異なる正の電源電圧を発生する正電圧発生タイプのチャージポンプ型ＤＣ−ＤＣコンバータであっても良い。
【００６１】
ところで、上述した如きチャージポンプ型ＤＣ−ＤＣコンバータでは、クロックパルス発生源４４で発生されるクロックパルス（スイッチングパルス）に同期してポンピング動作を行う際に、図８の波形図に示すように、クロックパルスが入力されるごとに出力電圧にリップル電圧が乗ってしまう。また、上記回路例に係るチャージポンプ型ＤＣ−ＤＣコンバータの場合には、スイッチングパルスに限らず、クランプパルス発生源４６からクランプパルスが入力されるときにも出力電圧にリップル電圧が乗ってしまう。
【００６２】
チャージポンプ型ＤＣ−ＤＣコンバータに代表されるように、クロックパルスに同期して回路動作を行う電源発生回路では、クロックパルスが入力されるごとに出力電圧にリップル電圧が乗り、このリップル電圧が回路の誤動作や画質低下の原因となることから、当該電源発生回路を液晶表示パネル１７上に搭載する際は、図１に示すように、パッド部２１に外付けのバイパスコンデンサ２２を接続し、このバイパスコンデンサ２２を用いてリップル電圧を低減する方策が採られる。その際の電源発生回路１６の配置位置はパッド部２１の近傍が望ましい。
【００６３】
ところが、本実施形態に係る液晶表示装置では、図１からも明らかなように、液晶表示パネル１７の額縁領域（画素部１１の周辺領域）において、パッド部２１側には、セレクタ回路１４やレベルシフタ１５などが配置されていることから電源発生回路１６の配置スペースを確保できない。さらに、画素部１１の左右両側にも、第一，第二垂直駆動回路１２，１３が配置されていることから電源発生回路１６の配置スペースを確保できない。したがって、画素部１１を挟んでパッド部２１と反対側に、電源発生回路１６を配置せざるを得ない。
【００６４】
［配線構造］
このように、液晶表示パネル１７上に電源発生回路１６を搭載するとともに、当該電源発生回路１６の出力端と外付けコンデンサ２２とをパッド部２１を介して電気的に接続することによって電源発生回路１６の出力電圧に含まれるリップル電圧を低減する構成を採る液晶表示装置において、本発明では、電源発生回路１６と第一，第二垂直駆動回路１２，１３およびパッド部２１との配線構造を特徴としている。
【００６５】
具体的には、画素部１１を挟んでパッド部２１と反対側に配置された電源発生回路１６の出力端と、バイパスコンデンサ２２が外付けされたパッド部２１の端子との間を、補助配線（専用配線）２３を引き回すことによって他の回路を経由せずに直接配線する。補助配線２３の配線材料としては、配線距離が長くなることから、低インピーダンスのものが望ましい。また、電源発生回路１６の出力電圧を第一，第二垂直駆動回路１２，１３に供給するための電源配線２４については、電源発生回路１６の出力端から直接引き出すのではなく、図１から明らかなように、補助配線２３上におけるパッド部２１の近傍で分岐し、先ず第二垂直駆動回路１３に配線し、さらに第二垂直駆動回路１３を経由して第一垂直駆動回路１２に配線する配線構造を採っている。
【００６６】
ところで、液晶表示パネル１７上に電源発生回路１６を搭載するとともに、当該電源発生回路１６の出力端と外付けコンデンサ２２とをパッド部２１を介して電気的に接続する構成の液晶表示装置において、画素部１１を挟んでパッド部２１と反対側に電源発生回路１６を配置する構成を採らざるを得ない場合には、一般的に、配線構造の簡略化を図るために、図５に示すように、電源発生回路１６の出力端と第一，第二垂直駆動回路１２，１３との間を電源配線２４で直接に配線し、その後にパッド部２１と配線する配線構造が採られる。
【００６７】
ところが、この配線構造を採った場合には、配線距離上、電源発生回路１６の出力端からはパッド部２１よりも第一，第二垂直駆動回路１２，１３の方が近いため、電源発生回路１６から出力されるリップル電圧が乗った出力電圧がそのまま第一，第二垂直駆動回路１２，１３に入力されることになり、バイパスコンデンサ２２によるリップル電圧の低減効果を得ることができない。
【００６８】
これに対して、上述した配線構造、即ち電源発生回路１６の出力端とパッド部２１との間を他の回路を経由せずに補助配線２３で直接配線するとともに、補助配線２３上におけるパッド部２１の近傍で分岐し、その分岐した電源配線２４で垂直駆動系（第一，第二垂直駆動回路１２，１３）に配線する配線構造を採ることにより、バイパスコンデンサ２２によってリップル電圧が十分に低減された後の電源発生回路１６の出力電圧を第一，第二垂直駆動回路１２，１３に入力できることになる。
【００６９】
すなわち、上述した配線構造を採ることにより、液晶表示パネル１７上における電源発生回路１６の配置位置に関係なく、電源発生回路１６の出力電圧に含まれるリップル電圧を確実に低減でき、リップル電圧低減後の電源発生回路１６の出力電圧を第一，第二垂直駆動回路１２，１３に電源電圧として供給できる。これにより、液晶表示パネル１７上における電源発生回路１６の配置の自由度が増し、額縁領域内の空スペースを有効に利用して配置できることから、電源発生回路１６を配置するための専用のスペースを特別に確保する必要がないため、液晶表示パネル１７の狭額縁化が可能となる。
【００７０】
なお、上記実施形態では、水平駆動系がセレクタ駆動方式の場合であって、セレクタ回路１４がパッド部２１側に配置された構成の液晶表示装置を例に採って説明したが、図６に示すように、垂直走査によって選択駆動された行の各画素回路に対して信号線１９−１〜１９−ｍを介して線順次（行単位）または点順次（画素単位）にて信号を書き込むための信号線駆動回路２５によって水平駆動系が構成され、その信号線駆動回路２５がパッド部２１と反対側に配置された構成の液晶表示装置にも同様に適用可能である。
【００７１】
水平駆動系が信号線駆動回路２５からなる液晶表示装置では、信号線駆動回路２５がシフトレジスタなどによって構成されることから、当該信号線駆動回路２５にも第一，第二垂直駆動回路１２，１３と同様に電源発生回路１６の出力電圧を供給する必要が生じる。この場合、信号線駆動回路２５がパッド部２１と反対側に配置されていることから、パッド部２１側に電源発生回路１６を配置するスペースを確保しやすい。ところが、何らかの理由によってパッド部２１側に電源発生回路１６を配置するスペースを確保できなく、パッド部２１と反対側に電源発生回路１６を配置する構成を採らざるを得ない場合には、先の実施形態に係る液晶表示装置と同様の配線構造を採るようにすれば良い。
【００７２】
すなわち、図６から明らかなように、電源発生回路１６の出力端とパッド部２１との間を他の回路を経由せずに補助配線２３で直接配線するとともに、パッド部２１の近傍で分岐し、その分岐した電源配線２４で第二垂直駆動回路１３、これを経由して信号線駆動回路２５、さらにこれを経由して第一垂直駆動回路１２に配線するようにする。この配線構造を採ることにより、第一，第二垂直駆動回路１２，１３と同様に信号線駆動回路２５にも、バイパスコンデンサ２２によってリップル電圧が十分に低減された後の電源発生回路１６の出力電圧を電源電圧として入力できることになる。
【００７３】
また、上記実施形態に係る配線構造においては、電源発生回路１６としてチャージポンプ型ＤＣ−ＤＣコンバータを用いた場合を例に採って説明したが、これに限られるものではなく、クロックパルスに同期して回路動作を行うことによって出力電圧にリップル電圧が乗る可能性のある電源発生回路全般の配線構造に対して適用可能である。
【００７４】
さらに、上記実施形態においては、画素の表示素子として液晶セルを用いた液晶表示装置に適用した場合を例に採って説明したが、液晶表示装置への適用に限られるものではなく、画素の表示素子としてエレクトロルミネッセンス(liquid crystal display;ＥＬ)素子を用いたＥＬ表示装置など、電源発生回路を搭載した駆動回路一体型表示装置全般に適用可能である。
【００７５】
図７は、本発明に係る携帯端末装置、例えば携帯電話機の構成の概略を示す外観図である。
【００７６】
本例に係る携帯電話機は、装置筐体６１の前面側に、スピーカ部６２、出力表示部６３、操作部６４およびマイク部６５を上部側から順に配置された構成となっている。かかる構成の携帯電話機において、出力表示部６３には液晶表示装置が用いられ、この液晶表示装置として先述した実施形態に係る液晶表示装置が用いられる。
【００７７】
このように、電源発生回路を液晶表示パネル上に搭載してなる液晶表示装置を出力表示部６３として用いた携帯電話機において、先述したように、液晶表示パネル上における電源発生回路の配置位置に関係なく、電源発生回路の出力電圧に含まれるリップル電圧を低減可能な配線構造を採るようにすることにより、電源発生回路の配置の自由度向上に伴って液晶表示パネルの狭額縁化が図れるため、携帯端末装置本体のさらなる小型化が可能となる。逆に、携帯端末装置本体のサイズを一定とした場合には、液晶表示パネルの狭額縁化の分だけ画面サイズの大型化が可能となる。
【００７８】
なお、ここでは、携帯電話機に適用した場合を例に採って説明したが、これに限られるものではなく、親子電話の子機やＰＤＡなど携帯端末装置全般に適用可能である。
【００７９】
【発明の効果】
以上説明したように、本発明によれば、クロックパルスに同期して回路動作を行う電源発生回路が画素部と同一の基板上に当該画素部を挟んでパッド部と反対側に配置されてなる表示装置において、電源発生回路の出力端と外付けコンデンサが接続されたパッド部とを補助配線で直接接続するとともに、この補助配線上におけるパッド部の近傍で分岐し、この分岐された電源配線によって基板内部の各回路に対して電源発生回路の出力電圧を供給する配線構造を採ることにより、電源発生回路の配置位置に関係なく、電源発生回路の出力電圧に含まれるリップル電圧を確実に低減できるため、電源発生回路の配置の自由度を向上でき、これに伴ってパネルの狭額縁化が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶表示装置の全体構成の概略を示すブロック図である。
【図２】画素回路の構成の一例を示す回路図である。
【図３】３時分割駆動のセレクタ回路の概念図である。
【図４】チャージポンプ型ＤＣ−ＤＣコンバータの回路例を示す回路図である。
【図５】電源発生回路を搭載した場合の一般的な配線構造を示す図である。
【図６】本発明の他の実施形態に係る液晶表示装置の全体構成の概略を示すブロック図である。
【図７】本発明に係る携帯電話機の構成の概略を示す外観図である。
【図８】リップル電圧を示す波形図である。
【符号の説明】
１１…画素部（有効画面）、１２…第一垂直駆動回路、１３…第二垂直駆動回路、１４…セレクタ回路、１５…レベルシフタ、１６…電源発生回路、１７…液晶表示パネル、１８−１〜１８−ｎ…走査線、１９−１〜１９−ｍ…信号線、２１…パッド部、２２…バイパスコンデンサ、２３…補助配線、２４…電源配線、３１…液晶セル、３２…保持容量、３３…画素選択用スイッチ、３４…データ書き込み用スイッチ、３５…メモリ回路、３６…データ読み出し用バッファ、３７…データ読み出し用スイッチ
Claims (10)
- 画素が基板上に行列状に配列されてなる画素部と、
前記画素部と同一の基板上に当該画素部を挟んで前記パッド部と反対側に配置され、クロックパルスに同期して回路動作を行う電源発生回路と、
基板外部との電気的接続をなすパッド部と前記電源発生回路の出力端とを接続する補助配線と、
前記パッド部に接続された外付けコンデンサと、
前記補助配線上の前記パッド部の近傍から基板内部の各回路に対して前記電源発生回路の出力電圧を供給する電源配線と
を備えたことを特徴とする表示装置。 - 前記電源発生回路は、クロックパルスに同期してポンピング動作を行うチャージポンプ型ＤＣ−ＤＣコンバータである
ことを特徴とする請求項１記載の表示装置。 - 前記画素部の各画素を行単位で選択駆動する垂直駆動系を有し、この垂直駆動系が前記画素部の左右両側に分離して配置されている
ことを特徴とする請求項１記載の表示装置。 - 前記垂直駆動系によって選択駆動された行の各画素に対して信号を書き込む水平駆動系を有し、この水平駆動系が前記パッド部側に配置されている
ことを特徴とする請求項１記載の表示装置。 - 前記画素の表示素子が液晶セルである
ことを特徴とする請求項１記載の表示装置。 - 前記画素の表示素子がエレクトロルミネッセンス素子である
ことを特徴とする請求項１記載の表示装置。 - 出力表示部として、
画素が基板上に行列状に配列されてなる画素部と、
前記画素部と同一の基板上に当該画素部を挟んで前記パッド部と反対側に配置され、クロックパルスに同期して回路動作を行う電源発生回路と、
基板外部との電気的接続をなすパッド部と前記電源発生回路の出力端とを接続する補助配線と、
前記パッド部に接続された外付けコンデンサと、
前記補助配線上の前記パッド部の近傍から基板内部の各回路に対して前記電源発生回路の出力電圧を供給する電源配線とを備えた表示装置
を用いたことを特徴とする携帯端末装置。 - 前記電源発生回路は、クロックパルスに同期してポンピング動作を行うチャージポンプ型ＤＣ−ＤＣコンバータである
ことを特徴とする請求項７記載の携帯端末装置。 - 前記表示装置は、前記画素の表示素子として液晶セルを用いた液晶表示装置である
ことを特徴とする請求項７記載の携帯端末装置。 - 前記表示装置は、前記画素の表示素子としてエレクトロルミネッセンス素子を用いたエレクトロルミネッセンス表示装置である
ことを特徴とする請求項７記載の携帯端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369455A JP3912090B2 (ja) | 2001-12-04 | 2001-12-04 | 表示装置およびこれを用いた携帯端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369455A JP3912090B2 (ja) | 2001-12-04 | 2001-12-04 | 表示装置およびこれを用いた携帯端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003167562A JP2003167562A (ja) | 2003-06-13 |
| JP3912090B2 true JP3912090B2 (ja) | 2007-05-09 |
Family
ID=19178842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001369455A Expired - Fee Related JP3912090B2 (ja) | 2001-12-04 | 2001-12-04 | 表示装置およびこれを用いた携帯端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3912090B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4493359B2 (ja) * | 2004-02-05 | 2010-06-30 | 東北パイオニア株式会社 | 自発光表示モジュールおよびその駆動方法 |
| JP2005227529A (ja) | 2004-02-13 | 2005-08-25 | Nec Corp | アクティブマトリクス型半導体装置 |
| US7355284B2 (en) * | 2004-03-29 | 2008-04-08 | Cree, Inc. | Semiconductor light emitting devices including flexible film having therein an optical element |
| JP4632127B2 (ja) * | 2005-07-05 | 2011-02-16 | エプソンイメージングデバイス株式会社 | 表示装置 |
| JP2008170758A (ja) * | 2007-01-12 | 2008-07-24 | Epson Imaging Devices Corp | 表示装置及びこれを搭載した電子機器 |
| JP5173722B2 (ja) * | 2008-10-07 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | 表示パネル駆動装置およびその駆動方法 |
| JP6158588B2 (ja) * | 2012-05-31 | 2017-07-05 | 株式会社半導体エネルギー研究所 | 発光装置 |
-
2001
- 2001-12-04 JP JP2001369455A patent/JP3912090B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003167562A (ja) | 2003-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3687597B2 (ja) | 表示装置および携帯端末装置 | |
| KR100858682B1 (ko) | 표시 장치 및 그 구동 방법 및 휴대형 단말 기기 | |
| US8456399B2 (en) | Liquid crystal display and portable terminal having the same | |
| KR100948440B1 (ko) | 액정 표시 장치 및 그 구동 방법, 및 휴대 단말기 | |
| JP4100178B2 (ja) | 表示装置 | |
| JP4016208B2 (ja) | レベル変換回路、表示装置及び携帯端末装置 | |
| US8368672B2 (en) | Source driver, electro-optical device, and electronic instrument | |
| US20110316897A1 (en) | Display device, method for driving display device, and electronic apparatus | |
| JP2002175026A (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
| JP3912090B2 (ja) | 表示装置およびこれを用いた携帯端末装置 | |
| JP2011150256A (ja) | 駆動回路及び駆動方法 | |
| KR20060012300A (ko) | 전원전압 변환회로 및 그 제조방법과 표시장치 및 휴대단말 | |
| US7602366B2 (en) | Liquid crystal display device | |
| US7898516B2 (en) | Liquid crystal display device and mobile terminal | |
| JP2008107855A (ja) | 表示装置 | |
| JP4821779B2 (ja) | 表示装置 | |
| JP4175428B2 (ja) | 液晶表示装置および携帯端末 | |
| JP5026550B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070122 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3912090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |