KR100858682B1 - 표시 장치 및 그 구동 방법 및 휴대형 단말 기기 - Google Patents

표시 장치 및 그 구동 방법 및 휴대형 단말 기기 Download PDF

Info

Publication number
KR100858682B1
KR100858682B1 KR1020017014933A KR20017014933A KR100858682B1 KR 100858682 B1 KR100858682 B1 KR 100858682B1 KR 1020017014933 A KR1020017014933 A KR 1020017014933A KR 20017014933 A KR20017014933 A KR 20017014933A KR 100858682 B1 KR100858682 B1 KR 100858682B1
Authority
KR
South Korea
Prior art keywords
row
display
display area
data
latch
Prior art date
Application number
KR1020017014933A
Other languages
English (en)
Other versions
KR20020057799A (ko
Inventor
나카지마요시하루
마에카와도시카즈
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020057799A publication Critical patent/KR20020057799A/ko
Application granted granted Critical
Publication of KR100858682B1 publication Critical patent/KR100858682B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Telephone Set Structure (AREA)
  • Telephone Function (AREA)
  • Liquid Crystal (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)

Abstract

본 발명은, 부분 화면 표시 모드를 가지는 액정 표시 장치이며, 이 액정 표시 장치는, 래치 컨트롤 회로(17)가, 영상 비표시 기간의 처음에 먼저, 1라인분의 색 데이터인 백 데이터 또는 흑 데이터를 래치 회로(121), (131)에 격납하고, 이후, 이 색 데이터를 당해 표시 기간이 종료할 때까지 1H 주기로 반복하여 판독하고, 표시 영역(11)의 각 컬럼선에 출력함으로써, 영상 비표시 기간의 대략 전체 기간에서 래치 회로(121), (131)에 대한 데이터 기록 동작을 정지시킨다.
Figure R1020017014933
액정 표시 장치, 구동 방법, 휴대형 단말 기기.

Description

표시 장치 및 그 구동 방법 및 휴대형 단말 기기 {DISPLAY, METHOD FOR DRIVING THE SAME, AND PORTABLE TERMINAL}
본 발명은 표시 장치 및 그 구동 방법 및 휴대형의 단말 기기에 관한 것으로, 특히 화소의 표시 소자로서 액정셀이나 EL(electroluminescence; 일렉트로루미네센스)소자를 사용한 표시 장치 및 그 구동 방법 및 이들 표시 장치를 탑재한 휴대형 전화기 등의 휴대형 단말 기기에 관한 것이다.
휴대형 전화기로 대표되는 휴대형 단말 기기의 표시 장치로서, 액정 표시 장치 또는 EL 표시 장치가 널리 사용되고 있다. 이들 액정 표시 장치 및 EL 표시 장치는, 원리적으로, 구동을 위한 전력을 그다지 필요로 하지 않는 특성을 가지는 저소비 전력의 표시 디바이스이기 때문에, 휴대형 단말 기기에 사용하기에 유용하게 된다.
예를 들면 휴대형 전화기에 탑재된 액정 표시 장치는, 스탠바이 모드 등의 표시 기능으로서, 그 화면의 일부에만 표시를 행하는 경우가 있다. 이하, 이 표시 모드를 부분 화면 표시 모드라고 한다. 이와 같이, 스탠바이 모드 등에서, 화면의 일부에만 표시를 행하는 부분 화면 표시 모드를 실현하기 위해, 액정 표시 장치 또는 EL 표시 장치에서는, 화면상에 있어 원하는 영상 표시를 행하는 영역뿐 아니라, 비표시 영역에 대해서도 어떠한 영상 신호, 예를 들면, 백(白)신호 또는 흑(黑)신호를 사용하여 리플래쉬 동작을 행할 필요가 있다.
전술한 바와 같이, 액정 표시 장치 또는 EL 표시 장치는, 부분 화면 표시 모드를 실현할 때에, 비표시 영역에 대해서도 리플래쉬 동작을 행할 필요가 있기 때문에, 화소를 구동하는 드라이버 회로를 스탠바이 모드 등이라도 항상 풀동작시킬 필요가 있기 때문에, 그 만큼 구동에 전력을 요하게 되어 더욱 저소비 전력화를 도모하는 것을 곤란하게 하고 있다.
또, 노멀리 화이트 표시의 액정 표시 장치에 있어서, 부분 화면 표시 모드에서의 비표시 영역을 흑 표시하는 경우에는, 디바이스 용량에 대한 충방전 전류가 커지기 때문에 저소비 전력화에 방해가 된다. 노멀리 블랙 표시의 액정 표시 장치에 있어서, 비표시 영역을 백 표시하는 경우에도 동일하다. 또한, EL 표시 장치에서는, 비표시 영역을 백 표시하면, 발광 전류가 항상 흐르게 할 필요가 있기 때문에, 동일하게 저소비 전력화의 방해가 된다.
본 발명은, 전술한 바와 같은 종래의 기술 과제를 감안하여 제안된 것이며, 그 목적은, 간단한 구성으로 부분 표시 모드를 실현할 수 있는 동시에, 저소비 전력화를 가능하게 한 표시 장치 및 그 구동 방법 및 상기 표시 장치를 탑재한 휴대형 단말 기기를 제공함에 있다.
상기 목적을 달성하기 위하여 제안되는 본 발명은, 1라인분의 데이터를 격납하는 격납 수단을 가지고, 화소가 행렬형으로 배치되어 이루어지는 표시 영역에서, 격납 수단에 격납된 1라인분의 데이터에 따라 행방향에서의 일부 영역에서는 정규의 영상 표시를 행하고, 나머지 영역에서는 특정한 색표시를 행하는 표시 장치에 있어서, 격납 수단에 대하여, 정규의 영상 표시를 행하는 표시 기간에는 격납 수단에의 1라인분의 데이터 기록 동작을 라인마다 반복하여 실행하고, 특정한 색표시를 행하는 표시 기간에는 그 표시 기간의 처음에 1라인분의 데이터를 격납 수단에 기록하고, 이 격납 수단에 기록된 데이터를 그 표시 기간 중에 반복하여 판독하도록 한다.
이러한 구성을 구비하는 본 발명은, 정규의 영상 표시를 행하는 표시 기간에는, 입력되는 영상 데이터를 1라인분씩 격납 수단에 순차 격납하고, 또한 이 1라인분의 격납 데이터를 격납 수단으로부터 순차 판독하여 표시 영역에 대하여 각 화소의 표시 데이터로서 공급한다. 한편, 특정한 색표시를 행하는 표시 기간에는, 그 표시 기간의 처음에 먼저 1라인분의 색 데이터(예를 들면, 백 데이터 또는 흑 데이터)를 격납 수단에 기록하고, 이후, 이 격납 데이터를 상기 표시 기간이 종료할 때까지 유지한다. 이 표시 기간에는, 격납 수단의 격납 데이터를 반복하여 판독하고, 표시 영역에 대하여 각 화소의 표시 데이터로서 공급한다.
본 발명의 또 다른 목적, 본 발명에 의해 얻어지는 구체적인 이점은, 이하에 설명되는 실시예의 설명으로부터 한층 명확하게 될 것이다.
도 1은, 본 발명의 제1 실시예에 따른 액정 표시 장치의 구성예를 나타낸 블록도이다.
도 2는, 표시 영역에서의 각 화소의 구성의 일례를 나타낸 등가 회로도이다.
도 3은, 본 발명의 제2 실시예에 따른 액정 표시 장치의 구성예를 나타낸 블록도이다.
도 4는, 파워 컨트롤 회로의 일례를 나타낸 블록도이다.
도 5는, 본 발명의 제3 실시예에 따른 액정 표시 장치의 구성예를 나타낸 블록도이다.
도 6은, 본 발명의 제4 실시예에 따른 액정 표시 장치의 구성예를 나타낸 블록도이다.
도 7는, 제3 및 제4 실시예에 따른 액정 표시 장치에서 사용되는 레벨 시프트 및 래치 회로의 구성의 일례를 나타낸 회로도이다.
도 8은, 본 발명에 따른 액정 표시 장치에서 사용되는 제2 래치 회로의 일 구성예를 나타낸 회로도이다.
도 9는, 본 발명에 따른 액정 표시 장치에서 사용되는 제2 래치 회로의 다른 구성예를 나타낸 회로도이다.
도 10은, 본 발명에 따른 액정 표시 장치의 동작예를 나타낸 타이밍 차트이다.
도 11은, 수평 블랭킹 기간 부근의 동작예를 상세하게 나타낸 타이밍 차트이다.
도 12는, 본 발명이 적용되는 휴대형 전화기의 개략을 나타낸 외관도이다.
도 13은, 부분 화면 표시 모드에서의 화면 표시의 일례를 도시한 도면이다.
이하, 본 발명에 따른 표시 장치 및 그 구동 방법에 대해 도면을 참조하여 상세하게 설명한다. 이하의 설명에서는, 화소의 표시 소자로서 액정셀을 사용한 액정 표시 장치(LCD; liquid crystal display)에 적용하는 경우를 예로 들어 설명하지만, 본 발명은, EL 소자를 사용한 EL 표시 장치에도 동일하게 적용하는 것이 가능하다.
도 1은, 본 발명의 제1 실시예로서의 액정 표시 장치의 구성예를 나타낸 블록도이다.
도 1에 있어서, 화소가 행렬형으로 배치되어 이루어지는 액티브 매트릭스의 표시 영역(11)에 대하여, 예를 들면 그 상하로 제1 및 제2 수평 구동 시스템(12), (13)이 배치되고, 또 예를 들면 도면의 좌측에 수직 구동 시스템(14)이 배치되어 있다. 또, 수평 구동 시스템에 관해서는, 표시 영역(11)의 상하의 배치가 필수가 아니라, 상하의 한쪽만의 배치가 될 수도 있다. 수직 구동 시스템에 관해서는, 도면의 우측의 배치일 수도 있고, 또한 좌우 양측의 배치가 될 수도 있다.
제1 , 제2 수평 구동 시스템(12), (13) 및 수직 구동 시스템(14)의 적어도 일부의 회로는, TFT(thin film transistor; 박막 트랜지스터)를 사용하여 표시 영역(11)과 동일한 제1 기판, 예를 들면, 유리 기판 상에 일체로 형성되어 있다. 이 제1 기판에 대하여, 대향 기판인 제2 기판이 소정의 간격을 두고 대향 배치되어 있다. 그리고, 양 기판 사이에는 액정층이 유지되어 있다. 이상에 의해, LCD 패널이 구성되어 있다.
제1 수평 구동 시스템(12)은, 영상 데이터 공급부(15)로부터 패럴렐 데이터로서 공급되는 영상 데이터를 1수평 라인(이하, 단지 1라인이라고 함)분씩 격납하는 격납 수단인 래치 회로(121)와, 그 1라인분의 표시 데이터를 아날로그 신호로 변환하여 표시 영역(11)에 열마다 공급하는 DA(디지털-아날로그)변환 회로(DAC)(122)를 가지는 구성으로 되어 있다.
제2 수평 구동 시스템(13)도 제1 수평 구동 시스템(12)과 같이, 영상 데이터 공급부(16)로부터 공급되는 영상 데이터를 1라인분씩 래치하는 래치 회로(131)와, 이 래치 회로(131)에 래치된 1라인분의 표시 데이터를 아날로그 신호로 변환하여 표시 영역(11)에 열마다 공급하는 DA 변환 회로(DAC)(132)를 가지는 구성으로 되어 있다.
이들 제1 , 제2 수평 구동 시스템(12), (13)에 대하여, 래치 회로(121), (131)에의 데이터의 기록 및 판독을 제어하는 제어 수단인 래치 컨트롤(또는 콘트롤) 회로(17)가 공통으로 설치되어 있다. 이 래치 컨트롤 회로(17)도, TFT를 사용하여 표시 영역(11)과 동일 기판 상에 일체적으로 형성된다. 래치 컨트롤 회로(17)의 구체적인 동작에 관해서는, 다음에 상세하게 설명한다.
한편, 수직 구동 시스템(14)은, 수직 시프트 레지스터(141)에 의해 구성되어 있다. 이 수직 시프트 레지스터(141)에는, 수직(V) 스타트 펄스 및 수직 클록 펄스가 부여된다. 이에 따라, 수직 시프트 레지스터(141)는, V 스타트 펄스에 응답하여 V 클록 펄스의 주기로 수직 주사를 행함으로써 표시 영역(11)에 대하여 행단 위로 순차 행 선택 펄스를 부여한다.
도 2에, 표시 영역(11)에서의 각 화소(20)의 구성의 일례를 나타낸다. 화소(20)는, 스위칭 소자인 TFT(21)와, 이 TFT(21)의 드레인 전극에 화소 전극이 접속된 액정셀(22)과, TFT(21)의 드레인 전극에 한 쪽 전극이 접속된 보조 용량(23)으로 구성되어 있다. 이 화소 구조에 있어서, 각 화소(20)의 TFT(21)는, 그 게이트 전극이 수직 선택선인 로(행)선…, (24m-1), (24m), (24m+1), ···에 접속되고, 그 소스전극이 신호선인 컬럼(열)선‥·, (25n-1), (25n), (25n+1), ···에 접속되어 있다.
또, 액정셀(22)의 대향 전극은, 코먼 전압 VCOM이 부여되는 코먼선(26)에 접속되어 있다. 여기에서, 액정셀(22)의 구동법으로서, 예를 들면, 코먼 전압 VCOM을 1H(1수평 기간)마다 반전하는 이른바 코먼 반전 구동법이 채용된다. 이 코먼 반전 구동법을 사용함으로써, 코먼 전압 VC0M의 극성이 1H마다 반전하므로, 제1 , 제2 수평 구동 시스템(12), (13)의 저전압화를 도모할 수 있어, 장치 전체의 소비 전력을 저감할 수 있게 된다.
다음에, 상기 구성의 제1 실시예에 따른 액정 표시 장치의 동작에 대해 설명한다. 본 액정 표시 장치는, 전체 화면에 대하여 정규의 영상 표시를 행하는 전체 화면 표시 모드와 화면의 일부에만 정규의 영상 표시를 행하는 부분 화면 표시 모드의 2개의 표시 모드를 가지는 것으로 한다.
이들 2개의 표시 모드는, 래치 회로(121), (131)에 대한 래치 컨트롤 회로(17)에 의한 데이터의 기록/판독 제어에 의해 실현된다. 또, 본 예에서는, 래 치 회로(121), (131)의 각각을 단일의 래치 컨트롤 회로(17)로 제어하는 구성으로 하였으나, 래치 회로(121), (131)에 대하여 래치 컨트롤 회로(17)를 별개로 설치하는 구성으로 하는 것도 가능하다.
먼저, 전체 화면 표시 모드에서는, 래치 컨트롤 회로(17)는, 영상 데이터 공급부(15), (16)로부터 공급되는 영상 데이터를 1라인분씩 래치 회로(121), (131)에 격납하고, 또한 이 1라인분의 격납 데이터를 래치 회로(121), (131)로부터 판독하는 동작을, 1라인 단위로 순차 반복하도록 래치 회로(121), (131)를 제어한다.
래치 회로(121), (131)로부터 판독된 1라인분의 영상 데이터는, DA 변환 회로(122), (132)에서 아날로그 신호로 변환되고, 표시 영역(11)의 각 컬럼선에 표시 데이터로서 출력된다. 그리고, 수직 시프트 레지스터(141)로부터의 행 선택 펄스에 의해 행의 선택이 행해지고, 행단위로 순차 화소 전극에 기록된다. 이에 따라, 영상 데이터 공급부(15), (16)로부터 공급되는 영상 데이터에 대응한 전체 화면 표시가 행해진다.
한편, 부분 화면 표시 모드에서는, 규정의 영상 표시를 행하는 영상 표시 영역과, 특정한 색(본 예에서는, 백 또는 흑)표시를 행하는 영상 비표시 영역으로 화면이 나누어진다. 여기서는, 일례로서, 화면의 위로부터 복수 라인(행)분의 영상 표시 영역에 규정의 영상 표시를 행하고, 영상 비표시 영역에는 백 표시를 행하는 경우를 예로 들어 설명하는 것으로 한다.
먼저, 영상 표시 영역에서는, 전체 화면 표시 모드의 경우과 동일한 동작을 행하게 한다. 즉, 래치 컨트롤 회로(17)는, 래치 회로(121), (131)에 대하여 영상 데이터 공급부(15), (16)로부터 공급되는 영상 데이터를 1라인분씩 기록 또한 판독하는 동작을, 1라인 단위로 순차 반복하도록 제어한다. 이에 따라, 영상 표시 영역에서는, 영상 데이터 공급부(15), (16)로부터 공급되는 영상 데이터에 대응한 통상의 영상 표시가 행해진다.
다음에, 영상 비표시 영역, 즉 백 표시 영역에서, 래치 컨트롤 회로(17)는, 그 표시 기간의 처음에 먼저, 영상 데이터 공급부(15), (16)로부터 공급되는 1라인분의 백 데이터를 래치 회로(121), (131)에 격납하고, 이것을 DA 변환 회로(122), (132)를 통해 표시 영역(11)의 각 컬럼선에 출력한다. 이 때, 수직 시프트 레지스터(141)로부터의 행 선택 펄스에 의해 다음 행(영상 비표시 영역의 제1행)의 선택이 행해지고, 행단위로 순차 화소 전극에 기록된다. 이에 따라, 영상 비표시 영역의 제1행에서는 백 표시가 행해진다.
래치 회로(121), (131)에 격납된 1라인분의 백 데이터는, 영상 비표시 기간이 종료할 때까지 래치 회로(121), (131)에 유지된다. 그리고, 영상 비표시 영역의 제2행 이후, 영상 비표시 기간이 종료할 때까지 동안, 래치 컨트롤 회로(17)는, 래치 회로(121), (131)에서 유지된 1라인분의 백 데이터를, 1라인 주기로 반복하여 판독한다.
이 판독된 1라인분의 백 데이터는, DA 변환 회로(122), (132)를 통해 표시 영역(11)의 각 컬럼선에 순차 출력된다. 이 동작의 반복에 의해, 영상 비표시 영역 내의 각 행에서는 모두 백 표시가 행해진다. 결국, 표시 영역(11)에 있어서, 일부 영역에서만 통상의 영상 표시가 행해지고, 나머지 영역에서는 입력되는 데이 터에 따르지 않고 모두 백 표시가 행해진다.
전술한 바와 같이, 부분 화면 표시 모드를 가지는 액정 표시 장치에 있어서, 영상 비표시 기간의 처음에 먼저, 1라인분의 색 데이터를 래치 회로(121), (131)에 격납하고, 이후, 이 색 데이터를 상기 표시 기간이 종료할 때까지 1라인 주기로 반복하여 판독하고, 표시 영역(11)의 각 컬럼선에 출력함으로써, 영상 비표시 기간의 대략 전체 기간에서 래치 회로(121), (131)에 대한 데이터 기록 동작이 행해지지 않기 때문에, 그 기록 동작에 필요한 전력만큼 저소비 전력화를 도모할 수 있다.
또, 상기의 예에서는, 영상 비표시 영역에 백 표시를 행하는 것으로 했지만, 이것은 노멀리 화이트 표시의 액정 표시 장치의 경우에 유효하게 된다. 이것은, 노멀리 화이트 표시의 액정 표시 장치에서는, 흑 표시보다 백 표시를 계속할 때쪽이 디바이스 용량에 대한 충방전 전류가 적어도 되어, 저소비 전력화에 유리하기 때문이다. 반대로, 노멀리 블랙 표시의 액정 표시 장치에서는, 흑 표시를 계속하는 쪽이 디바이스 용량에 대한 충방전 전류가 적어도 되기 때문에 저소비 전력화에 유리하다.
또, 본 발명은 액정 표시 장치에 한정되지 않고, EL 표시 장치에도 적용 가능하지만, EL 표시 장치의 경우는, 백 표시를 행하기 위해서는 발광을 위한 전류를 계속 흘리게 되기 때문에, 영상 비표시 영역에서는, 백 표시가 아니라 흑 표시로 하는 쪽이 저소비 전력화를 도모하는 데에 있어서 유리하게 된다.
도 3은, 본 발명의 제2 실시예에 따른 액정 표시 장치의 구성예를 나타낸 블록도이다.
도 3에 있어서, 화소가 행렬형으로 배치되어 이루어지는 액티브 매트릭스의 표시 영역(31)에 대하여, 예를 들면 그 상하로 제1 , 제2 수평 구동 시스템(32), (33)가 배치되고, 또 예를 들면 도면의 좌측에 수직 구동 시스템(34)이 배치되어 있다. 또, 수평 구동 시스템에 관해서는, 표시 영역(31)의 상하의 배치가 필수는 아니고, 상하의 한쪽만의 배치가 될 수도 있다. 수직 구동 시스템에 관해서는, 도면의 우측의 배치가 될 수도 있고, 또한 좌우 양측의 배치가 될 수도 있다.
제1 , 제2 수평 구동 시스템(32), (33) 및 수직 구동 시스템(34)의 적어도 일부의 회로는, TFT를 사용하여 표시 영역(11)과 동일한 예를 들면 유리 기판 상에 일체로 형성되어 있다. 이 유리 기판에 대하여, 제2 기판(대향 기판)이 소정의 간격을 가지고 대향 배치되어 있다. 그리고, 양 기판 사이에는 액정층이 유지되어 있다. 이상으로, LCD 패널이 구성되어 있다.
제1 수평 구동 시스템(32)은, 수평 시프트 레지스터(321), 샘플링 및 제1 래치 회로(322), 제2 래치 회로(323) 및 DA 변환 회로(324)를 가지는 구성으로 되어 있다. 제2 수평 구동 시스템(33)도 제1 수평 구동 시스템(32)과 같이, 수평 시프트 레지스터(331), 샘플링 및 제1 래치 회로(332), 제2 래치 회로(333) 및 DA 변환 회로(334)를 가지는 구성으로 되어 있다.
여기에서, 제1 , 제2 수평 구동 시스템(32), (33)의 각 부의 동작에 대해 설명한다. 또, 이하의 설명에서는, 제1 수평 구동 시스템(32)의 경우를 예로 들어 설명하지만, 제2 수평 구동 시스템(33)에 관해서도 완전히 동일하다고 할 수 있다.
제1 수평 구동 시스템(32)에 있어서, 수평 시프트 레지스터(321)에는, 클록발생 회로(35)로부터 수평(H)스타트 펄스 및 수평 클록 펄스가 부여된다. 이에 따라, 수평 시프트 레지스터(321)는, H 스타트 펄스에 응답하여 H 클록 펄스의 주기로 순차 샘플링 펄스를 발생함으로써 수평 주사를 행한다.
샘플링 및 제1 래치 회로(322)에는, 외부의 영상 데이터 공급원(도시하지 않음)으로부터 영상 데이터(표시 데이터)가 시리얼 데이터로서 입력된다. 샘플링 및 제1 래치 회로(322)는, 수평 시프트 레지스터(321)로부터 출력되는 샘플링 펄스에 동기하여 표시 데이터를 순차 샘플링하고, 또 샘플링한 1라인(lH)분의 데이터를 표시 영역(31)의 각 컬럼선에 대응하여 래치한다.
제2 래치 회로(323)는, 샘플링 및 제1 래치 회로(322)에서 래치된 표시 영역(31)의 각 컬럼선에 대응하는 1H 분의 데이터를, 전체 화면 표시 모드의 경우에는 래치 컨트롤 회로(36)로부터 1H 주기로 부여되는 래치 컨트롤(또는 콘트롤) 펄스에 응답하여 1H마다 재래치한다. 이 제2 래치 회로(323)에서의 부분 화면 표시 모드에서의 동작에 관해서는, 다음에 상세하게 설명한다. DA 변환 회로(324)는, 제2 래치 회로(323)에 래치된 1라인분의 표시 데이터를 아날로그 신호로 변환하여 표시 영역(31)의 각 컬럼선에 출력한다.
제2 수평 구동 시스템(33)에 있어서도, 수평 시프트 레지스터(331)에 대하여 펄스 발생 회로(37)로부터 H 스타트 펄스 및 H 클록 펄스가 부여된다. 샘플링 및 제1 래치 회로(332)에 대해서는, 영상 데이터(표시 데이터)가 시리얼 데이터로서 외부의 영상 데이터 공급원으로부터 입력된다. 또, 제2 래치 회로(333)에 대하여 래치 컨트롤 회로(38)로부터 래치 컨트롤 펄스가 부여된다.
또, 펄스 발생 회로(35), (37) 및 래치 컨트롤 회로(36), (38)에 대하여, 그들의 동작 상태를 제어하는 파워 컨트롤(또는 콘트롤) 회로(39)가 설치되어 있다. 이 파워 컨트롤 회로(39)는, 표시 영역(31)의 표시 모드에 대응하여 펄스 발생 회로(35), (37) 및 래치 컨트롤 회로(36), (38)의 동작 상태를 제어한다. 그 구체적인 구성에 대해 후술한다.
또, 펄스 발생 회로(35), (37), 래치 컨트롤 회로(36), (38) 및 파워 컨트롤 회로(39)의 적어도 일부의 회로에 관해서도, TFT를 사용하여 표시 영역(31)과 동일 기판 상에 일체로 형성된다.
한편, 수직 구동 시스템(34)은 수직 시프트 레지스터(341)에 의해 구성되어 있다. 이 수직 시프트 레지스터(141)에는, 수직(V)스타트 펄스 및 수직 클록 펄스가 부여된다. 이에 따라, 수직 시프트 레지스터(341)는, V 스타트 펄스에 응답하여 V 클록 펄스의 주기로 수직 주사를 행함으로써 표시 영역(31)에 대하여 행단위로 순차 행 선택 펄스를 부여한다.
도 4는 파워 컨트롤 회로(39)의 구성의 일례를 나타낸 블록도이다. 도 4에 있어서, H 카운터(41)에는, 수평 동기 신호 HD 및 마스터 클록 MCK이 입력된다. H 카운터(41)는, 수평 동기 신호 HD에 동기하여 마스터 클록 MCK을 카운트한다.
V 카운터(42)에는, 수직 동기 신호 VD 및 마스터 클록 MCK이 입력된다. V 카운터(42)는, 수직 동기 신호 VD에 동기하여 마스터 클록 MCK을 카운트한다. V 카운터(42)에서는, 마스터 클록 MCK 대신 수평 동기 신호 HD를 카운트하도록 할 수도 있다.
H 카운터(41)의 카운트치는, 디코더(43)에서 디코드되어 예를 들면 2개의 펄스 생성 회로(44), (45)에 공급된다. V 카운터(42)의 카운트치는, 디코더(46)에서 디코드되어 디코드치 선택 회로(47)에 공급된다. 디코드치 선택 회로(47)에는, 부분 화면 표시 모드일 때에, 영상 비표시 영역의 제2행의 라인수 및 종료 라인수가 설정된다.
이 디코드치 선택 회로(47)는, 디코더(46)의 디코드치가 설정된 라인수에 달했을 때에, 그 취지를 나타내는 신호를 펄스 생성 회로(44), (45)에 부여한다. 이들 펄스 생성 회로(44), (45)는, 디코더(43)의 디코드치를 기초로, 디코드치 선택 회로(47)로부터 신호가 부여되는 타이밍에서 파워 컨트롤(또는 콘트롤) 펄스를 생성한다.
펄스 생성 회로(44)에서 생성된 파워 컨트롤 펄스는, 버퍼(48)를 통하여 도 3의 펄스 발생 회로(35), (37)에 공급된다. 한편, 펄스 생성 회로(45)에서 생성된 파워 컨트롤 펄스는, 버퍼(49)를 통하여 도 3의 래치 컨트롤 회로(36), (38)에 공급된다. 이들 파워 컨트롤 펄스는, 펄스 발생 회로(35), (37) 및 래치 컨트롤 회로(36), (38)에 대하여 회로 동작을 정지시키도록 작용한다.
또, 상기 구성의 파워 컨트롤 회로(39)의 변형예로서, 각 블록 중 어느 하나에 신호 레벨을 시프트로 하는 레벨 시프트 회로에 따른 회로 구성을 채용하는 것도 있다.
다음에, 상기 구성의 제2 실시예에 따른 액정 표시 장치의 동작에 대해 설명한다. 본 액정 표시 장치는, 제1 실시예에 따른 액정 표시 장치와 같이, 전체 화면 표시 모드와 부분 화면 표시 모드의 2개의 표시 모드를 가지는 것으로 한다. 이들 표시 모드는, 래치 컨트롤 회로(36), (38)에 의한 제2 래치 회로(323), (333)의 제어에 의해 실현된다. 또, 제2 래치 회로(323), (333)의 각각을 단일의 래치 컨트롤 회로에서 제어하도록 할 수도 있다.
전체 화면 표시 모드에서는, 먼저, 샘플링 및 제1 래치 회로(322), (332)에 있어서, 시리얼로 입력되는 표시 데이터(영상 데이터)를, H 시프트 레지스터(321), (331)로부터의 샘플링 펄스에 따라서 순차 샘플링하여, 1라인분 래치한다.
다음에, 이 래치한 데이터를 1라인분 합하여, 래치 컨트롤 회로(36), (38)로부터의 래치 컨트롤 펄스에 동기하여 제2 래치 회로(323), (333)에 격납하고, 또한, 이 1라인분의 격납 데이터를 제2 래치 회로(323), (333)로부터 판독하는 동작을, 1라인 단위로 순차 반복한다.
래치 회로(323), (333)로부터 판독된 1라인분의 영상 데이터는, DA 변환 회로(324), (334)에서 아날로그 신호로 변환되고, 표시 영역(31)의 각 컬럼선에 표시 데이터로서 출력된다. 그리고, 수직 시프트 레지스터(341)로부터 출력되는 행 선택 펄스에 의해 행의 선택이 행해지고, 행단위로 순차 화소 전극에 기록된다. 이에 따라, 시리얼로 입력된 영상 데이터에 대응한 전체 화면 표시가 행해진다.
한편, 부분 화면 표시 모드에서는, 규정의 영상 표시를 행하는 영상 표시 영역과, 특정한 색(본 예에서는, 백 또는 흑)표시를 행하는 영상 비표시 영역으로 화면이 나누어진다. 여기서는, 일례로서, 화면의 위로부터 복수 라인(행)분의 영상 표시 영역에 규정의 영상 표시를 행하고, 영상 비표시 영역에는 백 표시를 행하는 경우를 예로 들어 설명한다.
먼저, 영상 표시 영역에서는, 전체 화면 표시 모드의 경우과 동일한 동작을 행하게 한다. 즉, 시리얼로 입력되는 영상 데이터를, 샘플링 및 제1 래치 회로(322), (332)에서 순차 샘플링하여 1라인분 래치하고, 이 래치 데이터를 1라인분 합하여 제2 래치 회로(323), (333)에 격납하고 또한 판독하는 동작을, 1라인 단위로 순차 반복한다. 이에 따라, 영상 표시 영역에서는, 시리얼 입력의 영상 데이터에 대응한 통상의 영상 표시가 행해진다.
다음에, 영상 비표시 영역에서, 그 표시 기간의 처음에 먼저, 시리얼로 입력되는 백 데이터를, 샘플링 및 제1 래치 회로(322), (332)에서 순차 샘플링하여 1라인분 래치하고, 이 래치 데이터를 1라인분 합하여 제2 래치 회로(323), (333)에 격납하고, 이것을 DA 변환 회로(324), (334)를 통해 표시 영역(31)의 각 컬럼선에 출력한다. 이 때, 수직 시프트 레지스터(341)로부터의 행 선택 펄스에 의해 다음 행(영상 비표시 영역의 제1행)의 선택이 행해지고, 행단위로 순차 화소 전극에 기록된다. 이에 따라, 영상 비표시 영역의 제1행에서는 백 표시가 행해진다.
제2 래치 회로(323), (333)에 격납된 1라인분의 백 데이터는, 영상 비표시 기간이 종료할 때까지 제2 래치 회로(323), (333)에 유지된다. 그리고, 영상 비표시 영역의 제2행 이후, 영상 비표시 기간이 종료할 때까지 동안, 래치 컨트롤 회로(36), (38)는, 제2 래치 회로(323), (333)에 유지된 1라인분의 백 데이터를, 1라인 주기로 반복하여 판독한다.
이 판독된 1라인분의 백 데이터는, DA 변환 회로(324), (334)를 통해 표시 영역(31)의 각 컬럼선에 순차 출력된다. 이 동작의 반복에 의해, 영상 비표시 영 역 내의 각 행에서는 모두 백 표시가 행해진다. 결국, 표시 영역(31)에 있어서, 일부에서 영역에서만 통상의 영상 표시가 행해지고, 나머지 영역에서는 입력되는 데이터에 의하지 않고 모두 백 표시가 행해진다.
또, 영상 비표시 기간에서의 1라인째의 표시 기간 이후는, 파워 컨트롤 회로(39)는, 펄스 발생 회로(35), (37)에서의 펄스의 발생을 정지시키도록 제어함으로써, H 시프트 레지스터(321), (331) 및 샘플링 및 제1 래치 회로(322), (332)의 동작을 모두 정지시킨다. 또한, 래치 컨트롤 회로(36)에 대해서는, 제2 래치 회로(323), (333)의 기록을 위한 펄스의 발생을 정지시킴으로써 제2 래치 회로(323), (333)의 기록 동작을 정지시킨다.
전술한 바와 같이, 부분 화면 표시 모드를 가지는 액정 표시 장치에 있어서, 영상 비표시 기간의 처음에 먼저, 1라인분의 색 데이터를 제2 래치 회로(323), (333)에 격납하고, 이후, 이 색 데이터를 상기 표시 기간이 종료할 때까지 1라인 주기로 반복하여 판독하고, 표시 영역(31)의 각 컬럼선에 출력함으로써, 영상 비표시 기간의 대략 전체 기간에서 제2 래치 회로(323), (333)에 대한 데이터 기록 동작이 행해지지 않기 때문에, 제1 실시예의 경우와 같이, 그 기록 동작에 필요한 전력만큼 저소비 전력화를 도모할 수 있다.
또한, 그 동일한 기간에는, H 시프트 레지스터(321), (331) 및 샘플링 및 제1 래치 회로(322), (332)의 동작이 행해지지 않기 때문에, 그 만큼 또 저소비 전력화를 도모할 수 있다.
도 5는, 본 발명의 제3 실시예에 따른 액정 표시 장치의 구성예를 나타낸 블 록도이다.
도 5에 있어서, 화소가 행렬형으로 배치되어 이루어지는 액티브 매트릭스의 표시 영역(51)에 대하여, 예를 들면 그 상하에 제1 , 제2 수평 구동 시스템(52), (53)가 배치되고, 또 예를 들면 도면의 좌측에 수직 구동 시스템(54)가 배치되어 있다. 또, 수평 구동 시스템에 관해서는, 표시 영역(51)의 상하의 배치가 필수는 아니고, 상하의 한쪽만의 배치가 될 수도 있다. 수직 구동 시스템에 관해서는, 도면의 우측의 배치일 수도 있고, 또한 좌우 양측의 배치가 될 수도 있다.
제1 , 제2 수평 구동 시스템(52), (53) 및 수직 구동 시스템(54)의 적어도 일부의 회로는, TFT을 사용하여 표시 영역(51)과 동일한 예를 들면 유리 기판 상에 일체로 형성되어 있다. 이 유리 기판에 대하여, 제2 기판(대향 기판)이 소정의 간격을 가지고 대향 배치되어 있다. 그리고, 양 기판 사이에는 액정층이 유지되어 있다. 이상에 의해, LCD 패널이 구성되어 있다.
제1 수평 구동 시스템(52)은, 수평 시프트 레지스터(521), 샘플링 및 제1 래치 회로(522), 제2 래치 회로(523) 및 DA 변환 회로(524)를 가지는 구성으로 되어 있다. 제2 수평 구동 시스템(53)도 제1 수평 구동 시스템(52)와 같이, 수평 시프트 레지스터(531), 샘플링 및 제1 래치 회로(532), 제2 래치 회로(533) 및 DA 변환 회로(534)를 가지는 구성으로 되어 있다.
한편, 수직 구동 시스템(54)은 수직 시프트 레지스터(541)에 의해 구성되어 있다. 제1 , 제2 수평 구동 시스템(52), (53)의 각 부의 동작 및 수직 구동 시스템(54)의 동작에 관해서는, 제2 실시예의 경우의 그것과 동일하기 때문에, 여기서 는 그 설명을 생략한다.
본 실시예에 따른 액정 표시 장치에서는, 제1 , 제2 수평 구동 시스템(52), (53)에 입력되는 H스타트 펄스, H 클록 펄스 및 표시 데이터, 및 수직 구동 시스템(54)에 입력되는 V 스타트 펄스 및 V 클록 펄스는, LCD 패널밖의 주변 회로로부터 부여되게 되어 있다. 그리고, 이들 주변 회로는, 저전압화를 목적으로서 저전압 진폭 회로의 구성으로 되어 있다.
따라서, 본 실시예에 따른 액정 표시 장치에서는, 외부의 저전압 진폭 회로와의 인터페이스를 취하기 때문에, 저전압 진폭의 펄스를 고전압 진폭의 펄스로 레벨 시프트하는 레벨 시프트(L/S)회로 및 상기 레벨 시프트 회로의 출력치를 래치하는 래치 회로를 구비하고 있다.
구체적으로는, 제1 , 제2 수평 구동 시스템(52), (53)에는, H 스타트 펄스 및 H 클록 펄스에 대하여 레벨 시프트 회로(525), (535) 및 래치 회로(526), (536)가 설치되고, 표시 데이터에 대하여 레벨 시프트 회로(527), (537) 및 래치 회로(528), (538)가 설치되어 있다. 한편, 수직 구동 시스템(54)에는, V 스타트 펄스 및 V 클록 펄스에 대하여 레벨 시프트 회로(542)만이 설치되어 있다.
또, 제1 , 제2 수평 구동 시스템(52), (53)의 제2 래치 회로(523), (533)에의 데이터의 기록 및 판독을 제어하는 래치 컨트롤 회로(55), (56)에 대해서도, 그 래치 컨트롤 펄스의 레벨 시프트를 행하는 레벨 시프트 회로(551), (561) 및 그 출력치를 래치하는 래치 회로(552), (562)가 설치되어 있다.
또한, 각 레벨 시프트 회로(수직 구동 시스템을 제외함) 및 래치 회로, 및 래치 컨트롤 회로(55), (56)에 대하여, 그들의 동작 상태를 제어하는 파워 컨트롤 회로(57)가 설치되어 있다. 이 파워 컨트롤 회로(57)는, 표시 영역(51)의 표시 모드에 대응하여 레벨 시프트 회로, 래치 회로 및 래치 컨트롤 회로의 동작 상태를 제어한다. 이 파워 컨트롤 회로(57)로서는, 기본적으로, 도 4와 같은 구성의 것이 사용된다.
다음에, 전술한 제3 실시예에 따른 액정 표시 장치의 동작에 대해 설명한다. 본 액정 표시 장치는, 제1 및 제2 실시예에 따른 액정 표시 장치와 같이, 전체 화면 표시 모드와 부분 화면 표시 모드의 2개의 표시 모드를 가지는 것으로 한다. 이들 표시 모드는, 래치 컨트롤 회로(55), (56)에 의한 제2 래치 회로(523), (533)의 제어에 의해 실현된다. 또, 제2 래치 회로(523), (533)의 각각을 단일의 래치 컨트롤 회로에 의해 제어하도록 할 수도 있다.
먼저, 전체 화면 표시 모드에서는, 먼저, 샘플링 및 제1 래치 회로(522), (532)에 있어서, 레벨 시프트 회로(527), (537)에서 레벨 시프트되어, 래치 회로(528), (538)를 통하여 시리얼로 입력되는 표시 데이터를, 레벨 시프트 회로(525), (535)에서 레벨 시프트되어, 래치 회로(526), (536)를 통하여 입력되는 H 스타트 펄스 및 H 클록 펄스에 따라 동작하는 H 시프트 레지스터(521), (531)로부터의 샘플링 펄스에 따라서 순차 샘플링하여, 1라인분 래치한다.
다음에, 이 래치한 데이터를 1라인분 합하여, 래치 컨트롤 회로(55), (56)로부터 레벨 시프트 회로(551), (561) 및 래치 회로(552), (562)를 통하여 입력되는 래치 컨트롤 펄스에 동기하여 제2 래치 회로(523),(533)에 격납하고, 또한, 이 1라 인분의 격납 데이터를 제2 래치 회로(523), (533)로부터 판독하는 동작을, 1라인 단위로 순차 반복한다.
래치 회로(523), (533)로부터 판독된 1라인분의 영상 데이터는, DA 변환 회로(524), (534)에서 아날로그 신호로 변환되어, 표시 영역(51)의 각 컬럼선에 표시 데이터로서 출력된다. 그리고, 레벨 시프트 회로(542)에서 레벨 시프트되어 입력되는 V 스타트 펄스 및 V 클록 펄스에 따라 수직 시프트 레지스터(541)로부터 출력되는 행 선택 펄스에 의해 행의 선택이 행해지고, 행단위로 순차 화소 전극에 기록된다. 이에 따라, 시리얼 입력의 영상 데이터에 대응한 전체 화면 표시가 행해진다.
한편, 부분 화면 표시 모드에서는, 규정의 영상 표시를 행하는 영상 표시 영역과, 특정한 색(본 예에서는, 백 또는 흑)표시를 행하는 영상 비표시 영역으로 화면이 나누어진다. 여기서는, 일례로서, 화면의 위로부터 복수 라인(행)분의 영상 표시 영역에 규정의 영상 표시를 행하고, 영상 비표시 영역에는 백 표시를 행하는 경우를 예로 들어 설명한다.
먼저, 영상 표시 영역에서는, 전체 화면 표시 모드의 경우와 동일한 동작을 행하게 한다. 즉, 시리얼로 입력되는 영상 데이터를, 샘플링 및 제1 래치 회로(522), (532)에서 순차 샘플링하여 1라인분 래치하고, 이 래치 데이터를 1라인분 합하여 제2 래치 회로(523), (533)에 격납하고 또한 판독하는 동작을, 1라인 단위로 순차 반복한다. 이에 따라, 영상 표시 영역에서는, 시리얼 입력의 영상 데이터에 대응한 통상의 영상 표시가 행해진다.
다음에, 영상 비표시 영역에서, 그 표시 기간의 처음에 먼저, 시리얼로 입력되는 백 데이터를, 샘플링 및 제1 래치 회로(522), (532)에서 순차 샘플링하여 1라인분 래치하고, 이 래치 데이터를 1라인분 합하여 제2 래치 회로(523), (533)에 격납하고, 이것을 DA 변환 회로(524), (534)를 통해 표시 영역(51)의 각 컬럼선에 출력한다. 이 때, 수직 시프트 레지스터(541)로부터의 행 선택 펄스에 의해 다음 행(영상 비표시 영역의 제1행)의 선택이 행해지고, 행단위로 순차 화소 전극에 기록된다. 이에 따라, 영상 비표시 영역의 제1행에서는 백 표시가 행해진다.
제2 래치 회로(523), (533)에 격납된 1라인분의 백 데이터는, 영상 비표시 기간이 종료할 때까지 제2 래치 회로(523), (533)에 유지된다. 그리고, 영상 비표시 영역의 제2행 이후, 영상 비표시 기간이 종료할 때까지 동안, 래치 컨트롤 회로(55), (56)는, 제2 래치 회로(523), (533)에서 유지된 1라인분의 백 데이터를, 1라인 주기로 반복하여 판독한다.
이 판독된 1라인분의 백 데이터는, DA 변환 회로(524), (534)를 통해 표시 영역(51)의 각 컬럼선에 순차 출력된다. 이 동작의 반복에 의해, 영상 비표시 영역 내의 각 행에서는 모두 백 표시가 행해진다. 결국, 표시 영역(51)에 있어서, 일부 영역에서만 통상의 영상 표시가 행해지고, 나머지 영역에서는 입력되는 데이터에 의하지 않고 모두 백 표시가 행해진다.
또, 영상 비표시 기간에서의 1라인째의 표시 기간 이후는, 레벨 시프트 회로(525), (535), (527), (537), H 시프트 레지스터(521), (531) 및 샘플링 및 제1 래치 회로(522), (532)의 각 동작, 및 제2 래치 회로(523), (533)의 기록 동작 을 모두 정지시킨다. 이 제어는 래치 컨트롤 회로(55), (56)와 파워 컨트롤 회로(57), 또는 파워 컨트롤 회로(57)만으로 행한다.
구체적으로는, 파워 컨트롤 회로(57)는, 레벨 시프트 회로(525), (535) 및 레벨 시프트 회로(527), (537), 및 레벨 시프트 회로(551), (561)를 모두 비액티브 상태로 하도록 제어한다. 이 비액티브 상태로 하는 타이밍은, H 스타트 펄스 및 래치 컨트롤 펄스가 비액티브이고, 표시 데이터가 백 데이터일 때로 한다.
이에 따라, 레벨 시프트 회로(525), (535), (527), (537)의 후단에 설치된 래치 회로(526), (536), (528), (538)에는, H 시프트 레지스터(521), (531) 및 샘플링 및 제1 래치 회로(522), (532)의 각 동작을 정지시키는 상태로 데이터가 래치된다. 따라서, H 시프트 레지스터(521), (531) 및 샘플링 및 제1 래치 회로(522), (532)의 모든 동작이 정지하게 된다.
마찬가지로, 레벨 시프트 회로(551), (561)의 후단에 설치된 래치 회로(552), (562)에는, 제2 래치 회로(523), (533)의 기록 동작을 정지시키는 상태로 데이터가 래치되기 때문에, 제2 래치 회로(523), (533)의 기록 동작도 정지한다.
전술한 바와 같이, 부분 화면 표시 모드를 가지는 액정 표시 장치에 있어서, 영상 비표시 기간의 처음에 먼저, 1라인분의 색 데이터를 제2 래치 회로(523), (533)에 격납하고, 이후, 이 색 데이터를 상기 표시 기간이 종료할 때까지 1H 주기로 반복하여 판독하고, 표시 영역(51)의 각 컬럼선에 출력함으로써, 영상 비표시 기간의 대략 전체 기간에서 제2 래치 회로(523), (533)에 대한 데이터 기록 동작이 행해지지 않기 때문에, 제1 , 제2 실시예의 경우와 같이, 그 기록 동작에 필요한 전력만큼 저소비 전력화를 도모할 수 있다.
또한, 그 동일한 기간에는, 레벨 시프트 회로(525), (535), (527), (537), 레벨 시프트 회로(551), (561), H 시프트 레지스터(521), (531) 및 샘플링 및 제1 래치 회로(522), (532)의 각 동작이 행해지지 않기 때문에, 그 만큼 더욱 저소비 전력화를 도모할 수 있다.
도 6은, 본 발명의 제4 실시예에 따른 액정 표시 장치의 구성예를 나타낸 블록도이다.
도 6에 있어서, 화소가 행렬형으로 배치되어 이루어지는 액티브 매트릭스의 표시 영역(61)에 대하여, 예를 들면 그 상하에 제1 , 제2 수평 구동 시스템(62), (63)가 배치되고, 또 예를 들면 도면의 좌측에 수직 구동 시스템(64)이 배치되어 있다. 또, 수평 구동 시스템에 관해서는, 표시 영역(61)의 상하의 배치가 필수는 아니고, 상하의 한쪽만의 배치가 될 수도 있다. 수직 구동 시스템에 관해서는, 도면의 우측의 배치일 수도 있고, 또한 좌우 양측의 배치가 될 수도 있다.
제1 , 제2 수평 구동 시스템(62), (63) 및 수직 구동 시스템(64)의 적어도 일부의 회로는, TFT를 사용하여 표시 영역(61)과 동일한 예를 들면 유리 기판 상에 일체로 형성되어 있다. 이 유리 기판에 대하여, 제2 기판(대향 기판)이 소정의 간격을 가지고 대향 배치되어 있다. 그리고, 양 기판 사이에는 액정층이 유지되어 있다. 이상으로, LCD 패널이 구성되어 있다.
제1 수평 구동 시스템(62)는, 수평 시프트 레지스터(621), 샘플링 및 제1 래 치 회로(622), 제2 래치 회로(623) 및 DA 변환 회로(624)를 가지는 구성으로 되어 있다. 제2 수평 구동 시스템(63)도 제1 수평 구동 시스템(62)과 같이, 수평 시프트 레지스터(631), 샘플링 및 제1 래치 회로(632), 제2 래치 회로(633) 및 DA 변환 회로(634)를 가지는 구성으로 되어 있다.
한편, 수직 구동 시스템(64)는 수직 시프트 레지스터(641)에 의해 구성되어 있다. 제1 , 제2 수평 구동 시스템(62), (63)의 각 부의 동작 및 수직 구동 시스템(64)의 동작에 관해서는, 제2 실시예의 경우의 그것과 동일하기 때문에, 여기서는 그 설명을 생략한다.
본 실시예에 따른 액정 표시 장치에 있어서도, 제3 실시예의 경우와 같이, 제1 , 제2 수평 구동 시스템(62), (63)에 입력되는 H 스타트 펄스, H 클록 펄스 및 표시 데이터, 및 수직 구동 시스템(64)에 입력되는 V 스타트 펄스 및 V 클록 펄스는, LCD 패널 밖의 주변 회로로부터 부여되도록 되어 있다. 그리고, 이들 주변 회로는, 저전압화를 목적으로서 저전압 진폭 회로의 구성으로 되어 있다.
따라서, 본 실시예에 따른 액정 표시 장치에 있어서도, 외부의 저전압 진폭 회로와의 인터페이스를 취하기 위해, 저전압 진폭의 펄스를 고전압 진폭의 펄스로 레벨 시프트하는 레벨 시프트(L/S) 회로 및 상기 레벨 시프트 회로의 출력치를 래치하는 래치 회로를 구비하고 있다.
구체적으로는, 제1 , 제2 수평 구동 시스템(62), (63)에는, H 스타트 펄스에 대하여 레벨 시프트 회로(625), (635) 및 래치 회로(626), (636)가 설치되고, H 클록 펄스에 대하여 레벨 시프트 회로군(627), (637)이 H 시프트 레지스터(621), (631)의 각 시프트단에 대응하여 설치되고, 표시 데이터에 대하여 레벨 시프트 회로군(628), (638)이 샘플링 및 제1 래치 회로(622), (632)의 각 래치단에 대응하여 설치되어 있다. 한편, 수직 구동 시스템(64)에는, V 스타트 펄스 및 V 클록 펄스에 대하여 레벨 시프트 회로(642)만이 설치되어 있다.
또, 제1 , 제2 수평 구동 시스템(62), (63)의 제2 래치 회로(623), (633)에의 데이터의 기록 및 판독을 제어하는 래치 컨트롤 회로(65), (66)에 대해서도, 그 래치 컨트롤 펄스의 레벨 시프트를 행하는 레벨 시프트 회로(651), (661) 및 그 출력치를 래치하는 래치 회로(652), (662)가 설치되어 있다.
또한, 상기의 각 레벨 시프트 회로(수직 구동 시스템을 제외함) 및 래치 회로, 및 래치 컨트롤 회로(65), (66)에 대하여, 그들의 동작 상태를 제어하는 파워 컨트롤 회로(67)가 설치되어 있다. 이 파워 컨트롤 회로(67)는, 표시 영역(61)의 표시 모드에 대응하여 레벨 시프트 회로, 래치 회로 및 래치 컨트롤 회로의 동작 상태를 제어한다. 이 파워 컨트롤 회로(67)로서는, 기본적으로, 도 4와 같은 구성의 것이 사용된다.
다음에, 전술한 제4 실시예에 따른 액정 표시 장치의 동작에 대해 설명한다. 본 액정 표시 장치는, 제1 , 제2, 제3 실시예에 따른 액정 표시 장치와 같이, 전체 화면 표시 모드와 부분 화면 표시 모드의 2개의 표시 모드를 가지는 것으로 한다. 이들 표시 모드는, 래치 컨트롤 회로(65), (66)에 의한 제2 래치 회로(623), (633)의 제어에 의해 실현된다. 또, 제2 래치 회로(623), (633)의 각각을 단일의 래치 컨트롤 회로에서 제어하도록 할 수도 있다.
먼저, 전체 화면 표시 모드에서는, 먼저, H 스타트 펄스를 레벨 시프트 회로(625), (635)에서 레벨 시프트시키고, 래치 회로(626), (636)를 통하여 H 시프트 레지스터(621), (631)에 입력한다. 이에 따라, 레벨 시프트 회로군(627), (637)의 제1단이 액티브가 되고, H 시프트 레지스터(621), (631)의 동작이 스타트한다.
여기에서, 레벨 시프트 회로군(627), (637)에 있어서, 전송이 종료한 회로단은 순차 비액티브 상태로 되는 구성으로 되어 있다. 그 구체적인 회로 구성에 관해서는 후술한다.
계속해서, 샘플링 및 제1 래치 회로(622), (632)에 있어서, 시리얼로 입력되는 표시 데이터를, H 시프트 레지스터(621), (631)로부터의 샘플링 펄스에 따라서 순차 샘플링하여, 레벨 시프트 회로군(628), (638)으로 레벨 시프트되어 래치부에 1라인분 래치한다.
다음에, 이 래치한 데이터를 1라인분 합하여, 래치 컨트롤 회로(65), (66)로부터 레벨 시프트 회로(651), (661) 및 래치 회로(652), (662)를 통하여 입력되는 래치 컨트롤 펄스에 동기하여 제2 래치 회로(623), (633)에 격납하고, 또한, 이 1라인분의 격납 데이터를 제2 래치 회로(623), (633)로부터 판독하는 동작을, 1라인 단위로 순차 반복한다.
래치 회로(623), (633)로부터 판독된 1라인분의 영상 데이터는, DA 변환 회로(624), (634)에서 아날로그 신호로 변환되어, 표시 영역(61)의 각 컬럼선에 표시 데이터로서 출력된다. 그리고, 레벨 시프트 회로(642)에 의해 레벨 시프트되어 입 력되는 V 스타트 펄스 및 V 클록 펄스에 따라 수직 시프트 레지스터(641)로부터 출력되는 행 선택 펄스에 의해 행의 선택이 행해지고, 행단위로 순차 화소 전극에 기록된다. 이에 따라, 시리얼 입력의 영상 데이터에 대응한 전체 화면 표시가 행해진다.
한편, 부분 화면 표시 모드에서는, 규정의 영상 표시를 행하는 영상 표시 영역과, 특정한 색(본 예에서는, 백 또는 흑) 표시를 행하는 영상 비표시 영역으로 화면이 나누어진다. 여기서는, 일례로서, 화면의 위로부터 복수 라인(행)분의 영상 표시 영역에 규정의 영상 표시를 행하고, 영상 비표시 영역에는 백 표시를 행하는 경우를 예로 들어 설명하는 것으로 한다.
먼저, 영상 표시 영역에서는, 전체 화면 표시 모드의 경우과 동일한 동작을 행하게 한다. 즉, 시리얼로 입력되는 영상 데이터를, 샘플링 및 제1 래치 회로(622), (632)로 순차 샘플링하여 1라인분 래치하고, 이 래치 데이터를 1라인분 합하여 제2 래치 회로(623), (633)에 격납하여 또한 판독하는 동작을, 1라인 단위로 순차 반복한다. 이에 따라, 영상 표시 영역에서는, 시리얼 입력의 영상 데이터에 대응한 통상의 영상 표시가 행해진다.
다음에, 영상 비표시 영역에서, 그 표시 기간의 처음에 먼저, 시리얼로 입력되는 백 데이터를, 샘플링 및 제1 래치 회로(622), (632)에서 순차 샘플링하여 1라인분 래치하고, 이 래치 데이터를 1라인분 합하여 제2 래치 회로(623), (633)에 격납하고, 이것을 DA 변환 회로(624), (634)를 통해 표시 영역(61)의 각 컬럼선에 출력한다. 이 때, 수직 시프트 레지스터(641)로부터의 행 선택 펄스에 의해 다음 행(영상 비표시 영역의 제1행)의 선택이 행해지고, 행단위로 순차 화소 전극에 기록된다. 이에 따라, 영상 비표시 영역의 제1행에서는 백 표시가 행해진다.
제2 래치 회로(623), (633)에 격납된 1라인분의 백 데이터는, 영상 비표시 기간이 종료할 때까지 제2 래치 회로(623), (633)에 유지된다. 그리고, 영상 비표시 영역의 제2행 이후, 영상 비표시 기간이 종료할 때까지 동안, 래치 컨트롤 회로(65), (66)는, 제2 래치 회로(623), (633)에서 유지된 1라인분의 백 데이터를, 1라인 주기로 반복하여 판독한다.
이 판독된 1라인분의 백 데이터는, DA 변환 회로(624), (634)를 통해 표시 영역(61)의 각 컬럼선에 순차 출력된다. 이 동작의 반복에 의해, 영상 비표시 영역 내의 각 행에서는 모두 백 표시가 행해진다. 결국, 표시 영역(61)에 있어서, 일부 영역에서만 통상의 영상 표시가 행해지고, 나머지 영역에서는 입력되는 데이터에 의하지 않고 모두 백 표시가 행해진다.
또, 영상 비표시 기간에서의 1라인째의 표시 기간 이후는, 레벨 시프트 회로(525), (535), H 시프트 레지스터(621), (631), 레벨 시프트 회로군(627), (637), 샘플링 및 제1 래치 회로(622), (632) 및 레벨 시프트 회로군(628), (638)의 각 동작, 및 제2 래치 회로(623), (633)의 기록 동작을 모두 정지시킨다.
이 제어는, 래치 컨트롤 회로(65), (66)와 파워 컨트롤 회로(67), 또는 파워 컨트롤 회로(67)만으로 행한다. 구체적으로는, 파워 컨트롤 회로(67)는, 레벨 시프트 회로(625), (635) 및 레벨 시프트 회로(651), (661)를 모두 비액티브 상태로 하도록 제어한다. 이 비액티브 상태로 하는 타이밍은, H 스타트 펄스 및 래치 컨트롤 펄스가 비액티브이고, 표시 데이터가 백 데이터일 때로 한다.
이에 따라, 레벨 시프트 회로(625), (635)의 후단에 설치된 래치 회로(626), (636)에는, H 시프트 레지스터(621), (631)를 정지시키는 상태에서 데이터가 래치되기 때문에, H 시프트 레지스터(621), (631), 레벨 시프트 회로군(627), (637), 샘플링 및 제1 래치 회로(622), (632) 및 레벨 시프트 회로군(628), (638)의 각 동작이 모두 정지한다.
마찬가지로, 레벨 시프트 회로(651), (661)의 후단에 설치된 래치 회로(652), (662)에는, 제2 래치 회로(623), (633)의 기록 동작을 정지시키는 상태에서 데이터가 래치되기 때문에, 제2 래치 회로(623), (633)의 기록 동작도 정지한다.
전술한 바와 같이, 부분 화면 표시 모드를 가지는 액정 표시 장치에 있어서, 영상 비표시 기간의 처음에 먼저, 1라인분의 색 데이터를 제2 래치 회로(623), (633)에 격납하고, 이후, 이 색 데이터를 상기 표시 기간이 종료할 때까지 1H 주기로 반복하여 판독하고, 표시 영역(61)의 각 컬럼선에 출력함으로써, 영상 비표시 기간의 대략 전체 기간에서 제2 래치 회로(623), (633)에 대한 데이터 기록 동작이 행해지지 않기 때문에, 제1 , 제2 , 제3 실시예의 경우와 같이, 그 기록 동작에 필요한 전력만큼 저소비 전력화를 도모할 수 있다.
또한, 그 같은 기간에는, 레벨 시프트 회로(625), (635), 레벨 시프트 회로(651), (661), H 시프트 레지스터(621), (631), 레벨 시프트 회로군(627), (637), 샘플링 및 제1 래치 회로(622), (632) 및 레벨 시프트 회로군(628), (638)의 각 동작이 행해지지 않기 때문에, 그 만큼 또 저소비 전력화를 도모할 수 있다.
도 7은, 제3 , 제4 실시예에 따른 액정 표시 장치에서 사용되는 레벨 시프트 회로 및 래치 회로(이하, 레벨 시프트 및 래치 회로라고 함)의 구성의 일례를 나타낸 회로도이다. 본 예에 따른 레벨 시프트 및 래치 회로는, CM0S 래치셀(71)을 기본 구성으로 하고 있다.
CMOS 래치셀(71)은, 각각의 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Qn11 및 PMOS 트랜지스터 Qp11로 이루어지는 CMOS 인버터(72)와, 각각 의 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Qn12 및 PMOS 트랜지스터 Qp12로 이루어지는 CMOS 인버터(73)가, 전원 VDD와 그라운드 사이에 서로 병렬로 접속된 구성으로 되어 있다.
이 CMOS 래치셀(71)에 있어서, CMOS 인버터(72)의 입력단 A, 즉, MOS 트랜지스터 Qn11, Qp11의 게이트 공통 접속점 A와, CMOS 인버터(73)의 출력단 D, 즉, MOS 트랜지스터 Qn12, Qp12의 드레인 공통 접속점 D이 접속되고, CMOS 인버터(73)의 입력단 B, 즉, MOS 트랜지스터 Qn12, Qp12의 게이트 공통 접속점 B와, CMOS 인버터(72)의 출력단 C, 즉, MOS 트랜지스터 Qnl1, Qp11의 드레인 공통 접속점 C이 접속되어 있다.
또, CMOS 인버터(72), (73)의 각 입력단 A, B와 전원 VDD와의 사이에는, PMOS 트랜지스터 Qp13, Qp14가 각각 접속되어 있다. 그리고, CMOS 인버터(72), (73)의 각 입력단 A, B에는, NMOS 트랜지스터 Qn13, Qn14를 통하여 입력신호 in, X-in이 입력된다. 또, CMOS 인버터(72), (73)의 각 출력단 C, D에서 도출된 데이 터는 인버터(74), (75)를 지나서 다음 단에 공급된다.
상기 구성의 레벨 시프트 및 래치 회로에서, 도 5의 파워 컨트롤 회로(57) 또는 도 6의 파워 컨트롤 회로(67)로부터, NMOS 트랜지스터 Qn13, Qn14의 각 게이트에 컨트롤 펄스 CONT가, PMOS 트랜지스터 Qp13, Qp14의 각 게이트에 그 반전 펄스 X-CONT가 각각 부여됨으로써 동작 상태의 제어가 행해지게 된다.
전술한 것으로부터 명확히 나타난 바와 같이, 본 예에 따른 레벨 시프트 및 래치 회로는, 동일한 회로 소자를 사용하여 양 회로가 구성되어 있기 때문에, 회로의 소면적화, 이것에 따르는 장치의 소공간화를 실현하는 데에 있어서, 그 효과는 매우 크다.
도 8은, 상기 각 실시예에 따른 액정 표시 장치에서 사용되는 제2 래치 회로의 일 구성예를 나타낸 회로도이다. 또, 여기서는, 표시 영역의 각 열에 대응하는 단위 회로의 구성을 나타내고 있다. 또, 본 예에 따른 제2 래치 회로도, CMOS 래치셀을 기본 구성으로 하고 있다.
CMOS 래치셀(81)은, 각각의 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Qn21 및 PMOS 트랜지스터 Qp21로 이루어지는 CMOS 인버터(82)와, 각각 의 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Qn22 및 PMOS 트랜지스터 Qp22로 이루어지는 CMOS 인버터(83)가, 전원 VDD와 그라운드 사이에 서로 병렬로 접속된 구성으로 되어 있다.
이 CMOS 래치셀(81)에 있어서, CMOS 인버터(82)의 입력단 A, 즉, MOS 트랜지스터 Qn21, Qp21의 게이트 공통 접속점 A와, CMOS 인버터(83)의 출력단 D, 즉, MOS 트랜지스터 Qn22, Qp22의 드레인 공통 접속점 D이 접속되고, CMOS 인버터(83)의 입력단 B, 즉, MOS 트랜지스터 Qn22, Qp22의 게이트 공통 접속점 B와, CMOS 인버터(82)의 출력단 C, 즉, MOS 트랜지스터 Qn21, Qp21의 드레인 공통 접속점 C이 접속되어 있다.
그리고, CMOS 인버터(82), (83)의 각 입력단 A, B에는, 샘플링 및 제1 래치 회로로부터 스위치 SW1, SW2를 통하여 데이터가 입력되는 한편, CMOS 인버터(82), (83)의 각 출력단 C, D로부터 래치 데이터가 도출되어, DA 변환 회로에 공급되는 것이 된다. 또, 스위치 SW1, SW2는, 래치 컨트롤 회로에서 부여되는 래치 컨트롤 펄스에 의해 ON/OFF 제어된다.
도 9는, 제2 래치 회로의 다른 구성예를 나타낸 회로도이며, 도면 중, 도 8과 동등한 부분에는 동일 부호가 부여되어 도시되어 있다. 본 예에 따른 제2 래치 회로는, 부전압 방향의 레벨 시프트를 겸한 회로 구성으로 되어 있다.
즉, CMOS 인버터(82), (83)의 NMOS 트랜지스터 Qn21, Qn22의 각 소스가 공통으로 접속됨과 동시에, 그 공통 접속점이 스위치 SW3를 통하여 그라운드에, 또 스위치 SW4를 통하여 부전원 VSS에 각각 접속되어 있다. 그리고, 스위치 SW3가 스위치 SW1, SW2와 같이 래치 컨트롤 회로로부터 부여되는 래치 컨트롤 펄스(1)에 의해 ON/OFF 제어되고, 스위치 SW4가 래치 컨트롤 펄스(2)에 의해 ON/OFF 제어된다.
도 10은, 상기 각 실시예에 따른 액정 표시 장치의 동작예를 나타낸 타이밍 차트이다. 여기서는, 수직 유효 화소수(라인수)가 160, 영상 표시 영역이 1행∼16행, 영상 비표시(백 표시)영역이 17행∼160행의 경우를 예로 들어 나타내고 있다.
본 예에서는, 영상 비표시(백 표시)영역에서, H 스타트 펄스, H 클록 펄스, 표시 데이터 신호, 래치 컨트롤 펄스용 레벨 시프트 회로, H 시프트 레지스터 및 샘플링 및 제1 래치 회로가 정지하고, 또한, 제2 래치 회로의 기록 동작이 행해지지 않도록 제어가 행해진다.
도 11은, 도 10의 타이밍 차트에서의 수평 블랭킹 기간 부근을 상세하게 나타낸 타이밍 차트이다. 여기서는, 수평 유효 화소수가 240인 경우를 예로 들어 나타내고 있다.
상기 각 실시예에 따른 액정 표시 장치에서의 파워 컨트롤 회로의 동작으로서, 상기 각 실시예에서는, 제2 래치 회로의 기록 동작 이전의 회로 동작을 영상 비표시 기간(백 표시 기간)에서만 정지한다고 했지만, 도 11의 타이밍 차트에 도시한 바와 같이, H 스타트 펄스와 래치 컨트롤 펄스가 비액티브 상태가 되는 기간에도 정지하는 구성으로 하는 것도 가능하다.
이에 따라, H 스타트 펄스와 래치 컨트롤 펄스가 비액티브 상태가 되는 기간에 있어서도, 파워 컨트롤 회로의 제어에 의해 제2 래치 회로의 기록 동작 이전의 회로 동작을 정지함으로써, 부분 화면 표시 모드뿐 아니라, 전체 화면 표시 모드에서의 저소비 전력화도 가능하게 된다.
도 12는, 본 발명이 적용되는 휴대형 단말 기기, 예를 들면 휴대형 전화기의 개략적인 구성을 나타낸 외관도이다.
본 예에 따른 휴대형 전화기는, 장치 개체(하우징체)(91)의 전면측에, 스피커부(92), 표시부(93), 조작부(94) 및 마이크부(95)를 상부측으로부터 순차 배치된 구성을 구비하고 있다. 이러한 구성의 휴대형 전화기에 있어서, 표시부(93)에는 예를 들면 액정 표시 장치가 사용되고, 이 액정 표시 장치로서 전술한 각 실시예에 따른 액정 표시 장치가 사용된다.
이 종류의 휴대형 전화기에서의 표시부(93)는, 스탠바이 모드 등의 표시 기능으로서, 화면의 일부에만 표시를 행하는 부분 화면 표시 모드가 있다. 일례로서, 스탠바이 모드에서는, 도 13에 도시한 바와 같이, 화면의 최상부에 배터리 잔량, 감도 또는 시간 등의 정보가 항상 표시된 상태로 있다. 그리고, 나머지 표시 영역에는 예를 들면 백 표시가 행해진다.
이와 같이, 부분 화면 표시 기능을 가지는 표시부(93)를 탑재한 휴대형 전화기에 있어서, 그 표시부(93)로서 전술한 각 실시예에 따른 액정 표시 장치 또는 EL 표시 장치를 사용함으로써, 이들 표시 장치는 저소비 전력화가 가능한 구성으로 되어 있기 때문에, 배터리 전원에 의한 연속 사용 가능 시간의 장시간화가 도모할 수 있는 것이 된다.
여기서는, 본 발명을 휴대형 전화기에 적용한 경우를 예를 들어 설명했지만, 이 예에 한정되는 것이 아니라, 내선 전화기에 연결된 개별 전화기나 PDA(Personal Digital Assistants) 등 휴대형 단말 기기에 널리 적용 가능하다.
전술한 바와 같이, 본 발명에 따른 부분 화면 표시 모드를 구비한 표시 장치 및 이것을 탑재한 단말 장치는, 부분 화면 표시 모드에서는, 그 표시 기간의 처음에 먼저 1라인분의 색 데이터를 격납 수단에 격납하고, 이후, 이 격납 데이터를 반 복하여 판독하고 표시 영역에 대하여 각 화소의 표시 데이터로서 공급하도록 하였으므로, 영상 비표시 기간의 대략 전체 기간에서 격납 수단에 대한 데이터 기록 동작이 행해지지 않기 때문에, 간단한 회로 구성으로써 저소비 전력화가 도모된다.

Claims (20)

  1. 소정의 영상을 표시하기 위한 화소의 연속하는 행을 가지는 영상 표시 영역과, 특정색을 표시하기 위한 화소의 연속하는 행을 가지는 영상 비표시 영역으로 나누어지는 표시 영역 내에 화소를 가지는 표시 장치로서,
    표시 데이터와 래치 컨트롤 펄스를 수신하는 래치 회로를 포함하는 수평 구동 시스템을 포함하고,
    상기 래치 컨트롤 펄스는, 상기 래치 회로에게 상기 영상 표시 영역 내의 상기 연속하는 행의 각 행에 대한 상기 표시 데이터와 상기 영상 비표시 영역 내의 상기 연속하는 행의 첫번째 행에 대한 상기 표시 데이터를 캡쳐하도록 지시하고,
    상기 래치 컨트롤 펄스는, 상기 연속하는 행의 첫번째 행의 표시 데이터가 캡쳐되면 종료되고, 상기 연속하는 행의 상기 첫번째 행에 대한 상기 캡쳐된 표시 데이터는 상기 영상 비표시 영역 내의 상기 연속하는 행에 대한 상기 표시 데이터로서 제공되는,
    표시 장치.
  2. 제1항에 있어서,
    상기 래치 컨트롤 펄스 중 어느 하나의 래치 컨트롤 펄스는, 상기 래치 회로에게 상기 화소의 행에 대한 상기 표시 데이터를 격납하도록 지시하는, 표시 장치.
  3. 제1항에 있어서,
    상기 표시 영역의 각 화소의 표시 소자가 액정셀로 이루어지는, 표시 장치.
  4. 제1항에 있어서,
    상기 표시 영역의 각 화소의 표시 소자가 일렉트로루미네센스 소자로 이루어지는, 표시 장치.
  5. 제1항에 있어서,
    상기 특정색은 백색 또는 흑색인, 표시 장치.
  6. 제1항에 있어서,
    복수의 행 라인 중 하나의 행을 선택하여, 복수의 열 라인으로부터의 영상 데이터를 상기 화소의 행에 기록하는 수직 구동 시스템을 더 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 수평 구동 시스템은 상기 영상 데이터를 상기 복수의 열 라인에 제공하고,
    상기 수평 구동 시스템은,
    상기 영상 표시 영역 내의 상기 연속하는 행의 각 행에 대한 상기 캡쳐된 표시 데이터와 상기 영상 비표시 영역 내의 상기 연속하는 행의 상기 첫번째 행에 대한 상기 캡쳐된 표시 데이터를 상기 래치 회로로부터 수신하는 디지털-아날로그 변환기를 더 포함하고,
    상기 디지털-아날로그 변환기는 상기 연속하는 행의 상기 각 행에 대한 상기 캡쳐된 표시 데이터와 상기 연속하는 행의 첫번째 행에 대한 상기 캡쳐된 표시 데이터를 상기 영상 데이터로 변환하는,
    표시 장치.
  8. 제6항에 있어서,
    상기 화소 중 하나의 화소는 상기 복수의 행라인 중 하나와 상기 복수의 열 라인 중 하나의 교차부에 위치하는, 표시 장치.
  9. 제6항에 있어서,
    상기 디지털-아날로그 변환기는 상기 표시 데이터에 대하여 디지털-아날로그 변환을 수행하여, 상기 표시 데이터를 상기 영상 데이터로 변환하는, 표시 장치.
  10. 제6항에 있어서,
    저전압 진폭의 래치 컨트롤 펄스를 고전압 진폭의 래치 컨트롤 펄스로 레벨 시프트하는 레벨 시프트 회로를 더 포함하고,
    고전압 진폭의 상기 래치 컨트롤 펄스는 상기 래치 회로에 상기 래치 컨트롤 펄스로서 제공되는, 표시 장치.
  11. 제6항에 있어서,
    복수의 레벨 시프트 회로를 더 포함하고,
    상기 복수의 레벨 시프트 회로는,
    상기 영상 표시 영역 내의 상기 연속하는 행의 상기 각 행에 대한 표시 데이터를 저전압 진폭에서 고전압 진폭으로 레벨 시프트하고, 상기 영상 비표시 영역 내의 상기 연속하는 행의 상기 첫번째 행에 대한 표시 데이터를 저전압 진폭에서 고전압 진폭으로 레벨 시프트하며,
    상기 연속하는 행의 상기 각 행에 대한 상기 고전압 진폭 표시 데이터는 상기 영상 표시 영역 내의 상기 연속하는 행의 각 행에 대한 상기 캡쳐된 표시 데이터로서 상기 디지털-아날로그 변환기에 제공되고,
    상기 영상 비표시 영역 내의 상기 연속하는 행의 상기 첫번째 행에 대한 상기 고전압 진폭 표시 데이터는 상기 연속하는 행의 상기 각 행에 대한 상기 캡쳐된 표시 데이터와 상기 연속하는 행의 상기 첫번째 행에 대한 상기 캡쳐된 표시 데이터로서 상기 디지털-아날로그 변환기에 제공되어 상기 영상 데이터로 변환되는, 표시 장치.
  12. 제1항에 있어서,
    상기 수평 구동 시스템은, 상기 화소의 행에 대한 시리얼 영상 데이터를 상기 표시 데이터로 변환하는 샘플링 및 제1 래치 회로를 더 포함하는, 표시 장치
  13. 제12항에 있어서,
    복수의 레벨 시프트 회로를 더 포함하고,
    상기 복수의 레벨 시프트 회로 중 하나의 레벨 시프트 회로는 저전압 진폭의 시리얼 영상 데이터를 고전압 진폭의 시리얼 영상 데이터로 레벨 시프트하고,
    고전압 진폭의 상기 시리얼 영상 데이터는 상기 샘플링 및 제1 래치 회로에 상기 시리얼 영상 데이터로서 제공되고,
    상기 복수의 레벨 시프트 회로 중 다른 레벨 시프트 회로는, 저전압 진폭의 래치 컨트롤 펄스를 고전압 진폭의 래치 컨트롤 펄스로 레벨 시프트하고,
    상기 고전압 진폭의 래치 컨트롤 펄스는 상기 래치 회로에 상기 래치 컨트롤 펄스로서 제공되는, 표시 장치.
  14. 휴대형 단말 기기로서,
    스피커부, 조작부, 마이크부, 및 표시부를 포함하고,
    상기 표시부는, 표시 영역 내의 화소, 복수의 행 라인 중 하나의 행을 선택하여 상기 복수의 열 라인으로부터의 영상 데이터를 상기 화소의 행에 기록하는 수직 구동 시스템, 및 표시 데이터와 래치 컨트롤 펄스를 수신하는 래치 회로를 포함하는 수평 구동 시스템을 포함하고,
    상기 표시 영역은, 소정의 영상을 표시하기 위한 화소의 연속하는 행을 가지는 영상 표시 영역과 특정색을 표시하기 위한 화소의 연속하는 행을 가지는 영상 비표시 영역으로 나누어지고,
    상기 래치 컨트롤 펄스는, 상기 래치 회로에게 상기 영상 표시 영역 내의 상기 연속하는 행의 각 행에 대한 상기 표시 데이터와 상기 영상 비표시 영역 내의 상기 연속하는 행의 첫번째 행에 대한 상기 표시 데이터를 캡쳐하도록 지시하고,
    상기 래치 컨트롤 펄스는, 상기 연속하는 행의 첫번째 행의 표시 데이터가 캡쳐되면 종료되고, 상기 연속하는 행의 상기 첫번째 행에 대한 상기 캡쳐된 표시 데이터는 상기 영상 비표시 영역 내의 상기 연속하는 행에 대한 상기 표시 데이터로서 제공되는,
    휴대형 단말 기기.
  15. 소정의 영상을 표시하기 위한 화소의 연속하는 행을 가지는 영상 표시 영역과 특정색을 표시하기 위한 화소의 연속하는 행을 가지는 영상 비표시 영역으로 나누어지는 표시 영역에 화소를 가지는 표시 장치의 구동 방법으로서,
    복수의 래치 컨트롤 펄스를 생성하는 단계,
    상기 복수의 래치 컨트롤 펄스 중 하나의 래치 컨트롤 펄스를 이용하여 상기 영상 표시 영역 내의 상기 화소의 행에 대한 표시 데이터를 캡쳐하는 단계,
    상기 복수의 래치 컨트롤 펄스 중 다른 래치 컨트롤 펄스를 이용하여 상기 영상 표시 영역 내의 상기 화소의 나머지 행들에 대한 표시 데이터를 캡쳐하는 단계,
    상기 복수의 래치 컨트롤 펄스 중 또 다른 래치 컨트롤 펄스를 이용하여 상기 영상 비표시 영역 내의 상기 화소의 첫번째 행에 대한 표시 데이터를 캡쳐하는 단계,
    상기 복수의 래치 컨트롤 펄스의 생성을 종료하는 단계, 및
    상기 복수의 래치 컨트롤 펄스의 생성이 종료된 후에, 상기 화소의 첫번째 행에 대해 캡쳐된 상기 표시 데이터를 상기 영상 비표시 영역 내의 상기 화소의 나머지 행들에 대한 표시 데이터로서 이용하는 단계
    를 포함하는 표시 장치의 구동 방법.
  16. 제15항에 있어서,
    상기 특정색은 백색 또는 흑색인, 표시 장치의 구동방법.
  17. 제15항에 있어서,
    상기 영상 표시 영역 내의 상기 화소의 상기 행에 대해 캡쳐된 표시 데이터에 대하여 아날로그-디지털 변환을 수행하는 단계,
    상기 변환된 표시 데이터를 복수의 열 라인에 제공하는 단계,
    상기 영상 표시 영역에 대한 복수의 행 라인 중 하나의 행을 선택하여 상기 복수의 열 라인으로부터의 상기 변환된 표시 데이터를 상기 화소의 행에 기록하는 단계
    를 더 포함하는 표시 장치의 구동방법.
  18. 제17항에 있어서,
    a) 상기 영상 표시 영역 내의 상기 화소의 나머지 행들의 다음 행에 대해 캡쳐된 표시 데이터에 대하여 아날로그-디지털 변환을 수행하는 단계,
    b) 상기 화소의 나머지 행들의 상기 다음 행에 대한 상기 변환된 표시 데이터를, 상기 복수의 열 라인에 제공하는 단계,
    c) 상기 복수의 열 라인으로부터의 상기 화소의 상기 나머지 행들의 상기 다음 행에 대한 상기 변환된 표시 데이터를 상기 나머지 행들의 그 다음 행에 기록하도록, 상기 영상 표시 영역에 대한 상기 복수의 행 라인의 다음 행을 선택하는 단계, 및
    d) 상기 영상 표시 영역 내의 상기 화소의 나머지 행들에 대한 각각의 상기 표시 데이터에 대하여 상기 a) 내지 c)의 각 단계를 반복하는 단계
    를 더 포함하는 표시 장치의 구동방법.
  19. 제15항에 있어서,
    상기 영상 비표시 영역 내의 상기 화소의 상기 첫번째 행에 대한 상기 캡쳐된 표시 데이터에 대하여 아날로그-디지털 변환을 수행하는 단계,
    상기 화소의 상기 첫번째 행에 대한 상기 변환된 표시 데이터를 복수의 열 라인에 제공하는 단계,
    상기 영상 비표시 영역에 대한 복수의 행 라인 중 첫번째 행 라인을 선택하여, 상기 복수의 열 라인으로부터의 상기 화소의 상기 첫번째 행에 대한 상기 변환된 표시 데이터를 상기 영상 비표시 영역 내의 상기 첫번째 행에 기록하는 단계
    를 더 포함하는 표시 장치의 구동방법.
  20. 제19항에 있어서,
    상기 영상 비표시 영역에 대한 상기 복수의 행 라인 중 나머지 행들을 순차적으로 선택하여, 상기 복수의 열 라인으로부터의 상기 화소의 첫번째 행에 대한 상기 변환된 표시 데이터를 상기 영상 비표시 영역 내의 상기 화소의 상기 나머지 행들에 기록하는 단계
    를 더 포함하는 표시 장치의 구동방법.
KR1020017014933A 2000-04-05 2001-03-27 표시 장치 및 그 구동 방법 및 휴대형 단말 기기 KR100858682B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000102997A JP4161511B2 (ja) 2000-04-05 2000-04-05 表示装置およびその駆動方法並びに携帯端末
JPJP-P-2000-00102997 2000-04-05

Publications (2)

Publication Number Publication Date
KR20020057799A KR20020057799A (ko) 2002-07-12
KR100858682B1 true KR100858682B1 (ko) 2008-09-16

Family

ID=18616769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017014933A KR100858682B1 (ko) 2000-04-05 2001-03-27 표시 장치 및 그 구동 방법 및 휴대형 단말 기기

Country Status (9)

Country Link
US (1) US6791539B2 (ko)
EP (1) EP1211662B1 (ko)
JP (1) JP4161511B2 (ko)
KR (1) KR100858682B1 (ko)
CN (1) CN1264125C (ko)
DE (1) DE60132540T2 (ko)
NO (1) NO324000B1 (ko)
TW (1) TWI223226B (ko)
WO (1) WO2001078051A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034791B1 (en) * 2000-12-14 2006-04-25 Gary Odom Digital video display employing minimal visual conveyance
JP3533187B2 (ja) * 2001-01-19 2004-05-31 Ｎｅｃエレクトロニクス株式会社 カラー液晶ディスプレイの駆動方法、その回路及び携帯用電子機器
JP3744826B2 (ja) * 2001-06-04 2006-02-15 セイコーエプソン株式会社 表示制御回路、電気光学装置、表示装置及び表示制御方法
JP4106888B2 (ja) 2001-09-19 2008-06-25 カシオ計算機株式会社 液晶表示装置および携帯端末装置
TWI250498B (en) * 2001-12-07 2006-03-01 Semiconductor Energy Lab Display device and electric equipment using the same
JP2003316315A (ja) * 2002-04-23 2003-11-07 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
US20040193229A1 (en) * 2002-05-17 2004-09-30 Medtronic, Inc. Gastric electrical stimulation for treatment of gastro-esophageal reflux disease
JP2004198928A (ja) * 2002-12-20 2004-07-15 Seiko Epson Corp 液晶駆動用ドライバ及びそのドライブ方法
JP2004205725A (ja) * 2002-12-25 2004-07-22 Semiconductor Energy Lab Co Ltd 表示装置および電子機器
JP3767559B2 (ja) * 2003-01-31 2006-04-19 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP3726905B2 (ja) * 2003-01-31 2005-12-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP3783686B2 (ja) * 2003-01-31 2006-06-07 セイコーエプソン株式会社 表示ドライバ、表示装置及び表示駆動方法
JP4628650B2 (ja) * 2003-03-17 2011-02-09 株式会社日立製作所 表示装置およびその駆動方法
JP2004325808A (ja) * 2003-04-24 2004-11-18 Nec Lcd Technologies Ltd 液晶表示装置およびその駆動方法
US7620454B2 (en) * 2003-05-19 2009-11-17 Medtronic, Inc. Gastro-electric stimulation for reducing the acidity of gastric secretions or reducing the amounts thereof
US7742818B2 (en) * 2003-05-19 2010-06-22 Medtronic, Inc. Gastro-electric stimulation for increasing the acidity of gastric secretions or increasing the amounts thereof
JP4239892B2 (ja) * 2003-07-14 2009-03-18 セイコーエプソン株式会社 電気光学装置とその駆動方法ならびに投射型表示装置、電子機器
JP3919740B2 (ja) * 2003-07-30 2007-05-30 株式会社ソニー・コンピュータエンタテインメント 回路動作制御装置および情報処理装置
JP2005055791A (ja) * 2003-08-07 2005-03-03 Sony Corp 表示装置及び表示装置の表示方法
JP4360930B2 (ja) * 2004-02-17 2009-11-11 三菱電機株式会社 画像表示装置
JP2005266178A (ja) * 2004-03-17 2005-09-29 Sharp Corp 表示装置の駆動装置、表示装置、及び表示装置の駆動方法
TWI232426B (en) * 2004-04-08 2005-05-11 Toppoly Optoelectronics Corp Circuitry and method for displaying of a monitor
US20050264518A1 (en) * 2004-05-31 2005-12-01 Mitsubishi Denki Kabushiki Kaisha Drive circuit achieving fast processing and low power consumption, image display device with the same and portable device with the same
JP2006017797A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 平面表示装置のデータ側駆動回路
WO2006043374A1 (ja) * 2004-10-18 2006-04-27 Sharp Kabushiki Kaisha シリアル－パラレル変換回路ならびにそれを用いた表示装置、およびその駆動回路
US7932877B2 (en) * 2004-11-24 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
TWI286764B (en) * 2005-01-20 2007-09-11 Himax Tech Ltd Memory architecture of display device and memory writing method for the same
WO2006134885A1 (ja) * 2005-06-14 2006-12-21 Sharp Kabushiki Kaisha シフトレジスタ、表示装置の駆動回路および表示装置
JP2007017597A (ja) * 2005-07-06 2007-01-25 Casio Comput Co Ltd 表示駆動装置及び駆動制御方法
KR101261603B1 (ko) 2005-08-03 2013-05-06 삼성디스플레이 주식회사 표시 장치
CN100444235C (zh) * 2005-09-30 2008-12-17 群康科技(深圳)有限公司 液晶显示器及其驱动方法
US7250888B2 (en) * 2005-11-17 2007-07-31 Toppoly Optoelectronics Corp. Systems and methods for providing driving voltages to a display panel
KR100643460B1 (ko) * 2005-12-12 2006-11-10 엘지전자 주식회사 이동통신 단말기의 배터리 충전 상태 표시 장치 및 충전상태 표시 방법
JP2008009276A (ja) * 2006-06-30 2008-01-17 Canon Inc 表示装置及びそれを用いた情報処理装置
CN102194438A (zh) * 2010-03-12 2011-09-21 纬创资通股份有限公司 自发光显示器、显示方法与便携式计算机
WO2014200939A1 (en) * 2013-06-11 2014-12-18 Rambus Inc. Split-gate conditional- reset image sensor
KR20150024073A (ko) * 2013-08-26 2015-03-06 삼성전자주식회사 디스플레이 구동 및 부분 디스플레이 장치와 방법
RU183031U1 (ru) * 2018-05-07 2018-09-07 Владимир Филиппович Ермаков Светодиодный индикатор
RU183018U1 (ru) * 2018-05-07 2018-09-07 Владимир Филиппович Ермаков Светодиодный индикатор
CN110021260B (zh) 2018-06-27 2021-01-26 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN108831370B (zh) * 2018-08-28 2021-11-19 京东方科技集团股份有限公司 显示驱动方法及其装置、显示装置和可穿戴设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726676A (en) * 1993-10-18 1998-03-10 Crystal Semiconductor Signal driver circuit for liquid crystal displays
EP0974952A1 (en) * 1998-02-09 2000-01-26 Seiko Epson Corporation Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0474231B1 (en) 1990-09-06 1996-12-04 Canon Kabushiki Kaisha Electronic device
JP3483714B2 (ja) * 1996-09-20 2004-01-06 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
US5867140A (en) 1996-11-27 1999-02-02 Motorola, Inc. Display system and circuit therefor
JPH11184434A (ja) * 1997-12-19 1999-07-09 Seiko Epson Corp 液晶装置及び電子機器
JP3861499B2 (ja) * 1999-03-24 2006-12-20 セイコーエプソン株式会社 マトリクス型表示装置の駆動方法、表示装置および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726676A (en) * 1993-10-18 1998-03-10 Crystal Semiconductor Signal driver circuit for liquid crystal displays
EP0974952A1 (en) * 1998-02-09 2000-01-26 Seiko Epson Corporation Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device

Also Published As

Publication number Publication date
EP1211662B1 (en) 2008-01-23
WO2001078051A1 (fr) 2001-10-18
JP2001290460A (ja) 2001-10-19
CN1264125C (zh) 2006-07-12
EP1211662A1 (en) 2002-06-05
NO20015907D0 (no) 2001-12-03
CN1383536A (zh) 2002-12-04
TWI223226B (en) 2004-11-01
NO324000B1 (no) 2007-07-30
DE60132540T2 (de) 2009-01-29
JP4161511B2 (ja) 2008-10-08
KR20020057799A (ko) 2002-07-12
US6791539B2 (en) 2004-09-14
EP1211662A4 (en) 2003-02-05
NO20015907L (no) 2002-01-31
DE60132540D1 (de) 2008-03-13
US20020135556A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
KR100858682B1 (ko) 표시 장치 및 그 구동 방법 및 휴대형 단말 기기
US6839043B2 (en) Active matrix display device and mobile terminal using the device
US7911434B2 (en) Level converter circuit, display device and portable terminal device
US7872646B2 (en) Power supply generating circuit, display apparatus, and portable terminal device
JP4285386B2 (ja) ソースドライバ、電気光学装置及び電子機器
JP4172472B2 (ja) 駆動回路、電気光学装置、電子機器及び駆動方法
CN1904706B (zh) 显示装置
US20070182667A1 (en) Source driver and display device having the same
US20070097063A1 (en) D/A converter circuit, display unit with the D/A converter circuit, and mobile terminal having the display unit
TW200841317A (en) Source driver, electro-optical device, and electronic instrument
US8558852B2 (en) Source driver, electro-optical device, and electronic instrument
JP2002175026A (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP4106865B2 (ja) アクティブマトリクス型表示装置および携帯端末
JP2002175049A (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
US20020060660A1 (en) Display device having SRAM built in pixel
KR101053249B1 (ko) 전원전압 변환회로 및 그 제어방법과 표시장치 및 휴대단말
JP4696353B2 (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
US20130100105A1 (en) Signal generator circuit, liquid crystal display device
JP3912090B2 (ja) 表示装置およびこれを用いた携帯端末装置
JP2002175027A (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP4288849B2 (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP2009205044A (ja) 電気光学装置、駆動回路および電子機器
JP2007279198A (ja) 電気光学装置および電子機器
JP2002311920A (ja) 液晶表示装置、画像表示応用機器、及び情報携帯端末機器
JPH10293560A (ja) 液晶表示装置およびその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee