JP2005294629A - 表示装置の製造方法 - Google Patents

Abstract

【課題】 表示装置の製造工程、特に表示装置用マトリクスアレイ基板の製造工程における静電破壊に対する耐性をより向上させることができる表示装置の製造方法を提供する。
【解決手段】 表示装置は、少なくとも一表面上に絶縁層１０１が形成された導電性の金属基板１００と、金属基板１００の絶縁層１０１が形成されている面側にマトリクス状に形成されたゲート配線１０６およびソース配線１１１と、金属基板１００の上記面側にさらに形成された、ゲート配線１０６に接続されたゲートショート配線１０５およびソース配線１１１に接続されたソースショート配線１０４とを備えたマトリクスアレイ基板を有している。この表示装置の製造方法は、少なくともマトリクスアレイ基板の製造工程において、金属基板１００とゲートショート配線１０５およびソースショート配線１０４とをコンタクトホール１０２，１０３を介して電気的に接続する工程を有している。
【選択図】 図１

Description

本発明は、表示装置の製造方法等に関し、さらに詳しくは、絶縁層又は絶縁体により絶縁された導電性基板上にマトリクス配線を有する表示装置の製造方法等に関する。

薄膜トランジスタ（以下、ＴＦＴ（Thin Film Transistor）と記す。）は、液晶表示素子やエレクトロルミネッセント（ＥＬ）表示素子、または電気泳動表示装置用のアクティブマトリクス基板として用いられ、例えば電気泳動表示装置においては、各画素において泳動液内に封入されたトナーに電界をかけるために制御電極電位を制御するための素子として用いられる。

各画素に設けたＴＦＴに用いられる半導体膜には非晶質のシリコン薄膜（ａ−Ｓｉ薄膜）や多結晶のシリコン薄膜（ｐｏｌｙ−Ｓｉ薄膜）がある。

従来、これらの技術では、例えば表示装置である液晶ディスプレイ用途ではガラスを基板として用いることが多く、それゆえ、使用用途にもよるが、表示装置は耐衝撃性や柔軟性が十分ではない。

また、昨今では、上述したような電気泳動表示装置を用いた、従来では実現し得なかった、薄く、丈夫で、かつ紙のようなしなやかさを備えたディスプレイの開発も盛んに行われている。それに伴い、表示素子を駆動するためのＴＦＴバックプレーンを、従来のガラス基板ではなく、割れにくく丈夫な、可撓性のある薄い金属板やプラスチック板の上に形成することが考えられている。

ところで、導電性材料の一つであるステンレス鋼（以下、ＳＵＳ（Steel Use Stainless）と記す。）からなる導電性基板を用いた場合は、現在多く用いられているガラス基板や、現在検討が進められているプラスチック板やプラスチックフィルムを基板とした場合と大きく異なる点がある。すなわち、導電性基板を前述したような表示装置用の基板として用いる場合には、少なくとも導電性基板の機能面を絶縁加工する必要がある。導電性基板の機能面を絶縁加工する技術は、例えば特許文献１に開示されている。

導電性基板を絶縁加工する方法としては、酸化膜を成膜するなどの幾つかの方法が考えられる。その他にも、例えば、窒化シリコン層を導電性基板上に成膜し、その上に走査電極または情報電極を形成する方法が考えられる。

このような、アクティブマトリクス基板の製造工程において、例えば液晶ディスプレイ（ＬＣＤ）用途であればラビング工程、その他のデバイスにおいても製造工程中に静電気が生じ、マトリクス配線間の絶縁破壊や、アクティブ素子を有する場合は電気的特性の変化が生じることがある。そのため、従来では、各配線、各素子、または各配線と各素子とを同電位にするために、それらをいわゆるショートリングに電気的に接続した状態で製造が行われている。
特開平９−１７９１０６号公報

しかしながら、導電性基板を用いた場合に、従来のように、各配線や各素子電極の電位を同電位とするためにそれらをショートリングに電気的に接続した状態で製造を行ったとしても、基板絶縁層をはさむ導電性基板と各電極または各素子電極等との間に依然として電位差が生じ、基板絶縁層が部分的に破壊されてしまう場合がある。その結果、基板配線間にショートが生じたり、アクティブ素子を有する場合においてはそのアクティブ素子の電気的特性が変化したりするなどの問題が依然として生じてしまうこととなる。

そこで本発明は、表示装置の製造工程、特に表示装置用マトリクスアレイ基板の製造工程における静電破壊に対する耐性をより向上させることができる表示装置の製造方法等を提供することを目的とする。

上記目的を達成するため、本発明の表示装置用マトリクスアレイ基板の製造方法は、少なくとも一表面上に絶縁層が形成された導電性基板と、該導電性基板の前記絶縁層が形成されている面側にマトリクス状に形成された走査電極および情報電極と、前記導電性基板の前記面側にさらに形成された、前記走査電極に接続された第１の配線および前記情報電極に接続された第２の配線と、を備えた表示装置用マトリクスアレイ基板の製造方法において、少なくとも前記マトリクスアレイ基板の製造工程において、前記導電性基板と少なくとも前記第１または第２の配線のいずれかとを電気的に接続する工程を有していることを特徴とする。

また、本発明に係る表示装置の製造方法は、導電性基板上に複数のアクティブ素子が構成されてなるマトリクスアレイ基板を有する表示装置の製造方法であって、前記導電性基板の一表面上に第１の絶縁層を形成する工程と、該第１の絶縁層に第１のコンタクトホールを形成する工程と、前記第１の絶縁層上および前記第１のコンタクトホール内に第１の導電層を形成し、該第１の導電層をパターニングすることによって、第１の配線を形成する工程と、該第１の配線の上に第２の絶縁層および半導体層を形成する工程と、前記第２の絶縁層および前記半導体層に第２のコンタクトホールを形成する工程と、少なくとも該第２のコンタクトホールを含む領域に第２の導電層を形成し、該第２の導電層をパターンニングすることによって第２の配線を形成し、前記導電性基板と前記第１の配線と前記第２の配線とを前記第１および第２のコンタクトホールを介して電気的に接続する工程と、を含むことを特徴とする。

上記のような本発明の製造方法によれば、マトリクスアレイ基板の製造工程中、導電性基板と第１の配線と第２の配線とが第１および第２のコンタクトホールを介して電気的に接続されるので、それらが略同電位に保たれる。そのため、例えば、製造工程中に生じる静電気によって静電破壊が生じて、導電性基板と第１または第２の配線との間でショートが生じるようなことがないので、製造工程における静電破壊に対する耐性をより向上させることが可能になる。

また、本発明の情報機器は、上記本発明の表示装置の製造方法を用いて製造された表示装置を有する。

以上説明したように、本発明の製造方法によれば、表示装置の製造工程、特に表示装置用マトリクスアレイ基板の製造工程における静電破壊に対する耐性をより向上させることができる。

次に、本発明の実施形態について図面を参照して説明する。

図１（ａ）は本発明の一実施形態に係る表示装置におけるマトリクスアレイ基板の一部の断面を模式的に示す図であり、図１（ｂ）は本実施形態の表示装置における３００行×２５０列のＴＦＴアクティブマトリクスアレイ基板の一部分を示す模式図である。なお、図１（ａ）のＡ部分は図１（ｂ）におけるＡ領域の断面を示し、図１（ａ）のＢ部分は図１（ｂ）におけるＢ領域の断面を示している。

図１（ａ）に示すように、本実施形態に係る表示装置は、導電性基板としての薄型の金属基板１００上に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により形成されたＳｉＮ等からなる第１の絶縁層１０１が設けられている。金属基板１００のうち、いわゆるショートリングが形成され製造工程後に切り離される領域（図１（ｂ）のカットライン１２３の外側の領域）に設けられている第１の絶縁層１０１には、第１のコンタクトホールである基板絶縁層コンタクトホール１０２が形成されている。この基板絶縁層コンタクトホール１０２は、例えばエッチングプロセスによって形成される。

第１の絶縁層１０１の上には、表示装置が例えばボトムゲート構成のＴＦＴを備えた構成の場合には、走査電極としてのゲート配線１０６、ゲート配線１０６が接続された第１のショート配線としてのゲートショート配線１０５、およびＣｓ（補助容量）配線１０７が形成されている。

ここで、これらの配線１０５，１０６，１０７の形成方法について簡単に説明すると、これらの配線の材料として例えば抵抗率が比較的低いＡｌを用いて配線層を形成し、その後のプロセスにＡｌの融点を超えるようなプロセスがある場合は、その配線層の上にＣｒ、Ｔａ、あるいはＡｌ−Ｎｄをスパッタリングによって蒸着させて導電膜を形成する。続いて、その導電膜の上にレジストを塗布してこれを選択的に露光および現像し、導電膜をエッチングによって所定の形状にパターニングする。以上により、配線１０５，１０６，１０７が形成される。

それらの配線１０５，１０６，１０７の上には第２の絶縁層１０８が形成され、さらにその上にはアモルファス半導体層１０９が形成されている。金属基板１００のうち、いわゆるショートリングが形成され製造工程後に切り離される領域における第２の絶縁層１０８およびアモルファス半導体層１０９には、第２のコンタクトホールであるゲート絶縁層コンタクトホール１０３が形成されている。このゲート絶縁層コンタクトホール１０３は、例えばエッチングプロセスによって形成される。

第２の絶縁層１０８上には、例えばイオン注入法によって形成された後に選択除去されたオーミック接触層１１０が形成されている。さらに、それらの層の上には、情報電極としてのソース配線１１１（図１（ｂ）参照）、ソース配線１１１が接続された第２のショート配線としてのソースショート配線１０４、およびドレイン電極１１２が形成されている。

第１のショート配線であるゲートショート配線１０５と、前記第２のショート配線ソースショート配線１０４とは、互いに交差するクロス部を形成するように、互いに異なる導電層に形成されている。ゲート絶縁層コンタクトホール１０３はそのクロス部に形成されており、これらのショート配線１０４，１０５はそのクロス部においてゲート絶縁層コンタクトホール１０３を介して互いに電気的に接続されている。

なお、ゲートショート配線１０５とソースショート配線１０４はカットライン１２３の外側に設けられており、これらのショート配線１０４，１０５とコンタクトホール１０２，１０３は製造工程終了後に金属基板１００から切り離される。これらショート配線１０４，１０５および導電性基板１００は、例えば、実装端子の先で電気的に接続されている。

このように、本実施形態の表示装置は、導電性の薄型の金属基板１００上に基板絶縁層１０１を形成し、続いてその上にＴＦＴマトリクスアレイを形成したマトリクスアレイ基板を備えており、少なくともそのマトリクスアレイ基板の製造工程中は、金属基板１００と各ゲート配線１０６と各ソース配線１１１とが、ショート配線１０４，１０５およびコンタクトホール１０２，１０３を介して互いに電気的に接続されている。なお、ＴＦＴマトリクスアレイ基板の形態で出荷する場合などは、上記の電気的な接続を保った状態で出荷すれば、製品の輸送中に生じる静電気等に対しても耐性を有することになるので好ましい。また、上述の方法でショート配線、導電性基板を接続するのが好ましいが、導電性基板とゲートショート配線、ソースショート配線の少なくとも一方とがショート配線のクロス部以外でコンタクトホールを形成して接続されていてもよい。

図１（ｂ）に示すように、本実施形態の表示装置におけるＴＦＴマトリクスアレイ基板には、複数のゲート配線１０６と複数のソース配線１１１とがマトリクス状に配置されている。ゲート配線１０６とソース配線１１１とに囲まれた各領域には、アクティブ素子であるＴＦＴ１３０が設けられている。各ＴＦＴ１３０のドレイン電極側には画素電極１１４が接続されている。

本実施形態の表示装置についてさらに詳細に説明する。

図２（ａ）は本発明の一実施形態に係る表示装置の一部の表示画素の断面を模式的に示す図であり、図２（ｂ）は主に図２（ａ）におけるＣ部を拡大して示す断面図である。

図２（ａ）に示すように、本実施形態の表示装置は、金属基板１００上に構成されたＴＦＴバックプレーン１２４上の隔壁１１９に、第２の基板１２２が接合されている。隔壁１１９によって仕切られた各画素空間には、メモリー性を有する表示素子として、絶縁性液体１２０中に電気泳動粒子１２１を分散させてなる分散液（電気泳動表示素子）が設けられている。各画素の電気泳動表示素子は、ＴＦＴバックプレーン１２４上に画素ごとに設けられた画素電極１１４とＴｉ層１１７とからなる一対の電極によって駆動される。より具体的に説明すると、本実施形態の表示装置は、画素電極１１４とＴｉ層１１７とに正負の電圧を印加して、電気泳動粒子１２１を画素電極１１４の形成面と隔壁１１９の近傍との間を移動させることによって電気泳動表示素子を駆動し、表示を行う。なお、図２（ａ）は、電気泳動粒子１２１がＴｉ層１１７に引き寄せられて隔壁１１９の近傍に移動した状態を示している。

以下に、図２を参照しながら、本実施形態の表示装置の製造工程について説明する。
（１）まず、厚さ０．２ｍｍのＳＵＳからなる導電性基板としての金属基板１００上に、ＣＶＤ法によって、第１の絶縁層としてのＳｉＮ膜１０１を５００ｎｍの厚さに成膜する。
（２）金属基板１００のうち、いわゆるショートリングが形成され製造工程後に切り離される領域（図１（ｂ）のカットライン１２３の外側の領域）に設けられているＳｉＮ膜１０１に、ドライエッチングによって基板絶縁層コンタクトホール１０２を形成し、金属基板１００の一部を露出させる。
（３）ＳｉＮ膜１０１上に、Ａｌ−Ｎｄをスパッタリングによって２００ｎｍの厚さに成膜して第１の導電層を形成し、フォトマスク（不図示）を用いてこの第１の導電層をウェットエッチングすることにより、ゲート配線１０６、各ゲート配線１０６を電気的に同電位とするためのゲートショート配線１０５、およびＣｓ配線１０７を形成する。これと同時に、基板絶縁層コンタクトホール１０２を介して、ゲートショート配線１０５と金属基板１００とを電気的に接続する。

なお、本実施形態のような電気泳動表示装置はＴＦＴ１３０の保持駆動を行う際の補助容量を必要とするため、ゲート配線１０６と同じ導電層にＣｓ（補助容量）配線１０７を形成している。
（４）それらの配線１０５，１０６，１０７の上に、層間絶縁膜としてＳｉＮ膜１０８を２５０ｎｍの厚さにＣＶＤによって成膜し、さらにその上に、アモルファス半導体層としてａ−Ｓｉ膜１０９を２００ｎｍの厚さにＣＶＤによって成膜する。
（５）金属基板１００のうち、いわゆるショートリングが形成され、製造工程後に切り離される領域における絶縁層１０８およびアモルファス半導体層１０９に、ドライエッチングによってゲート絶縁層コンタクトホール１０３を形成する。
（６）絶縁層１０８およびアモルファス半導体層１０９上の所定の領域に、オーミック接触層として、ａ−Ｓｉ（ｎ⁺）膜１１０を２０ｎｍの厚さにＣＶＤによって成膜する。
（７）オーミック接触層１１０の上にＡｌ−Ｎｄを２００ｎｍの厚さにスパッタリングによって成膜して、第２の導電層を形成する。
（８）この第２の導電層をフォトマスク（不図示）を用いてウェットエッチングすることによって、ＴＦＴ部分を含むソース配線１１１、ドレイン電極１１２、および各ソース配線１１１群を電気的に同電位とするために互いに電気的に接続するソースショート配線１０４を形成する。この段階で、ソースショート配線１０４とゲートショート配線１０５とがゲート絶縁層コンタクトホール１０３を介して接続され、これにより、ソースショート配線１０４とゲートショート配線１０５と金属基板１００とがコンタクトホール１０２，１０３を介して電気的に接続される。

引き続いて、所定のレジストパターンを用いたドライエッチングによってＴＦＴチャネル部のａ−Ｓｉ（ｎ⁺）層１１０を除去して半導体層１０９の一部を露出させ、上記配線１０４，１１１，１１２および一部が露出した半導体層１０９の上にパッシベーション層としてのＳｉＮ膜１１３を３００ｎｍの厚さに成膜する。
（９）ＳｉＮ膜１１３に、ドライエッチングによって図２（ｂ）のＸ部に示すように第３のコンタクトホールを形成し、ドレイン電極１１２の一部を露出させる。
（１０）一部が露出したドレイン電極１１２およびＳｉＮ膜１１３の上にＡｌ−Ｎｄを２００ｎｍの厚さにスパッタリングによって成膜し、第３の導電層を形成する。
（１１）フォトマスク（不図示）を用い、この第３の導電層をウェットエッチングによってパターニングして画素電極１１４を形成する。
（１２）金属基板１００上の上記構成の最上面上に、ＴｉＯ₂を含有したアクリル樹脂を４μｍの厚さに塗布し、白色散乱層１１５を形成する。
（１３）白色散乱層１１５の上にアクリル系の樹脂を１μｍの厚さに成膜して、第３の絶縁層１１６を形成する。
（１４）第３の絶縁層１１６の上に、Ｔｉを３００ｎｍの厚さに成膜して金属層としてのＴｉ層１１７を形成し、さらにその上に、第１のフォトレジスト層としてカーボンを含有したフォトレジスト層１１８を３００ｎｍの厚さに成膜する。
（１５）次に、フォトレジスト層１１８の上に第２のフォトレジスト層として厚膜フォトレジスト層を１５μｍの厚さに形成し、厚膜フォトレジスト層が画素間の隔壁１１９を構成するように、この厚膜フォトレジスト層を画素間の部分を残して現像除去する。
（１６）厚膜フォトレジスト層で形成された隔壁１１９を用いて、Ｔｉ層１１７とフォトレジスト層１１８とをエッチングし、ＴＦＴバックプレーン１２４を形成する。
（１７）次に、パラフィン系炭化水素溶媒を主成分とする絶縁性液体１２０中に、カーボンブラックを含有したポリスチレン樹脂から成る黒色の電気泳動粒子１２０を分散させた分散液を、隔壁１１９で区画された空間内に充填し、透明な第２の基板１２２を隔壁１１９上に接着剤（不図示）によって固定する。
（１８）最後に、金属基板１００をカットライン１２３（図１（ｂ））で切断し、各ゲート配線１０６および各ソース配線１１１と金属基板１００とを電気的に接続しているショートリング部を金属基板１００から切り離す。

以上により、本実施形態の表示装置の製造工程が完了する。

上述したように、本実施形態によれば、少なくともマトリクスアレイ基板の製造工程において、ソースショート配線１０４とゲートショート配線１０５と金属基板１００とがコンタクトホール１０２，１０３を介して電気的に連通し、それらが略同電位に保たれている。そのため、製造工程中に生じる静電気によって基板絶縁層の静電破壊が生じて、例えば、金属基板１００とゲート配線１０６との間でのショートや、金属基板１００とソース配線１１１との間のショートが生じるようなことがないので、表示装置の製造工程における静電破壊に対する耐性をより向上させることが可能になり、ＴＦＴバックプレーンを導電性基板上に構成した場合においても良好な画質の表示装置を製造することができる。

なお、本実施形態では電気泳動表示装置のＴＦＴバックプレーンの場合について説明したが、本発明を適用できるのはこれに留まらず、例えば反射型の液晶表示装置に応用することも可能である。この場合、例えば第２の基板１２２にＩＴＯ（Indium Tin Oxide）膜のような透明な導電膜を形成してコモン電極を構成し、ドレイン電極との間に液晶を挟持し、ドレイン電極−コモン電極間に所望の電界をかけることで表示を行うことが可能である。

また、本実施形態ではアモルファスシリコンを用いた逆スタガー型のいわゆるボトムゲート型の構成を採用しているが、これに代えて、例えばトップゲート型の構成等を採用しても何ら問題はない。加えて、アモルファスシリコンを用いたＴＦＴに限らず、例えば、レーザーアニールを用いたポリシリコンＴＦＴや、単結晶ＴＦＴの転写技術を用いても良い。

また、上記の製造方法によって製造した本実施形態の電気泳動表示装置は、薄く形成することができ、また、ある程度の折り曲げに対応できるようなフレキシブルな構成になっているため、各種の情報機器用の表示装置として好適に用いられる。例えば、紙媒体に置き換えられるような用途や、情報携帯端末（ＰＤＡ）のような情報端末の表示用ディスプレイとしても用いることができる。

本発明は、薄型でフレキシブルな表示装置の製造方法、およびそのような製造方法を用いて製造された表示装置を有する情報機器に適用可能である。

図（ａ）は本発明の一実施形態に係る表示装置におけるマトリクスアレイ基板の一部の断面を模式的に示す図であり、図（ｂ）は本実施形態の表示装置における３００行×２５０列のＴＦＴアクティブマトリクスアレイ基板の一部分を示す模式図である。 図（ａ）は本発明の一実施形態に係る表示装置の一部の表示画素の断面を模式的に示す図であり、図（ｂ）は主に図（ａ）におけるＣ部を拡大して示す断面図である。

符号の説明

１００ 金属基板（ＳＵＳ基板）
１０１ 第１の絶縁層（ＳｉＮ膜）
１０２ 基板絶縁層コンタクトホール
１０３ ゲート絶縁層コンタクトホール
１０４ ソースショート配線
１０５ ゲートショート配線
１０６ ゲート配線
１０７ Ｃｓ配線
１０８ 第２の絶縁層（ＳｉＮ膜）
１０９ アモルファス半導体層（ａ−Ｓｉ膜）
１１０ オーミック接触層（ａ−Ｓｉ（ｎ⁺）膜）
１１９ 隔壁
１２０ 絶縁性液体
１２１ 電気泳動粒子
１２２ 第２の基板
１２３ カットライン
１２４ ＴＦＴバックプレーン
１３０ ＴＦＴ

Claims (8)

1. 少なくとも一表面上に絶縁層が形成された導電性基板と、該導電性基板の前記絶縁層が形成されている面側にマトリクス状に形成された走査電極および情報電極と、前記導電性基板の前記面側にさらに形成された、前記走査電極に接続された第１の配線および前記情報電極に接続された第２の配線と、を備えた表示装置用マトリクスアレイ基板の製造方法において、
   少なくとも前記マトリクスアレイ基板の製造工程において、前記導電性基板と少なくとも前記第１または第２の配線のいずれかとを電気的に接続する工程を有していることを特徴とする表示装置用マトリクスアレイ基板の製造方法。
2. 前記第１の配線同士を接続する第１のショート配線と、前記第２の配線同士を接続する第２のショート配線との少なくとも一方を形成する工程を含んでいる、請求項１に記載の表示装置用マトリクスアレイ基板の製造方法。
3. 前記絶縁層にコンタクトホールを形成し、該コンタクトホールを介して前記第１のおよび第２のショート配線の少なくとも一方と前記導電性基板とを電気的に接続する工程を含んでいる、請求項２に記載の表示装置用マトリクスアレイ基板の製造方法。
4. 前記第１のショート配線と前記第２のショート配線との両方を形成する工程を含み、前記第１のショート配線と前記第２のショート配線とを、互いに交差するクロス部を形成するように互いに異なる導電層に形成し、前記クロス部において互いに電気的に接続する工程を含んでいる、請求項２または３に記載の表示装置用マトリクスアレイ基板の製造方法。
5. 導電性基板上に複数のアクティブ素子が構成されてなるマトリクスアレイ基板を有する表示装置の製造方法であって、
   前記導電性基板の一表面上に第１の絶縁層を形成する工程と、
   該第１の絶縁層に第１のコンタクトホールを形成する工程と、
   前記第１の絶縁層上および前記第１のコンタクトホール内に第１の導電層を形成し、該第１の導電層をパターニングすることによって、第１の配線を形成する工程と、
   該第１の配線の上に第２の絶縁層および半導体層を形成する工程と、
   前記第２の絶縁層および前記半導体層に第２のコンタクトホールを形成する工程と、
   少なくとも該第２のコンタクトホールを含む領域に第２の導電層を形成し、該第２の導電層をパターンニングすることによって第２の配線を形成し、前記導電性基板と前記第１の配線と前記第２の配線とを前記第１および第２のコンタクトホールを介して電気的に接続する工程と、
   を含むことを特徴とする表示装置の製造方法。
6. 前記第２の配線上にパッシベーション層を形成する工程と、
   該パッシベーション層に第３のコンタクトホールを形成し、少なくとも該第３のコンタクトホールを含む領域に第３の導電層を形成し、該第３の導電層をパターンニングして画素電極を形成する工程と、
   前記導電性基板上の構成の最上面上に白色散乱層を形成する工程と、
   該白色散乱層上に第３の絶縁層を形成する工程と、
   該第３の絶縁層上に金属層、第１のフォトレジスト層、および第２のフォトレジスト層を順に形成した後に、該金属層、該第１のフォトレジスト層、および該第２のフォトレジスト層をパターニングして隔壁を形成する工程と、
   前記隔壁で仕切られた空間内に、絶縁性液体中に電気泳動粒子を分散させてなる分散液を充填する工程と、
   第２の基板を前記隔壁に接触させた状態に固定する工程と、
   前記導電性基板と前記第１の配線と前記第２の配線との電気的な接続を切断する工程と、
   をさらに含んでいる、請求項５に記載の表示装置の製造方法。
7. 前記導電性基板と前記第１の配線と前記第２の配線との電気的な接続を切断する工程は、前記マトリクスアレイ基板の少なくとも前記第１および第２のコンタクトホールを含む領域を前記マトリクスアレイ基板から除去する工程からなる、請求項６に記載の表示装置の製造方法。
8. 請求項５〜７のいずれか１項に記載された表示装置の製造方法を用いて製造された表示装置を有する情報機器。

Images