JP2008152225A - 電子インク表示装置及びアクティブデバイスアレイ基板 - Google Patents

Abstract

【課題】静電気保護効果が良好な電子インク表示装置およびアクティブデバイスアレイ基板を提供する。
【解決手段】アクティブデバイスアレイ基板２００と、アクティブデバイスアレイ基板２００に対向して配置された前面板３００とを備える。アクティブデバイスアレイ基板２００は、第１の基板２１０、複数の走査線２２０、複数のデータ線２３０、複数の画素ユニット２４０、静電気放電保護回路２５０及び少なくとも１つの導電パターン２６０を有する。前面板３００は、第２の基板３１０、共通電極３２０及び電子インク材料層３３０を有する。
【選択図】図２Ｂ

Description

本発明は表示装置（ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）及びアレイ基板（ａｒｒａｙ ｓｕｂｓｔｒａｔｅ）に関し、特に良好な静電気防護機能を備えた電子インク表示装置（ｅｌｅｃｔｒｏｎｉｃ ｉｎｋ ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）及びアクティブデバイスアレイ基板（ａｃｔｉｖｅ ｄｅｖｉｃｅ ａｒｒａｙ ｓｕｂｓｔｒａｔｅ）に関する。

現在、ディスプレイ技術の進歩に伴い、携帯電話、ノートブック型コンピュータ、デジタルカメラ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）などの携帯用電子機器の表示スクリーンには様々な表示装置が大量に使用されている。これら表示装置のなかでも、電子インク表示装置は、低消費電力、薄型化、長寿命、可撓性など、多くの長所を有しており、最も発展性があると見られている。

図１Ａは、従来の電子インク表示装置の一例を示す断面図である。図１Ａに示すように、電子インク表示装置１０は、薄膜トランジスタアレイ基板２０及び前面板３０を含む。このうち薄膜トランジスタアレイ基板２０は、基板２１上に設置された複数の画素ユニット２４（図１Ａには１つのみが示されている）により構成され、それぞれの画素ユニット２４は、薄膜トランジスタ２４ａと、薄膜トランジスタ２４ａに電気的に接続された画素電極２４ｂと、を含む。前面板３０は、薄膜トランジスタアレイ基板２０に対向して配置され、前面板３０は、カバー３２、透明電極層３４及び電子インク材料層３６を含む。画素電極２４ｂと透明電極層３４との間には電界が発生し、電子インク材料層３６の中にある電子インク粒子３６ａを駆動させて画面を表示する。従来技術の電子インク材料層３６は、他の種類の材料層であることもあった。図１Ｂは、従来の電子インク表示装置の他の例を示す断面図である。例えば、図１Ｂに示すもう一つの電子インク表示装置１０’において、電子インク材料層３６は複数のマイクロカプセル３６ｂを含み、各マイクロカプセル３６ｂの中には複数のブラック粒子３６ｂ−１、複数のホワイト粒子３６ｂ−２及び透明流体３６ｂ−３が含まれている。ブラック粒子３６ｂ−１及びホワイト粒子３６ｂ−２は、透明流体３６ｂ−３の中に分布しており、それぞれが異なる導電性を有する。

しかし、電子インク表示装置１０又は電子インク表示装置１０’の製造過程では、多くの装置が使用されたり作業員による操作が行われたりする。そして、これら装置や作業員は静電気を帯びているため、前述の帯電体（人体や機器）が電子インク表示装置１０に接触すると、電子インク表示装置１０に放電され、静電気放電の瞬間に流れる電流が電子インク表示装置１０の薄膜トランジスタ２４ａ及び回路に損壊やエラーを発生させたりすることがあった。

静電気によって破壊されることを防ぐため、薄膜トランジスタアレイ基板２０の周辺回路領域２１ｂ上には、一般に静電気放電保護回路（Ｅｌｅｃｔｒｏｎ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ（ＥＳＤ） Ｐｒｏｔｅｃｔｉｏｎ Ｃｉｒｃｕｉｔ）２６が配置されている。図１Ｃは、図１Ａの電子インク表示装置の薄膜トランジスタアレイ基板を示す平面図である。図１Ｃに示すように、薄膜トランジスタアレイ基板２０は、基板２１、走査線２２、データ線２３、画素ユニット２４及び静電気放電保護回路２６を含む。ここで、静電気放電保護回路２６は、表示領域２１ａの外周の周辺回路領域２１ｂの中に配置され、スイッチング素子２５は、静電気放電保護回路２６と表示領域２１ａとの間に配置されている。前述したように、基板２１又は表示領域２１ａの薄膜トランジスタ２４ａ、走査線２２又はデータ線２３に静電気が蓄積されると、スイッチング素子２５が蓄積された静電気により起動して、静電気放電保護回路２６に静電気が送られる。そのため、薄膜トランジスタ２４ａ、走査線２２、データ線２３などが蓄積された静電気により破壊されることがない。しかし、蓄積された静電気が大きすぎる場合、静電気放電保護回路２６は、大きすぎる静電気に耐えることができずに、薄膜トランジスタアレイ基板２０の素子や回路が損壊して、電子インク表示装置１０の製造歩留りが低下してしまうことがあった。

本発明の第１の目的は、静電気保護効果が良好な電子インク表示装置を提供することにある。
本発明の第２の目的は、静電気保護効果が良好なアクティブデバイスアレイ基板を提供することにある。

（１） アクティブデバイスアレイ基板と、前記アクティブデバイスアレイ基板に対向して配置された前面板とを備える電子インク表示装置であって、前記アクティブデバイスアレイ基板は、表示領域と、前記表示領域の外周に配置された周辺回路領域とを有する第１の基板と、前記第１の基板上に配置された複数の走査線及び複数のデータ線と、前記第１の基板上の前記表示領域の中に配置され、対応する前記走査線及び前記データ線とそれぞれ電気的に接続された複数の画素ユニットと、前記第１の基板上の前記周辺回路領域の中に配置され、前記走査線及び前記データ線と電気的に接続された静電気放電保護回路と、前記第１の基板上の前記周辺回路領域の中に配置され、前記静電気放電保護回路と電気的に接続された少なくとも１つの導電パターンと、を有し、前記前面板は、第２の基板と、前記第２の基板上に配置された共通電極と、前記共通電極と前記アクティブデバイスアレイ基板との間に配置された電子インク材料層と、を有することを特徴とする電子インク表示装置。

（２） 前記第１の基板上の前記周辺回路領域の中に配置され、前記静電気放電保護回路と電気的に接続された、複数の保護素子を備えることを特徴とする（１）に記載の電子インク表示装置。

（３） 前記保護素子は、薄膜トランジスタ又はダイオードを含むことを特徴とする（２）に記載の電子インク表示装置。

（４） 前記導電パターンは、前記共通電極と電気的に接続されていることを特徴とする（１）に記載の電子インク表示装置。

（５） 前記静電気放電保護回路は、インナーショートリングを含むことを特徴とする（１）に記載の電子インク表示装置。

（６） 第１の基板、複数の走査線、複数のデータ線、複数の画素ユニット、静電気放電保護回路及び少なくとも１つの導電パターンを備えるアクティブデバイスアレイ基板であって、前記第１の基板は、表示領域と、前記表示領域の外周に配置された周辺回路領域とを有し、前記走査線及び前記データ線は、前記第１の基板上に配置され、前記画素ユニットは、前記第１の基板上の前記表示領域の中に配置され、対応する前記走査線及び前記データ線とそれぞれ電気的に接続され、前記静電気放電保護回路は、前記第１の基板上の前記周辺回路領域の中に配置され、前記走査線及び前記データ線と電気的に接続され、前記導電パターンは、前記第１の基板上の前記周辺回路領域の中に配置され、前記静電気放電保護回路と電気的に接続されていることを特徴とするアクティブデバイスアレイ基板。

（７） 前記第１の基板上の前記周辺回路領域の中に配置され、前記静電気放電保護回路と電気的に接続された、複数の保護素子を備えることを特徴とする（６）に記載のアクティブデバイスアレイ基板。

（８） 前記保護素子は、薄膜トランジスタ又はダイオードを含むことを特徴とする（７）に記載のアクティブデバイスアレイ基板。

（９） 前記導電パターンは、共通電極と電気的に接続されていることを特徴とする（６）に記載のアクティブデバイスアレイ基板。

（１０） 前記静電気放電保護回路は、インナーショートリングを含むことを特徴とする（６）に記載のアクティブデバイスアレイ基板。

本発明の電子インク表示装置及びアクティブデバイスアレイ基板は、優れた静電気保護効果を備えているため、製造歩留りを向上させることができる。

以下、本発明の実施形態を図面に基づいて説明する。
図２Ａは、本発明の好適な実施形態による電子インク表示装置を示す断面図である。図２Ｂは、図２Ａの電子インク表示装置のアクティブデバイスアレイ基板を示す平面図である。図２Ａ及び図２Ｂを参照する。電子インク表示装置１００は、アクティブデバイスアレイ基板２００及び前面板３００を含む。アクティブデバイスアレイ基板２００は、第１の基板２１０、複数の走査線２２０、複数のデータ線２３０、複数の画素ユニット２４０、静電気放電保護回路２５０及び少なくとも１つの導電パターン２６０を含む。第１の基板２１０は、表示領域２１２と、表示領域２１２の外周に配置された周辺回路領域２１４とを有する。走査線２２０及びデータ線２３０は、第１の基板２１０上に配置されている。画素ユニット２４０は、第１の基板２１０上の表示領域２１２の中に配置され、各々の画素ユニット２４０は、対応する走査線２２０及びデータ線２３０と電気的に接続されている。静電気放電保護回路２５０は、第１の基板２１０上の周辺回路領域２１４の中に配置されている。導電パターン２６０は、第１の基板２１０上の周辺回路領域２１４の中に設置され、導電パターン２６０と静電気放電保護回路２５０とは電気的に接続されている。前面板３００は、アクティブデバイスアレイ基板２００に対向して配置され、第２の基板３１０、共通電極３２０及び電子インク材料層３３０を含む。共通電極３２０は、第２の基板３１０上に配置されている。電子インク材料層３３０は、共通電極３２０とアクティブデバイスアレイ基板２００との間に配置されている。

図２Ｂを参照する。図２Ｂに示すように、本実施形態の静電気放電保護回路２５０は、インナーショートリング（Ｉｎｎｅｒ Ｓｈｏｒｔ Ｒｉｎｇ：ＩＳＲ）であるが、他の実施形態では、インナーショートリング及びアウターショートリング（Ｏｕｔｅｒ Ｓｈｏｒｔ Ｒｉｎｇ：ＯＳＲ）（図示せず）の回路を有してもよい。この他、図２Ｂに示す静電気放電保護回路２５０は、表示領域２１２の閉ループ回路を囲んでいるが、静電気放電保護回路２５０は、図２に示す形態のみに限定されるわけではなく、他の実施形態では、閉ループ回路でなくともよい。つまり、静電気放電保護回路２５０の形態はなんら限定されるわけではない。

電子インク表示装置１００の静電気放電保護回路２５０は、第１の基板２１０上の周辺回路領域２１４の中に配置された複数の保護素子２７０を含み、この保護素子２７０と静電気放電保護回路２５０とは電気的に接続されている。本実施形態において、保護素子は、能動素子又は受動素子を含む。つまり、保護素子２７０は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）、ダイオード（ｄｉｏｄｅ）、３端子を備えるスイッチング素子又はその他適当な素子でもよい。図２Ｃは、図２ＢのＳ１０を示す局部拡大図である。図２Ｃは、保護素子２７０の例を示す。

また、図２Ｂに示すように、画素ユニット２４０は、能動素子２４２及び画素電極２４４を含む。能動素子２４２は、対応する走査線２２０及びデータ線２３０と電気的に接続され、画素電極２４４と能動素子２４２とは電気的に接続されている。能動素子２４２は、各々の画素ユニット２４０のスイッチング素子として用いられ、走査線２２０及びデータ線２３０により能動素子２４２を駆動し、画素電極２４４にデータ電圧（ｄａｔａ ｖｏｌｔａｇｅ）を印加することができる。本実施形態の能動素子２４２は、薄膜トランジスタ、ダイオード又は３端子を有するスイッチング素子でもよい。

前述したように、第１の基板２１０又は表示領域２１２の中にある能動素子２４２、走査線２２０又はデータ線２３０に静電気が蓄積されると、蓄積された静電気により保護素子２７０が起動して、静電気が静電気放電保護回路２５０まで送られる。そのため、静電気により表示領域２１２の中にある素子、回路などが損壊することがない。

ここで、本実施形態の静電気放電保護回路２５０は、導電パターン２６０と電気的に接続されているため、電子インク表示装置１００が大きな静電気放電に耐えることができる。さらに詳細には、第１の基板２１０又は表示領域２１２の中にある素子又は回路に蓄積された静電気が大きい場合、静電気放電保護回路２５０は、この大きい静電気に耐えることができなくても、静電気が導電パターン２６０まで自動的に送られ、静電気を放電させることができる。そのため、本実施形態の電子インク表示装置１００は、従来の電子インク表示装置１０よりも静電気放電保護機能が優れている。

上述の導電パターン２６０は、周辺回路領域２１４の中に配置されて、配線パターンは面積が大きくてもよい。例えば、導電パターン２６０は、共通電圧（Ｖｃｏｍｍｏｎ）を印加するパッド（ｐａｄ）として用いることができる。また、導電パターン２６０の材料は、金属又はその他適当な導電性材料でもよい。

ここで、本実施形態の導電パターン２６０は、共通電極３２０と電気的に接続することができる。図２Ｄは、導電パターンと共通電極とを電気的に接続した状態を示す模式図である。図２Ｄは、図２Ｂの線Ｃ−Ｃ’に沿った断面図である。図２Ｄに示すように、導電パターン２６０は、銀ペースト２８０により前面板３００上の共通電極３２０と電気的に接続されている。当然、導電パターン２６０は、他の方式により共通電極３２０と電気的に接続されてもよい。共通電極３２０は、面積が大きいため、多くの静電気を送ることができる。これにより、電子インク表示装置１００は、優れた静電気放電保護効果を得ることができる。

また、前述のアクティブデバイスアレイ基板２００を製作する際は、全体のガラス基板（図示せず）に多数の能動素子アレイを製作してから、それぞれが独立したアクティブデバイスアレイ基板２００にカットする。カットを行う前に、それぞれの能動素子アレイの静電気放電保護回路２５０は、ガラス基板上の共同の接地線（図示せず）に接続され、静電気放電保護を担うことができる。しかし、複数のアクティブデバイスアレイ基板２００にカットされると、共同の接地線が切断され、前述の接地線は静電気放電保護の機能を失う。

しかし、本実施形態の導電パターン２６０は、複数のアクティブデバイスアレイ基板２００にカットされた後も依然としてアクティブデバイスアレイ基板２００上に位置している。そのため、導電パターン２６０は、素子又は回路の静電気放電保護を担うことができる。これにより、導電パターン２６０によって、製造工程において素子及び回路は静電気放電から保護され続け、電子インク表示装置の製造歩留りを向上させることができる。

以下、各構成要素の材料を説明する。図２Ａ及び図２Ｂに示す第１の基板２１０は、例えば、ガラス、石英又はその他可撓性（ｆｌｅｘｉｂｌｅ）材料からなる。走査線２２０及びデータ線２３０は、例えば、アルミニウム、クロム、アルミニウム合金、クロム合金やその他適当な導体材料からなる。共通電極３２０は、例えば、透明導電材料やその他適当な材料からなる。透明導電材料は、インジウム錫酸化物、インジウム亜鉛酸化物、及びこれらの組み合わせからなるもののうちいずれか１つである。画素電極２４４は、透明導電材料、金属材料又はその他適当な材料からなる。透明導電材料は、インジウム錫酸化物、インジウム亜鉛酸化物、及びこれらの組み合わせからなるもののうちいずれか１つである。

図２Ａに示すように、本実施形態の電子インク表示装置１００の電子インク材料層３３０は、複数のマイクロカプセル３３０ａを含み、各マイクロカプセル３３０ａは、複数のブラック粒子３３０ａ−１、複数のホワイト粒子３３０ａ−２及び透明流体３３０ａ−３を含む。ブラック粒子３３０ａ−１及びホワイト粒子３３０ａ−２は、透明流体３３０ａ−３の中に分布しており、それぞれ異なる導電性を有する。画素電極２４４と共通電極３２０との間に電界が発生すると、この電界によりブラック粒子３３０ａ−１及びホワイト粒子が駆動され、画面が表示される。しかし、電子インク材料層３３０の形態はなんら限定されるわけではなく、他の実施形態では、半分が明色で、残りの半分が暗色であり、それぞれが異なる導電性を有する複数の電子インク粒子（図示せず）を含んでもよい。同様に、画素電極２４４と共通電極３２０との間に電界を発生させた後、電子インク粒子を電界により駆動させて画面を表示させてもよい。

上述したことから分かるように、本発明の電子インク表示装置及びアクティブデバイスアレイ基板は以下の長所を有する。
（１）アクティブデバイスアレイ基板上の周辺回路領域の中に、静電気放電保護回路と電気的に接続された導電パターンが設けられているため、表示領域の中に大量の静電気が蓄積された場合、静電気放電保護回路の外に静電気を放出することができる上、導電パターン上に送ることもできる。
（２）導電パターンと前面板との共通電極が互いに電気的に接続されているため、共通電極に静電気を送ることができる。これにより、本発明の電子インク表示装置は、良好な静電気保護効果を備えていることがわかる。
（３）導電パターンは、アクティブデバイスアレイ基板上に設けられ、静電気放電保護回路と電気的に接続されているため、製造工程において素子及び回路を保護し続け、電子インク表示装置の製造歩留りを向上させることができる。

当該分野の技術を熟知するものが理解できるように、本発明の好適な実施の形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。

従来の電子インク表示装置の一例を示す断面図である。 従来の電子インク表示装置の他の例を示す断面図である。 図１Ａの電子インク表示装置の中にある薄膜トランジスタアレイ基板を示す平面図である。 本発明の好適な実施形態による電子インク表示装置を示す断面図である。 本発明の電子インク表示装置の中にあるアクティブデバイスアレイ基板を示す平面図である。 図２Ｂの領域Ｓ１０を示す局部拡大図である。 図２Ｂの線Ｃ−Ｃ’に沿った断面図である。

符号の説明

１０…電子インク表示装置、
１０’…電子インク表示装置、
２０…薄膜トランジスタアレイ基板、
２１…基板、
２１ａ…表示領域、
２１ｂ…周辺回路領域、
２２…走査線、
２３…データ線、
２４…画素ユニット、
２４ａ…薄膜トランジスタ、
２４ｂ…画素電極、
２５…スイッチング素子、
２６…静電気放電保護回路、
３０…前面板、
３２…カバー、
３４…透明電極層、
３６…電子インク材料層、
３６ａ…電子インク粒子、
３６ｂ…マイクロカプセル、
３６ｂ−１…ブラック粒子、
３６ｂ−２…ホワイト粒子、
３６ｂ−３…透明流体、
１００…電子インク表示装置、
２００…アクティブデバイスアレイ基板、
２１０…第１の基板、
２１２…表示領域、
２１４…周辺回路領域、
２２０…走査線、
２３０…データ線、
２４０…画素ユニット、
２４２…能動素子、
２４４…画素電極、
２５０…静電気放電保護回路、
２６０…導電パターン、
２７０…保護素子、
２８０…銀ペースト、
３００…前面板、
３１０…第２の基板、
３２０…共通電極、
３３０…電子インク材料層、
３３０ａ…マイクロカプセル、
３３０ａ−１…ブラック粒子、
３３０ａ−２…ホワイト粒子、
３３０ａ−３…透明流体。

Claims (10)

1. アクティブデバイスアレイ基板と、前記アクティブデバイスアレイ基板に対向して配置された前面板とを備える電子インク表示装置であって、
   前記アクティブデバイスアレイ基板は、
   表示領域と、前記表示領域の外周に配置された周辺回路領域とを有する第１の基板と、
   前記第１の基板上に配置された複数の走査線及び複数のデータ線と、
   前記第１の基板上の前記表示領域の中に配置され、対応する前記走査線及び前記データ線とそれぞれ電気的に接続された複数の画素ユニットと、
   前記第１の基板上の前記周辺回路領域の中に配置され、前記走査線及び前記データ線と電気的に接続された静電気放電保護回路と、
   前記第１の基板上の前記周辺回路領域の中に配置され、前記静電気放電保護回路と電気的に接続された少なくとも１つの導電パターンと、を有し、
   前記前面板は、
   第２の基板と、
   前記第２の基板上に配置された共通電極と、
   前記共通電極と前記アクティブデバイスアレイ基板との間に配置された電子インク材料層と、を有することを特徴とする電子インク表示装置。
2. 前記第１の基板上の前記周辺回路領域の中に配置され、前記静電気放電保護回路と電気的に接続された、複数の保護素子を備えることを特徴とする請求項１に記載の電子インク表示装置。
3. 前記保護素子は、薄膜トランジスタ又はダイオードを含むことを特徴とする請求項２に記載の電子インク表示装置。
4. 前記導電パターンは、前記共通電極と電気的に接続されていることを特徴とする請求項１に記載の電子インク表示装置。
5. 前記静電気放電保護回路は、インナーショートリングを含むことを特徴とする請求項１に記載の電子インク表示装置。
6. 第１の基板、複数の走査線、複数のデータ線、複数の画素ユニット、静電気放電保護回路及び少なくとも１つの導電パターンを備えるアクティブデバイスアレイ基板であって、
   前記第１の基板は、表示領域と、前記表示領域の外周に配置された周辺回路領域とを有し、
   前記走査線及び前記データ線は、前記第１の基板上に配置され、
   前記画素ユニットは、前記第１の基板上の前記表示領域の中に配置され、対応する前記走査線及び前記データ線とそれぞれ電気的に接続され、
   前記静電気放電保護回路は、前記第１の基板上の前記周辺回路領域の中に配置され、前記走査線及び前記データ線と電気的に接続され、
   前記導電パターンは、前記第１の基板上の前記周辺回路領域の中に配置され、前記静電気放電保護回路と電気的に接続されたものであることを特徴とするアクティブデバイスアレイ基板。
7. 前記第１の基板上の前記周辺回路領域の中に配置され、前記静電気放電保護回路と電気的に接続された、複数の保護素子を備えることを特徴とする請求項６に記載のアクティブデバイスアレイ基板。
8. 前記保護素子は、薄膜トランジスタ又はダイオードを含むことを特徴とする請求項７に記載のアクティブデバイスアレイ基板。
9. 前記導電パターンは、共通電極と電気的に接続されていることを特徴とする請求項６に記載のアクティブデバイスアレイ基板。
10. 前記静電気放電保護回路は、インナーショートリングを含むことを特徴とする請求項６に記載のアクティブデバイスアレイ基板。

Images