CN114447047A - 晶体管衬底和包括晶体管衬底的显示装置 - Google Patents

晶体管衬底和包括晶体管衬底的显示装置 Download PDF

Info

Publication number
CN114447047A
CN114447047A CN202111264162.2A CN202111264162A CN114447047A CN 114447047 A CN114447047 A CN 114447047A CN 202111264162 A CN202111264162 A CN 202111264162A CN 114447047 A CN114447047 A CN 114447047A
Authority
CN
China
Prior art keywords
disposed
channel portion
connection
channel
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111264162.2A
Other languages
English (en)
Inventor
金太熙
姜美在
金根佑
金斗娜
金相燮
李度炅
朱在焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114447047A publication Critical patent/CN114447047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了晶体管衬底和包括晶体管衬底的显示装置。显示装置包括衬底、半导体层、第一绝缘层、栅极导体、信号线、第一电极、发射层和第二电极，半导体层布置在衬底上并且包括第一沟道部、第二沟道部、布置在第一沟道部与第二沟道部之间的连接部和电极区，第一绝缘层布置在半导体层上，栅极导体布置在第一绝缘层上并且包括与第一沟道部重叠的第一栅电极和与第二沟道部重叠的第二栅电极，信号线布置在衬底上，第一电极电连接到半导体层的电极区中的至少一个，发射层布置在第一电极上，第二电极布置在发射层上，并且半导体层的第一沟道部和第二沟道部各自具有比连接部的第二宽度大的第一宽度。

Description

晶体管衬底和包括晶体管衬底的显示装置
本申请要求于2020年11月2日提交的第10-2020-0144661号韩国专利申请的优先权以及从其获得的所有权益，该韩国专利申请的内容通过引用以其整体并入本文。
技术领域
本发明的实施方式涉及晶体管衬底和包括晶体管衬底的显示装置。
背景技术
发射显示装置具有自发射特性，因此与液晶显示装置不同，不需要额外的光源，从而减小其厚度和重量。此外，发光二极管显示器具有高品质特性，诸如低功耗、高亮度和高反应速度。
发射显示装置包括发光二极管(“LED”)，发光二极管包括两个电极和布置在两个电极之间的发射层，并且当空穴和电子从两个电极注入到发射层中时，作为注入的空穴与电子的结合的激子从激发态跃迁至基态并且发射光。
发射显示装置包括多个像素，多个像素分别包括有机发光二极管和用于驱动有机发光二极管的像素电路。像素电路可包括多个晶体管和至少一个电容器。
发明内容
随着发射显示装置的分辨率增加，其以高亮度并且在高温下驱动，并且在这种情况下，可能产生诸如漏电流、残像或可靠性劣化的缺点。例如，阈值电压因晶体管处的寄生电容而偏移以增加漏电流，并且亮度可能相应地劣化。亮度的劣化使显示品质劣化。
所描述的技术已致力于提供一种用于通过减小晶体管的寄生电容来防止根据晶体管的寄生电容的显示品质的劣化的晶体管衬底以及包括晶体管衬底的显示装置。
本发明的特征不限于上述特征，并且可在本发明的思想和领域的范围内以各种方式扩展。
实施方式提供晶体管衬底，该晶体管衬底包括衬底、半导体层、第一绝缘层和栅极导体，半导体层布置在衬底上并且包括第一沟道部、第二沟道部和布置在第一沟道部与第二沟道部之间的连接部，第一绝缘层布置在半导体层上，栅极导体布置在第一绝缘层上并且包括与第一沟道部重叠的第一栅电极和与第二沟道部重叠的第二栅电极，其中，半导体层的第一沟道部和第二沟道部各自在与第一沟道部的主延伸方向和第二沟道部的主延伸方向分别垂直的方向上具有第一宽度，并且第一宽度大于连接部的在与连接部的主延伸方向垂直的方向上的第二宽度。
在实施方式中，晶体管衬底还可包括布置在栅极导体上的第二绝缘层以及布置在第二绝缘层上的信号线，其中，连接部可隔着第二绝缘层与信号线重叠。
在实施方式中，连接部可进一步包括在第一方向上延伸的第一连接部以及在与第一方向不同的第二方向上延伸并且布置在第一连接部的相应侧上的的两个第二连接部，半导体层还可包括布置在第一沟道部与两个第二连接部中的一个第二连接部之间的第一倾斜部和布置在第二沟道部与两个连接部之中的另一个第二连接部之间的第二倾斜部，并且第一倾斜部的边缘和第二倾斜部的边缘可相对于第一方向和第二方向以预定角度倾斜。
在实施方式中，连接部还可包括在第一方向上延伸的第一连接部和在与第一方向不同的第二方向上延伸的第二连接部，半导体层还可包括布置在第一沟道部与第一连接部之间的第一倾斜部和布置在第二沟道部与第二连接部之间的第二倾斜部，并且第一倾斜部的边缘和第二倾斜部的边缘可相对于第一方向和第二方向以预定角度倾斜。
另一实施方式提供显示装置，该显示装置包括衬底、半导体层、第一绝缘层、栅极导体、多个信号线、第一电极、发射层和第二电极，半导体层布置在衬底上并且包括第一沟道部、第二沟道部、布置在第一沟道部与第二沟道部之间的连接部和多个电极区，第一绝缘层布置在半导体层上，栅极导体布置在第一绝缘层上并且包括与第一沟道部重叠的第一栅电极和与第二沟道部重叠的第二栅电极，多个信号线布置在衬底上，第一电极电连接到半导体层的多个电极区中的至少一个，发射层布置在第一电极上，第二电极布置在发射层上，其中，半导体层的第一沟道部和第二沟道部各自在与第一沟道部的主延伸方向和第二沟道部的主延伸方向分别垂直的方向上具有第一宽度，并且第一宽度大于连接部的在与连接部的主延伸方向垂直的方向上的第二宽度。
在实施方式中，连接部可与多个信号线中的一个重叠。
在实施方式中，多个信号线可包括初始化电压线，并且连接部可与初始化电压线重叠。
另一实施方式提供显示装置，该显示装置包括衬底、多个信号线、多个晶体管、第一电极、发射层和第二电极，多个信号线包括布置在衬底上的初始化电压线、多个扫描线、控制线、存储线、数据线和驱动电压线，多个晶体管连接到多个信号线，第一电极连接到多个晶体管中的一个，发射层布置在第一电极上，第二电极布置在发射层上，其中，多个晶体管包括与来自多个扫描线之中的第一扫描线、存储线和第一电极连接的第一晶体管。第一晶体管包括布置在衬底上并且包括第一沟道部、第二沟道部、布置在第一沟道部与第二沟道部之间的连接部和多个电极区的半导体层、布置在半导体层上的第一绝缘层以及布置在第一绝缘层上并且包括与第一沟道部重叠的第一栅电极和与第二沟道部重叠的第二栅电极的栅极导体。半导体层的第一沟道部和第二沟道部各自在与第一沟道部的主延伸方向和第二沟道部的主延伸方向分别垂直的方向上具有第一宽度，并且第一宽度大于连接部的在与连接部的主延伸方向垂直的方向上的第二宽度。
在实施方式中，多个晶体管还可包括与来自多个扫描线之中的第二扫描线、初始化电压线和存储线连接的第二晶体管。第二晶体管可包括布置在衬底上并且包括第三沟道部、第四沟道部、布置在第三沟道部与第四沟道部之间的第一连接部和多个电极区的半导体层。第一绝缘层还可布置在第二晶体管的半导体层上，并且栅极导体可布置在第一绝缘层上并且还包括与第三沟道部重叠的第三栅电极和与第四沟道部重叠的第四栅电极，并且第二晶体管的半导体层的第三沟道部和第四沟道部可各自在与第三沟道部的主延伸方向和第四沟道部的主延伸方向分别垂直的方向上具有第三宽度，并且第三宽度可大于第一连接部的在与第一连接部的主延伸方向垂直的方向上的第四宽度。
根据实施方式中的显示装置，可通过减小晶体管的寄生电容来防止根据晶体管的寄生电容的显示品质的劣化。
本发明的特征不限于上述特征，并且可在本发明的思想和领域的范围内以各种方式扩展。
附图说明
通过参照附图进一步详细描述本公开的实施方式，本公开的上述和其它的实施方式、优点和特征将变得更加明确。
图1示出了显示装置的实施方式的剖面图。
图2示出了显示装置的实施方式的部分的俯视图。
图3示出了显示装置的实施方式的部分的俯视图。
图4示出了显示装置的像素的实施方式的电路图。
图5示出了两个相邻像素的俯视图。
图6示出了相对于图5的线VI-VI'的剖面图。
图7至图11示出了两个相邻像素的一些构成元件的俯视图。
图12示出了图5的部分的俯视图。
图13示出了相对于图12的线XIII-XIIIa-XIIIb-XIIIc的剖面图。
图14示出了图5的部分的俯视图。
图15示出了相对于图14的线XV-XVa-XVb-XVc的剖面图。
图16至图18是实验例的结果的图表。
具体实施方式
在下文中，将参照示出了本发明的实施方式的附图对本发明的实施方式进行更加全面的描述。如本领域技术人员将理解的，所描述的实施方式可以各种不同的方式进行修改，而全部不背离本发明的精神或范围。
与描述无关的部分将被省略以清楚地描述本发明，并且在整个说明书中，相同的元件将由相同的附图标记指代。
附图中所示的每个配置的尺寸和厚度为了更好地理解和易于描述而被任意地示出，但是本发明不限于此。在附图中，为了清楚起见，层、膜、面板、区等的厚度被夸大。为了解释的便利，一些层和区域的厚度被夸大。
应理解，当诸如层、膜、区或衬底的元件被称为在另一元件“上”时，该元件能直接在另一元件上，或者也可存在有居间元件。相反，当元件被称为“直接”在另一元件“上”时，则不存在居间元件。措辞“上(on)”或“上方(above)”意味着布置在对象部分上或下，并且不一定意味着布置在对象部分的基于重力方向的上侧上。
除非有明确相反的描述，否则措辞“包括(comprise)”以及诸如“包括(comprises)”或“包括有(comprising)”的变体将被理解为暗示包含所述的元件，但不排除任何其它元件。
短语“在平面图中”意味着从顶部观察对象部分，并且短语“在剖面图中”意味着观察对象部分的其从侧面被垂直切割的剖面。
当描述了部分“连接(接触、联接)”到另一部分时，该部分可“直接连接”到另一部分、可通过第三部分“连接”到另一部分、或者可物理地或电气地连接到另一部分，并且它们可依据位置或功能而通过不同的名称来称谓，但是它们可实质上被整合成一个主体。
现在将参照图1对实施方式中的显示装置的示意性结构进行描述。图1示出了显示装置的实施方式的剖面图。
参照图1，显示装置包括布置在衬底110上的像素电路部CP和与像素电路部CP连接的发射部EP。发射部EP可包括与像素电路部CP连接的像素电极191、布置在像素电极191上的发射层370和布置在发射层370上的公共电极270。
发射层370可布置在与像素电极191重叠的由分隔壁350限定的区中，并且公共电极270可布置在发射层370和分隔壁350上并且可布置在多个像素区域中。
覆盖衬底110的薄膜封装层600可布置在布置有像素电路部CP和发射部EP的衬底110上。薄膜封装层600可包括包含无机材料的第一层610a和第二层610b、以及包含有机材料并且布置在第一层610a与第二层610b之间的第三层620。薄膜封装层600可密封衬底110。
现在将参照图2对实施方式中的显示装置的像素电路部CP中包括的预定区进行描述。图2示出了显示装置的实施方式的部分的俯视图。
参照图2，显示装置的像素电路部CP可包括半导体层SC和与半导体层SC的一部分重叠的栅极导体GC。
半导体层SC包括与栅极导体GC重叠的第一沟道部C1和第二沟道部C2。
第一沟道部C1和第二沟道部C2可通过第一连接部ca1、第二连接部ca2和倾斜部ca3彼此成一体。第一连接部ca1可在第一方向DR1上延伸，并且两个第二连接部ca2可在第二方向DR2上延伸并且可布置在第一连接部ca1与第一沟道部C1之间以及第一连接部ca1与第二沟道部C2之间。每个倾斜部ca3可布置在第二连接部ca2与第一沟道部C1之间以及第二连接部ca2与第二沟道部C2之间。
第一沟道部C1和第二沟道部C2具有第一宽度W1，第一连接部ca1和第二连接部ca2具有第二宽度W2，并且第二宽度W2小于第一宽度W1。倾斜部ca3布置在具有第一宽度W1的第一沟道部C1与具有第二宽度W2的第二连接部ca2之间以及具有第一宽度W1的第二沟道部C2与具有第二宽度W2的第二连接部ca2之间，并且半导体层SC的宽度随着半导体层SC的一部分从第一沟道部C1和第二沟道部C2更靠近两个第二连接部ca2而减小。
半导体层SC包括布置在第一沟道部C1的一侧和第二沟道部C2的一侧上的第一区CE1和第二区CE2。
半导体层SC的第一区CE1和第二区CE2具有比第一沟道部C1和第二沟道部C2的载流子浓度更高的载流子浓度。相似地，半导体层SC的第一连接部ca1、第二连接部ca2和倾斜部ca3可具有比第一沟道部C1和第二沟道部C2的载流子浓度更高的载流子浓度。在实施方式中，例如，半导体层SC的第一区CE1和第二区CE2以及半导体层SC的第一连接部ca1、第二连接部ca2和倾斜部ca3可为导电区。
栅极导体GC包括与半导体层SC的第一沟道部C1重叠的第一栅电极GE1和与第二沟道部C2重叠的第二栅电极GE2。
第一沟道部C1、第二沟道部C2、第一栅电极GE1、第二栅电极GE2、第一区CE1和第二区CE2可配置晶体管，并且晶体管可具有包括两个栅电极GE1和GE2的双栅结构。
根据设计，显示装置的像素电路部CP可包括附加线AL，附加线AL可接收预定电压，并且施加到附加线AL的电压的大小为可变的。附加线AL可隔着绝缘层与半导体层SC的第一连接部ca1和第二连接部ca2重叠。附加线AL可与第一方向DR1平行地延伸。
如上所述，寄生电容因附加线AL与第一连接部ca1和第二连接部ca2的重叠而产生，并且第一栅电极GE1和第二栅电极GE2处的电压可因寄生电容而改变。特别地，当施加到附加线AL的电压的大小不是恒定的而是可变的时，由附加线AL与第一连接部ca1和第二连接部ca2的重叠所引起的寄生电容改变，并且第一栅电极GE1和第二栅电极GE2处的电压可不是恒定的而是可变的。
如上所述，根据实施方式中的显示装置，第一沟道部C1和第二沟道部C2具有第一宽度W1，第一连接部ca1和第二连接部ca2具有第二宽度W2，并且第二宽度W2小于第一宽度W1。因此，当附加线AL与半导体层SC的第一连接部ca1和第二连接部ca2重叠时，重叠区域可为相对窄的。当第一连接部ca1和第二连接部ca2的第二宽度W2等于或大于第一沟道部C1和第二沟道部C2的第一宽度W1时，与第一连接部ca1和第二连接部ca2的第二宽度W2小于第一沟道部C1和第二沟道部C2的第一宽度W1的情况相比，与附加线AL重叠的重叠区域可增加。
如上所述，由于第一连接部ca1和第二连接部ca2的第二宽度W2小于第一沟道部C1和第二沟道部C2的第一宽度W1，因此可在不减小第一沟道部C1和第二沟道部C2的宽度的情况下减小附加线AL与第一连接部ca1和第二连接部ca2重叠的区域。
因此，可在不减小晶体管的沟道的宽度的情况下减小由寄生电容导致的第一栅电极GE1和第二栅电极GE2处的电压的变化。
现在将参照图3对实施方式中的显示装置的像素电路部CP中包括的预定区进行描述。图3示出了显示装置的实施方式的部分的俯视图。
参照图3，显示装置的元件与参照图2描述的显示装置中的一些相似。
显示装置的像素电路部可包括半导体层SC和与半导体层SC的预定部分重叠的栅极导体GC。
半导体层SC包括与栅极导体GC重叠的第一沟道部C1和第二沟道部C2。
第一沟道部C1可通过第一连接部ca1、第二连接部ca2和倾斜部ca3与第二沟道部C2成一体。第一连接部ca1在第一方向DR1上延伸，并且第二连接部ca2在第二方向DR2上延伸。两个倾斜部ca31和ca32可布置在第一连接部ca1与第一沟道部C1之间以及第二连接部ca2与第二沟道部C2之间。
第一沟道部C1和第二沟道部C2具有第一宽度W1，第一连接部ca1和第二连接部ca2具有第二宽度W2，并且第二宽度W2小于第一宽度W1。倾斜部ca3布置在具有第一宽度W1的第一沟道部C1与具有第二宽度W2的第一连接部ca1之间以及具有第一宽度W1的第二沟道部C2与具有第二宽度W2的第二连接部ca2之间，并且半导体层SC的宽度随着方向从第一沟道部C1和第二沟道部C2朝向第一连接部ca1和第二连接部ca2前进而减小。
半导体层SC包括布置在第一沟道部C1和第二沟道部C2中的每个的一侧上的第一区CE1和第二区CE2。
半导体层SC的第一区CE1和第二区CE2具有比第一沟道部C1和第二沟道部C2的载流子浓度更高的载流子浓度。相似地，半导体层SC的第一连接部ca1、第二连接部ca2和倾斜部ca3可具有比第一沟道部C1和第二沟道部C2的载流子浓度更高的载流子浓度。在实施方式中，例如，半导体层SC的第一区CE1和第二区CE2以及半导体层SC的第一连接部ca1、第二连接部ca2和倾斜部ca3可为导电区。
栅极导体GC包括与半导体层SC的第一沟道部C1重叠的第一栅电极GE1和与第二沟道部C2重叠的第二栅电极GE2。
第一沟道部C1、第二沟道部C2、第一栅电极GE1、第二栅电极GE2、第一区CE1和第二区CE2可配置晶体管，并且晶体管可具有包括两个栅电极GE1和GE2的双栅结构。
根据设计，显示装置的像素电路部可包括附加线AL1，附加线AL1可接收预定电压，并且施加到附加线AL1的电压的大小为可变的。附加线AL1可布置成与半导体层SC的第一连接部ca1和第二连接部ca2相邻并且可与第二方向DR2平行地延伸。
如上所述，附加线AL1可布置在第一连接部ca1和第二连接部ca2附近以引起附加线AL1与第一连接部ca1和第二连接部ca2之间的寄生电容，并且第一栅电极GE1和第二栅电极GE2处的电压可因寄生电容而改变。特别地，当施加到附加线AL1的电压的大小不是恒定的而是变化的时，由附加线AL1、第一连接部ca1和第二连接部ca2之间的重叠引起的寄生电容改变，并且第一栅电极GE1和第二栅电极GE2处的电压可不是恒定的，而是可被改变。
如上所述，根据实施方式中的显示装置，第一沟道部C1和第二沟道部C2具有第一宽度W1，第一连接部ca1和第二连接部ca2具有第二宽度W2，并且第二宽度W2小于第一宽度W1。由于第一连接部ca1和第二连接部ca2的第二宽度W2小于第一沟道部C1和第二沟道部C2的第一宽度W1，因此可在不减小第一沟道部C1和第二沟道部C2的宽度的情况下减小附加线AL1与第一连接部ca1和第二连接部ca2重叠的区域。
因此，可在不减小晶体管的沟道宽度的情况下防止由寄生电容引起的第一栅电极GE1和第二栅电极GE2的电压的变化。
现在将参照图4对实施方式中的显示装置的一个像素进行描述。图4示出了显示装置的像素的实施方式的电路图。作为参考，一个像素可包括驱动电路部和与驱动电路部连接的发光二极管，并且驱动电路部可包括包含有半导体层和导体的多个晶体管。
参照图4，实施方式中的显示装置包括用于显示图像的多个像素PX和多个信号线127、151、152、153、154、171和172。一个像素PX可包括与多个信号线127、151、152、153、154、171和172连接的多个晶体管T1、T2、T3、T4、T5、T6和T7、电容器Cst和至少一个发光二极管LED。在所示的实施方式中，将主要对一个像素PX包括一个发光二极管LED的实例进行描述。
信号线127、151、152、153、154、171和172可包括初始化电压线127、多个扫描线151、152和154、控制线153、数据线171和驱动电压线172。
初始化电压线127可传输初始化电压Vint。多个扫描线151、152和154可分别传输扫描信号GWn、GIn和GI(n+1)。扫描信号GWn、GIn和GI(n+1)可传输用于导通/关断包括在像素PX中的晶体管T2、T3、T4和T7的栅极导通电压和栅极关断电压。
与一个像素PX连接的扫描线151、152和154可包括用于传输扫描信号GWn的第一扫描线151、用于在与第一扫描线151的时间不同的时间传输具有栅极导通电压的扫描信号GIn的第二扫描线152、以及用于传输扫描信号GI(n+1)的第三扫描线154。在所示的实施方式中，将主要对第二扫描线152在第一扫描线151的时间之前的时间传输栅极导通电压的实例进行描述。在实施方式中，例如，当扫描信号GWn为来自针对一个帧而施加的多个扫描信号之中的第n扫描信号Sn(n是等于或大于1的自然数)时，扫描信号GIn可为诸如第(n-1)扫描信号S(n-1)的前一级扫描信号，并且扫描信号GI(n+1)可为第n扫描信号Sn。然而，所示的实施方式不限于此，并且扫描信号GI(n+1)可为与第n扫描信号Sn不同的扫描信号。
控制线153可传输控制信号，并且可具体地传输用于控制包括在像素PX中的发光二极管LED的发射的发射控制信号EM。由控制线153传输的控制信号可传输栅极导通电压和栅极关断电压，并且其可具有与由扫描线151、152和154传输的扫描信号不同的波形。
数据线171可传输数据信号Dm，并且驱动电压线172可传输驱动电压ELVDD。数据信号Dm可依据输入到显示装置的图像信号而具有不同的电压电平，并且驱动电压ELVDD可实质上具有恒定的电平。
虽未示出，但显示装置还可包括用于将信号传输到多个信号线127、151、152、153、154、171和172的驱动器。
包括在一个像素PX中的多个晶体管T1、T2、T3、T4、T5、T6和T7可包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。
第一扫描线151可将扫描信号GWn传输到第二晶体管T2和第三晶体管T3，第二扫描线152可将扫描信号GIn传输到第四晶体管T4，第三扫描线154可将扫描信号GI(n+1)传输到第七晶体管T7，并且控制线153可以将发射控制信号EM传输到第五晶体管T5和第六晶体管T6。
第一晶体管T1的栅电极G1通过驱动栅极节点GN连接到电容器Cst的端部，第一晶体管T1的第一电极Ea1通过第五晶体管T5连接到驱动电压线172，并且第一晶体管T1的第二电极Eb1通过第六晶体管T6连接到发光二极管LED的阳极。第一晶体管T1可根据第二晶体管T2的开关操作而接收由数据线171传输的数据信号Dm，并且可将驱动电流Id供给到发光二极管LED。
第二晶体管T2的栅电极G2连接到第一扫描线151，第二晶体管T2的第一电极Ea2连接到数据线171，并且第二晶体管T2的第二电极Eb2连接到第一晶体管T1的第一电极Ea1并且通过第五晶体管T5连接到驱动电压线172。第二晶体管T2可由通过第一扫描线151接收的扫描信号GWn导通，并且可将由数据线171提供的数据信号Dm传输到第一晶体管T1的第一电极Ea1。
第三晶体管T3的栅电极G3连接到第一扫描线151，并且第三晶体管T3的第一电极Ea3连接到第一晶体管T1的第二电极Eb1并且通过第六晶体管T6连接到发光二极管LED的阳极。第三晶体管T3的第二电极Eb3连接到第四晶体管T4的第二电极Eb4、电容器Cst的端部和第一晶体管T1的栅电极G1。第三晶体管T3由通过第一扫描线151接收的扫描信号GWn导通以连接第一晶体管T1的栅电极G1和第二电极Eb1并且将第一晶体管T1进行二极管形式连接。
第四晶体管T4的栅电极G4连接到第二扫描线152，第四晶体管T4的第一电极Ea4连接到施加有初始化电压Vint的初始化电压端子，并且第四晶体管T4的第二电极Eb4连接到第三晶体管T3的第二电极Eb3、电容器Cst的端部和第一晶体管T1的栅电极G1。第四晶体管T4由通过第二扫描线152接收的扫描信号GIn导通以将初始化电压Vint传输到第一晶体管T1的栅电极G1并且初始化第一晶体管T1的栅电极G1处的电压，从而执行初始化操作。
第五晶体管T5的栅电极G5连接到控制线153，第五晶体管T5的第一电极Ea5连接到驱动电压线172，并且第五晶体管T5的第二电极Eb5连接到第一晶体管T1的第一电极Ea1和第二晶体管T2的第二电极Eb2。
第六晶体管T6的栅电极G6连接到控制线153，第六晶体管T6的第一电极Ea6连接到第一晶体管T1的第二电极Eb1和第三晶体管T3的第一电极Ea3，并且第六晶体管T6的第二电极Eb6电连接到发光二极管LED的阳极。第五晶体管T5和第六晶体管T6由通过控制线153接收的发射控制信号EM同时导通，由此驱动电压ELVDD可通过二极管形式连接的第一晶体管T1来补偿并且可传输到光发光二极管LED。
第七晶体管T7的栅电极G7连接到第三扫描线154，第七晶体管T7的第一电极Ea7连接到第六晶体管T6的第二电极Eb6和发光二极管LED的阳极，并且第七晶体管T7的第二电极Eb7连接到施加有初始化电压Vint的初始化电压端子和第四晶体管T4的第一电极Ea4。
晶体管T1、T2、T3、T4、T5、T6和T7可为p型沟道晶体管，诸如p沟道金属氧化物半导体(“PMOS”)晶体管，但它们不限于此，并且晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个可为n型沟道晶体管，或者可包括p型沟道晶体管和n型沟道晶体管。
如上所述，电容器Cst的端部连接到第一晶体管T1的栅电极G1，并且电容器Cst的另一端部连接到驱动电压线172。发光二极管LED的阴极可连接到用于传输公共电压ELVSS的公共电压端子并且可接收公共电压ELVSS。
实施方式中的像素PX的配置不限于参照图4描述的结构，并且包括在一个像素PX中的晶体管和电容器的数量以许多方式可变。
现在将参照图4、图5、图6和图7至图11对实施方式中的显示装置的配置进行描述。图5示出了两个相邻像素的俯视图，图6示出了相对于图5的线VI-VI'的剖面图，并且图7至图11示出了两个相邻像素的一些构成元件的俯视图。为了描述的便利，现在将对实施方式中的显示装置的平面配置进行描述，并且然后将对剖面配置进行描述。
参照图5和图7至图11，显示装置可包括与多个扫描线151、152和154、控制线153、数据线171和驱动电压线172连接的多个晶体管T1、T2、T3、T4、T5、T6、T7、以及电容器Cst。图5中所示的像素可在第一方向DR1和第二方向DR2上重复地布置。
在平面图中，扫描线151、152和154以及控制线153可实质上在相同方向(例如，第一方向DR1)上延伸。在平面图中，第一扫描线151可布置在第二扫描线152与控制线153之间。
在平面图中，数据线171和驱动电压线172可实质上在第二方向DR2上延伸并且可横穿多个扫描线151、152和154以及控制线153。数据线171可传输数据信号Dm，并且驱动电压线172可传输驱动电压ELVDD。数据线171和驱动电压线172可布置在不同的层中。
显示装置还可包括存储线156、初始化电压线127和屏蔽图案128。
在平面图中，存储线156可实质上在作为水平方向的第一方向DR1上延伸。在平面图中，存储线156可布置在第一扫描线151与控制线153之间。存储线156可包括布置在每个像素上的扩展部157。存储线156可传输驱动电压ELVDD。扩展部157的中心部分中可限定有开口51。
初始化电压线127可实质上在第一方向DR1上延伸以传输初始化电压Vint，并且一个初始化电压线127可布置于在第二方向DR2上彼此相邻的两个存储线156之间。初始化电压线127可布置在第四晶体管T4附近。
屏蔽图案128可布置在第一扫描线151与第二扫描线152之间。
参照图5和图8，多个扫描线151、152和154、控制线153和驱动栅电极155a可包括在第一导电层151、152、153、154和155a中，在剖面图中可布置在相同的层中，并且可包括相同的材料。
参照图5和图9，存储线156和157、屏蔽图案128以及初始化电压线127可包括在与第一导电层151、152、153、154和155a不同的第二导电层127、128、156和157中，在剖面图中可布置在相同的层中，并且可包括相同的材料。第二导电层127、128、156和157可布置于在第一导电层151、152、153、154和155a上布置的层上。参照图5和图10，数据线171、驱动电压线172和连接构件161、164和167可包括在与第一导电层和第二导电层不同的第三导电层161、164、167、171和172中，它们在剖面图中可布置在相同的层中，并且它们可包括相同的材料。第三导电层161、164、167、171和172可布置于在第二导电层127、128、156和157上设置的层上。
参照图5和图11，显示装置还包括连接构件181，并且连接构件181包括在与第一导电层至第三导电层不同的第四导电层181中。第四导电层181可布置在位于第三导电层161、164、167、171和172中的层上。
多个晶体管T1、T2、T3、T4、T5、T6和T7的相应的沟道可设置在半导体层130内部，并且半导体层130不限于图7中所示的形状并且可弯曲成各种形状。半导体层130可包括诸如非晶硅/多晶硅或氧化物半导体的半导体材料。
参照图5，半导体层130包括作为半导体的多个沟道区和多个导电区。沟道区包括用于形成晶体管T1、T2、T3、T4、T5、T6和T7的相应的沟道的沟道区131a、131b、131c1、131c2、131d1、131d2、131e、131f和131g。半导体层130中的除沟道区131a、131b、131c1、131c2、131d1、131d2、131e、131f和131g以外的其它部分可为导电区。导电区具有比沟道区131a、131b、131c1、131c2、131d1、131d2、131e、131f和131g的载流子浓度更高的载流子浓度。布置在沟道区131a、131b、131c1、131c2、131d1、131d2、131e、131f和131g的相应侧上的一对导电区可为晶体管T1、T2、T3、T4、T5、T6和T7的第一电极区和第二电极区。
第一晶体管T1包括沟道区131a、布置在沟道区131a的相应侧上的第一电极区136a和第二电极区137a、以及在平面图中与沟道区131a重叠的驱动栅电极155a。
沟道区131a可弯曲至少一次。在实施方式中，例如，沟道区131a可具有曲折形状或锯齿形状。图5和图7示出了沟道区131a包括实质上上下颠倒的U形形状的实例。
如图6中所示，驱动栅电极155a可通过接触孔61连接到第一连接构件161。接触孔61位于存储线156的扩展部157的开口51中。第一连接构件161可实质上在垂直方向上延伸并且可横穿第一扫描线151。第一连接构件161与驱动栅电极155a一起对应于图4的电路图中所示的驱动栅节点GN。
第二晶体管T2包括沟道区131b、布置在沟道区131b的相应侧上的第一电极区136b和第二电极区137b、以及在平面图中与沟道区131b重叠的栅电极155b。栅电极155b为第一扫描线151的部分。第一电极区136b通过接触孔63连接到数据线171，并且第二电极区137b连接到第一晶体管T1的第一电极区136a。
第一电极区136b可电连接到数据线171以接收数据信号Dm。
第三晶体管T3可包括两个部分以防止漏电流。即，第三晶体管T3可包括布置成彼此靠近并且彼此连接的第一部分T3-1和第二部分T3-2。
第三晶体管T3的第一部分T3-1包括在平面图中与第一扫描线151重叠的沟道区131c1、布置在沟道区131c1的相应侧上的第一电极区136c1和第二电极区137c1、以及与沟道区131c1重叠的栅电极155c1。栅电极155c1可为第一扫描线151的突出部的部分。第二电极区137c1通过接触孔62连接到第一连接构件161。
第三晶体管T3的第二部分T3-2包括在平面图中与第一扫描线151重叠的沟道区131c2、布置在沟道区131c2的相应侧上的第一电极区136c2和第二电极区137c2、以及与沟道区131c2重叠的栅电极155c2。栅电极155c2为第一扫描线151的部分。第三晶体管T3的第二部分T3-2的第一电极区136c2连接到第一晶体管T1的第二电极区137a，并且第二电极区137c2连接到第三晶体管T3的第一部分T3-1的第一电极区136c1。
第一连接部131b1和第二连接部131b2可布置在第三晶体管T3的第一部分T3-1的沟道区131c1与第三晶体管T3的第二部分T3-2的沟道区131c2之间，第一倾斜部31b1可布置在沟道区131c1与第一连接部131b1之间，并且第二倾斜部31b2可布置在沟道区131c2与第二连接部131b2之间。第三晶体管T3的第一部分T3-1的沟道区131c1和第一连接部131b1可与第一方向DR1平行地延伸，并且第三晶体管T3的第二部分T3-2的沟道区131c2和第二连接部131b2可与第二方向DR2平行地延伸。第一倾斜部31b1和第二倾斜部31b2可具有相对于第一方向DR1和第二方向DR2以预定角度倾斜的边缘。
第一连接部131b1的宽度和第二连接部131b2的宽度可小于第三晶体管T3的第一部分T3-1的沟道区131c1和第三晶体管T3的第二部分T3-2的沟道区131c2的宽度。
第四晶体管T4可设置有两个部分以防止漏电流。即，第四晶体管T4可包括彼此相邻并且彼此连接的第一部分T4-1和第二部分T4-2。第四晶体管T4的第一部分T4-1和第四晶体管T4的第二部分T4-2可布置在图5的上部处所示的第二扫描线152穿过的部分。
第四晶体管T4的第一部分T4-1包括在平面图中与第二扫描线152重叠的沟道区131d1、布置在沟道区131d1的相应侧上的第一电极区136d1和第二电极区137d1、以及与沟道区131d1重叠的栅电极155d1。栅电极155d1为第二扫描线152的部分。如图10中所示，第一电极区136d1可通过接触孔67和68连接到初始化电压线127，并且第二电极区137d1连接到第四晶体管T4的第二部分T4-2的第一电极区136d2。
第四晶体管T4的第二部分T4-2包括在平面图中与第二扫描线152重叠的沟道区131d2、布置在沟道区131d2的相应侧上的第一电极区136d2和第二电极区137d2、以及与沟道区131d2重叠的栅电极155d2。栅电极155d2为第二扫描线152的部分。
第四晶体管T4的第一部分T4-1的沟道区131d1与第四晶体管T4的第二部分T4-2的沟道区131d2之间布置有一个第一连接部131a1、两个第二连接部131a2和两个倾斜部31a。第一连接部131a1与第一方向DR1平行地延伸。两个第二连接部131a2与第二方向DR2平行地延伸。两个第二连接部131a2可布置在沟道区131d1与第一连接部131a1之间以及沟道区131d2与第一连接部131a1之间。两个倾斜部31a可具有相对于第一方向DR1和第二方向DR2以预定角度倾斜的边缘，并且两个倾斜部31a可布置在沟道区131d1与第二连接部131a2之间以及沟道区131d2与第二连接部131a2之间。
第一连接部131a1的宽度和第二连接部131a2的宽度可小于第四晶体管T4的第一部分T4-1的沟道区131d1和第四晶体管T4的第二部分T4-2的沟道区131d2的宽度。
第五晶体管T5包括沟道区131e、布置在沟道区131e的相应侧上的第一电极区136e和第二电极区137e、以及与沟道区131e重叠的栅电极155e。栅电极155e为控制线153的部分。如图10中所示，第一电极区136e通过接触孔64连接到驱动电压线172，并且第二电极区137e连接到第一晶体管T1的第一电极区136a。第一电极区136e可电连接到驱动电压线172以接收驱动电压ELVDD。
第六晶体管T6包括沟道区131f、布置在沟道区131f的相应侧上的第一电极区136f和第二电极区137f、以及与沟道区131f重叠的栅电极155f。栅电极155f为控制线153的部分。第一电极区136f连接到第一晶体管Tl的第二电极区137a，并且如图5和图10中所示，第二电极区137f通过接触孔65连接到第二连接构件164。
第七晶体管T7包括沟道区131g、布置在沟道区131g的相应侧上的第一电极区136g和第二电极区137g、以及与沟道区131g重叠的栅电极155g。栅电极155g为第三扫描线154的部分。第一电极区136g连接到第六晶体管T6的第二电极区137f，并且如图10中所示，第二电极区137g通过接触孔68连接到初始化电压线127以接收初始化电压Vint。
电容器Cst可保持驱动栅电极155a处的电压。电容器Cst包括在平面图中彼此重叠的驱动栅电极155a和存储线156的扩展部157，作为两个端子。在平面图中，存储线156的扩展部157可具有比驱动栅电极155a的面积更大的面积，并且可覆盖驱动栅电极155a的整个区域。
屏蔽图案128可通过接触孔66连接到驱动电压线172。如上所述，驱动电压线172连接到屏蔽图案128，并且作为恒定直流(“DC”)电压的驱动电压ELVDD施加到屏蔽图案128，从而防止图像品质特性改变。屏蔽图案128可布置在与所示的区不同的区中，并且可施加有与驱动电压ELVDD不同的电压。
现在将参照图5至图11对根据上述实施方式的显示装置的堆叠结构进行详细描述。
参照图5、图6和图8至图11，实施方式中的显示装置可包括衬底110。在实施方式中，衬底110可包括诸如玻璃的无机绝缘材料或诸如像聚酰亚胺(PI)的塑料的有机绝缘材料。衬底110可具有宽范围的柔性。
缓冲层111可布置在衬底110上。缓冲层111可防止半导体层130的特性的劣化并且可通过阻挡杂质从衬底110至缓冲层111的上层(特别是半导体层130)的传输来缓解应力。缓冲层111可包括诸如氮化硅或氧化硅的无机绝缘材料或有机绝缘材料。部分或整个缓冲层111可被省略。
如图7中所示，半导体层130布置在缓冲层111上，并且第一绝缘层141布置在半导体层130上。第一绝缘层141可包括诸如氮化硅或氧化硅的无机绝缘材料或有机绝缘材料。
如图8中所示，包括多个扫描线151、152和154、控制线153和驱动栅电极155a的第一导电层151、152、153、154和155a可布置在第一绝缘层141上。
第二绝缘层142布置在第一导电层151、152、153、154和155a以及第一绝缘层141上。第二绝缘层142可包括诸如氮化硅或氧化硅的无机绝缘材料或有机绝缘材料。
如图9中所示，包括存储线156和157、屏蔽图案128和初始化电压线127的第二导电层127、128、156和157可布置在第二绝缘层142上。存储线156的扩展部157可隔着第二绝缘层142与驱动栅电极155a重叠以形成电容器Cst。
第三绝缘层160可布置在第二导电层127、128、156和157以及第二绝缘层142上。第三绝缘层160可包括诸如氮化硅或氧化硅的无机绝缘材料或有机绝缘材料。
如图10中所示，包括第一连接构件161、第二连接构件164、第三连接构件167、数据线171和驱动电压线172的第三导电层161、164、167、171和172布置在第三绝缘层160上。数据线171和驱动电压线172可横穿多个扫描线151、152和154、控制线153、第一初始化电压线127和存储线156。
第一连接构件161通过接触孔61和62电连接到驱动栅电极155a、第三晶体管T3的第一部分T3-1的第二电极区137c1和第四晶体管T4的第二部分T4-2的第二电极区137d2。第二连接构件164可通过接触孔65电连接到第六晶体管T6的第二电极区137f。
第三连接构件167通过接触孔67电连接到初始化电压线127，并且通过接触孔68电连接到第四晶体管T4的第一部分T4-1的第一电极区136d1。第三连接构件167将初始化电压Vint传输到第四晶体管T4。
驱动电压线172可通过接触孔64电连接到第五晶体管T5的第一电极区136e，并且可通过接触孔69电连接到存储线156的扩展部157。扩展部157可通过接触孔69连接到驱动电压线172并且可接收驱动电压ELVDD。
驱动电压线172可通过接触孔66连接到屏蔽图案128，并且屏蔽图案128可从驱动电压线172接收驱动电压ELVDD。
数据线171可通过接触孔63连接到第一电极区136b。第一电极区136b可从数据线171接收数据电压。
第四绝缘层170可布置在第三导电层161、164、167、171和172以及第三绝缘层160上。第四绝缘层170可包括诸如氮化硅或氧化硅的无机绝缘材料和/或有机绝缘材料。
如图11中所示，包括连接构件181的第四导电层181可布置在第四绝缘层170上。
第五绝缘层180布置在第四导电层181和第四绝缘层170上。第五绝缘层180可包括诸如聚丙烯酸基树脂或聚酰亚胺基树脂的有机绝缘材料。第五绝缘层180的上侧可实质上是平坦的。
包括像素电极191的第五导电层可布置在第五绝缘层180上。像素电极191可通过接触孔89连接到连接构件181，并且连接构件181可连接至第二连接构件164。分隔壁350可布置在第五绝缘层180和像素电极191上。分隔壁350中限定有开口，在开口中布置有像素电极191。像素电极191上布置有发射层370。发射层370可布置在分隔壁350的开口中。发射层370可包括有机发射材料或无机发射材料。发射层370上布置有公共电极270。公共电极270还布置在分隔壁350上并且可延伸遍及多个像素。像素电极191、发射层370和公共电极270配置发光二极管LED。公共电极270上还可布置有用于保护发光二极管LED的密封层(未示出)。密封层可包括交替地堆叠的无机膜和有机膜，可包括无机膜或者可包括有机膜。
现在将参照图5、图7、图12和图13对实施方式中的显示装置的一部分进行详细描述。图12示出了图5的部分的俯视图，并且图13示出了相对于图12的线XIII-XIIIa-XIIIb-XIIIc的剖面图。图12和图13示出了第四晶体管T4的第一部分T4-1和第二部分T4-2。
参照图12和图13，缓冲层111布置在衬底110上，并且包括沟道区131d1、第一电极区136d1、第二电极区137d1、沟道区131d2、第一电极区136d2、第二电极区137d2、第一连接部131a1、第二连接部131a2和倾斜部31a的半导体层布置在缓冲层111上。
第一绝缘层141布置在半导体层上，并且包括栅电极155d1和155d2的第二扫描线152(参照图5和图12)布置在第一绝缘层141上。
第二绝缘层142布置在第二扫描线152上，并且初始化电压线127布置在第二绝缘层142上。第三绝缘层160、第四绝缘层170、第五绝缘层180、分隔壁350和公共电极270布置在初始化电压线127上。
沟道区131d1与沟道区131d2之间布置有一个第一连接部131a1、两个第二连接部131a2和两个倾斜部31a。第一连接部131a1与第一方向DR1平行地延伸。两个第二连接部131a2与第二方向DR2平行地延伸。两个第二连接部131a2可布置在沟道区131d1与第一连接部131a1之间以及沟道区131d2与第一连接部131a1之间。两个倾斜部31a可具有相对于第一方向DR1和第二方向DR2以预定角度倾斜的边缘，并且两个倾斜部31a可布置在沟道区131d1与第二连接部131a2之间以及沟道区131d2与第二连接部131a2之间。
第一连接部131a1和第二连接部131a2的第二宽度W2可小于沟道区131d1和沟道区131d2的第一宽度W1。
第一连接部131a1和第二连接部131a2在从上到下的方向上隔着第二绝缘层142与初始化电压线127的一部分重叠。第一连接部131a1和第二连接部131a2的第二宽度W2小于沟道区131d1和沟道区131d2的第一宽度W1，因此可在不减小第四晶体管T4的第一部分T4-1和第二部分T4-2的沟道宽度的情况下减小第一连接部131a1和第二连接部131a2与初始化电压线127的重叠区域OL。
第一连接部131a1、第二连接部131a2和初始化电压线127之间的寄生电容因初始化电压线127的导通/关断电压之差而改变，并且第四晶体管T4的第一部分T4-1和第二部分T4-2的栅极电压也可能改变。然而，在实施方式中，通过在不减小第四晶体管T4的第一部分T4-1和第二部分T4-2的沟道宽度的情况下减小第一连接部131a1、第二连接部131a2和初始化电压线127的重叠区域OL，可防止由寄生电容引起的第四晶体管T4的第一部分T4-1和第二部分T4-2处的栅极电压的变化，并且可防止由晶体管处的栅极电压的变化引起的诸如残像的显示品质的劣化。
现在将参照图5和图7以及图14和图15对实施方式中的显示装置的一个部分进行描述。
图14示出了图5的部分的俯视图，并且图15示出了相对于图14的线XV-XVa-XVb-XVc的剖面图。图14和图15示出了第三晶体管T3的第一部分T3-1和第二部分T3-2。
参照图14和图15，缓冲层111布置在衬底110上，并且包括沟道区131c1、第一电极区136c1、第二电极区137c1、沟道区131c2、第一电极区136c2、第二电极区137c2、第一连接部131b1、第二连接部131b2、第一倾斜部31b1和第二倾斜部31b2的半导体层布置在缓冲层111上。
第一绝缘层141布置在半导体层上，并且包括栅电极155c1和155c2的第一扫描线151(参照图5)布置在第一绝缘层141上。
第二绝缘层142布置在第一扫描线151上，并且第三绝缘层160布置在第二绝缘层142上。数据线171布置在第三绝缘层160上，并且第四绝缘层170、第五绝缘层180、分隔壁350和公共电极270布置在数据线171上。
第一连接部131b1和第二连接部131b2可布置在第三晶体管T3的第一部分T3-1的沟道区131c1与第三晶体管T3的第二部分T3-2的沟道区131c2之间，第一倾斜部31b1可布置在沟道区131c1与第一连接部131b1之间，并且第二倾斜部31b2可布置在沟道区131c2与第二连接部131b2之间。第三晶体管T3的第一部分T3-1的沟道区131c1和第一连接部131b1可与第一方向DR1平行地延伸，并且第三晶体管T3的第二部分T3-2的沟道区131c2和第二连接部131b2可与第二方向DR2平行地延伸。第一倾斜部31b1和第二倾斜部31b2可具有相对于第一方向DR1和第二方向DR2以预定角度倾斜的边缘。
第一连接部131b1和第二连接部131b2的宽度可小于第三晶体管T3的第一部分T3-1的沟道区131c1和第三晶体管T3的第二部分T3-2的沟道区131c2的宽度。
第一连接部131b1和第二连接部131b2隔着绝缘层141、142和160布置在数据线171附近。第一连接部131b1和第二连接部131b2的第二宽度W2小于沟道区131c1和沟道区131c2的第一宽度W1，因此可在不减小第一部分T3-1和第二部分T3-2的沟道宽度的情况下减小第一连接部131b1、第二连接部131b2和数据线171之间的寄生电容。
第一连接部131b1、第二连接部131b2和数据线171之间的寄生电容根据施加到数据线171的数据电压的大小而改变，并且第一部分T3-1和第二部分T3-2处的栅极电压也可能改变。然而，在实施方式中，通过在不减小第一部分T3-1和第二部分T3-2的沟道宽度的情况下减小第一连接部131b1、第二连接部131b2和数据线171之间的寄生电容，可防止由寄生电容引起的第一部分T3-1和第二部分T3-2处的栅极电压的变化，并且可防止根据晶体管处的栅极电压的变化的诸如残像的显示品质的劣化。
现在将参照图16和表1对实验例进行描述。在实验例中，关于其中第一部分T3-1的沟道区131c1和第二部分T3-2的沟道区131c2的第一宽度W1与第一连接部131b1和第二连接部131b2的第二宽度W2相同的第一种情况c1以及其中在实施方式中的显示装置的同样方式中的第一连接部131b1和第二连接部131b2的第二宽度W2小于第一部分T3-1的沟道区131c1和第二部分T3-2的沟道区131c2的第一宽度W1的第二种情况c2，测量屏幕上的残像，并且对应的结果在表1和图16中示出。关于屏幕残像，根据最小灰度值和最大灰度值在施加电压的同时测量与预定灰度的对比度相关的数值，并且当数值的绝对值小时，其表示对比度的变化小，并且还表示屏幕残像少。
参照表1，与第一种情况c1相比，在第二种情况c2中两次测量的值的平均值的绝对值从55.47减小到23.62，并且因此，与第一种情况c1相比，实施方式中的第二种情况c2的屏幕残像少。
(表1)
情况 第一次 第二次 平均值
c1 -57.05 -53.89 -55.47
c2 -23.87 -23.18 -23.62
在图16中，X轴表示时间，并且Y轴表示意味着对比度变化率的数值。参照图16，发现与第一种情况c1相比，实施方式中的第二种情况c2的屏幕残像少。现在将参照图17对实验例进行描述。
在实验例中，用于传输预定信号的信号线和半导体层彼此重叠，并且在改变半导体层的宽度的同时测量由信号线与半导体层的重叠引起的电容。
在图17中，X轴表示半导体层的宽度，并且Y轴表示电容。
参照图17，发现随着半导体层的宽度减小，根据信号线与半导体层的重叠的电容减小。
如上所述，在实施方式中的显示装置的同样方式中，发现通过将第一连接部131b1和第二连接部131b2以及第一连接部131a1和第二连接部131a2的第二宽度W2形成为小于第一部分T3-1的沟道区131c1和第二部分T3-2的沟道区131c2以及第一部分T4-1的沟道区131d1和第二部分T4-2的沟道区131d2的第一宽度W1，可减小不需要的寄生电容。
现在将参照图18对实验例进行描述。在实验例中，针对其中第一部分T3-1的沟道区131c1和第二部分T3-2的沟道区131c2的第一宽度W1与第一连接部131b1和第二连接部131b2的第二宽度W2相等的第一种情况c1以及其中在实施方式中的显示装置的同样方式中的第一连接部131b1和第二连接部131b2的第二宽度W2小于第一部分T3-1的沟道区131c1和第二部分T3-2的沟道区131c2的第一宽度W1的第二种情况c2，测量相对于栅极电压的转移曲线。
参照图18，发现与实施方式中的第二种情况c2相比，在第一种情况c1中曲线向右偏移。这表示阈值电压值增加并且晶体管的性能相应地劣化。如所述的，发现与实施方式中的第二种情况c2相比，晶体管的性能劣化，并且在第一种情况c1中产生诸如屏幕残像的显示品质的劣化。
虽然已结合目前被认为是实际的实施方式对本公开进行了描述，但是将理解的是，本发明不限于所公开的实施方式，而是相反，旨在涵盖包括在本发明的精神和范围内的各种修改和等同布置。

Claims (10)

1.一种晶体管衬底，包括：
衬底；
半导体层，所述半导体层布置在所述衬底上，并且包括：第一沟道部、第二沟道部以及布置在所述第一沟道部与所述第二沟道部之间的连接部；
第一绝缘层，所述第一绝缘层布置在所述半导体层上；以及
栅极导体，所述栅极导体布置在所述第一绝缘层上，并且包括：与所述第一沟道部重叠的第一栅电极以及与所述第二沟道部重叠的第二栅电极，
其中，所述半导体层的所述第一沟道部和所述第二沟道部各自在与所述第一沟道部的主延伸方向和所述第二沟道部的主延伸方向分别垂直的方向上具有第一宽度，以及
所述第一宽度大于所述连接部的在与所述连接部的主延伸方向垂直的方向上的第二宽度。
2.如权利要求1所述的晶体管衬底，还包括：
第二绝缘层，所述第二绝缘层布置在所述栅极导体上；以及
信号线，所述信号线布置在所述第二绝缘层上，
其中，所述连接部隔着所述第二绝缘层与所述信号线重叠。
3.如权利要求2所述的晶体管衬底，其中，
所述连接部进一步包括在第一方向上延伸的第一连接部以及在与所述第一方向不同的第二方向上延伸并且布置在所述第一连接部的相应侧上的两个第二连接部，
所述半导体层还包括布置在所述第一沟道部与所述两个第二连接部中的一个第二连接部之间的第一倾斜部以及布置在所述第二沟道部与所述两个第二连接部中的另一个第二连接部之间的第二倾斜部，以及
所述第一倾斜部的边缘和所述第二倾斜部的边缘相对于所述第一方向和所述第二方向以预定角度倾斜。
4.如权利要求1所述的晶体管衬底，其中，
所述连接部进一步包括在第一方向上延伸的第一连接部以及在与所述第一方向不同的第二方向上延伸的第二连接部，
所述半导体层还包括布置在所述第一沟道部与所述第一连接部之间的第一倾斜部以及布置在所述第二沟道部与所述第二连接部之间的第二倾斜部，以及
所述第一倾斜部的边缘和所述第二倾斜部的边缘相对于所述第一方向和所述第二方向以预定角度倾斜。
5.一种显示装置，包括：
衬底；
半导体层，所述半导体层布置在所述衬底上，并且包括：第一沟道部、第二沟道部、布置在所述第一沟道部与所述第二沟道部之间的连接部以及多个电极区；
第一绝缘层，所述第一绝缘层布置在所述半导体层上；
栅极导体，所述栅极导体布置在所述第一绝缘层上，并且包括：与所述第一沟道部重叠的第一栅电极以及与所述第二沟道部重叠的第二栅电极；
多个信号线，所述多个信号线布置在所述衬底上；
第一电极，所述第一电极电连接到所述半导体层的所述多个电极区中的至少一个；
发射层，所述发射层布置在所述第一电极上；以及
第二电极，所述第二电极布置在所述发射层上，并且
所述半导体层的所述第一沟道部和所述第二沟道部各自在与所述第一沟道部的主延伸方向和所述第二沟道部的主延伸方向分别垂直的方向上具有第一宽度，以及
所述第一宽度大于所述连接部的在与所述连接部的主延伸方向垂直的方向上的第二宽度。
6.如权利要求5所述的显示装置，其中，
所述多个信号线包括初始化电压线，以及
所述连接部与所述初始化电压线重叠。
7.如权利要求5所述的显示装置，其中，
所述多个信号线包括数据线，以及
所述连接部布置在所述数据线附近。
8.一种显示装置，包括：
衬底；
多个信号线，所述多个信号线包括布置在所述衬底上的初始化电压线、多个扫描线、控制线、存储线、数据线和驱动电压线；
第一电极；
发射层，所述发射层布置在所述第一电极上；
第二电极，所述第二电极布置在所述发射层上；以及
多个晶体管，所述多个晶体管连接到所述多个信号线，并且包括：
第一晶体管，所述第一晶体管与来自所述多个扫描线之中的第一扫描线、所述存储线和所述第一电极连接，并且包括：
半导体层，所述半导体层布置在所述衬底上并且包括：
第一沟道部、第二沟道部、布置在所述第一沟道部与所述第二沟道部之间的连接部以及多个电极区；
第一绝缘层，所述第一绝缘层布置在所述半导体层上；以及
栅极导体，所述栅极导体布置在所述第一绝缘层上，并且包括与所述第一沟道部重叠的第一栅电极和与所述第二沟道部重叠的第二栅电极，
其中，所述半导体层的所述第一沟道部和所述第二沟道部各自在与所述第一沟道部的主延伸方向和所述第二沟道部的主延伸方向分别垂直的方向上具有第一宽度，以及
所述第一宽度大于所述连接部的在与所述连接部的主延伸方向垂直的方向上的第二宽度。
9.如权利要求8所述的显示装置，其中，
所述连接部进一步包括在第一方向上延伸的第一连接部以及在与所述第一方向不同的第二方向上延伸的第二连接部，以及
所述半导体层还包括布置在所述第一沟道部与所述第一连接部之间的第一倾斜部以及布置在所述第二沟道部与所述第二连接部之间的第二倾斜部，以及
所述第一倾斜部的边缘和所述第二倾斜部的边缘相对于所述第一方向和所述第二方向以预定角度倾斜。
10.如权利要求8所述的显示装置，其中，
所述多个晶体管还包括与来自所述多个扫描线之中的第二扫描线、所述初始化电压线和所述存储线连接的第二晶体管，
所述第二晶体管包括布置在所述衬底上并且包括第三沟道部、第四沟道部、布置在所述第三沟道部与所述第四沟道部之间的第一连接部以及所述多个电极区的所述半导体层，
所述第一绝缘层还布置在所述第二晶体管的所述半导体层上，
所述栅极导体布置在所述第一绝缘层上并且还包括与所述第三沟道部重叠的第三栅电极和与所述第四沟道部重叠的第四栅电极，
所述第二晶体管的所述半导体层的所述第三沟道部和所述第四沟道部各自在与所述第三沟道部的主延伸方向和所述第四沟道部的主延伸方向分别垂直的方向上具有第三宽度，以及
所述第三宽度大于所述第一连接部的在与所述第一连接部的主延伸方向垂直的方向上的第四宽度，
其中，所述第一连接部进一步包括在第一方向上延伸的第二连接部以及在与所述第一方向不同的第二方向上延伸并且布置在所述第二连接部的相应侧上的两个第三连接部，
所述第二晶体管的所述半导体层还包括布置在所述第三沟道部与所述两个第三连接部中的一个第三连接部之间的第三倾斜部以及布置在所述第四沟道部与所述两个第三连接部中的另一个第三连接部之间的第四倾斜部，以及
所述第三倾斜部的边缘和所述第四倾斜部的边缘相对于所述第一方向和所述第二方向以预定角度倾斜。
CN202111264162.2A 2020-11-02 2021-10-28 晶体管衬底和包括晶体管衬底的显示装置 Pending CN114447047A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0144661 2020-11-02
KR1020200144661A KR20220060031A (ko) 2020-11-02 2020-11-02 트랜지스터 기판 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN114447047A true CN114447047A (zh) 2022-05-06

Family

ID=81362388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111264162.2A Pending CN114447047A (zh) 2020-11-02 2021-10-28 晶体管衬底和包括晶体管衬底的显示装置

Country Status (3)

Country Link
US (2) US11881487B2 (zh)
KR (1) KR20220060031A (zh)
CN (1) CN114447047A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219504B1 (ko) 1996-11-28 1999-09-01 윤종용 이중 게이트 구조를 갖는 박막 트랜지스터-액정 표시장치 및 그 제조방법
KR100476926B1 (ko) 2002-07-02 2005-03-17 삼성전자주식회사 반도체 소자의 듀얼 게이트 형성방법
KR100638085B1 (ko) 2003-11-27 2006-10-24 삼성에스디아이 주식회사 유기 전계 발광 표시장치
KR20150017192A (ko) 2013-08-06 2015-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2015232603A (ja) 2014-06-09 2015-12-24 株式会社ジャパンディスプレイ 表示装置
JP2016085400A (ja) * 2014-10-28 2016-05-19 株式会社ジャパンディスプレイ 液晶表示装置
KR102362186B1 (ko) * 2015-01-09 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102302373B1 (ko) 2015-02-10 2021-09-16 삼성디스플레이 주식회사 유기 발광 표시 장치
CN113348557A (zh) * 2019-10-22 2021-09-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置

Also Published As

Publication number Publication date
US11881487B2 (en) 2024-01-23
US20220139966A1 (en) 2022-05-05
KR20220060031A (ko) 2022-05-11
US20240145483A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US11744124B2 (en) Display device having an emission layer
US11877486B2 (en) Display device including a control line
US11855104B2 (en) Display device having power line electrically connected to electrode layers located above and below transistor
KR102624623B1 (ko) 유기 발광 표시 장치
CN110729324A (zh) 像素和包括该像素的有机发光显示装置
US20130088416A1 (en) OLED Display Driver Circuits and Techniques
US10847597B2 (en) Display device
US11455959B2 (en) Display device
KR20200064230A (ko) 유기 발광 표시 장치
CN112313733A (zh) 有机发光二极管显示器
KR20200047834A (ko) 유기 발광 표시 장치
CN111354758A (zh) 发光二极管显示设备
CN114447047A (zh) 晶体管衬底和包括晶体管衬底的显示装置
CN114188351A (zh) 显示面板和显示装置
KR20240035674A (ko) 표시패널
CN114203761A (zh) 显示装置
CN111211148A (zh) 有机发光二极管显示器
KR20200082183A (ko) 유기발광다이오드 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination