JPH11135796A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 画素トランジスタの特性を測定することな
く、レーザショット間の画素トランジスタの特性ばらつ
きや光学系の汚れ等によるレーザショット内の画素トラ
ンジスタの特性ばらつきを容易に評価できる液晶表示装
置を提供する。 【解決手段】 絶縁性基板１上に形成された非晶質半導
体膜をレーザー結晶化法により多結晶化させた半導体膜
を有する画素トランジスタを備える。上記絶縁性基板１
上に形成された真性半導体領域１２aと、その真性半導
体領域１２a上に絶縁膜４を介して形成された金属電極
１５と、絶縁性基板１上に真性半導体領域１２aに接す
るように形成された不純物半導体領域１２bとを有する
検査用ＭＯＳキャパシタを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、レーザー結晶化
法を用いて多結晶半導体膜が形成された画素トランジス
タを有する液晶表示装置に関する。

【０００２】

【従来の技術】従来より、液晶を用いて文字や画像を表
示する液晶表示装置としては、互いに交差する走査信号
配線と画素信号配線との間に液晶を挟み、両配線の交差
部に印加する電圧を制御して画素を表示する単純マトリ
ックス方式の液晶表示装置と、表示単位毎にスイッチン
グ素子を備えたアクティブマトリックス方式の液晶表示
装置とがある。上記単純マトリックス方式の液晶表示装
置に比べて、アクティブマトリックス方式の液晶表示装
置は応答が早く、動画の表示に向いている。このアクテ
ィブマトリックス方式の液晶表示装置のスイッチング素
子として非晶質半導体を用いた画素トランジスタが主流
となっていたが、最近になって、非晶質半導体よりも電
界効果移動度が高い多結晶半導体材料を用いた画素トラ
ンジスタを有する駆動回路を液晶表示装置と同一基板上
に作製する技術が開発されている。上記画素トランジス
タの半導体膜を特に低温で結晶化することによって、安
価なガラス基板を用いることが可能な低温プロセス多結
晶化技術が注目されている。

【０００３】上記低温プロセス多結晶化技術による半導
体膜の結晶化方法には、熱結晶化方法とレーザー結晶化
方法があり、この２つの結晶化方法には、それぞれ利点
と欠点を有している。上記熱結晶化方法は、加熱炉の中
で結晶化を行うので、均一な特性の画素トランジスタが
得られる半面、結晶化に長時間の熱処理が必要となり、
ガラス基板の熱収縮などが問題となる。一方、レーザー
結晶化方法は、エキシマレーザー光を用いることによっ
て、短時間で結晶化が可能で結晶性もよいが、大面積の
基板を処理するには、基板１枚に何度もレーザービーム
をスキャンさせながら照射する必要があるため、レーザ
ーショット間のレーザーパワーのばらつきにより画素ト
ランジスタの特性がばらつき、液晶表示装置に表示むら
が生じるという欠点がある。

【０００４】そこで、レーザー結晶化方法において、レ
ーザー照射に１５０〜３００mm長の線状ビームを用いる
ことによって、大面積化に対応すると共に、線状ビーム
の長さ方向では、レーザーパワーが均一であるため、ト
ランジスタ特性のばらつきを抑えることができる。しか
し、レーザービームの幅がｌmm程度であるため、基板１
枚に何度もレーザービームを照射する必要があり、レー
ザーショット間で画素トランジスタの特性ばらつきが生
じる場合がある。また、レーザービームの重ね合わせ等
の方法を用いても、レーザービームが照射された領域と
の境界は残るため、多結晶半導体の結晶の均一性に欠け
る場合があり、図７に示すように、画素トランジスタの
特性がばらつき、画素トランジスタに同じ信号を加えて
も出力が違うため、液晶表示装置の表示むらとなって表
れる。また、レーザー照射の光学系の汚れ等により、１
回のレーザーショットにおいて、照射領域内の特定の箇
所だけがレーザパワーが異なることもあり、その位置に
対応する画素トランジスタの特性だけが異常になって、
液晶表示装置の表示むらとなって表れる。これらのポリ
シリコン形成時に起因する不良が発生した基板を最終工
程まで流し、液晶パネルとなってから検査するため、効
率が悪い上にコストが高くつくという問題がある。

【０００５】そこで、画素トランジスタが形成された基
板上に検査用素子を設け、その素子の特性を画素トラン
ジスタの形成直後に測定することによって、基板の良否
を判定する液晶表示装置が提案されている。

【０００６】上記検査用素子を設けた液晶表示装置の１
つは、表示部に形成された素子にテスト用のリード線を
接続して、そのリード線を検査用素子として用いるもの
である(特開平５−５９０１公報)。

【０００７】また、もう１つの検査用素子を設けた液晶
表示装置は、ソースバスラインまたはゲートバスライン
毎に外周部に検査用トランジスタを形成し、その検査用
トランジスタにソース用共通ラインまたはゲート用共通
ラインを接続して、ソース用共通ラインまたはゲート用
共通ラインに検査用信号を入力することによって、ソー
スバスラインまたはゲートバスラインの断線箇所を特定
するものである(特開平５−４０３１９公報)。

【０００８】

【発明が解決しようとする課題】ところが、上記リード
線を検査用素子として用いる液晶表示装置では、テスト
用リード線は、少なくともソースバスラインまたはゲー
トバスラインと同じ幅を持ち、表示部から引き出すた
め、画素内を横切らなければならない。したがって、開
口率が低下して、表示が暗くなるという欠点がある。ま
た、上記リード線が接続された画素は、リード線に起因
する寄生容量が増えることになり、他の画素と表示が異
なるという欠点がある。

【０００９】また、上記検査用トランジスタを用いる液
晶表示装置では、トランジスタ特性のしきい値は検査で
きず、画素トランジスタのばらつきを評価できないとい
う欠点がある。一般には、検査用のトランジスタは、１
つの液晶パネルに対して基板外周部に数個設けられてい
るだけであるが、表示ムラにつながるレーザショット間
のレーザーパワーのばらつきを評価するためには、ゲー
トバスラインまたはソースバスラインと同数のトランジ
スタを評価しなければならない。また、上記検査用トラ
ンジスタを画素トランジスタと同一のレーザショットの
照射領域内になければ、評価が正しくできない。また、
図８に示すように、表示領域８０内のソースバスライン
８２,ゲートバスライン８３に夫々接続された複数の画
素トランジスタ８１と、上記ゲートバスライン８３に接
続された検査用トランジスタ９２とを有する液晶表示装
置において、測定パッド９１,９３,９４は、小さくとも
１つ当たり１×１０⁴μｍ²の面積となるため、基板全体
に対して外周部９０の占める面積が増えるという問題が
ある。このことは、レーザショット間ばらつきの検査の
ためだけでなく、光学系の汚れ等によるレーザショット
内ばらつきの検出をするための検査用トランジスタにつ
いても同様である。

【００１０】そこで、この発明の目的は、画素トランジ
スタの特性を測定することなく、レーザショット間の画
素トランジスタの特性ばらつきや光学系の汚れ等による
レーザショット内の画素トランジスタの特性ばらつきを
容易に評価できる液晶表示装置を提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の液晶表示装置は、基板上に形成された非
晶質半導体膜をレーザー結晶化法により多結晶化させた
半導体膜を有する複数の画素トランジスタを備えた液晶
表示装置において、上記基板上に形成された真性半導体
領域と、その真性半導体領域上に酸化膜を介して形成さ
れた金属電極と、上記基板上に上記真性半導体領域に接
するように形成された不純物半導体領域とを有する検査
用ＭＯＳキャパシタを備えたことを特徴としている。

【００１２】図４は液晶表示装置の良好な画素トランジ
スタ特性Ａと不良の画素トランジスタ特性Ｂを示し、図
５は各画素トランジスタの能動層としての半導体領域と
同様の真性半導体領域を有し、その真性半導体領域に接
しているＮ＋型の不純物半導体領域を有する検査用ＭＯ
ＳキャパシタのＣ−Ｖ(容量−電圧)特性Ｃ,Ｄを示して
いる。図４,図５から明らかなように、同じ特性の真性
半導体領域と不純物半導体領域とを有する画素トランジ
スタとＭＯＳキャパシタでは、しきい値が非常によく一
致することがわかる。さらに、同じ特性の半導体領域を
有する画素トランジスタのサブスレッシュホールドとＭ
ＯＳキャパシタのＣ−Ｖ特性の変化が同様の傾向を示す
ことがわかる。その理由は、界面準位や固定電荷および
半導体の結晶状態が、これらのパラメータ(しきい値,画
素トランジスタのサブスレッシュホールドおよびＭＯＳ
キャパシタのＣ−Ｖ特性)に反映されるからである。

【００１３】上記請求項１の液晶表示装置において、上
記検査用ＭＯＳキャパシタの金属電極を測定パッドに接
続すると共に、検査用ＭＯＳキャパシタの真性半導体領
域に接するＮ＋型またはＰ＋型の不純物半導体領域を測
定パッドに接続して、両測定パッドを用いて検査用ＭＯ
Ｓキャパシタの特性を測定する。この検査用ＭＯＳキャ
パシタの構成は、画素トランジスタのゲート電極,酸化
膜,真性半導体領域および２つの不純物半導体領域のう
ちの一方の不純物半導体領域と同じ構成であるから、レ
ーザー照射によって、画素トランジスタの半導体膜の結
晶化と同時に検査用ＭＯＳキャパシタの真性半導体領域
と不純物半導体領域を結晶化することによって、画素ト
ランジスタの特性と検査用ＭＯＳキャパシタの特性が略
一致する。したがって、画素トランジスタの特性を測定
することなく、検査用ＭＯＳキャパシタの特性を評価す
ることによって、画素トランジスタの特性ばらつきを容
易に評価することができる。また、検査用素子をトラン
ジスタでなくＭＯＳキャパシタとすることによって、１
つの検査用素子当りの測定パッドが３つから２つに減
り、基板全体に対して外周部の占める面積を小さくでき
ると共に、測定パッド数の減少により測定も容易にな
る。

【００１４】また、請求項２の液晶表示装置は、請求項
１の液晶表示装置において、上記複数の画素トランジス
タをゲートバスラインとソースバスラインに夫々接続す
ると共に、上記ゲートバスラインに沿って配列された画
素トランジスタ群の半導体膜を結晶化するレーザー照射
によって、上記画素トランジスタ群の半導体膜の結晶化
と同時に上記検査用ＭＯＳキャパシタの上記真性半導体
領域と上記不純物半導体領域とが結晶化されていること
を特徴としている。

【００１５】上記請求項２の液晶表示装置によれば、上
記ゲートバスラインに沿って並んだ画素トランジスタと
上記検査用ＭＯＳキャパシタとが１回のレーザーショッ
トで同時にレーザー照射されるように配列するので、長
さ方向のレーザーパワーが均一なレーザービームが同時
に照射された画素トランジスタ群と検査用ＭＯＳキャパ
シタは同等の特性となる。したがって、画素トランジス
タの特性を測定することなく、検査用ＭＯＳキャパシタ
の特性ばらつきを評価することによって、画素トランジ
スタの特性ばらつきを評価することができる。

【００１６】また、請求項３の液晶表示装置は、請求項
１の液晶表示装置において、上記複数の画素トランジス
タをゲートバスラインとソースバスラインに夫々接続す
ると共に、上記ソースバスラインに沿って配列された画
素トランジスタ群の半導体膜を結晶化するレーザー照射
によって、上記画素トランジスタ群の半導体膜の結晶化
と同時に上記検査用ＭＯＳキャパシタの上記真性半導体
領域と上記不純物半導体領域とが結晶化されていること
を特徴としている。

【００１７】上記請求項３の液晶表示装置によれば、上
記ソースバスラインに沿って並んだ画素トランジスタと
上記検査用ＭＯＳキャパシタとが１回のレーザーショッ
トで同時にレーザー照射されるように配列するので、長
さ方向のレーザーパワーが均一なレーザービームが同時
に照射された画素トランジスタ群と検査用ＭＯＳキャパ
シタは同等の特性となる。したがって、画素トランジス
タの特性を測定することなく、検査用ＭＯＳキャパシタ
の特性ばらつきを評価することによって、画素トランジ
スタの特性ばらつきを評価することができる。

【００１８】また、請求項４の液晶表示装置は、請求項
１の液晶表示装置において、上記複数の画素トランジス
タをゲートバスラインとソースバスラインに夫々接続す
ると共に、上記検査用ＭＯＳキャパシタを上記ゲートバ
スラインに平行な直線上に配列し、断面形状が線状のレ
ーザービームの長さ方向を上記ゲートバスラインと平行
になるようにレーザー照射したことを特徴としている。

【００１９】上記請求項４の液晶表示装置によれば、上
記ゲートバスラインに平行な直線上に検査用ＭＯＳキャ
パシタを配列して、レーザビームの長さ方向をゲートバ
スラインに平行になるように、かつ、１回のレーザーシ
ョットで上記ゲートバスラインに平行な直線上に配列さ
れた検査用ＭＯＳキャパシタが同時にレーザー照射され
るようにする。そして、１回のレーザーショットの照射
領域内の検査用ＭＯＳキャパシタすなわちゲートバスラ
インに平行な直線上の検査用ＭＯＳキャパシタの特性ば
らつきを検出することによって、１回のレーザーショッ
トの照射領域内の画素トランジスタの特性ばらつきを検
出することができる。

【００２０】また、請求項５の液晶表示装置は、請求項
１の液晶表示装置において、上記複数の画素トランジス
タをゲートバスラインとソースバスラインに夫々接続す
ると共に、上記検査用ＭＯＳキャパシタを上記ソースバ
スラインに平行な直線上に配列し、断面形状が線状のレ
ーザービームの長さ方向を上記ソースバスラインと平行
になるようにレーザー照射したことを特徴としている。

【００２１】上記請求項５の液晶表示装置によれば、上
記ソースバスラインに平行な直線上に検査用ＭＯＳキャ
パシタを配列して、レーザビームの長さ方向をソースバ
スラインに平行になるように、かつ、１回のレーザーシ
ョットで上記ソースバスラインに平行な直線上に配列さ
れた検査用ＭＯＳキャパシタが同時にレーザー照射され
るようにする。そして、１回のレーザーショットの照射
領域内の検査用ＭＯＳキャパシタすなわちソースバスラ
インに平行な直線上の検査用ＭＯＳキャパシタの特性ば
らつきを検出することによって、１回のレーザーショッ
トの照射領域内の画素トランジスタの特性ばらつきを検
出することができる。

【００２２】また、請求項６の液晶表示装置は、請求項
２または５の液晶表示装置において、上記検査用ＭＯＳ
キャパシタの上記金属電極と上記ゲートバスラインとを
連結したことを特徴としている。

【００２３】上記請求項６の液晶表示装置によれば、上
記検査用ＭＯＳキャパシタの金属電極とゲートバスライ
ンとを連結することによって、ゲートバスラインのパタ
ーンと同時に検査用ＭＯＳキャパシタの金属電極のパタ
ーンを形成でき、別々に形成するよりもパターンを簡略
化できる。

【００２４】また、請求項７の液晶表示装置は、請求項
３または４の液晶表示装置において、上記検査用ＭＯＳ
キャパシタの上記金属電極と上記ソースバスラインとを
連結したことを特徴としている。

【００２５】上記請求項７の液晶表示装置によれば、上
記検査用ＭＯＳキャパシタの金属電極とソースバスライ
ンとを連結することによって、ソースバスラインのパタ
ーンと同時に検査用ＭＯＳキャパシタの金属電極のパタ
ーンを形成でき、別々に形成するよりもパターンを簡略
化できる。

【００２６】また、請求項８の液晶表示装置は、請求項
２乃至５のいずれか１つの液晶表示装置において、上記
検査用ＭＯＳキャパシタの上記金属電極が上記ゲートバ
スラインと上記ソースバスラインのいずれにも連結して
いないことを特徴としている。

【００２７】上記請求項８の液晶表示装置によれば、上
記検査用ＭＯＳキャパシタの金属電極をゲートバスライ
ンまたはソースバスラインのいずれにも連結しないこと
によって、検査用ＭＯＳキャパシタの金属電極の浮遊容
量を低減でき、検査用ＭＯＳキャパシタのＣ−Ｖ(容量
−電圧)特性を正確に測定できる。

【００２８】

【発明の実施の形態】以下、この発明の液晶表示装置を
図示の実施の形態により詳細に説明する。

【００２９】（第１実施形態）図１はこの発明の第１実
施形態の液晶表示装置の画素トランジスタ周辺の断面図
であり、図２は上記液晶表示装置の検査用ＭＯＳキャパ
シタ周辺の断面図である。また、図３は上記液晶表示装
置の回路図であり、互いに交差するゲートバスライン３
１とソースバスライン３２に夫々接続された複数の画素
トランジスタ１０を表示領域３０に配列し、上記ゲート
バスライン３１に夫々一端が接続された検査用ＭＯＳキ
ャパシタ２０をソースバスライン３２に平行な直線上に
外周部４０に配列している。上記検査用ＭＯＳキャパシ
タ２０の両端に、外周部４０に形成された測定用パッド
１９,１９を接続している。

【００３０】以下、上記液晶表示装置の製造方法につい
て説明する。

【００３１】図１,図２において、まず、絶縁性基板１
上に島状に形成された膜厚３０〜１５０nmの半導体膜
２,１２を形成する。この島状に形成された半導体膜２,
１２がシリコン半導体の場合の製造方法は、プラズマＣ
ＶＤ法によりＳiＨ₄ガスとＨ₂ガスを用いて、基板温度
２００〜３００℃で非晶質シリコン膜を成膜する。この
ときの非晶質シリコン膜の成膜に用いた原料ガスはＳi
Ｈ₄以外にＳi₂Ｈ₆を用いてもよい。また、上記非晶質シ
リコン膜の材料としては、シリコンＳi以外にシリコン
ゲルマニウムＳiＧe等を用いてもよい。このようにして
作製された非晶質シリコン半導体膜をエッチングにより
パターニングして、島状の非晶質シリコン領域を形成す
る。次に、上記非晶質シリコン領域にレーザー照射し
て、多結晶の半導体膜２,１２を形成する。ここで照射
するレーザー光は、ＸeＣlのエキシマレーザーから照射
された断面形状が３００mm×１mmの線状レーザービーム
で、その線状レーザービームを短辺方向に０.０２mmの
ステップで順に照射を行う。

【００３２】このとき、図３に示すように、ゲートバス
ライン３１に沿って並んだ画素トランジスタ１０と検査
用ＭＯＳキャパシタ２０が同時に照射されるように、線
状のレーザービームとゲートバスライン３１を平行に位
置合せをすることによって、同じレーザーショットの照
射領域内で画素トランジスタ１０と検査用ＭＯＳキャパ
シタ２０が同時に照射される。この第１実施形態のレー
ザー光には、ＸeＣl(３０８nm)のエキシマレーザーを用
いたが、ＫrＦ(２４８nm)、ＡrＦ(１９３nm)、ＫrＣl
(２２２nm)等のエキシマレーザーを用いてもよい。

【００３３】次に、上記絶縁性基板１上と半導体膜２上
に膜厚５０〜１５０nmの絶縁膜４を形成する。この絶縁
膜４には、常圧ＣＶＤ法により４３０℃でＳiＨ₄ガスと
Ｏ₂ガスを用いて成膜されたＳiＯ₂膜を用いた。ここで
は常圧ＣＶＤ法を用いたが、スパッタ法,減圧ＣＶＤ法,
プラズマＣＶＤ法またはリモートプラズマＣＶＤ法のい
ずれかによる膜厚５０〜１５０nmのＳiＯ₂膜を形成して
もよい。また、段差の被覆性良好なＴＥＯＳ(Ｔｅｔｒ
ａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ、Ｓi
(ＯＣ₂Ｈ₅)₄)ガスを用いた常圧ＣＶＤ法またはプラズマ
ＣＶＤ法によってＳiＯ₂膜を形成してもよい。また、こ
こでは絶縁膜４にＳiＯ₂を用いたが、ＳiＮx,Ａl₂Ｏ₃,
Ｔa₂Ｏ₅またはこれらを組み合わせたものを用いてもよ
い。

【００３４】次に、ゲートバスライン３１(図３に示す)
およびゲート電極５をスパッタ法により形成すると共
に、図２に示す検査用ＭＯＳキャパシタ２０の金属電極
１５も同時に形成する。上記ゲート電極５と金属電極１
５の膜厚は２００〜４００nmとし、検査用ＭＯＳキャパ
シタ２０の金属電極１５は、画素トランジスタ１０のゲ
ート長およびゲート幅と必ずしも同じ寸法でなくてもよ
い。また、上記ゲート電極５と金属電極１５の材料は、
Ａl,ＡlＳi,Ｔa,ＮbまたはＴi等を主成分とする金属で
もよく、アルミニウムを主成分とする金属は、低抵抗電
極配線を形成できるので好ましい。

【００３５】次に、イオンドーピング装置とレジスタマ
スクを用いて不純物イオン３を注入する。Ｎチャネルト
ランジスタの部分には、リン元素を含むイオンをレジス
トマスクを用いて注入する一方、Ｐチャネルトランジス
タの部分には、ボロン元素を含むイオンを注入する。こ
れにより、上記真性半導体領域２ａとＮ＋型またはＰ＋
型の不純物半導体領域２ｂが作り分けられる。一方、図
２に示す検査用ＭＯＳキャパシタ２０でも、真性半導体
領域１２ａとそれに接する画素トランジスタのタイプと
同じであるＮ＋型またはＰ＋型の不純物半導体領域１２
ｂをトランジスタと同時に形成する。ここではイオンド
ーピング装置を用いたが、イオン注入装置を用いてもよ
い。また、不純物イオンとしてリン,ボロン以外のＮ,Ｐ
チャネルが形成されるイオンを用いてもよい。

【００３６】次に、レーザー照射により不純物イオンを
活性化させる。なお、レーザー照射の代わりに、熱アニ
ールによる不純物イオンの活性化を行なってもよい。

【００３７】次に、段差の被覆性が良好なＴＥＯＳ(Ｔ
ｅｔｒａ−Ｅｔｈｙｌ‐Ｏｒｔｈｏ−Ｓｉｌｉｃａｔ
ｅ、Ｓi(ＯＣ₂Ｈ₅)₄)ガスを用いた常圧ＣＶＤ法または
プラズマＣＶＤ法によるＳiＯ₂膜を成膜して、第１層間
絶縁膜６を形成する。この第１層間絶縁膜６には、Ｓi
Ｏ₂膜以外にＳiＮx膜をプラズマＣＶＤ法により形成し
てもよく、また、ＳiＯ₂膜とＳiＮx膜の２層構造でもよ
い。

【００３８】次に、コンタクトホール２１,２１を形成
し、スパッタ法により金属膜を成膜した後、パターニン
グを行って、ソースバスライン,ソース電極およびドレ
イン電極等の引き出し電極７を形成する。このとき、図
２に示す検査用ＭＯＳキャパシタ２０のＮ＋型またはＰ
＋型の不純物半導体領域１２ｂに接する引き出し電極１
７を形成する。上記引き出し電極７,１７もゲート電極
５,金属電極１５と同様に材料はＡl,ＡlＳi,Ｔa,Ｎbま
たはＴi等を主成分とする金属でよい。アルミニウムを
主成分とする金属は、低抵抗電極配線を形成できるので
好ましい。

【００３９】次に、プラズマＣＶＤ法により第１層間絶
縁膜６上にＳiＮx膜を堆積して、第２層間絶縁膜８を形
成する。この第２層間絶縁膜８には、ＳiＮx膜以外に、
ＴＥＯＳガスを用いた常圧ＣＶＤ法、またはプラズマＣ
ＶＤ法によるＳiＯ₂膜を形成してもよく、またＳiＯ₂膜
とＳiＮx膜の２層構造でもよい。

【００４０】こうして、上記真性半導体領域２a,不純物
半導体領域２b,絶縁膜４およびゲート電極５で画素トラ
ンジスタ１０を形成し、真性半導体領域１２a,不純物半
導体領域１２b,絶縁膜４および金属電極１５で検査用Ｍ
ＯＳキャパシタ２０を形成した後、スパッタ法により透
明電極を成膜し、パターニングを行って、画素電極９お
よび検査用ＭＯＳキャパシタ２０の測定用パッド１９を
形成する。

【００４１】このようにして、駆動回路および画素トラ
ンジスタと検査用ＭＯＳキャパシタを構成した液晶駆動
基板を作製した後、配向膜形成、対向電極との張合わ
せ、液晶材料の注入を行うことによって、液晶表示装置
を作製する。

【００４２】上記液晶表示装置は、液晶駆動基板が完成
したところで検査行い、その段階で良否を判定する。

【００４３】したがって、上記画素トランジスタ１０の
特性ばらつきを測定することなく、検査用ＭＯＳキャパ
シタ２０の特性ばらつきを評価することによって、レー
ザショット間のレーザーパワーのばらつきによる画素ト
ランジスタ１０の特性ばらつきを評価できる。また、図
３に示すように、評価するための検査用素子は、２端子
のＭＯＳキャパシタであるため、３端子を必要とするト
ランジスタに比べて、外周部４０に形成される測定用パ
ッド１９の面積が３分の２になり、表示領域３０に対し
て外周部４０の面積を小さくすることができる。また、
検査用素子が３端子から２端子になることにより検査も
容易に行うことができる。

【００４４】また、上記検査用ＭＯＳキャパシタ２０の
金属電極１５とゲートバスライン３１とを連結すること
によって、ゲートバスライン３１のパターンと同時に検
査用ＭＯＳキャパシタ２０の金属電極１５のパターンを
形成でき、別々に形成するよりもパターンを簡略化する
ことができる。

【００４５】なお、レーザービームを長さ方向がソース
バスラインに対して平行になるように照射して、ソース
バスラインに平行な直線上に配列された検査用ＭＯＳキ
ャパシタ２０に１回のレーザーショットで結晶化しても
よい。この場合は、光学系の汚れ等によるレーザーショ
ット内のレーザーパワーのばらつきを検出でき、同一シ
ョット内の画素トランジスタの特性ばらつきを検出する
ことができる。

【００４６】（第２実施形態）この発明の第２実施形態
の液晶表示装置は、検査用ＭＯＳキャパシタがソースバ
スラインに接続されている以外は、第１実施形態の液晶
表示装置と同一の構成をしており、図１の画素トランジ
スタ周辺の断面図と図２の検査用ＭＯＳキャパシタ周辺
の断面図を援用する。また、図６は上記液晶表示装置の
回路図であり、互いに交差するゲートバスライン６１と
ソースバスライン６２に夫々接続された複数の画素トラ
ンジスタ１０を表示領域６０に配列し、上記ソースバス
ライン６２に夫々一端が接続された検査用ＭＯＳキャパ
シタ２０をゲートバスライン６１に平行な直線上に外周
部７０に配列している。上記検査用ＭＯＳキャパシタ２
０の両端に、外周部７０に形成された測定用パッド１
９,１９を接続している。

【００４７】以下、上記液晶表示装置の製造方法につい
て説明する。

【００４８】図１,図２において、まず、絶縁性基板１
上に島状に形成された膜厚３０〜１５０nmの半導体膜
２,１２を形成する。この島状に形成された半導体膜２,
１２がシリコン半導体の場合の製造方法は、プラズマＣ
ＶＤ法によりＳiＨ₄ガスとＨ₂ガスを用いて、基板温度
２００〜３００℃で非晶質シリコン膜を成膜する。この
ときの非晶質シリコン膜の成膜に用いた原料ガスはＳi
Ｈ₄以外にＳi₂Ｈ₆を用いてもよい。また、上記半導体膜
２の材料としては、シリコンＳi以外にシリコンゲルマ
ニウムＳiＧe等を用いてもよい。このようにして作製さ
れた非晶質シリコン半導体膜をエッチングによりパター
ニングして、島状の非晶質シリコン領域を形成する。次
に、上記非晶質シリコン領域にレーザー照射して、多結
晶の半導体膜２,１２を形成する。ここで照射するレー
ザー光は、ＸeＣlのエキシマレーザーから照射された断
面形状が３００mm×１mmの線状レーザービームで、その
線状レーザービームを短辺方向に０.０２mmのステップ
で順に照射を行う。

【００４９】このとき、図６に示すように、ソースバス
ライン６２に沿って並んだ画素トランジスタ１０と検査
用ＭＯＳキャパシタ２０が同時に照射されるように、線
状のレーザービームとソースバスライン６２を平行に位
置合せをすることによって、同じレーザーショット内で
画素トランジスタ１０と検査用ＭＯＳキャパシタ２０が
同時に照射される。この第２実施形態のレーザー光に
は、ＸeＣl(３０８nm)のエキシマレーザーを用いたが、
ＫrＦ(２４８nm)、ＡrＦ(１９３nm)、ＫrＣl(２２２nm)
等のエキシマレーザーを用いてもよい。

【００５０】次に、上記絶縁性基板１上と半導体膜２上
に膜厚５０〜１５０nmの絶縁膜４を形成する。この絶縁
膜４には、常圧ＣＶＤ法により４３０℃でＳiＨ₄ガスと
Ｏ₂ガスを用いて成膜されたＳiＯ₂膜を用いた。ここで
は常圧ＣＶＤ法を用いたが、スパッタ法,減圧ＣＶＤ法,
プラズマＣＶＤ法またはリモートプラズマＣＶＤ法のい
ずれかによる膜厚５０〜１５０nmのＳiＯ₂膜を形成して
もよい。また、段差の被覆性良好なＴＥＯＳ(Ｔｅｔｒ
ａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ、Ｓi
(ＯＣ₂Ｈ₅)₄)ガスを用いた常圧ＣＶＤ法またはプラズマ
ＣＶＤ法によってＳiＯ₂膜を形成してもよい。また、こ
こでは絶縁膜４にＳiＯ₂を用いたが、ＳiＮx,Ａl₂Ｏ₃,
Ｔa₂Ｏ₅またはこれらを組み合わせたものを用いてもよ
い。

【００５１】次に、ゲートバスライン６１(図６に示す)
およびゲート電極５をスパッタ法により形成すると共
に、図２に示す検査用ＭＯＳキャパシタ２０の金属電極
１５も同時に形成する。上記ゲート電極５と金属電極１
５の膜厚は２００〜４００nmとし、検査用ＭＯＳキャパ
シタ２０の金属電極１５は、画素トランジスタ１０のゲ
ート長およびゲート幅と必ずしも同じ寸法でなくてもよ
い。また、上記ゲート電極５と金属電極１５の材料は、
Ａl,ＡlＳi,Ｔa,ＮbまたはＴi等を主成分とする金属で
もよく、アルミニウムを主成分とする金属は、低抵抗電
極配線を形成できるので好ましい。

【００５２】次に、イオンドーピング装置とレジストマ
スクを用いて不純物イオン３を注入する。Ｎチャネルト
ランジスタの部分には、リン元素を含むイオンを注入す
る一方、Ｐチャネルトランジスタの部分には、ボロン元
素を含むイオンを注入する。これにより、上記真性半導
体領域２ａとＮ＋型またはＰ＋型の不純物半導体領域２
ｂが作り分けられる。一方、図２に示す検査用ＭＯＳキ
ャパシタ２０でも、真性半導体領域１２ａとそれに接す
る画素トランジスタのタイプと同じであるＮ＋型または
Ｐ＋型の不純物半導体領域１２ｂをトランジスタと同時
に形成する。ここではイオンドーピング装置を用いた
が、イオン注入装置を用いてもよい。また、不純物イオ
ンとしてリン,ボロン以外のＮ,Ｐチャネルが形成される
イオンを用いてもよい。

【００５３】次に、レーザー照射により不純物イオンを
活性化させる。なお、レーザー照射の代わりに、熱アニ
ールによる不純物イオンの活性化を行なってもよい。

【００５４】次に、段差の被覆性が良好なＴＥＯＳ(Ｔ
ｅｔｒａ−Ｅｔｈｙｌ‐Ｏｒｔｈｏ−Ｓｉｌｉｃａｔ
ｅ、Ｓi(ＯＣ₂Ｈ₅)₄)ガスを用いた常圧ＣＶＤ法または
プラズマＣＶＤ法によるＳiＯ₂膜を成膜して、第１層間
絶縁膜６を形成する。この第１層間絶縁膜６には、Ｓi
Ｏ₂膜以外にＳiＮx膜をプラズマＣＶＤ法により形成し
てもよく、また、ＳiＯ₂膜とＳiＮx膜の２層構造でもよ
い。

【００５５】次に、コンタクトホール２１,２１を形成
し、スパッタ法により金属膜を成膜した後、パターニン
グを行って、ソースバスライン,ソース電極およびドレ
イン電極等の引き出し電極７を形成する。このとき、図
２に示す検査用ＭＯＳキャパシタ２０のＮ＋型またはＰ
＋型の不純物半導体領域１２ｂに接する引き出し電極１
７を形成する。上記引き出し電極７,１７もゲート電極
５,金属電極１５と同様に材料はＡl,ＡlＳi,Ｔa,Ｎbま
たはＴi等を主成分とする金属でもよい。アルミニウム
を主成分とする金属は、低抵抗電極配線を形成できるの
で好ましい。

【００５６】次に、プラズマＣＶＤ法により第１層間絶
縁膜６上にＳiＮx膜を成膜して、第２層間絶縁膜８を形
成する。この第２層間絶縁膜８には、ＳiＮx膜以外に、
ＴＥＯＳガスを用いた常圧ＣＶＤ法、またはプラズマＣ
ＶＤ法によるＳiＯ₂膜を形成してもよく、またＳiＯ₂膜
とＳiＮx膜の２層構造でもよい。

【００５７】こうして、上記真性半導体領域２a,不純物
半導体領域２b,絶縁膜４およびゲート電極５で画素トラ
ンジスタ１０を形成し、真性半導体領域１２a,不純物半
導体領域１２b,絶縁膜４および金属電極１５で検査用Ｍ
ＯＳキャパシタ２０を形成した後、スパッタ法により透
明電極を成膜し、パターニングを行って、画素電極９お
よび検査用ＭＯＳキャパシタ２０の測定用パッド１９を
形成する。

【００５８】このようにして駆動回路および画素トラン
ジスタと検査用ＭＯＳキャパシタを構成した液晶駆動基
板を作製した後、配向膜形成、対向電極との張合わせ、
液晶材料の注入を行うことによって、液晶表示装置を作
製する上記液晶表示装置は、液晶駆動基板が完成したと
ころで検査行い、その段階で良否を判定する。

【００５９】したがって、上記画素トランジスタ１０の
特性ばらつきを測定することなく、検査用ＭＯＳキャパ
シタ２０の特性ばらつきを評価することによって、レー
ザショット間のレーザーパワーのばらつきによる画素ト
ランジスタ１０の特性ばらつきを評価できる。また、図
６は、評価するための検査用素子は２端子であるＭＯＳ
キャパシタであるため、３端子を必要とするトランジス
タに比べて測定パッド１９の面積が３分の２になり、表
示領域６０に対して外周部７０の面積を小さくすること
ができる。また、検査用素子が３端子から２端子になる
ことにより検査も容易に行うことができる。

【００６０】また、上記検査用ＭＯＳキャパシタ２０の
金属電極１５とソースバスライン６２とを連結すること
によって、ソースバスライン６２のパターンと同時に検
査用ＭＯＳキャパシタ２０の金属電極１５のパターンを
形成でき、別々に形成するよりもパターンを簡略化で
き、製造工程を低減することができる。

【００６１】なお、レーザービームを長さ方向がゲート
バスラインに対して平行になるように照射して、ゲート
バスラインに平行な直線上に配列された検査用ＭＯＳキ
ャパシタ２０に１回のレーザーショットで結晶化しても
よい。この場合は、光学系の汚れ等によるレーザーショ
ット内のレーザーパワーのばらつきを検出でき、同一シ
ョット内の画素トランジスタの特性ばらつきを検出する
ことができる。

【００６２】また、上記第１,第２実施形態では、検査
用ＭＯＳキャパシタ２０の金属電極１７をゲートバスラ
イン４１,ソースバスライン６２に接続したが、検査用
ＭＯＳキャパシタの金属電極をゲートバスラインまたは
ソースバスラインのいずれにも接続していなくてもよ
い。この場合、上記検査用ＭＯＳキャパシタの金属電極
の浮遊容量を低減でき、検査用ＭＯＳキャパシタのＣ−
Ｖ(容量−電圧)特性を正確に測定することができる。

【００６３】

【発明の効果】以上より明らかなように、請求項１の発
明の液晶表示装置は、基板上に形成された非晶質半導体
膜をレーザー結晶化法により多結晶化させた半導体膜を
有する複数の画素トランジスタを備えた液晶表示装置に
おいて、上記基板上に形成された真性半導体領域と、そ
の真性半導体領域上に酸化膜を介して形成された金属電
極と、上記基板上に真性半導体領域に接するように形成
された不純物半導体領域とを有する検査用ＭＯＳキャパ
シタを備えたものである。

【００６４】したがって、請求項１の発明の液晶表示装
置によれば、レーザー照射によって、上記画素トランジ
スタの半導体膜の結晶化と同時に上記検査用ＭＯＳキャ
パシタの真性半導体領域と不純物半導体領域を結晶化す
ることによって、画素トランジスタの特性と検査用ＭＯ
Ｓキャパシタの特性が略一致するので、画素トランジス
タの特性を測定することなく、検査用ＭＯＳキャパシタ
の特性を評価することによって、画素トランジスタの特
性ばらつきを容易に評価することができる。また、検査
用素子をトランジスタでなくＭＯＳキャパシタとするこ
とによって、１つの検査用素子当りの測定パッドが３つ
から２つに減少するため、非表示領域である基板全体に
対して外周部の占める面積を小さくできると共に、測定
も容易に行うことができる。

【００６５】また、請求項２の発明の液晶表示装置は、
請求項１の液晶表示装置において、上記複数の画素トラ
ンジスタをゲートバスラインとソースバスラインに夫々
接続すると共に、上記ゲートバスラインに沿って配列さ
れた画素トランジスタ群の半導体膜を結晶化するレーザ
ー照射によって、上記画素トランジスタ群の半導体膜の
結晶化と同時に上記検査用ＭＯＳキャパシタの真性半導
体領域と不純物半導体領域とを結晶化するので、長さ方
向のレーザーパワーが均一なレーザービームが同時に照
射された画素トランジスタ群と検査用ＭＯＳキャパシタ
は同等の特性となる。したがって、画素トランジスタの
特性を測定することなく、検査用ＭＯＳキャパシタの特
性ばらつきを評価することによって、画素トランジスタ
の特性ばらつきを評価することができる。

【００６６】また、請求項３の発明の液晶表示装置は、
請求項１の液晶表示装置において、上記複数の画素トラ
ンジスタをゲートバスラインとソースバスラインに夫々
接続すると共に、上記ソースバスラインに沿って配列さ
れた画素トランジスタ群の半導体膜を結晶化するレーザ
ー照射によって、上記画素トランジスタ群の半導体膜の
結晶化と同時に上記検査用ＭＯＳキャパシタの真性半導
体領域と不純物半導体領域とを結晶化するので、長さ方
向のレーザーパワーが均一なレーザービームが同時に照
射された画素トランジスタ群と検査用ＭＯＳキャパシタ
は同等の特性となる。したがって、画素トランジスタの
特性を測定することなく、検査用ＭＯＳキャパシタの特
性ばらつきを評価することによって、画素トランジスタ
の特性ばらつきを評価することができる。

【００６７】また、請求項４の発明の液晶表示装置は、
請求項１の液晶表示装置において、上記複数の画素トラ
ンジスタをゲートバスラインとソースバスラインに夫々
接続すると共に、上記検査用ＭＯＳキャパシタをゲート
バスラインに平行な直線上に配列して、断面形状が線状
のレーザービームの長さ方向をゲートバスラインと平行
になるようにレーザー照射したので、１回のレーザーシ
ョットの照射領域内の検査用ＭＯＳキャパシタすなわち
ゲートバスラインに平行な直線上の検査用ＭＯＳキャパ
シタの特性ばらつきを検出することによって、レーザー
ビームの１ショット内の画素トランジスタの特性ばらつ
きを検出することができる。

【００６８】また、請求項５の発明の液晶表示装置は、
請求項１の液晶表示装置において、上記複数の画素トラ
ンジスタをゲートバスラインとソースバスラインに夫々
接続すると共に、上記検査用ＭＯＳキャパシタをソース
バスラインに平行な直線上に配列して、断面形状が線状
のレーザービームの長さ方向をソースバスラインと平行
になるようにレーザー照射したので、１回のレーザーシ
ョットの照射領域内の検査用ＭＯＳキャパシタすなわち
ゲートバスラインに平行な直線上の検査用ＭＯＳキャパ
シタの特性ばらつきを検出することによって、レーザー
ビームの１ショット内の画素トランジスタの特性ばらつ
きを検出することができる。

【００６９】また、請求項６の発明の液晶表示装置は、
請求項２または５の液晶表示装置において、上記検査用
ＭＯＳキャパシタの上記金属電極と上記ゲートバスライ
ンとを連結したので、ゲートバスラインのパターンと同
時に検査用ＭＯＳキャパシタの金属電極のパターンを形
成でき、別々に形成するよりもパターンを簡略化でき、
製造工程を低減することができる。

【００７０】また、請求項７の発明の液晶表示装置は、
請求項３または４の液晶表示装置において、上記検査用
ＭＯＳキャパシタの上記金属電極と上記ソースバスライ
ンとを連結したので、ソースバスラインのパターンと同
時に検査用ＭＯＳキャパシタの金属電極のパターンを形
成でき、別々に形成するよりもパターンを簡略化でき、
製造工程を低減することができる。

【００７１】また、請求項８の発明の液晶表示装置は、
請求項２乃至５のいずれか１つの液晶表示装置におい
て、上記検査用ＭＯＳキャパシタの上記金属電極が上記
ゲートバスラインと上記ソースバスラインのいずれにも
連結していないので、検査用ＭＯＳキャパシタの金属電
極の浮遊容量を低減することができ、検査用ＭＯＳキャ
パシタのＣ−Ｖ(容量−電圧)特性を正確に測定すること
ができる。

【図面の簡単な説明】

【図１】 図１はこの発明の第１実施形態の液晶表示装
置の画素トランジスタ周辺の断面図である。

【図２】 図２は上記液晶表示装置の検査用ＭＯＳキャ
パシタ周辺の断面図である。

【図３】 図３は上記第１実施形態の液晶表示装置の回
路図である。

【図４】 図４は上記液晶表示装置の画素トランジスタ
のゲート電圧とドレイン電流との関係を示す図である。

【図５】 図５は上記液晶表示装置の検査用ＭＯＳキャ
パシタの電圧と容量との関係を示す図である。

【図６】 図６は第２実施形態の液晶表示装置の回路図
である。

【図７】 図７は従来の液晶表示装置の画素トランジス
タの特性ばらつきを示すゲート電圧とドレイン電流との
関係を示す図である。

【図８】 図８は上記液晶表示装置の回路図である。

【符号の説明】

１…絶縁性基板、２,１２…半導体膜、２ａ,１２a…真
性半導体領域、２ｂ,１２ｂ…不純物半導体領域、３…
不純物イオン、４…絶縁膜、５,…ゲート電極、６…第
１層間絶縁膜、７,１７…引き出し電極、８…第２層間
絶縁膜、９…透明電極、１０,８１…薄膜トランジス
タ、１５…金属電極、１９,９１,９３,９４…測定用パ
ッド、２０…検査用ＭＯＳキャパシタ、３０,６０,８０
…表示領域、４０,７０,９０…外周部、３２,６２,８２
…ソースバスライン、３３,６３,８３…ゲートバスライ
ン、９２…検査用トランジスタ。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 基板上に形成された非晶質半導体膜をレ
   ーザー結晶化法により多結晶化させた半導体膜を有する
   複数の画素トランジスタを備えた液晶表示装置におい
   て、 上記基板上に形成された真性半導体領域と、その真性半
   導体領域上に酸化膜を介して形成された金属電極と、上
   記基板上に上記真性半導体領域に接するように形成され
   た不純物半導体領域とを有する検査用ＭＯＳキャパシタ
   を備えたことを特徴とする液晶表示装置。
2. 【請求項２】 請求項１に記載の液晶表示装置におい
   て、 上記複数の画素トランジスタをゲートバスラインとソー
   スバスラインに夫々接続すると共に、 上記ゲートバスラインに沿って配列された画素トランジ
   スタ群の半導体膜を結晶化するレーザー照射によって、
   上記画素トランジスタ群の半導体膜の結晶化と同時に上
   記検査用ＭＯＳキャパシタの上記真性半導体領域と上記
   不純物半導体領域とが結晶化されていることを特徴とす
   る液晶表示装置。
3. 【請求項３】 請求項１に記載の液晶表示装置におい
   て、 上記複数の画素トランジスタをゲートバスラインとソー
   スバスラインに夫々接続すると共に、 上記ソースバスラインに沿って配列された画素トランジ
   スタ群の半導体膜を結晶化するレーザー照射によって、
   上記画素トランジスタ群の半導体膜の結晶化と同時に上
   記検査用ＭＯＳキャパシタの上記真性半導体領域と上記
   不純物半導体領域とが結晶化されていることを特徴とす
   る液晶表示装置。
4. 【請求項４】 請求項１に記載の液晶表示装置におい
   て、 上記複数の画素トランジスタをゲートバスラインとソー
   スバスラインに夫々接続すると共に、 上記検査用ＭＯＳキャパシタを上記ゲートバスラインに
   平行な直線上に配列し、 断面形状が線状のレーザービームの長さ方向を上記ゲー
   トバスラインと平行になるようにレーザー照射したこと
   を特徴とする液晶表示装置。
5. 【請求項５】 請求項１に記載の液晶表示装置におい
   て、 上記複数の画素トランジスタをゲートバスラインとソー
   スバスラインに夫々接続すると共に、 上記検査用ＭＯＳキャパシタを上記ソースバスラインに
   平行な直線上に配列し、 断面形状が線状のレーザービームの長さ方向を上記ソー
   スバスラインと平行になるようにレーザー照射したこと
   を特徴とする液晶表示装置。
6. 【請求項６】 請求項２または５に記載の液晶表示装置
   において、 上記検査用ＭＯＳキャパシタの上記金属電極と上記ゲー
   トバスラインとを連結したことを特徴とする液晶表示装
   置。
7. 【請求項７】 請求項３または４に記載の液晶表示装置
   において、 上記検査用ＭＯＳキャパシタの上記金属電極と上記ソー
   スバスラインとを連結したことを特徴とする液晶表示装
   置。
8. 【請求項８】 請求項２乃至５のいずれか１つに記載の
   液晶表示装置において、 上記検査用ＭＯＳキャパシタの上記金属電極が上記ゲー
   トバスラインと上記ソースバスラインのいずれにも連結
   していないことを特徴とする液晶表示装置。