KR20060091249A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20060091249A
KR20060091249A KR1020060013566A KR20060013566A KR20060091249A KR 20060091249 A KR20060091249 A KR 20060091249A KR 1020060013566 A KR1020060013566 A KR 1020060013566A KR 20060013566 A KR20060013566 A KR 20060013566A KR 20060091249 A KR20060091249 A KR 20060091249A
Authority
KR
South Korea
Prior art keywords
transistor
drain
line
voltage
source
Prior art date
Application number
KR1020060013566A
Other languages
English (en)
Other versions
KR100783238B1 (ko
Inventor
스스무 에도
쇼이찌 히로따
Original Assignee
가부시키가이샤 히타치 디스프레이즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치 디스프레이즈 filed Critical 가부시키가이샤 히타치 디스프레이즈
Publication of KR20060091249A publication Critical patent/KR20060091249A/ko
Application granted granted Critical
Publication of KR100783238B1 publication Critical patent/KR100783238B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

본 발명은 단채널 트랜지스터 구성의 메모리 내장 화소 방식의 표시 장치에서, 플리커를 일으키지 않고서, 화상 신호 메모리의 리프레시와 화상의 갱신을 행할 수 있는, 저소비 전력의 표시 장치 및 그 구동 방법을 제공한다. 매트릭스 형상으로 배치된 화소(102)에는, 신호선(110)과 주사선(109)(i)과의 교차부에 제1 트랜지스터(121)와, 이것에 계속해서 제2 트랜지스터(122)가 설치되고, 전기 광학 매체(123)를 구동한다. 제2 트랜지스터(122)의 게이트에는, 기준 전압선(108)과의 사이에 화상 신호 메모리(124)가 접속되고, 또한 주사선(109)(i)과의 사이에는 기생 용량(119)이 존재하고, 또한 부가 용량(129)이 접속된다. 또한, 제2 트랜지스터(122)에는, 축적 용량(117)이 접속되고, 기생 용량(118)이 존재한다.
트랜지스터, 기준 전압선, 기생 용량, 축적 용량, 신호선, 주사선

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
도 1은 본 발명의 표시 장치의 블록도.
도 2는 반사 전극(146)보다 하층의 화소부의 레이아웃 도면.
도 3은 반사 전극(146)을 포함하는 화소부의 레이아웃 도면.
도 4는 화소(102)의 회로 구성도.
도 5는 화소(102)의 기본적인 회로 구성도.
도 6은 (흑 데이터 기입 시의) 기본적인 구동 시퀀스 도면.
도 7은 (백 데이터 기입 시의) 기본적인 구동 시퀀스 도면.
도 8은 본 발명의 (흑 데이터 기입 시의) 구동 시퀀스 도면.
도 9는 본 발명의 (백 데이터 기입 시의) 구동 시퀀스 도면.
도 10은 액정 표시 장치의 인가 전압-반사율(휘도) 특성도.
도 11은 본 발명의 구동 시퀀스의 도면.
도 12는 본 발명의 (백 데이터 기입 시의) 별도 구동 시퀀스 도면.
<도면의 주요 부분에 대한 부호의 설명>
101 : 패널부 102 : 화소
103 : 주사선 구동 회로 105 : 타이밍 컨트롤러
107 : 표시부 108 : 기준 전압선
109 : 주사선 110 : 신호선
111 : 신호선 구동 회로 117 : 축적 용량
118 : 화소 전극 기생 용량 119 : TFT 기생 용량
120 : 공통 전극 121 : 제1 트랜지스터
122 : 제2 트랜지스터 123 : 전기 광학 매체
124 : 화상 신호 메모리 126 : 주사 기간
127 : 화상 유지 기간 129 : 부가 용량
131 : 게이트 펄스 신호 132 : 신호선의 구동 파형
133 : 1 주사선의 선택 기간 134 : 리세트 기간
135 : 화상 신호 기입 기간 136 : 기준 전압선의 구동 파형
137 : 공통 전압 138 : 제2 트랜지스터의 게이트 전압 파형
139 : 화소 전극 전압 파형 141, 142, 143 : 쓰루홀 컨택트
144 : 전극 145 : 아몰퍼스 실리콘층
146 : 반사 전극 154 : 겹침부
[특허문헌 1] 일본 특개평 2-272521호 공보
[특허문헌 2] 일본 특개 2003-302936호 공보
[특허문헌 3] 일본 특개 2002-341828호 공보
[특허문헌 4] 일본 특개평 10-319909호 공보
[특허문헌 5] 일본 특개평 7-111341호 공보
본 발명은, 표시 장치 및 그 구동 방법에 관한 것으로, 특히 TFT 액티브 매트릭스 디스플레이에 관한 것이다.
서적이나 신문 등, 종래, 종이로 제공되어 온 콘텐츠를 전자화하기 위해서는, 인쇄물과 같은 표시 성능을 구비한 표시 장치가 요구되지만, 현상의 표시 장치의 정밀도는, 가장 높은 것에서도 겨우 200ppi(pixels per inch) 정도로, 인쇄물의 정밀도에는 훨씬 못 미친다. 또한, 종래의 표시 장치는 200ppi 정도의 정밀도에서도, 화소수의 대폭적인 증대에 의한 소비 전력의 증대가 문제이다.
소비 전력을 저감하는 가장 효과적인 방법으로서는, 프레임 주파수의 저감을 예로 들 수 있다. 그것을 실현하는 방법으로서는, 화소에 메모리를 구비하는 방식을 예로 들 수 있다. 화소에 메모리를 구비하는 방식의 액정 표시 장치에서, 본 발명에 관련하는 화소 회로 구성의 종래예로서는, 예를 들면 상기 특허문헌 1에 개시되어 있다.
또한, 화소에 메모리를 구비하는 방식에서, 상기 특허문헌 2에는, OLED(Organic Light Emitting Diode)의 구동 트랜지스터인 아몰퍼스 실리콘 TFT에 의해, 게이트 전압과 드레인 전압을 동시에 온·오프시킴으로써, 쓰레숄드 전압(Vth)의 증가 성분을 제거하는 것이 기재되어 있다.
또한, 화소에 메모리를 구비하는 방식에서, 상기 특허문헌 3에는, 유기 EL(Electro Luminescence) 소자를 이용한 표시 화소 회로에서, 표시 화상의 계조수를 실질적으로 저하시키지 않고서 표시 화상의 휘도를 조정하는 것이 기재되어 있다.
또한, 화소에 메모리를 구비하는 방식에서, 상기 특허문헌 4에는, 유기 EL 소자를 서브프레임마다 다른 밝기로 발광시켜서, 각 서브프레임의 화상이 시각적으로 합성되어, 1 프레임 중에서의 계조를 표현하는 것이 기재되어 있다.
또한, 화소에 메모리를 구비하는 방식에서, 상기 특허문헌 5에는, 유기 박막 EL 디스플레이에서, 배선의 전체 길이 및 교차수를 감소시켜, 단선 및 단락 등에 기인하는 결함의 발생율을 감소시키는 것이 기재되어 있다.
인쇄물과 같은 초고정밀 표시를 행하기 위해서는, 단위 면적당의 화소수를, 종래의 표시 장치에 비교하여 대폭 증대시킬 필요가 있다. 그러나, 종래의 표시 장치의 구동법을 이용하여 초고정밀 화상 표시를 행하고자 하면, 기준으로 되는 클럭의 주파수를 대폭 높일 필요가 있어, 소비 전력이 대폭 증대하여 현실적이지 않다.
고정밀을 저소비 전력으로 실현하는 방법으로서, 화소에 메모리를 내장하여 프레임 주파수를 저감하는 방식이 생각된다. 다만, 스태틱 RAM 등의 복잡한 구성의 메모리 회로나 CMOS 트랜지스터 구성의 메모리 회로 구성으로 한 경우에는, 고정밀을 실현하는 것이 곤란하다.
본 발명에서는, 고정밀과 저소비 전력을 양립시키기 위해서, 가장 단순한 구 성인 단채널 트랜지스터 구성의 메모리 내장 화소 방식을 선택한다. 단채널 트랜지스터 구성의 메모리 내장 화소 방식은, 1 화소당 2개의 단채널 트랜지스터로 구성된다.
이것에 대하여, CMOS 트랜지스터 구성의 경우에는, 2개의 기준 전원선 중 한 쪽을 선택하는 방식을 예로 들 수 있지만, 종래의 단채널 트랜지스터 구성의 경우에는, 기준 전원선은 1개이기 때문에, 화상 표시에 악영향을 끼치지 않고서, 한 쪽의 상태로부터 다른 쪽의 상태로 절환하는 방법이 지금까지 없었다.
따라서, 본 발명의 목적은, 단채널 트랜지스터 구성의 메모리 내장 화소 방식의 표시 장치에서, 표시에 악영향을 미치게 하지 않고서, 화상 신호 메모리의 리프레시와, 화상의 갱신을 행하여, 인쇄물과 같은 초고정밀 표시 성능과 저소비 전력성을 겸비한 표시 장치 및 그 구동 방법을 실현하는 것에 있다.
본 발명의 청구항 1에 기재된 표시 장치에서는, 매트릭스 형상으로 배치된 복수의 화소를 구비하고, 상기 화소는, 적어도, 제1 트랜지스터와, 제2 트랜지스터와, 화상 신호 메모리와, 부가 용량과, 전기 광학 매체와, 공통 전극을 구비하고, 상기 화소는, 적어도 신호선과, 주사선과, 기준 전압선에 접속되고, 상기 제1 트랜지스터의 드레인 또는 소스 중 어느 한 쪽은, 상기 신호선에 접속되고, 상기 제1 트랜지스터의 드레인 또는 소스 중 다른 쪽은, 상기 제2 트랜지스터의 게이트에 접속되고, 상기 제1 트랜지스터의 게이트는 상기 주사선에 접속되고, 상기 제2 트랜지스터의 드레인 또는 소스 중 어느 한 쪽은, 상기 전기 광학 매체에 접속되고, 상 기 제2 트랜지스터의 드레인 또는 소스 중 다른 쪽은, 상기 기준 전압선에 접속되고, 상기 화상 신호 메모리는, 상기 제2 트랜지스터의 게이트와, 상기 기준 전압선에 접속되고, 상기 부가 용량은, 상기 제2 트랜지스터의 게이트와, 상기 제2 트랜지스터의 드레인 또는 소스 중 어느 한 쪽에 접속되고, 상기 전기 광학 매체는, 상기 제2 트랜지스터의 드레인 또는 소스 중 어느 한 쪽과, 상기 공통 전극에 접속되도록 구성한 것을 특징으로 한다.
본 발명의 청구항 5에 기재된 구동 방법에서는, 청구항 1에 기재된 표시 장치의 구동 방법에서, 상기 화상 신호 메모리를 리프레시하는 주사 기간과, 상기 화상 신호 메모리에 기입된 화상 신호를 유지하는 화상 신호 유지 기간을 구비하고, 상기 화상 유지 기간에서는, 상기 기준 전압선의 구동 파형은 임의의 주파수의 사각형파이며, 상기 주사 기간에서의, 임의의 주사선을 선택하는 1 주사선의 선택 기간에서, 상기 전기 광학 매체의 양단의 전압차를 초기화하는 리세트 기간과, 상기 화상 신호 메모리에 화상 신호를 기입하는 화상 신호 기입 기간을 구비하고, 상기 리세트 기간에서는, 상기 신호선의 전압을 하이 레벨로 하고, 상기 화상 신호 기입 기간에서는, 상기 신호선의 전압을 화상 신호에 따라서 하이 레벨 또는 로우 레벨로 하는 것을 특징으로 한다.
<실시예>
이하, 본 발명의 실시예에 대하여, 도면을 이용하여 설명한다.
(실시예 1)
도 1은 본 발명에 따른 표시 장치의 블록도로, 매트릭스 형상으로 배치된 복 수의 화소(102)로 이루어지는 표시부(107)를 구비한, 소위 액티브 매트릭스 기판인 패널부(101)와, 주사선(109)을 구동하는 주사선 구동 회로(103)와, 타이밍 컨트롤러(105)와, 신호선(110)을 구동하는 신호선 구동 회로(111)로 이루어진다.
화소(102)는, 전기 광학 매체(123)를 구비하고, 각 화소(102)를 전기적으로 독립적으로 제어하여, 각 화소의 휘도를 제어함으로써, 임의의 화상을 표시할 수 있다.
타이밍 컨트롤러(105)에는, 도시하지 않은 외부 기기로부터의 타이밍 신호와 화상 신호가 입력된다. 이 타이밍 컨트롤러(105)는, 신호선 구동 회로(111)와, 주사선 구동 회로(103)와, 기준 전압 회로(104)를 제어한다. 또한, 기준 전압 회로(104)는 기준 전압선(108)을 구동한다.
신호선 구동 회로(111)나 타이밍 컨트롤러(105) 등의 제어 회로는, 도 1에서는 패널부(101)와는 별도로 설치했지만, 이 패널부(101)에 직접 형성하여도 된다.
도 2 및 도 3은, 도 1에서의 화소(102)의 레이아웃도로, 화소(102)는 신호선(110)과 주사선(109)과의 교차부에 제1 트랜지스터(121)를 구비하고, 또한 이 제1 트랜지스터(121)의 신호선(110)과는 반대측의 소스 전극에, 쓰루홀 컨택트(142)를 개재하여 게이트가 접속된 제2 트랜지스터(122)를 구비한다.
본 실시예에서의 제1 트랜지스터(121) 및 제2 트랜지스터(122)는, 반도체층으로서 아몰퍼스 실리콘층(145)을 이용한 아몰퍼스 실리콘 TFT이다.
제1 트랜지스터(121)의 소스 전극과, 기준 전압선(108) 및 제2 트랜지스터(122)의 소스 또는 드레인과 쓰루홀 컨택트(143)를 개재하여 접속된 전극(144) 사 이에서 용량을 형성하고, 화상 신호 메모리(124)로서 기능한다.
제2 트랜지스터(122)의 게이트 전극은, 그 소스 또는 드레인 중 한 쪽의 전극과의 겹침부(154)에서 용량을 형성하고, 부가 용량으로 된다. 이 제2 트랜지스터(122)의 소스 또는 드레인 중 한 쪽은, 쓰루홀 컨택트(141)를 개재하여 반사 전극(146)(도 3)에 접속되고, 다른 쪽은, 기준 전압선(108)에 쓰루홀 컨택트(143)를 개재하여 접속된다.
이상과 같은 레이아웃으로 구성되는 화소(102)의 등가 회로를 도 4에 도시한다. 제1 트랜지스터(121)는, 게이트가 i행째의 주사선(109)(i)에 접속되고 드레인 또는 소스 중 한 쪽이, 신호선(110)에 접속되고, 드레인 또는 소스 중 다른 쪽이, 화상 신호 메모리(124)의 한 쪽, 및 제2 트랜지스터(122)의 게이트에 접속되어 있다.
화상 신호 메모리(124)의 다른 쪽은, 기준 전압선(108)에 접속된다. 제2 트랜지스터(122)의 드레인 또는 소스 중 한 쪽은, 전기 광학 매체(123)에 접속되고, 드레인 또는 소스 중 다른 쪽은, 기준 전압선(108)에 접속된다.
또한, 제2 트랜지스터(122)의 게이트와 드레인 또는 소스 중 한 쪽과의 사이에는, 부가 용량(129)이 접속된다. 또한, 제2 트랜지스터(122)의 드레인 또는 소스 중 한 쪽과 전단의 주사선(109)(i-1) 사이에는, 축적 용량(117)이 접속된다. 또한, 전기 광학 매체(123)의 제2 트랜지스터(122)와 반대측은 공통 전극(120)에 접속된다.
전기 광학 매체(123)의 종류에 따라서 공통 전극(120)은 TFT와 동일 기판 상 내지는 대향 기판 상 중 어느 한 쪽 혹은 쌍방에 설치한다. 또한, 제1 트랜지스터(121)의 게이트와 드레인 또는 소스 중 다른 쪽과의 사이에는, TFT 기생 용량(119)이 존재하고, 제2 트랜지스터(122)의 드레인 또는 소스 중 한 쪽과 기준 전압선(108)과의 사이에는, 화소 전극 기생 용량(118)이 각각 존재한다.
본 실시예에서의 트랜지스터는 박막 트랜지스터(TFT: Thin Film Transistor)이다. TFT로서는, 아몰퍼스 실리콘 TFT나, 폴리실리콘 TFT를 이용할 수 있다. 또한, 유기 반도체를 이용한 유기 TFT를 이용해도 된다.
본 실시예에서는, 전기 광학 매체(123)로서 액정을 이용한 액정 표시 방식을 적용한 경우에 대해 설명한다. 구체적인 액정 표시 방식의 예로서는, 반사형 트위스트 네마틱 방식이나, 게스트 호스트 액정 방식, 반사형 호메오트로픽 ECB(Electrically Controlled Birefringence) 방식 등을 예로 들 수 있다.
또한, 반사형 인플레인 스위칭 방식도 가능하다. 그 경우에는, 공통 전극(120)은 TFT와 동일 기판 상에 설치한다.
본 발명의 표시 장치의 구동 방법에 대하여, 이하 설명한다. 우선, 본 발명을 이해하기 쉽게 설명하기 위해서, 각 기생 용량(118, 119)과 부가 용량(129) 및 축적 용량(117)을 생략한 상태에서의 구동에 대하여, 도 5를 이용하여 설명하여, 후에 도 4를 이용하여 실제의 구동에 대하여 설명한다.
도 5는, 기본적인 화소 회로의 회로도로, 제1 트랜지스터(121)는, 게이트가 i행째의 주사선(109)(i)에 접속되고, 드레인 또는 소스 중 한 쪽이 신호선(110)에 접속되고, 드레인 또는 소스 중 다른 쪽이 화상 신호 메모리(124)의 한 쪽, 및 제2 트랜지스터(122)의 게이트에 접속되어 있다.
화상 신호 메모리(124)의 다른 쪽은, 기준 전압선(108)에 접속된다. 제2 트랜지스터(122)의 드레인 또는 소스 중 한 쪽은, 전기 광학 매체(123)에 접속되고, 드레인 또는 소스 중 다른 쪽은, 기준 전압선(108)에 접속된다. 또한, 전기 광학 매체(123)의 제2 트랜지스터(122)와 반대측은 공통 전극(120)에 접속된다.
전기 광학 매체(123)의 종류에 따라서 공통 전극(120)은 TFT와 동일 기판 상 내지는 대향 기판 상 중 어느 한 쪽 혹은 쌍방에 설치한다.
도 5와 같이 구성된 화소를 구동하는 경우의 구동 파형에 대하여, 흑 데이터 기입 시와 백 데이터 기입 시로 나누어서 이하에 설명한다.
도 6은 흑 데이터 기입 시의 구동 파형을 도시하는 도면으로, 도 6의 (a)는 제2 트랜지스터의 게이트 파형(전압)(138)을, 도 6의 (b)는, 화소 전극 전압(139)을 각각 나타낸다.
도 6에서, 참조 부호 131은 게이트 펄스이며, 전압 VGL∼전압 VGH의 펄스 파형이다. 참조 부호 132는 신호선의 구동 파형이며, 전압 VDL∼전압 VDH의 펄스 파형이다. 참조 부호 136은 기준 전압선의 구동 파형이며, 전압 VRR, 전압 VRL, 전압 VRH의 3 레벨을 취할 수 있는 파형이다.
참조 부호 137은 공통 전압이며, 본 실시예에서는 전압 Vcom의 DC 파형이다. 참조 부호 138은 제2 트랜지스터의 게이트 파형이며, 참조 부호 139는 화소 전극 전압을 각각 나타낸다. 이들은, 이 이하의 파형도에서 공통이다.
참조 부호 126는 주사 기간을, 참조 부호 127은 화상 유지 기간을 각각 나타낸다. 주사 기간(126)은, 화상 신호 메모리(124)의 리프레시 및 전기 광학 매체(123)에 인가되는 전압의 상태의 갱신, 즉 표시 화상의 갱신을 행하는 기간이다. 또한, 화상 유지 기간(127)은, 화면의 주사를 휴지하여, 화상 신호 메모리(124)의 상태에 따라서 결정되는 각 화소의 표시 상태를 유지하는 기간이다.
참조 부호 133은 1 주사선의 선택 기간을 나타내고, 참조 부호 134는 리세트 기간을, 참조 부호 135는 화상 신호 기입 기간을 각각 나타낸다.
먼저, 주사 기간(126)의 동작에 대하여 설명한다. 흑 기입 시의 경우, 리세트 기간(134)과 화상 신호 기입 기간(135)에서의 신호선 전압은 모두 VDH이며, 1 주사선의 선택 기간(133)의 동안은, 신호선 전압은 항상 VDH로 된다.
이 때문에, 제2 트랜지스터(122)의 게이트 전압(138)은, 기준 전압선(108)의 전압 VRR보다, VDH-VRR만큼 높은 전압으로 되고, 제2 트랜지스터는 온 상태로 된다. 주사선 선택 기간(133)의 종료 후에는, 제1 트랜지스터는 오프 상태로 되기 때문에, 제2 트랜지스터의 게이트 전압(138)은, 화상 메모리(124)에 의해서 유지된다.
화소 전극 전압(139)은, 온 상태인 제2 트랜지스터에 의해서 기준 전압선(108)에 접속되어 있기 때문에, 화소 전극 전압(139)은, 이 때의 기준 전압선 전압 VRR과 거의 동일 전압으로 된다(도 6의 (b)).
다음으로, 화상 유지 기간(127)에 대하여 설명한다. 흑 기입 시의 화상 유지 기간(127)에서는, 제1 트랜지스터(121)가 오프 상태이기 때문에, 제2 트랜지스 터(122)의 게이트는 플로팅 상태로 되어 있음과 함께, 화상 신호 메모리(124)에 의해서 기준 전압선(108)과 연결되어 있다.
이 때문에, 기준 전압선(108)의 전압(136)이 VRR→VRL→VRH로 변동하면, 용량 결합에 의해서 제2 트랜지스터의 게이트 전압(138)도 마찬가지로 변동하고, 제2 트랜지스터는 온 상태를 유지한다. 화소 전극 전압(139)은, 온 상태의 제2 트랜지스터를 통하여, 기준 전압선(108)과 동일 전압으로 된다.
기준 전압선 전압(136)은, 일정 주기로 VRH와 VRL을 교대로 반복하는 파형으로, Vcom-VRH와 Vcom-VRL의 절대값을 같게 하도록 설정한다. 기준 전압선 전압(136)을 VRH→VRL로 변화시킴으로써, 액정 구동의 교류화를 행한다. 극성 반전의 기간은 수 ms∼십 수 ms마다가 적당하다.
도 7은 백 데이터 기입 시의 구동 파형을 도시하는 도면으로, 도 7의 (a)는 제2 트랜지스터의 게이트 파형(전압)(138)을, 도 7의 (b)는 화소 전극 전압(139)을 각각 나타낸다.
백 데이터 기입 시의 경우, 리세트 기간(134)에서의 신호선 전압은 VDH이며, 화상 신호 기입 기간(135)에서의 신호선 전압은 VDL로 된다. 이 때문에, 주사선 선택 기간(133)의 종료 시에, 제2 트랜지스터(122)의 드레인 또는 소스 중 다른 쪽의 전압은 VRR로 되고, 제2 트랜지스터(122)의 게이트 전압(138)은 VDL로 된다.
여기서, VRR>VDL이기 때문에, 제2 트랜지스터(122)는 오프 상태이다. 주사선 선택 기간(133)의 전반에서 제2 트랜지스터(122)가 온 상태로 되고, 이 온 상태의 제2 트랜지스터(122)에 의해서, 기준 전압선(108)과 화소 전극은 접속되어 있기 때문에, 화소 전극 전압(139)은 VRR로 된다.
주사선 선택 기간(133)의 종료 후에는, 제1 트랜지스터(121)는 오프 상태로 되기 때문에, 제2 트랜지스터(122)의 게이트 전압(138)은, 화상 신호 메모리(124)에 의해서 유지된다. 주사선 선택 기간(133)의 종료 시에 제2 트랜지스터(122)는 오프 상태로 되고 있는 것이, 흑 기입 시와의 차이이다.
마찬가지로, 백 기입 시의 화상 유지 기간(127)에서는, 흑 데이터의 경우와 동일하고, 화상 신호 메모리(124)에 의한 용량 결합에 의해서, 제2 트랜지스터(122)의 게이트 전압(138)은, 기준 전압선(108)의 전압 변동에 따라서 상하하여, 제2 트랜지스터(122)는 오프를 유지한다.
화소 전극 전압(139)은, 제2 트랜지스터가 오프 상태이기 때문에, 기준 전압선(108)의 전압(136)의 영향을 받지 않고, 주사 기간(127) 중에 기입된 전압 VRR(=Vcom)을 유지함으로써 백 표시를 행한다.
다만, 기준 전압선(108)은, 전체 화소 공통으로 결선되어 있고, 또한 도 6 및 도 7에서 설명한 바와 같이, 주사 기간(126) 중의 기준 전압선 전압 VRR은 Vcom이기 때문에, 주사 기간(126) 중에는, 기입하는 데이터의 백/흑에 상관없이 전체 화면에 걸쳐 화소 전극 전압(139)은 Vcom으로 된다. 이 때문에, 주사 기간(126) 중에는, 전체 화면이 백 표시로 되고, 이것이 플리커로 되게 된다.
그러나, 도 4에 도시한 바와 같이, 부가 용량(129)을 부가하여, 파형을 최적으로 설정함으로써 이 플리커를 방지하는 것이 가능해진다. 이것을 이하에 설명한다.
도 4에 도시한 실제의 화소 회로를 구동하는 경우의 구동 파형에 대하여, 이하 설명한다. 도 8의 (a)는, 흑 데이터를 기입하는 경우의 제2 트랜지스터(122)의 게이트 전압(138), 도 8의 (b)는 흑 데이터를 기입하는 경우의 화소 전극 전압(139), 도 9의 (a)는, 백 데이터를 기입하는 경우의 제2 트랜지스터(122)의 게이트 전압(138), 도 9의 (b)는 백 데이터를 기입하는 경우의 화소 전극 전압(139)에 대하여 각각 나타낸다.
기본적인 동작은, 도 6 및 도 7에서 설명한 것과 마찬가지이다. 단, 도 8의 (b) 및 도 9의 (b)에 의해 알 수 있듯이, 도 4에 도시한 각 부의 용량의 영향으로, 주로 3개의 화소 전극 전압 변동 요인, ΔVpxw, ΔVpxg, ΔVpxr이 존재한다.
이하, 각 변동 요인에 대하여 설명한다. 이하의 설명에서, Cgs1은 TFT 기생 용량(119)의 용량값을, Cs는 축적 용량(117)의 용량값을, Cpix는 화소 전극과 공통 전극의 사이에 전기 광학 매체(123)가 존재함에 따른 용량(화소 용량이라고 함)의 값을, Copc는 화소 전극 기생 용량(118)의 용량값을, Cm은 화상 신호 메모리(124)의 용량값을, Cb는 부가 용량(129)의 용량값을 각각 나타낸다.
ΔVpxg는, 백 데이터 기입 시와 흑 데이터 기입 시의 양방에서 발생하고, 게 이트 펄스 신호(131)의 전압 변동 VGH→VGL이, TFT 기생 용량(119)과 부가 용량(129)의 합성 용량에 의한 용량 결합에 의해서, 화소 전극 전압(139)을 변동시키는 것으로, 다음 수학식 1로 나타낼 수 있다.
Figure 112006010345799-PAT00001
다만, ΔVt1g는, 다음 수학식 2로 나타낼 수 있다.
Figure 112006010345799-PAT00002
또한, ΔVpxw는, 백 데이터 기입 시에 발생하는 것으로, 제1 트랜지스터(121)가 온 상태일 때의 신호선(110)의 전압 변동(VDH→VDL)이, 부가 용량(129)에 의한 용량 결합에 의해서, 화소 전극 전압(139)을 변동시키는 것이며, 다음 수학식 3으로 나타낼 수 있다.
Figure 112006010345799-PAT00003
ΔVpxr은, 백 데이터에서의 화상 유지 기간(127)에 일어나, 화상 유지 기간(127) 중의 기준 전압선(108)의 전압 변동 VRH→VRL이, 화소 전극 기생 용량 Copc와 화상 신호 메모리 Cm, 부가 용량 Cb의 합성 용량에 의한 용량 결합에 의해서, 화소 전극 전압(139)을 변동시키는 것으로, 다음 수학식 4로 나타낼 수 있다.
Figure 112006010345799-PAT00004
도 9의 (b)에 의해 알 수 있듯이, 백 데이터 기입 시는, 주사 기간(126) 중의 기준 전압선 전압 VRH로부터 ΔVpxw+ΔVpxg분의 전압이 저하하는 것 외에 추가로, 주사 기간(126)으로부터 유지 기간(127)에의 절환 시에, 또한 ΔVpxr 저하한다.
따라서, 도 7의 (b)에 도시한 바와 같이, 주사 기간(126) 중의 기준 전압선 전압 VRR을 Vcom이라고 하면, 유지 기간(127)에 최대 ΔVpxw+ΔVpxg+ΔVpxr의 전압이 액정에 인가되어, 백 표시를 할 수 없다고 하는 문제가 발생한다. 단, 흑 데이터 기입 시에는, 주사선 선택 기간(133) 중에 신호선 전압(132)의 변동이 발생하지 않기 때문에, 도 8의 (b)에 도시한 바와 같이, 화소 전극 전압(139)(Vpix)의 전압 변동은, ΔVpxg만이다.
이와 같이 백 데이터 기입 시만 크게 화소 전극 전압(139)이 변동한다. 이것을 이용하여, 주사 기간 중의 기준 전압선(108)의 전압 VRR을 VRH와 같게 하고, 백 데이터 기입 화소의 화소 전극 전압(139)만, 전술한 전압 변동을 이용하여 Vcom과 대강 같게 할 수 있는 조건으로 구동하면, 흑 데이터 기입 화소의 화소 전극 전압은 VRH, 백 데이터 기입 화소의 화소 전극 전압은, 대강 Vcom으로 할 수 있다. 이들의 화소 전극 전압은, 유지 기간 중의 화소 전극 전압과 같기 때문에, 주사 기간 중의 플리커가 일절 일어나지 않는다. 즉, 이하의 수학식 5를 만족하면, 주사 기간 중의 플리커를 방지할 수 있다. 도 8 및 도 9는 그 경우에 대하여 나타내고 있다(VRR=VRH).
Figure 112006010345799-PAT00005
또한, 액정에는 전압을 인가해도 그 투과율이 변하지 않는 영역이 있다. 도 10은, 액정의 인가 전압-반사율(휘도) 특성의 일례를 도시하는 도면으로, 인가 전압이 0.7V 정도까지는, 전압을 인가해도 휘도는 변화하지 않는다. 휘도에 영향을 주지 않는 인가 전압의 최대값을 액정 불감 전압 Vw로 한다. 도 9의 (b)에서, Vw≥ΔVpxr/2의 경우, 이하의 수학식 6, 수학식 7을 모두 만족하면, 상기한 경우와 마찬가지로 VRR=VRH로 하는 것이 가능해지고, 주사 기간 중의 플리커를 방지할 수 있다.
Figure 112006010345799-PAT00006
Figure 112006010345799-PAT00007
또한, 이 때의 주의점으로서, 백 데이터 기입의 경우, 제2 트랜지스터(122)의 게이트 전압이 주사 기간(126)으로부터 화상 유지 기간(127)의 절환 시에, 화상 신호 메모리(124)의 용량 결합에 의해서, 도 9의 (a)에 도시한 바와 같이, VDL로부터 ΔVt1g+(VRH-VRL)분만큼 전압 강하하게 되는 것이다.
VGL은, 이 때에도 제1 트랜지스터(121)를 충분히 OFF할 수 있는 전압이어야만 한다. 오프를 유지하기 위해서는, 드레인 또는 소스의 전압 -5V 정도가 필요하다. 따라서, 다음의 수학식 8로 된다.
Figure 112006010345799-PAT00008
이상의 수학식 5와 수학식 8을 만족하는 조건, 또는 수학식 6, 수학식 7, 수학식 8을 모두 만족하는 조건으로 구동하면, 주사 기간 중에도 전체면 백 표시로 되지 않고, 플리커가 없는 표시가 가능하다.
(실시예 2)
다만, 백 데이터 기입의 경우, 그 직전의 표시 상태에 따라서 화소 용량 Cpix가 상이한 것에 주의가 필요하다. 이것은 액정 재료의 유전율 이방성에 기인하는 것이다.
수학식 3에서 분명히 알 수 있듯이, Cpix가 상이하면 ΔVpxw의 값이 상이하다. 직전의 표시가 흑이면, Cpix가 크게 되어 ΔVpxw는 작아진다. 반대로 직전의 표시가 백이면, Cpix가 작게 되어 ΔVpxw는 커진다.
본 실시예에서는, 전술한 바와 같이, ΔVpxw를 이용하여 화소 전극 전압(139)을 눌러 내림으로써 백을 표시하기 때문에, ΔVpxw가 작으면 1회의 리프레시로는 표시를 완전하게 흑→백으로 할 수 없고, 잔상과 같은 엷은 표시가 리프레시 2회∼수회에 걸쳐 남는 것으로 된다. 프레임 주파수가 1∼2㎐나 그 이하로 되면, 이것이 수초에 걸쳐 남게 되는 것으로 된다.
도 11은, 상기한 경우의 구동 파형도로써, 직전의 표시 화상이 흑으로써, 그것이 백으로 변화할 때의 화소 전극 전압(139)을 나타낸다. 전술한 이유에 의해서, Cpix가 크기 때문에, ΔVpxw의 값이 작고, 도 9의 (b)의 경우와 비교하여 유지 기간(127) 중의 화소 전극 전압(139)이, 플러스 방향으로 시프트하고 있다.
이 상태에서도, 수학식 7을 만족하고 있으면 문제는 없지만, 그렇지 않은 경우에는, 다음의 주사 기간까지, 본래 백이어야 할 화소에, 엷은 그레이 표시가 남게 되는 현상이 생긴다. 이것의 대책으로서, 주사 기간(126)을 복수회 마련하는 것이 생각된다.
도 12는, 직전의 표시 화상이 흑으로써, 그것이 백으로 변화할 때, 주사 기간(126)을 2회 마련한 경우의 화소 전극 전압(139)을 나타내는 파형도이다.
1회째의 주사 기간(126A)의 종료 시에는, 전술한 이유에 의해 수학식 5 또는 수학식 7을 만족시킬 수 없어, 엷은 그레이의 표시가 남지만, 2회째의 주사 기간(126B)에 의해, 재차 데이터 기입이 행해진다.
1회째의 주사 기간과 2회째의 주사 기간에서는, 화소 용량 Cpix가 상이하기 때문에, 2회째의 주사 기간(126B)에서의 데이터선 전압 변동에 수반하는 화소 전극 변동 ΔVpxwB는, 1회째의 주사 기간(126A)에서의 ΔVpxwA보다 크다.
이 때문에, 수학식 5 또는 수학식 7을 만족시키는 것이 용이하게 된다. 만약에 2회 주사해도 수학식 5 또는 수학식 7을 만족할 수 없으면, 또한 주사 기간을 추가함으로써, 수학식 5 또는 수학식 7을 만족시키도록 구동하면 된다.
본 발명에 따르면, 내장 메모리 화소 기술을 이용한 표시 장치에서, 플리커를 일으키지 않고서, 화상 신호 메모리의 리프레시와 화상의 갱신을 행할 수 있어, 저소비 전력의 표시 장치 및 그 구동 방법을 제공할 수 있다.

Claims (14)

  1. 매트릭스 형상으로 배치된 복수의 화소를 구비하고,
    상기 화소는, 적어도, 제1 트랜지스터와, 제2 트랜지스터와, 화상 신호 메모리와, 부가 용량과, 전기 광학 매체와, 공통 전극을 구비하고,
    상기 화소는, 적어도 신호선과, 주사선과, 기준 전압선에 접속되고,
    상기 제1 트랜지스터의 드레인 또는 소스 중 어느 한 쪽은, 상기 신호선에 접속되고,
    상기 제1 트랜지스터의 드레인 또는 소스 중 다른 쪽은, 상기 제2 트랜지스터의 게이트에 접속되고,
    상기 제1 트랜지스터의 게이트는 상기 주사선에 접속되고,
    상기 제2 트랜지스터의 드레인 또는 소스 중 어느 한 쪽은, 상기 전기 광학 매체에 접속되고,
    상기 제2 트랜지스터의 드레인 또는 소스 중 다른 쪽은, 상기 기준 전압선에 접속되고,
    상기 화상 신호 메모리는, 상기 제2 트랜지스터의 게이트와, 상기 기준 전압선에 접속되고,
    상기 부가 용량은, 상기 제2 트랜지스터의 게이트와, 상기 제2 트랜지스터의 드레인 또는 소스 중 어느 한 쪽에 접속되고,
    상기 전기 광학 매체는, 상기 제2 트랜지스터의 드레인 또는 소스 중 어느 한 쪽과, 상기 공통 전극에 접속되도록 구성하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 부가 용량은, 상기 제2 트랜지스터의 게이트와, 상기 제2 트랜지스터의 소스 또는 드레인 중 어느 한 쪽과의 겹침부에서 형성되는 표시 장치.
  3. 제 1 항에 있어서,
    상기 제1 트랜지스터의 게이트와 상기 제1 트랜지스터의 드레인 또는 소스 중 다른 쪽 사이에 기생 용량이 존재하는 표시 장치.
  4. 제 3 항에 있어서,
    상기 제2 트랜지스터의 소스 또는 드레인 중 어느 한 쪽과 전단의 주사선 사이에 접속된 축적 용량과, 상기 제2 트랜지스터의 소스 또는 드레인 중 어느 한 쪽과 상기 기준 전압선 사이에 화소 전극 기생 용량이 존재하는 표시 장치.
  5. 매트릭스 형상으로 배치된 복수의 화소를 구비하고,
    상기 화소는, 적어도, 제1 트랜지스터와, 제2 트랜지스터와, 화상 신호 메모리와, 부가 용량과, 전기 광학 매체와, 공통 전극을 구비하고,
    상기 화소는, 적어도 신호선과, 주사선과, 기준 전압선에 접속되고,
    상기 제1 트랜지스터의 드레인 또는 소스 중 어느 한 쪽은, 상기 신호선에 접속되고,
    상기 제1 트랜지스터의 드레인 또는 소스 중 다른 쪽은, 상기 제2 트랜지스터의 게이트에 접속되고,
    상기 제1 트랜지스터의 게이트는 상기 주사선에 접속되고,
    상기 제2 트랜지스터의 드레인 또는 소스 중 어느 한 쪽은, 상기 전기 광학 매체에 접속되고,
    상기 제2 트랜지스터의 드레인 또는 소스 중 다른 쪽은, 상기 기준 전압선에 접속되고,
    상기 화상 신호 메모리는, 상기 제2 트랜지스터의 게이트와, 상기 기준 전압선에 접속되고,
    상기 부가 용량은, 상기 제2 트랜지스터의 게이트와, 상기 제2 트랜지스터의 드레인 또는 소스 중 어느 한 쪽에 접속되고,
    상기 전기 광학 매체는, 상기 제2 트랜지스터의 드레인 또는 소스 중 어느 한 쪽과, 상기 공통 전극에 접속되도록 구성하는 표시 장치 구동 방법으로서,
    상기 화상 신호 메모리를 리프레시하는 주사 기간과, 상기 화상 신호 메모리에 기입된 화상 신호를 유지하는 화상 신호 유지 기간을 구비하고,
    상기 화상 유지 기간에서는, 상기 기준 전압선의 구동 파형은 임의의 주파수의 사각형파이고,
    상기 주사 기간에서의, 임의의 주사선을 선택하는 1 주사선의 선택 기간에서,
    상기 전기 광학 매체의 양단의 전압차를 초기화하는 리세트 기간과, 상기 화상 신호 메모리에 화상 신호를 기입하는 화상 신호 기입 기간을 구비하고,
    상기 리세트 기간에서는, 상기 신호선의 전압을 하이 레벨로 하고,
    상기 화상 신호 기입 기간에서는, 상기 신호선의 전압을 화상 신호에 따라서 하이 레벨 또는 로우 레벨로 하는 표시 장치 구동 방법.
  6. 제 5 항에 있어서,
    상기 주사 기간에서는, 상기 기준 전압선의 전압을 하이 레벨로 하는 표시 장치 구동 방법.
  7. 제 5 항에 있어서,
    상기 제1 트랜지스터의 게이트와 상기 제1 트랜지스터의 드레인 또는 소스 중 다른 쪽 사이에 존재하는 기생 용량과,
    상기 제2 트랜지스터의 소스 또는 드레인 중 어느 한 쪽과 전단의 주사선 사이에 접속된 축적 용량과,
    상기 제2 트랜지스터의 소스 또는 드레인 중 어느 한 쪽과 상기 기준 전압선 사이에 화소 전극 기생 용량이 존재하는 표시 장치 구동 방법.
  8. 제 7 항에 있어서,
    상기 제2 트랜지스터의 드레인 또는 소스 중 어느 한 쪽에 접속되는 상기 전 기 광학 매체의 화소 전극 전압의 변동 ΔVpxg이, 다음 수학식 1, 수학식 2로 표현 가능한 표시 장치 구동 방법.
    [수학식 1]
    Figure 112006010345799-PAT00009
    다만,
    [수학식 2]
    여기서, Cgs1은 기생 용량값을, Cs는 축적 용량값을, Cpix는 전기 광학 매체의 용량값을, Copc는 화소 전극 기생 용량값을, Cm은 화상 신호 메모리의 용량값을, Cb는 부가 용량값을, VGH와 VGL은 제1 트랜지스터의 게이트 전압을 나타낸다.
  9. 제 8 항에 있어서,
    상기 화소 전극 전압의 변동 ΔVpxw가, 다음의 수학식 3으로 표현 가능한 표시 장치 구동 방법.
    [수학식 3]
    Figure 112006010345799-PAT00011
    여기서, VDH와 VDL은 신호선의 전압을 나타낸다.
  10. 제 9 항에 있어서,
    상기 화소 전극 전압의 변동 ΔVpxr이, 다음 수학식 4로 표현 가능한 표시 장치 구동 방법.
    [수학식 4]
    Figure 112006010345799-PAT00012
    여기서, VRH와 VRL은 기준 전압선의 전압을 나타낸다.
  11. 제 10 항에 있어서,
    주사 기간에서의 기준 전압선의 전압 VRR=VRH로 하고, 다음 수학식 5를 만족하는 표시 장치 구동 방법.
    [수학식 5]
    Figure 112006010345799-PAT00013
    여기서, Vcom은 공통 전극의 전압을 나타낸다.
  12. 제 10 항에 있어서,
    주사 기간에서의 기준 전압선의 전압 VRR=VRH, 전기 광학 매체의 불감 전압을 Vw로 하여, 다음 수학식 6, 수학식 7, 수학식 8의 조건으로 구동하는 표시 장치 구동 방법.
    [수학식 6]
    Figure 112006010345799-PAT00014
    [수학식 7]
    Figure 112006010345799-PAT00015
    [수학식 8]
    Figure 112006010345799-PAT00016
  13. 제 5 항에 있어서,
    1회의 화상 유지 기간에 대하여, 복수회의 주사 기간을 설정하는 표시 장치 구동 방법.
  14. 제 13 항에 있어서,
    상기 복수회의 주사 기간에서의 최후의, 상기 제2 트랜지스터의 드레인 또는 소스 중 어느 한 쪽에 접속되는 상기 전기 광학 매체의 화소 전극 전압의 변동 ΔVpxwB가, 최초의 상기 화소 전극 전압의 변동 ΔVpxwA보다 큰 표시 장치 구동 방법.
KR1020060013566A 2005-02-14 2006-02-13 표시 장치 및 그 구동 방법 KR100783238B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005036652A JP4580775B2 (ja) 2005-02-14 2005-02-14 表示装置及びその駆動方法
JPJP-P-2005-00036652 2005-02-14

Publications (2)

Publication Number Publication Date
KR20060091249A true KR20060091249A (ko) 2006-08-18
KR100783238B1 KR100783238B1 (ko) 2007-12-06

Family

ID=36815163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060013566A KR100783238B1 (ko) 2005-02-14 2006-02-13 표시 장치 및 그 구동 방법

Country Status (5)

Country Link
US (1) US7710376B2 (ko)
JP (1) JP4580775B2 (ko)
KR (1) KR100783238B1 (ko)
CN (1) CN100414579C (ko)
TW (1) TW200629211A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363764B1 (ko) * 2007-12-07 2014-02-18 엘지디스플레이 주식회사 액정표시장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643595B2 (en) * 2004-10-25 2014-02-04 Sipix Imaging, Inc. Electrophoretic display driving approaches
US20070188419A1 (en) * 2006-02-11 2007-08-16 Samsung Electronics Co., Ltd. Voltage transfer method and apparatus using organic thin film transistor and organic light emitting diode display device including the same
US8243013B1 (en) 2007-05-03 2012-08-14 Sipix Imaging, Inc. Driving bistable displays
CN101315504B (zh) * 2007-06-01 2010-05-26 群康科技(深圳)有限公司 液晶显示装置的驱动电路与驱动方法
US20080303780A1 (en) 2007-06-07 2008-12-11 Sipix Imaging, Inc. Driving methods and circuit for bi-stable displays
US9224342B2 (en) * 2007-10-12 2015-12-29 E Ink California, Llc Approach to adjust driving waveforms for a display device
JP5242130B2 (ja) * 2007-10-31 2013-07-24 ルネサスエレクトロニクス株式会社 液晶表示パネル駆動方法、液晶表示装置、及びｌｃｄドライバ
JP2009139820A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 有機ｅｌ表示装置
US9019318B2 (en) 2008-10-24 2015-04-28 E Ink California, Llc Driving methods for electrophoretic displays employing grey level waveforms
CN101776825B (zh) * 2009-01-08 2012-02-01 胜华科技股份有限公司 液晶显示器及其像素单元
US9251736B2 (en) 2009-01-30 2016-02-02 E Ink California, Llc Multiple voltage level driving for electrophoretic displays
JP2011013420A (ja) * 2009-07-01 2011-01-20 Seiko Epson Corp 電気光学装置、その駆動方法および電子機器
US11049463B2 (en) * 2010-01-15 2021-06-29 E Ink California, Llc Driving methods with variable frame time
US9224338B2 (en) * 2010-03-08 2015-12-29 E Ink California, Llc Driving methods for electrophoretic displays
US9013394B2 (en) 2010-06-04 2015-04-21 E Ink California, Llc Driving method for electrophoretic displays
TWI598672B (zh) 2010-11-11 2017-09-11 希畢克斯幻像有限公司 電泳顯示器的驅動方法
US9041694B2 (en) * 2011-01-21 2015-05-26 Nokia Corporation Overdriving with memory-in-pixel
JP2012181396A (ja) * 2011-03-02 2012-09-20 Seiko Epson Corp 電気光学装置および電子機器
JP5733154B2 (ja) 2011-10-27 2015-06-10 株式会社Ｊｖｃケンウッド 液晶表示装置
WO2013101022A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Thin-film transistor backplane for displays
CN102967974B (zh) * 2012-11-08 2016-03-30 京东方科技集团股份有限公司 一种阵列基板、显示装置及刷新频率控制方法
TWI550332B (zh) 2013-10-07 2016-09-21 電子墨水加利福尼亞有限責任公司 用於彩色顯示裝置的驅動方法
US10380931B2 (en) 2013-10-07 2019-08-13 E Ink California, Llc Driving methods for color display device
US10726760B2 (en) 2013-10-07 2020-07-28 E Ink California, Llc Driving methods to produce a mixed color state for an electrophoretic display
JP6380186B2 (ja) * 2015-03-25 2018-08-29 株式会社Ｊｖｃケンウッド 液晶表示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250392A (ja) * 1984-05-28 1985-12-11 株式会社東芝 薄膜トランジスタ回路
JP2568659B2 (ja) * 1988-12-12 1997-01-08 松下電器産業株式会社 表示装置の駆動方法
JPH02272521A (ja) 1989-04-14 1990-11-07 Sharp Corp 液晶表示装置
JPH02272512A (ja) * 1989-04-14 1990-11-07 Olympus Optical Co Ltd 像伝達光学系
JP3213072B2 (ja) * 1991-10-04 2001-09-25 株式会社東芝 液晶表示装置
JP2626451B2 (ja) * 1993-03-23 1997-07-02 日本電気株式会社 液晶表示装置の駆動方法
JPH06324305A (ja) * 1993-05-13 1994-11-25 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置およびその駆動方法
JP2821347B2 (ja) 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
JP3305931B2 (ja) * 1995-09-18 2002-07-24 株式会社東芝 液晶表示装置
US5952991A (en) * 1996-11-14 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display
JPH10319909A (ja) 1997-05-22 1998-12-04 Casio Comput Co Ltd 表示装置及びその駆動方法
KR19990016181A (ko) * 1997-08-13 1999-03-05 윤종용 박막 트랜지스터 액정 표시 장치
JP4334045B2 (ja) * 1999-02-09 2009-09-16 三洋電機株式会社 エレクトロルミネッセンス表示装置
KR100640047B1 (ko) * 1999-10-11 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시소자
JP2002072250A (ja) * 2000-04-24 2002-03-12 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
KR100740931B1 (ko) * 2000-12-07 2007-07-19 삼성전자주식회사 액정 표시 패널과 이를 포함하는 액정 표시 장치와 이의구동 방법
JP2002278517A (ja) * 2001-03-15 2002-09-27 Hitachi Ltd 液晶表示装置
JP2002341828A (ja) * 2001-05-17 2002-11-29 Toshiba Corp 表示画素回路
US20030076282A1 (en) * 2001-10-19 2003-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP2003302936A (ja) * 2002-03-29 2003-10-24 Internatl Business Mach Corp <Ibm> ディスプレイ装置、ｏｌｅｄパネル、薄膜トランジスタの制御装置、薄膜トランジスタの制御方法およびｏｌｅｄディスプレイの制御方法
JP3701924B2 (ja) * 2002-03-29 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｅｌアレイ基板の検査方法及びその検査装置
CN1319035C (zh) * 2003-02-17 2007-05-30 友达光电股份有限公司 主动矩阵式显示器及其像素驱动装置
CN1536551A (zh) * 2003-04-08 2004-10-13 友达光电股份有限公司 有机发光二极管显示面板
JP4369710B2 (ja) * 2003-09-02 2009-11-25 株式会社 日立ディスプレイズ 表示装置
JP4213637B2 (ja) * 2003-09-25 2009-01-21 株式会社日立製作所 表示装置及びその駆動方法
JP4549889B2 (ja) * 2004-05-24 2010-09-22 三星モバイルディスプレイ株式會社 キャパシタ及びこれを利用する発光表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363764B1 (ko) * 2007-12-07 2014-02-18 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
JP4580775B2 (ja) 2010-11-17
KR100783238B1 (ko) 2007-12-06
CN1822076A (zh) 2006-08-23
CN100414579C (zh) 2008-08-27
JP2006221095A (ja) 2006-08-24
TWI315860B (ko) 2009-10-11
TW200629211A (en) 2006-08-16
US20060181497A1 (en) 2006-08-17
US7710376B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
KR100783238B1 (ko) 표시 장치 및 그 구동 방법
JP5351974B2 (ja) 表示装置
KR101100889B1 (ko) 액정표시장치와 그 구동방법
US7864150B2 (en) Driving method for a liquid crystal display
JP5346381B2 (ja) 画素回路及び表示装置
US8081178B2 (en) Electro-optical device, driving circuit, and electronic apparatus
US7705819B2 (en) Display device
JP2001282205A (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
WO2011027599A1 (ja) 画素回路及び表示装置
US8836688B2 (en) Display device
KR20020045017A (ko) 액정 표시 패널과 이를 포함하는 액정 표시 장치와 이의구동 방법
KR20020079598A (ko) 액티브 매트릭스형 표시 장치
US9412324B2 (en) Drive device and display device
US7385580B2 (en) Active matrix display device for changing voltage based on mode of operation
KR20100015282A (ko) 액정 표시 장치
JP2009020213A (ja) 電気光学装置、駆動回路および電子機器
JP2008096915A (ja) 電気光学装置、走査線駆動回路および電子機器
JP2002099256A (ja) 平面表示装置
JP4297629B2 (ja) アクティブマトリクス型表示装置
JP2024029555A (ja) 表示装置
JP4297628B2 (ja) アクティブマトリクス型表示装置
JP2024029556A (ja) 表示装置
KR100914197B1 (ko) 액정 표시패널의 구동장치 및 그 구동방법
JP2024029557A (ja) 表示装置
JP2004117753A (ja) 液晶表示装置およびその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee