JP2004361429A - 電気光学装置、電気光学装置の駆動方法、及び電子機器 - Google Patents
電気光学装置、電気光学装置の駆動方法、及び電子機器 Download PDFInfo
- Publication number
- JP2004361429A JP2004361429A JP2003155879A JP2003155879A JP2004361429A JP 2004361429 A JP2004361429 A JP 2004361429A JP 2003155879 A JP2003155879 A JP 2003155879A JP 2003155879 A JP2003155879 A JP 2003155879A JP 2004361429 A JP2004361429 A JP 2004361429A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- voltage
- signal
- writing
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】高精細、高コントラストの表示を得ることができる電気光学装置を提供する。
【解決手段】液晶表示装置の液晶表示パネル２１は、複数の走査線Ｙｋ，Ｙｋ＋１と複数の信号線Ｘｋとの交差部に対応してマトリクス配置された複数の画素２５と、各画素２５に設けられたスイッチング素子２６と、各画素２５の画素電極２９に接続された保持容量素子３２とを備える。階調データに応じた電圧の信号を各画素２５の画素電極に書き込むアナログ階調制御が１２０ＨＺ以上のフレーム周波数で行われる。ゲート配線４０の電位が画素２５への信号の書き込み後に変化され、各画素２５に加わる直流電圧成分を抑制するように画素電圧が補正される。
【選択図】 図２
【解決手段】液晶表示装置の液晶表示パネル２１は、複数の走査線Ｙｋ，Ｙｋ＋１と複数の信号線Ｘｋとの交差部に対応してマトリクス配置された複数の画素２５と、各画素２５に設けられたスイッチング素子２６と、各画素２５の画素電極２９に接続された保持容量素子３２とを備える。階調データに応じた電圧の信号を各画素２５の画素電極に書き込むアナログ階調制御が１２０ＨＺ以上のフレーム周波数で行われる。ゲート配線４０の電位が画素２５への信号の書き込み後に変化され、各画素２５に加わる直流電圧成分を抑制するように画素電圧が補正される。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置の駆動方法、及び電子機器に関する。
【０００２】
【従来の技術】
従来、電気光学装置として、例えば、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ： 以下、「ＴＦＴ」という。）を各画素に設けたアクティブマトリクス型液晶表示装置が知られている。その液晶表示装置には、書き込み電圧（画素電圧）を保持するための保持容量素子が各画素に接続され、ＴＦＴのリーク電流による画素電圧の変動が抑制されるようになっている。
【０００３】
液晶表示装置では、各画素の液晶に長時間にわたり直流電圧が印加されると、焼き付きと呼ばれる現象（残像現象）が生じるため、各画素の画素電極には正極性の信号と負極性の信号とを所定期間毎に交互に書き込むようにしている。液晶表示装置において、所定の画素の書き込みが終了しその画素が非選択（ＴＦＴがオフ）となるとき、液晶や保持容量素子の容量とＴＦＴの寄生容量との容量結合によって画素電圧が低下してしまう。つまり、正極性の信号と負極性の信号と交互に書き込み液晶を交流駆動する場合でも、前記容量結合に伴う電圧低下によって直流電圧成分が各画素の画素電極に加わることとなり、フリッカ等の画像劣化が生じる。これを防止するために、ＴＦＴを駆動する走査線に変調信号を与え、各画素に加わる直流電圧成分を補正するようにした技術が提案されている（例えば、特許文献１参照）。
【０００４】
また近年では、より高精細でコントラストの高い液晶表示装置が要求されている。例えば、液晶データプロジェクター用のＬ／Ｖ（ライトバルブ）としては、従来のＳＶＧＡからＸＧＡ、ＳＸＧＡ＋、ＵＸＧＡクラスの画素が用いられるようになってきている。さらに、コントラストは、従来のデータプロジェクターの４００−５００程度のものから、ホームプロジェクターの映像の用途では、１０００−２０００のものが求められている。また、携帯電話に用いられる表示装置においても、従来の１３０ｐｐｉから最近は２００ｐｐｉへと変化し、よりリアルな表示をするために３００ｐｐｉクラスへと進化するものと予想されている。なおここで、「ｐｐｉ」は精細度の単位であり、１インチ当たりの画素数を示す。
【０００５】
【特許文献１】
特開平６−２３０３３９号公報
【０００６】
【発明が解決しようとする課題】
ところで、上記の特許文献１では、液晶に加わる直流電圧成分を補正することによりフリッカを防止すことができるが、高精細、高コントラストの表示を得ることができない。
【０００７】
一般に、液晶表示装置の表示を高精細にする場合には開口率が低下するため、コントラストが不足して暗い表示しか得られなくなる。具体的には、液晶表示装置において高精細化を図ると、液晶容量そのものが小さくなり、画素電圧の保持期間中における電圧低下量が大きくなってしまう。そのため、保持容量素子の保持容量を大きくとる必要が生じるが、保持容量を大きくとることにより開口率が低下してしまう。
【０００８】
因みに、特許文献１の駆動方法を用いる場合、画素に加わる直流電圧成分を補正できるので、補正をしない従来の液晶表示装置と比較して保持容量を小さくすることが可能となる。また、画素電圧を増幅することが可能であるため、リーク電流に起因する画素電圧の減少もある程度抑制される。しかし、この場合でも、変調信号を与える配線の時定数によって、直流電圧成分の補正効果が面内で異なるため、十分な表示品質を得ることができない。つまり、特許文献１の液晶表示装置において高精細化を図る場合、フリッカがなくコントラストの高い表示を得ることができない。
【０００９】
本発明は上記問題点を解決するためになされたものであって、その目的は、画素の高精細化を図りつつ、明るい表示を実現することができる電気光学装置、電気光学装置の駆動方法、及び電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
本発明における電気光学装置は、複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備えた電気光学装置であって、階調データに応じた電圧の信号を前記各画素の画素電極に書き込むアナログ階調制御を１２０ＨＺ以上のフレーム周波数で行う書き込み制御手段と、前記保持容量素子に接続された配線の電位を前記画素への信号の書き込み後に変化させて前記画素電極に印加される電圧を補正する画素電圧補正手段とを備えた。
【００１１】
これによれば、保持容量素子に接続された配線の電位を信号の書き込み後に変化させることで、画素電極の印加電圧が補正され、各画素に加わる直流電圧成分が抑制される。これにより、保持容量素子の保持容量を小さくすることができる。また、各画素の画素電極への信号の書き込みを１２０ＨＺ以上のフレーム周波数で行うので、フレーム周期が短くなる。この場合、各画素の画素電極に書き込んだ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。よって、スイッチング素子のリーク電流に起因する画素電圧の電圧低下量を小さくするために、各画素に設けられる保持容量素子の保持容量を大きくする必要がない。この保持容量素子の保持容量を小さくできることから、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。このように、本発明の電気光学装置では、高精細化を図りつつ、明るい表示を実現することができる。
【００１２】
本発明における電気光学装置は、複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備えた電気光学装置であって、１フレームをＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割し、１フレームに前記Ｎ個のサブフィールドのうち最短のサブフィールドの周期で、前記階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込む２Ｎ階調のデジタル階調制御を行う書き込み制御手段と、前記保持容量素子に接続された配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させて前記画素電極に印加される電圧を補正する画素電圧補正手段とを備えた。
【００１３】
これによれば、保持容量素子に接続された配線の電位を２値の電圧のいずれか一方の書き込み後に変化させることで、画素電極の印加電圧が補正され、各画素に加わる直流電圧成分が抑制される。これにより、保持容量素子の保持容量を小さくすることができる。また、１フレームをＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割し、１フレームにＮ個のサブフィールドのうち最短のサブフィールドの周期で、階調データに基づき各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行う。このような階調制御を行うのに、１フレームにおいて、最短のサブフィールドの周期で２Ｎ−１回、２値の電圧のいずれか一方（信号）の書き込みを行うことになる。例えば、３ビットの階調データにより２３階調（８階調）の階調表示を行う場合、３つのサブフィードの期間は、各ビットに応じた長さに、即ち１（２０）：２（２１）：４（２２）の比率に設定される。こうして設定された３つのサブフィールドのうち最短のサブフィールドの周期で、７回（２３−１回）２値の電圧のいずれか一方の書き込みを行う。これにより、１フレームにおいて各画素に書き込んだ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が通常の駆動方式よりも１／（２Ｎ−１）だけ短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。よって、スイッチング素子のリーク電流に起因する画素電圧の電圧低下量を小さくするために、各画素に設けられる保持容量素子の保持容量を大きくする必要がない。この保持容量素子の保持容量を小さくできることから、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。このように、本発明の電気光学装置では、高精細化を図りつつ、明るい表示を実現することができる。
【００１４】
本発明における電気光学装置は、複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備えた電気光学装置であって、１フレームを同じ長さの期間を有する２Ｎ−１個のサブフィールドに分割し、前記サブフィールド毎に、階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込む２Ｎ階調のデジタル階調制御を行う書き込み制御手段と、前記保持容量素子に接続された配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させて前記画素電極に印加される電圧を補正する画素電圧補正手段とを備えた。
【００１５】
これによれば、保持容量素子に接続された配線の電位を２値の電圧のいずれか一方の書き込み後に変化させることで、画素電極の印加電圧が補正され、各画素に加わる直流電圧成分が抑制される。これにより、保持容量素子の保持容量を小さくすることができる。また、１フレームを同じ長さの期間を有する２Ｎ−１個のサブフィールドに分割し、サブフィールド毎に、階調データに基づき各画素に２値の電圧のいずれか一方（信号）を書き込み２Ｎ階調の表示を行う。このような階調表示を行うのに、１フレームにおいて、サブフィールド毎に２Ｎ−１回、２値の電圧のいずれか一方の書き込みを行うことになる。これにより、１フレームにおいて各画素に書き込んだ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が通常の駆動方式よりも１／（２Ｎ−１）だけ短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。よって、スイッチング素子のリーク電流に起因する画素電圧の電圧低下量を小さくするために、各画素に設けられる保持容量素子の保持容量を大きくする必要がない。この保持容量素子の保持容量を小さくできることから、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。このように、本発明の電気光学装置では、高精細化を図りつつ、明るい表示を実現することができる。
【００１６】
この電気光学装置において、前記配線は、前記複数の走査線のうち１つ前に選択される前段の走査線に接続されるゲート配線であり、そのゲート配線は、前記画素電圧補正手段によって４つの電位レベルに制御される。
【００１７】
これによれば、走査線を利用して電圧補正が行われるので、その電圧補正のための特別な配線を設ける必要がなく、変更が僅かですむ。
この電気光学装置において、前記配線は、前記保持容量素子にそれぞれ個別に接続された複数の保持容量配線であり、その保持容量配線は、前記画素電圧補正手段によって３つの電位レベルに制御される。
【００１８】
これによれば、各画素の画素電圧を、直流電圧成分が生じないように個別に補正することができる。
この電気光学装置において、前記画素電圧補正手段は、前記各画素に正極性の信号を書き込むプラスフィールドでは、該信号の書き込み後に前記配線を基準値よりも低い電位レベルに制御する一方、前記各画素に負極性の信号を書き込むマイナスフィールドでは、該信号の書き込み後に前記配線を基準値よりも高い電位レベルに制御する。
【００１９】
これによれば、プラスフィールドにおいて、配線の電位を低い電位レベルから基準値に戻す際に、画素電圧を上昇させることができる。また、マイナスフィールドにおいて、配線の電位を高い電位レベルから基準値に戻す際に、画素電圧を低下させることができる。このように、画素電圧を増幅することが可能であるため、リーク電流による画素電圧の減少を補正することができる。
【００２０】
この電気光学装置において、１フレーム毎に正極性の信号と負極性の信号とを交互に書き込むフレーム反転駆動を行う。
これによれば、１水平走査毎に正極性の信号と負極性の信号とを交互に書き込む水平反転駆動を行う場合と比較して消費電力を低減できる。また、信号の電圧変化量が小さくなることから、ディスクリネーションが抑えられ、コントラストや開口率が向上し、明るい表示が得られる。なお、ディスクリネーションとは、例えば、液晶分子の並びが隣の画素電圧の影響を受けて乱れることによる表示不良などの欠陥をいう。これにより開口率が向上し、高精細で明るい表示が可能となる。
【００２１】
本発明における電気光学装置の駆動方法は、複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備え、前記スイッチング素子を駆動して前記各画素の画素電極に正極性の信号と負極性の信号とを所定期間毎に交互に書き込む電気光学装置の駆動方法であって、階調データに応じた電圧の信号を前記各画素の画素電極に書き込むアナログ階調制御を１２０ＨＺ以上のフレーム周波数で行うとともに、前記保持容量素子に接続されている配線の電位を前記画素への信号の書き込み後に変化させて前記画素電極の印加電圧を補正する。
【００２２】
これによれば、保持容量素子の保持容量を小さくでき、高精細化を図りつつ、明るい表示を実現することができる。
本発明における電気光学装置の駆動方法は、複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備え、前記スイッチング素子を駆動して前記各画素の画素電極に正極性の信号と負極性の信号とを所定期間毎に交互に書き込む電気光学装置の駆動方法であって、１フレームを複数のサブフィールドに分割し、各サブフィールドに対応する周期で、階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込むデジタル階調制御を行うとともに、前記保持容量素子に接続されている配線の電位を前記２値の電圧の書き込み後に変化させて前記画素電極の印加電圧を補正する。
【００２３】
これによれば、保持容量素子の保持容量を小さくでき、高精細化を図りつつ、明るい表示を実現することができる。
本発明における電子機器は、請求項１〜７のいずれか１つに記載の電気光学装置を備える。
【００２４】
これによれば、電子機器の表示品質を向上させることができる。従って、視認性の良い電子機器を実現することができる。
【００２５】
【発明の実施の形態】
以下、本発明を液晶表示装置に適用した実施形態を図面に基づいて説明する。
［第１実施形態］
図１は本発明の第１実施形態に係る液晶表示装置２０の電気的構成を概略的に示しており、また、図２はその液晶表示装置２０における液晶表示パネル２１の電気的等価回路の一部を示している。
【００２６】
図１に示すように、本実施形態の液晶表示装置２０は、液晶表示パネル２１を有するアクティブマトリクス型液晶表示装置である。その表示パネル２１において、２つの基板間にＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶が封入され、マトリクス配置された画素２５毎にスイッチング素子が設けられている。また、液晶表示装置２０は、予め設定された所定期間毎に、例えば１フレーム毎に、各画素２５の画素電極に正極性のデータ信号と負極性のデータ信号を交互に書き込み、液晶を交流駆動（反転駆動）するように構成されている。
【００２７】
詳述すると、図１及び図２に示すように、液晶表示パネル２１における一方の基板（素子基板）には、Ｙ方向に配列されたｍ行の走査線Ｙ１〜Ｙｍと、Ｘ方向に配列されたｎ列の信号線Ｘ１〜Ｘｎとが形成されている。そして、その液晶表示パネル２１には、ｍ行の走査線Ｙ１〜Ｙｍとｎ列の信号線Ｘ１〜Ｘｎとが交差する個所（交差部）に対応してマトリクス配置されたｍ×ｎ個の画素２５と、各画素２５に設けたスイッチング素子としてのＴＦＴ２６とが備えられている。
【００２８】
各ＴＦＴ２６のゲートは走査線Ｙ１〜Ｙｍの１つに、そのソースは信号線Ｘ１〜Ｘｎの１つに、そして、そのドレインは対応する１つの画素２５の画素電極２９にそれぞれ接続されている。各画素２５の画素電極２９は、液晶２４を介して共通電極３０と対向して設けられる。各画素２５の画素電極２９及びＴＦＴ２６は素子基板に形成され、共通電極３０は、素子基板に対向配置される対向基板に形成されている。
【００２９】
図２に示すように、各画素２５は、矩形状の画素電極２９と共通電極３０の間の液晶２４で構成される液晶容量３１を備え、各画素２５の画素電極２９には、保持容量素子３２が接続されている。各画素２５の保持容量素子３２は、ゲート配線４０を介して、ｍ行の走査線Ｙ１〜Ｙｍのうち１つ前に選択される前段（１行前）の走査線に接続されている。例えば、走査線Ｙｋ＋１と信号線Ｘ１〜Ｘｎの各交差部にある各画素２５の保持容量素子３２は、ゲート配線４０を介して、１つ前に選択される前段の走査線である走査線Ｙｋに接続されている。なお、第１行目の走査線Ｙ１にＴＦＴ２６のゲートがそれぞれ接続される各画素２５の保持容量素子３２については、第１行目の走査線Ｙ１に対する前段の走査線がないので、ダミーの走査線Ｙ０（図示省略）を設ける。走査線Ｙ１と信号線Ｘ１〜Ｘｎの各交差部にある各画素２５の保持容量素子３２を、ゲート配線４０を介してダミーの走査線Ｙ０に接続する。そして、その走査線Ｙ０には、他の走査線Ｙ１〜Ｙｍと同様の電圧波形の走査信号が印加される。
【００３０】
図１に示すように、液晶表示装置２０には、走査線Ｙ１〜Ｙｍを駆動するための左右２つの走査線駆動回路３３，３３と、信号線Ｘ１〜Ｘｎを駆動するための信号線駆動回路３４と、走査線駆動回路３３及び信号線駆動回路３４を制御する制御回路３５とが設けられている。なお、本実施形態において、走査線駆動回路３３、信号線駆動回路３４、及び制御回路３５は、液晶表示パネル２１においてＴＦＴ２６が形成されている素子基板上に集積化されている。
【００３１】
制御回路３５には、データ信号と、同期信号と、クロック信号とが外部回路から入力されるようになっている。また、制御回路３５から左右２つの走査線駆動回路３３，３３には、垂直同期信号、クロック信号などが信号線３６を介して供給される。そして、制御回路３５から信号線駆動回路３４には、データ信号、水平同期信号などが信号線３７を介して供給される。
【００３２】
次に、本実施形態における液晶表示装置２０の動作について説明する。
液晶表示装置２０は、１フレーム毎に、各画素２５の画素電極２９に正極性のデータ信号と負極性のデータ信号を交互に書き込み、液晶２４を交流駆動（反転駆動）する。以下の説明において、各画素２５の画素電極２９に正極性のデータ信号を書き込む１フレームをプラスフィールドと呼ぶとともに、各画素２５の画素電極２９に負極性のデータ信号を書き込む１フレームをマイナスフィールドと呼ぶ。また、ここにいう「１フレーム」は、走査線Ｙ１〜Ｙｍを順に選択して全ての画素２５の容量（液晶容量３１及び保持容量素子３２の保持容量）にデータ信号を書き込むことで１画面の表示を構成する期間をいう。
【００３３】
書き込み制御手段としての制御回路３５は、各画素２５の画素電極２９に階調に応じた電圧のデータ信号を書き込むアナログ階調制御を行う。また、制御回路３５は、各画素２５の画素電極２９へのデータ信号の書き込みを、例えば通常の６０Ｈｚの２倍である１２０Ｈｚのフレーム周波数で行うように、走査線駆動回路３３及び信号線駆動回路３４を制御する。
【００３４】
具体的に、制御回路３５は、同期信号及びクロック信号に基づき、周期（Ｔ＝１／１２０）の間隔で垂直走査開始信号ＤＹ（図示省略）を走査線駆動回路３３に出力する。上記左右の走査線駆動回路３３はそれぞれ、制御回路３５から垂直走査開始信号ＤＹ（以下、単に開始信号ＤＹという。）が入力されると、図３に示す走査信号Ｇ１〜Ｇｍを順に生成して出力することで、走査線Ｙ１〜Ｙｍを順に選択する。信号線駆動回路３４は、走査線Ｙ１〜Ｙｍが順に選択される各選択期間において、選択された走査線に接続された各画素に階調に応じた電圧のデータ信号を順に出力する。これにより、階調に応じた電圧が、上記各選択期間において、選択された走査線に接続された各画素２５の液晶容量３１と保持容量素子３２に、オン（導通状態）になったＴＦＴ２６を介して書き込まれる。そして、その書き込み後にＴＦＴ２６がオフ（非導通状態）になると、各画素２５の液晶容量３１と保持容量素子３２にデータ信号に応じた電荷が保持される。
【００３５】
また、本実施形態の液晶表示装置２０では、走査線Ｙ１〜Ｙｍの走査信号Ｇ１〜Ｇｍの電圧を変化させることで、画素電極２９の印加電圧（画素電圧）を補正する画素電圧補正制御を行う。
【００３６】
具体的に、画素電圧補正手段としての制御回路３５は、図３（ａ）〜（ｃ）に示すように、走査線Ｙ１〜Ｙｍに印加する走査信号Ｇ１〜Ｇｍの電圧を、プラスフィールドにおける正極性のデータ信号の書き込み後に、選択時の電圧Ｖ０から、基準値（例えば０Ｖ）より電圧Ｖ２だけ低い電圧値まで低下させる。また、マイナスフィールドにおける負極性のデータ信号の書き込み後に、選択時の電圧Ｖ０から、基準値より電圧Ｖ１だけ高い電圧値まで低下させる。そして、その電圧値を一定時間維持した後に基準値に戻すように、制御回路３５は走査線駆動回路３３を制御するようになっている。この一定時間は、選択期間ｈと期間τの合計時間である。
【００３７】
このような電圧補正制御を行うことにより、選択された一つの走査線、例えば走査線Ｙｋ＋１に接続された各画素２５の画素電圧は、プラスフィールド及びマイナスフィールドにおいてそれぞれ図４（ｃ）に示すように変化する。
【００３８】
詳述すると、走査線Ｙｋ＋１の画素電圧は、前段の走査線Ｙｋが選択されてその走査線Ｙｋが電圧Ｖ０になると、各容量の容量結合によって次式のように電圧ΔＶｄだけ上昇する。
【００３９】
ΔＶｄ＝Ｃｓ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ０
ここで、ＣｔｆｔはＴＦＴのゲート・ソース間の寄生容量、Ｃｓは保持容量素子３２の保持容量、Ｃｌｃは液晶容量である。
【００４０】
マイナスフィールドの選択期間に負極性のデータ信号が書き込まれると、走査線Ｙｋ＋１の画素電圧は−Ｖになる。その書き込みが終了し時刻ｔ１にてＴＦＴ２６がオフすると、その画素電圧は−Ｖから電圧ΔＶｄ１だけ低下する。また、時刻ｔ１から期間τが経過すると（時刻ｔ２）、前段の走査線Ｙｋに印加される走査信号Ｇｋの電位が電圧Ｖ１だけ低下して基準値に戻る。このとき、走査線Ｙｋ＋１に接続された各画素２５の画素電圧が、電圧ΔＶｄ２だけ低下する。さらに、時刻ｔ２から選択期間ｈが経過すると（時刻ｔ３）、走査線Ｙｋ＋１に印加される走査信号Ｇｋ＋１の電圧が電圧Ｖ１だけ低下する。これにより、走査線Ｙｋ＋１に接続された各画素２５の画素電圧が、さらにΔＶｄ３だけ低下する。
【００４１】
一方、プラスフィールドでは、走査線Ｙｋ＋１の画素電圧は、選択期間に正極性のデータ信号が書き込まれると＋Ｖになり、その書き込みが終了してＴＦＴ２６がオフする瞬間に＋Ｖから電圧ΔＶｕ１だけ低下する。この後、その低下した画素電圧は、前段の走査信号Ｇｋの電位が電圧Ｖ２だけ上昇して基準値に戻ることによりΔＶｕ２だけ上昇する。さらに、走査信号Ｇｋ＋１の電圧が電圧Ｖ２だけ上昇すると、走査線Ｙｋ＋１の画素電圧がΔＶｕ３だけ上昇する。
【００４２】
このように、本実施形態の画素電圧補正制御では、各画素２５の画素電圧を変化させるようになっているが、上記各電圧ΔＶｄ１〜ΔＶｄ３，ΔＶｕ１〜ΔＶｕ３は、それぞれ下式で表される。
【００４３】
ΔＶｄ１＝Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊（Ｖ０−Ｖ１）
ΔＶｄ２＝Ｃｓ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ１
ΔＶｄ３＝Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ１
ΔＶｕ１＝Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊（Ｖ０＋Ｖ２）
ΔＶｕ２＝Ｃｓ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ２
ΔＶｕ３＝Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ２
なお、上記の各式ではそれぞれ単純化のために、Ｃｔｆｔはゲート電圧、ドレイン電圧に依存しないと仮定している。
【００４４】
本実施形態において、マイナスフィールド及びプラスフィールドでの電圧変調分の総計ΔＶｄｔ，ΔＶｕｔは、それぞれ下式で表される。
ここで、マイナスフィールド及びプラスフィールドで直流電圧成分が生じない条件は、ΔＶｄｔ＝ΔＶｕｔである。そのため、本実施形態では、２Ｖ０／（Ｖ２−Ｖ１）＝Ｃｓ／Ｃｔｆｔを満足するように、電圧Ｖ１，Ｖ２と保持容量Ｃｓを設定している。
【００４５】
また、上記画素電圧補正制御を行うことより、液晶２４に印加される電圧は、プラスフィールドでは選択時の印加電圧である＋ＶよりもΔＶｕｔだけ高い電圧が印加され、マイナスフィールドでは選択時の印加電圧である−ＶよりもΔＶｄｔだけ低い電圧が印加される。つまり、画素電圧補正制御を行うことより、液晶２４の印加電圧が増幅されている。
【００４６】
また、図３及び図４に示す上記期間τは、電圧補正がゲート配線４０のなまりや電流供給能力不足で不十分になるのを避けるために設けてあるが、期間τの長さを特定の値にする必要はない。期間τを選択期間ｈと同じ長さにしてもよい。この場合、データ信号の各書き込み終了時から選択期間ｈと同じ長さの期間τ（τ＝ｈ）が経過したタイミングで走査信号の電圧を変化させればよく、回路構成が簡単になる。また、期間τ＝０でも問題がなければ、τ＝０とすることにより回路構成が更に簡単になる。
【００４７】
図５には、液晶２４に印加する電圧と液晶２４の透過率との関係を示している。すなわち、画素２５の液晶２４に２Ｖの電圧が印加される場合、液晶２４は光を透過するため画素２５が白色に見え、液晶２４に５Ｖの電圧が印加される場合、液晶２４は光を非透過状態にするため画素２５は黒色に見える。
【００４８】
ここで、データ信号の極性を１水平走査期間（１Ｈ）ごとに反転させる１Ｈ反転駆動により走査線の一本おきに黒と白を表示させる場合、液晶２４には５Ｖと−２Ｖ（又は−５Ｖと２Ｖ）が印加され、変化量の７Ｖの電圧が１Ｈ毎に印加される。一方、本実施形態のように、データ信号の極性を１フレーム毎に反転させるフレーム反転駆動により走査線の一本おきに黒と白を表示させる場合、液晶２４には５Ｖと２Ｖ（又は−５Ｖと−２Ｖ）が印加される。この場合、変化量は３Ｖの電圧となるため、本実施形態のようにフレーム反転駆動を採用すると、１Ｈ反転駆動の場合と比較して消費電力は３／７に低減される。
【００４９】
特に、ラスター表示（面内同一階調表示）の場合には、フレーム反転駆動におけるデータ信号の変化がフィールド内ではゼロとなるため、消費電力の低減効果は絶大となる。因みに、１Ｈ反転駆動でラスター表示する場合には、全面白表示で４Ｖ（２Ｖ〜−２Ｖ）の変化量が必要であるため、４Ｖ以上の変化量が必要となる。ラスター表示は実使用においてはあまり存在しないが、パーソナルコンピュータの画面では部分的ではあるがラスター表示が多用されている。従って、フレーム反転駆動を採用することで、画面表示のための低消費電力化が容易に実現される。
【００５０】
さらに、フレーム反転駆動の場合には垂直方向の画素間の電圧差が上記のように低減されるため、ディスクリネーションの発生が抑えられる。その結果、コントラストや開口率が向上する。さらに、高精細化も実現することができる。
【００５１】
因みに、ノート型パソコンやモニタなどで用いられる１３インチＸＧＡクラスの大きい画素（画素ピッチ２５４μｍの画素）の液晶表示装置では、データ信号の書き込みを通常の６０ＨＺのフレーム周波数で行う場合において、上記電圧補正制御を行うことで、フリッカ等の画像劣化を抑制することができる。しかし、最近の市場で要求される高精細な（２００ｐｐｉ（画素ピッチ１２５μｍ）以上の）液晶表示装置や１０００ｐｐｉ（画素ピッチ２５μｍ）程度のプロジェクター用Ｌ／Ｖ（ライトバルブ）になると、コントラストの高い表示を得ることができなくなる。
【００５２】
すなわち、高精細化を図ると、液晶容量そのものが小さくなり、ＴＦＴ２６のリーク電流によって画素電圧を次の書き込み時まで保持するのが難しくなる。ここで、ＴＦＴ２６のリーク電流に起因する画素電圧の電圧低下量ΔＶは、
ΔＶ＝Ｉｌｅａｋ・Ｔ１／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）
で表される。但し、ＩｌｅａｋはＴＦＴ２６のリーク電流であり、Ｔ１は保持期間である。従って、画素ピッチ２５４μｍが、高精細な画素である画素ピッチ１２５μｍや画素ピッチ２５μｍになると、液晶の容量Ｃｌｃは１／４、１／１００となり、上記保持期間中の電圧低下量ΔＶは４倍、１００倍となる。これにより、従来のように通常の６０ＨＺのフレーム周波数でデータ信号の書き込みを行う場合には、フリッカ等の画像劣化の問題が発生する。これに対し、本実施形態では、１２０ＨＺのフレーム周波数で書き込みを行うことにより、保持期間Ｔ１が短くなり電圧低下量ΔＶが低減されるため、フリッカ等の画像劣化の問題が解消される。
【００５３】
以上詳述したように本実施の形態は、以下の特徴を有する。
（イ）保持容量素子３２に接続されたゲート配線４０の電位をデータ信号の書き込み後に変化させることで、画素電極２９の印加電圧が補正され、液晶２４に加わる直流電圧成分を抑制することができる。これにより、保持容量素子３２の保持容量Ｃｓを小さくすることが可能となり開口率を向上できる。また、保持容量Ｃｓを小さくすると、リーク電流に起因する画素電圧の減少が懸念されるが、上記画素電圧補正制御では、液晶２４の印加電圧（画素電圧）の増幅効果があるため、リーク電流による画素電圧の減少を補正（キャンセル）することができる。
【００５４】
（ロ）各画素２５の画素電極２９へのデータ信号の書き込みを１２０ＨＺのフレーム周波数で行うので、フレーム周期が短くなる。即ち、フレーム周期を通常のフレーム周期（１／６０ｓｅｃ）の１／２（１／１２０ｓｅｃ）にすることができる。フレーム周期を短くすることにより、各画素２５の画素電極２９に書き込んだデータ信号（画素電圧）を次の書き込み時まで保持する保持期間が短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。その電圧低下量を小さくできることから、各画素２５に設けられる保持容量素子３２の保持容量を大きくする必要がなく、フリッカ、焼き付き、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示が得られる。従って、画素２５の高精細化を図りつつ、低消費電力でかつ明るい表示を実現することができる。
【００５５】
（ハ）本実施形態では、ゲート配線４０の電位を通常の２レベルから４レベルに変化させることで画素電圧補正制御が行われる。そのため、そのゲート配線４０の駆動回路を装置の外付けＩＣとして実現する場合には、回路の製造コストの増大を招く。これに対し、走査線駆動回路３３、信号線駆動回路３４、及び制御回路３５を、液晶表示パネル２１においてＴＦＴ２６が形成されている素子基板上に集積化することにより、特別な工程を増やすことなく液晶表示装置２０を製造することができる。また、走査線Ｙ１〜Ｙｍを利用して画素電圧補正制御が行われるので、その補正制御のための特別な配線を設ける必要がなく、変更が僅かですむ。
【００５６】
（ニ）液晶表示装置２０では、１フレーム毎に正極性の信号と負極性の信号とを交互に書き込むフレーム反転駆動を採用しているため、水平反転駆動を行う場合と比較して消費電力を低減できる。またこの場合、信号の電圧変化量が小さくなることから、ディスクリネーションが抑えられ、コントラストや開口率を向上でき、より明るい表示を得ることができる。
【００５７】
［第２実施形態］
次に、本発明の第２実施形態に係る液晶表示装置を図６〜図８に基づいて説明する。なお、この実施形態の説明において、上記第１実施形態と同様の部材及び信号には、同じ符号を使って重複した説明を省略する。
【００５８】
この第２実施形態は、各走査線Ｙ１〜Ｙｍにそれぞれ対応する複数の保持容量配線４１１〜４１ｍを各保持容量素子３２ａに個別に接続してある点で第１実施形態とは異なる。
【００５９】
図６では保持容量配線４１１〜４１ｍのうち、保持容量配線４１ｋと４１ｋ＋１のみを示している。これらの保持容量配線４１１〜４１ｍのうち選択される一つの走査線に対応する保持容量配線には、制御回路３５により制御される保持容量配線用の駆動回路（図示省略）から図７（ａ）〜（ｃ）及び図８（ａ），（ｂ）に示す電圧信号Ｓが出力される。本実施形態では、保持容量配線用の駆動回路（図示省略）が画素電圧補正手段に相当する。
【００６０】
図７（ａ）〜（ｃ）に示すように、プラスフィールドにおける電圧信号Ｓは、各走査線Ｙ１〜Ｙｍが順に選択される前或いはその選択時とほぼ同時に、基準値（例えば０Ｖ）より電圧Ｖ２だけ低い電圧値まで低下され、その低い電圧値が一定時間（期間τ１＋期間τ２）維持された後に基準値に戻るよう変化される。マイナスフィールドにおける電圧信号Ｓは、各走査線Ｙ１〜Ｙｍが順に選択される前或いはその選択時とほぼ同時に、基準値（例えば０Ｖ）より電圧Ｖ１だけ高い電圧値まで上昇され、その高い電圧値が一定時間（期間τ１＋期間τ２）維持された後に基準値に戻るよう変化される。期間τ２は、各選択期間の終了時から、基準値に戻るまでの期間である。
【００６１】
本実施形態の画素電圧補正制御により、選択された一つの走査線、例えば走査線Ｙｋ＋１に接続された各画素２５の画素電圧は、プラスフィールド及びマイナスフィールドにおいてそれぞれ図８（ｃ）に示すように変化する。
【００６２】
すなわち、プラスフィールドでは、例えば走査線Ｙｋ＋１の画素電圧は、正極性のデータ信号の書き込みが終了してＴＦＴ２６がオフする瞬間に＋Ｖから電圧ΔＶｕ４だけ低下する。この後、期間τ２が経過すると、走査線Ｙｋ＋１に接続された各画素の保持容量素子３２ａに保持容量配線４１ｋ＋１を介して供給される電位が前記低い電圧値から電圧Ｖ２だけ上昇して基準値に戻る。これにより、走査線Ｙｋ＋１に接続された各画素２５の画素電圧がΔＶｕ５だけ上昇する。
【００６３】
マイナスフィールドでは、走査線Ｙｋ＋１の画素電圧は、負極性のデータ信号の書き込みが終了してＴＦＴ２６がオフする瞬間に−Ｖから電圧ΔＶｄ４だけ低下する。この後、期間τ２が経過すると、保持容量配線４１ｋ＋１の電位が前記高い電圧値から電圧Ｖ１だけ低下することにより、走査線Ｙｋ＋１の画素電圧がΔＶｄ５だけ低下する。
【００６４】
このように各画素２５の画素電圧を変化させるようになっているが、上記各電圧ΔＶｄ４，ΔＶｄ５，ΔＶｕ４，ΔＶｕ５は、それぞれ下式で表される。
ΔＶｄ４＝Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ０
ΔＶｄ５＝Ｃｓ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ１
ΔＶｕ４＝Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ０
ΔＶｕ５＝Ｃｓ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ２
なお、上記の各式ではそれぞれ単純化のために、Ｃｔｆｔはゲート電圧、ドレイン電圧に依存しないと仮定している。
【００６５】
本実施形態において、プラスフィールド及びマイナスフィールドでの電圧変調分の総計ΔＶｄｔ２，ΔＶｕｔ２は、それぞれ下式で表される。
ここで、プラスフィールド及びマイナスフィールドで直流電圧成分が生じない条件は、ΔＶｄｔ２＝ΔＶｕｔ２である。そのため、本実施形態では、２Ｖ０／（Ｖ２−Ｖ１）＝Ｃｓ／Ｃｔｆｔを満足するように、電圧Ｖ１，Ｖ２と保持容量Ｃｓを設定している。
【００６６】
このように構成された第２実施形態によれば、以下の作用効果を奏する。
（ホ）各走査線Ｙ１〜Ｙｍにそれぞれ対応する複数の保持容量配線４１１〜４１ｍを保持容量素子３２ａに個別に接続した。これにより、各画素２５の画素電圧を、直流電圧成分が生じないように個別に補正することができる。
【００６７】
［第３実施形態］
次に、本発明の第３実施形態に係る液晶表示装置を図９に基づいて説明する。この第３実施形態は、上記画素電圧補正制御をゲート配線４０を使って行う点で上記第１実施形態と同じであり、アナログ階調制御ではなく、サブフィールド駆動によるデジタル階調制御を行う点が第１実施形態と異なる。
【００６８】
すなわち、本実施形態の制御回路３５は、サブフィールド駆動により２Ｎ階調の表示を行うように、走査線駆動回路３３及び信号線駆動回路３４を制御する。その「サブフィールド駆動」では、１フレーム（プラスフィールド及びマイナスフィールドの各々）をＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割する。Ｎ個のサブフィードの期間は、各ビットに応じた長さに、即ち１（２０）：２（２１）：４（２２）・・・２Ｎ−１の比率に設定される。こうして設定されたＮ個のサブフィールドのうち最短のサブフィールドの周期で、階調データに基づき各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行う。
【００６９】
具体的に、本実施形態の制御回路３５は、２３階調（２ＮのＮ＝３で、８階調）の階調表示、即ち階調度０〜階調度７の階調表示を行うので、図９に示すように、１フレームが３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３にそれぞれ分割される。３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３の各期間（時間長）は、３ビットの階調データの各ビットに応じた長さに（２進法に従うように）、即ち１（２０）：２（２１）：４（２２）の比率に設定される。従って、サブフィールドＳＦ２，ＳＦ３の各期間は、サブフィールドＳＦ１の２倍，４倍になる。この場合、３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３のうち期間が最短のサブフィールドはＳＦ１であり、そのサブフィールドＳＦ１の周期Ｔ（図９参照）で、各画素２５にデータ信号として２値の電圧（Ｌレベルの電圧とＨレベルの電圧）のいずれか一方を書き込む。
【００７０】
本実施形態のサブフィールド駆動によるデジタル階調制御では、各画素２５の画素電極２９へのデータ信号の書き込みを６０Ｈｚのフレーム周波数（フレーム周期が１／６０ｓｅｃ）で行うとともに、各画素２５の画素電極２９に、１フレームにおいて周期Ｔ毎に、２値の電圧のいずれか一方を書き込む。つまり、１／６０秒（ｓｅｃ）の１フレームに、各画素２５の画素電極２９へのデータ信号の書き込みを周期Ｔ毎に７回（２３−１回）行う。そのために、制御回路３５は、同期信号及びクロック信号に基づき、１フレームにおいて、周期Ｔの間隔で垂直走査開始信号ＤＹ（図示省略）を走査線駆動回路３３に７回出力するようになっている。
【００７１】
上記左右の走査線駆動回路３３はそれぞれ、制御回路３５から垂直走査開始信号ＤＹ（以下、単に開始信号ＤＹという。）が入力される毎に、走査信号Ｇ１〜Ｇｍを順に生成して出力することで、走査線Ｙ１〜Ｙｍを順に選択するようになっている。つまり、走査線駆動回路３３は、１フレームの最初に１番目の開始信号ＤＹが入力されると、図９に示すように１回目の走査信号Ｇ１１〜Ｇｍ１を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する。この選択期間が１フレームにおける１回目の選択期間である。また、走査線駆動回路３３は、１番目の開始信号ＤＹの入力時から周期Ｔが経過する毎に２番目〜７番目の開始信号ＤＹがそれぞれ入力されると、２回目の走査信号Ｇ１２〜Ｇｍ２・・・７回目の走査信号Ｇ１７〜Ｇｍ７を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する。これらの選択期間が、１フレームにおける２回目〜７回目の選択期間である。このように走査線Ｙ１〜Ｙｍを順に選択する動作が１フレームに７回繰り返される。
【００７２】
また、制御回路３５には、同期信号及びクロック信号のほかに、フィールド駆動を行うのに、画像信号である２値のデータ信号として３ビットの階調データが入力される。その階調データは、下記の表１に示すように、（０００）から（１１１）までの８種類の２値のデータ信号である。
【００７３】
【表１】
ノーマリホワイトモードの場合、階調データ（０００）は一つの画素２５に階調度０の表示（白表示）をするためのデータであり、階調データ（１１１）は一つの画素２５に階調度７の表示（黒表示）をするためのデータである。また、階調データ（００１）〜（１１０）はそれぞれ、一つの画素２５に中間の階調度１〜６の表示をするためのデータである。
【００７４】
信号線駆動回路３４は、走査線Ｙ１〜Ｙｍが順に選択される各選択期間に、選択された走査線に接続された各画素にデータ信号として、上記の表１に示すようにＬレベルの電圧又はＨレベルの電圧のいずれか一方を順に出力する。これにより、Ｌレベルの電圧又はＨレベルの電圧いずれか一方が、上記７回の各選択期間において、選択された走査線に接続された各画素２５の液晶容量３１と保持容量素子３２に、オン（導通状態）になったＴＦＴ２６を介して書き込まれる。そして、Ｌレベル又はＨレベルのデータ信号が書き込まれた後にＴＦＴ２６がオフ（非導通状態）になると、各画素２５の液晶容量３１と保持容量素子３２にデータ信号に応じた電荷が保持される。
【００７５】
下記の表２は、上述した８種類の階調度に応じた階調データと、１フレームにおけるサブフィールドＳＦ１（１回目の選択期間）、ＳＦ２（２回目と３回目の各選択期間）及びＳＦ３（４回目〜７回目の各選択期間）で一つの画素２５に印加されるデータ信号との関係を示してある。
【００７６】
【表２】
例えば、階調データ（０００）で各画素２５に階調度０の表示をする場合、表２に示すように、サブフィールドＳＦ１（１回目の選択期間）、ＳＦ２（２回目と３回目の各選択期間）及びＳＦ３（４回目〜７回目の各選択期間）の７回の全ての選択期間でＬレベルのデータ信号のみが各画素２５に書き込まれる。また、階調データ（００１）で各画素２５に階調度１の表示をする場合、表２に示すように、１回目の選択期間にのみＨレベルのデータ信号が書き込まれ、２回目〜７回目までの各選択期間にはＬのデータ信号が書き込まれる。以下同様に、階調データ（０１０）〜（１１１）で各画素２５に階調度２〜７の表示をする場合、表２に示すように、７回の各選択期間でＬ又はＨレベルのデータ信号が書き込まれる。
【００７７】
次に、サブフィールド駆動によるデジタル階調制御の動作について説明する。ここでは、一例として、ある１フレームで全ての画素２５に、階調データ（００１）に基づき、階調度１の表示をする場合について説明する。
【００７８】
走査線駆動回路３３は、１フレームの最初に１番目の開始信号ＤＹが入力されると、図９（ａ）〜（ｃ）に示す走査信号Ｇ１１〜Ｇｍ１を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する（１回目の選択期間）。これにより、走査線Ｙ１〜Ｙｍのうち選択された一つの走査線に接続された各画素２５のＴＦＴ２６がオンになる。
【００７９】
この１回目の選択期間（サブフィールドＳＦ１の間）において、信号線駆動回路３４は、選択された一つの走査線に接続された各画素２５に表２に示すようにＨレベルのデータ信号を順に出力する。これにより、その走査線に接続された各画素２５の液晶容量３１と保持容量素子３２に、Ｈレベルのデータ信号がＴＦＴ２６を介してそれぞれ書き込まれる。
【００８０】
１回目の選択期間が終了して各ＴＦＴ２６がオフになると、各画素２５に書き込まれたデータ信号（Ｈレベルの電圧）が、次の選択期間（２回目の選択期間）になるまでの保持期間（上記周期Ｔ−選択期間ｈ）の間保持される。
【００８１】
１番目の開始信号ＤＹの入力時から周期Ｔが経過して２番目の開始信号ＤＹが入力されると、走査線駆動回路３３は、走査信号Ｇ１２〜Ｇｍ２を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する。この２回目の選択期間、即ち図９に示すサブフィールドＳＦ２における最初の周期Ｔでは、信号線駆動回路３４は、選択される走査線Ｙ１〜Ｙｍの一つに接続された各画素２５にＬレベルのデータ信号を順に出力する。これにより、各画素２５の画素電極２９にＬレベルのデータ信号がＴＦＴ２６を介してそれぞれ書き込まれる。２回目の選択期間が終了してＴＦＴ２６がオフになると、各画素２５の画素電極２９に書き込まれたデータ信号（Ｌレベルの電圧）が、次の選択期間（３回目の選択期間）になるまでの前記保持期間の間保持される。
【００８２】
２番目の開始信号ＤＹの入力時から周期Ｔが経過して３番目の開始信号ＤＹが入力されると、走査線駆動回路３３は、走査信号Ｇ１３〜Ｇｍ３を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する。この３回目の選択期間、即ち図９に示すサブフィールドＳＦ２における２番目の周期Ｔでは、信号線駆動回路３４は、選択される走査線の一つに接続された各画素２５にＬレベルのデータ信号を順に出力する。これにより、各画素にＬレベルの電圧がそれぞれ書き込まれる。３回目の選択期間が終了してＴＦＴ２６がオフになると、各画素２５に書き込まれた電荷（Ｌレベルの電圧）が、次の選択期間（４回目の選択期間）になるまでの前記保持期間の間保持される。
【００８３】
この後、上記と同様に４番目〜７番目の開始信号ＤＹが周期Ｔの間隔で入力される毎に、走査線駆動回路３３は、走査信号Ｇ１４〜Ｇｍ４・・・走査信号Ｇ１７〜Ｇｍ７を順に出力し、４回目〜７回目の選択期間になる。これら４回目〜７回目の選択期間、即ちサブフィールドＳＦ３における１回目〜４回目の各周期Ｔではそれぞれ、選択される走査線の一つに接続された各画素にＬレベルのデータ信号がそれぞれ書き込まれる。
【００８４】
こうして、上記７回目の選択期間において、最後に選択される走査線Ｙｍに接続された各画素にＬレベルのデータ信号を書き込むことにより、１画面を構成する全ての画素に階調度１の表示をさせて１画面を構成する動作（１フレーム周期）が終了する。
【００８５】
本実施形態の液晶表示装置においても、走査線Ｙ１〜Ｙｍに印加する走査信号Ｇ１〜Ｇｍの電圧を、データ信号の書き込み後において、選択時の電圧Ｖ０から、基準値（例えば０Ｖ）とは異なる電位に変化させることで、各画素２５の画素電圧を補正する画素電圧補正制御を行っている。
【００８６】
具体的には、制御回路３５は、プラスフィールドにおける正極性のデータ信号の書き込み後に、走査信号Ｇ１〜Ｇｍの電圧を選択時のＶ０から、基準値（例えば０Ｖ）より電圧Ｖ２だけ低い電圧値まで低下させる。そして、制御回路３５は、その低い電圧値を一定時間維持し、その後基準値に戻すように、走査線駆動回路３３を制御する。また、制御回路３５は、マイナスフィールドにおける負極性のデータ信号の書き込み後には、走査信号Ｇ１〜Ｇｍの電圧をＶ０から基準値より電圧Ｖ１だけ高い電圧値まで低下させる。そして、制御回路３５は、その高い電圧値を一定時間維持し、その後基準値に戻すように、走査線駆動回路３３を制御する。なおここで、一定時間は、選択期間ｈと期間τの合計時間である。
【００８７】
本実施形態においても、上記第１実施形態と同様に、液晶２４に加わる直流電圧成分が生じないように、電圧Ｖ１，Ｖ２と保持容量Ｃｓを設定している。
このように構成された第３実施形態によれば、以下の作用効果を奏する。
【００８８】
（ヘ）サブフィールド駆動により、各画素２５に２３階調（８階調）の階調表示、即ち階調度０〜階調度７の階調表示を行うことができる。
（ト）サブフィールド駆動では、１フレームを３ビットの階調データの各ビットに応じた長さの期間を有する３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３に分割する。３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３は、１：２：４の比率の期間（時間長）に設定される。そして、１フレームに、３つのサブフィールドのうち期間が最短のサブフィールドＳＦ１の周期Ｔで、階調データに基づき各画素２５にＬレベル又はＨレベルのデータ信号を書き込み２３階調の表示を行う。
【００８９】
このようなデジタル階調制御では、フレーム周波数を６０Ｈｚとすると、フレーム周期が１／６０秒（ｓｅｃ）である１フレームに、各画素２５へのデータ信号の書き込みを周期Ｔ毎に７回（２３−１回）行うことになる。これにより、１フレームにおいて各画素２５に書き込んだデータ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が通常の駆動方式よりも１／７だけ短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。例えば、画素ピッチが２００ｐｐｉ、１０００ｐｐｉになり、液晶容量Ｃｌｃが１／４、１／１００となり、保持期間中の電圧低下量が４倍、１００倍となるような場合に、２ＮのＮを適宜大きな値に設定することで、その電圧低下量を抑えることが可能になる。そのため、スイッチング素子のリーク電流を小さくして画素電圧の電圧低下量を小さくするために、各画素２５に設けられる保持容量素子３２の保持容量Ｃｓを大きくする必要がない。これにより、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。
【００９０】
［第４実施形態］
次に、本発明の第４実施形態に係る液晶表示装置を図１０に基づいて説明する。
【００９１】
この第４実施形態では、上記画素電圧補正制御を、各走査線Ｙ１〜Ｙｍにそれぞれ対応する複数の保持容量配線４１１〜４１ｍを使って行う点で上記第２実施形態と同じであるが、サブフィールド駆動によるデジタル階調制御を行う点で第２実施形態とは異なる。
【００９２】
この第４実施形態では、制御回路３５は、サブフィールド駆動により２Ｎ階調の表示を行うように、走査線駆動回路３３及び信号線駆動回路３４を制御する。また、複数の保持容量配線４１１〜４１ｍのうち選択される一つの走査線に対応する保持容量配線には、制御回路３５により制御される保持容量配線用の駆動回路（図示省略）から図１０（ａ）〜（ｃ）に示す電圧信号Ｓが出力される。
【００９３】
すなわち、プラスフィールドにおける電圧信号Ｓは、各走査線Ｙ１〜Ｙｍが順に選択される前或いはその選択時とほぼ同時に、基準値（例えば０Ｖ）より電圧Ｖ２だけ低い電圧値まで低下され、その低い電圧値が一定時間（期間τ１＋期間τ２）維持された後に基準値に戻るよう変化される。マイナスフィールドにおける電圧信号Ｓは、各走査線Ｙ１〜Ｙｍが順に選択される前或いはその選択時とほぼ同時に、基準値（例えば０Ｖ）より電圧Ｖ１だけ高い電圧値まで上昇され、その高い電圧値が一定時間（期間τ１＋期間τ２）維持された後に基準値に戻るよう変化される。期間τ２は、各選択期間の終了時から、基準値に戻るまでの期間である。
【００９４】
この実施形態においても、上記第２実施形態と同様に、直流電圧成分が生じないように、電圧Ｖ１，Ｖ２と保持容量Ｃｓを設定している。
このように構成された第４実施形態によれば、上記第３実施形態と同様にサブフィールド駆動によるデジタル階調表示を行うことができる。また、１フレームにおいて各画素２５に書き込んだデータ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が通常の駆動方式よりも１／７だけ短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。従って、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。
【００９５】
［電子機器］
次に、上記各実施形態で説明した液晶表示装置２０の液晶表示パネル２１を用いた電子機器について説明する。液晶表示パネル２１は、図１１に示すようなモバイル型のパーソナルコンピュータに適用できる。図１１に示すパーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、液晶表示パネル２１を用いた表示ユニット７３とを備えている。この表示ユニット７３に用いた液晶表示パネル２１では、高精細でも、低消費電力でかつ明るい表示を実現することができる。
【００９６】
［変形例］
なお、この発明は以下のように変更して具体化することもできる。
・上記第３実施形態において、上述したサブフィールド駆動による階調制御に代えて、サブフィールド駆動による階調制御を次のように行う構成にも本発明は適用可能である。制御回路３５は、１フレームを同じ長さの期間（周期Ｔ）を有する２Ｎ−１個のサブフィールドに分割し、サブフィールド毎に、上記階調データに基づき各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行うように、走査線駆動回路３３及び信号線駆動回路３４を制御する。下記の表３は、一例として２３階調の表示を行う場合における８種類の階調データと、２３−１（＝７）個のサブフィールドＳＦ１〜ＳＦ７毎に行う１回目〜７回目の各選択期間で一つの画素２５に印加されるデータ信号との関係を示してある。
【００９７】
【表３】
例えば、階調データ（０００）で各画素２５に階調度０の表示をする場合、表３に示すように、サブフィールドＳＦ１（１回目の選択期間）〜ＳＦ７（７回目の選択期間）の各選択期間でＬレベルのデータ信号のみが各画素２５に書き込まれる。また、階調データ（００１）で各画素２５に階調度１の表示をする場合、表３に示すように、サブフィールドＳＦ１でのみＨレベルのデータ信号が書き込まれ、サブフィールドＳＦ２〜ＳＦ７の各選択期間にはＬレベルのデータ信号が書き込まれる。以下同様に、階調データ（０１０）〜（１１１）で各画素２５に階調度２〜７の表示をする場合、表３に示すように、Ｌ又はＨレベルのデータ信号が書き込まれるようになっている。このようなサブフィールド駆動による階調制御によって、上記第３実施形態と同様の作用効果を奏することができる。
【００９８】
・上記第３実施形態では、２３階調（２ＮのＮ＝３で、８階調）の階調表示、即ち階調度０〜階調度７の階調表示を行う構成であるが、Ｎの値を適宜設定して２Ｎ階調の表示、即ち階調度０〜階調度２Ｎ−１の階調表示を行う構成にも本発明は適用される。
【００９９】
・上記第１及び第２実施形態では、フレーム周波数を１２０Ｈｚとしているが、これに限定されるものではない。フレーム周波数を通常のフレーム周波数である６０Ｈｚの２倍（１２０Ｈｚ）以上とする液晶表示装置において、本発明は適用可能である。この場合、各画素２５に書き込んだデータ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が短くなるので、高精細で明るい表示を実現することができる。勿論、第３実施形態におけるフレーム周波数を６０Ｈｚから１２０Ｈｚ以上のフレーム周波数に変更してもよい。
【０１００】
・上記各実施形態では、走査線Ｙ１〜Ｙｍを駆動するための左右２つの走査線駆動回路（Ｙドライバー）３３，３３を設けてあるが、走査線駆動回路３３を一つ設けた構成にも本発明は適用可能である。
【０１０１】
・上記各実施形態では、走査線駆動回路３３、信号線駆動回路３４及び制御回路３５は、素子基板上に内蔵されているように記載されているが、これに限るものではない。例えば、ＣＯＧでＩＣを各回路３３〜３５に実装してもよいし、内蔵を行わずにＴＡＢ等でＩＣを接続してもよい。また、制御回路３５は外部回路基板上に設けてもよい。
【０１０２】
・上記各実施形態では、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶２４を用いている。しかし、液晶２４として１８０°以上のねじれ配向を有するＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型、ＢＴＮ（Ｂｉ−ｓｔａｂｌｅ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型、強誘電型等のメモリ性を有する双安定型、高分子分散型、ゲストホスト型等を含めて、周知なものを広く用いることができる。
【０１０３】
・上記各実施形態において、液晶２４として非メモリ形（単安定型）のものを用いるのが好ましい。メモリ形の液晶はリーク電流の影響を保持に関して受けないが、非メモリ形の液晶であるとリーク電流の影響を受けるので、液晶２４として非メモリ形のものを用いる場合に特に有効となる。
【０１０４】
・上記各実施形態で用いたＴＦＴ２６は、ａ−Ｓｉ（アモルファスシリコン：非晶質シリコン）形の薄膜トランジスタ、ｐ−Ｓｉ（ポリシリコン）形の薄膜トランジスタ、或いは、単結晶シリコン、ＳｉＧｅを用いたひずみシリコン、他の半導体材料を用いたものであってもよい。
【０１０５】
・上記各実施形態では、各画素のスイッチング素子として３端子スイッチング素子であるＴＦＴを用いているが、これに代えてＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）のような２端子スイッチング素子を用いたアクティブマトリクス型液晶表示パネルにも本発明は適用可能である。なお、２端子スイッチング素子を用いる場合には、素子基板上にある各画素の画素電極と液晶を介して対向電極を対向基板側に設け、この対向電極を走査線ごと分割する。そして、素子基板上にある信号線と対向基板上にある対向電極（走査線）とが空間的に交差する個所に対応してＴＦＤのような２端子スイッチング素子を素子基板側に配置する。
【０１０６】
・上記各実施形態では、電気光学装置を液晶表示装置２０として説明したが、本発明はこれに限るものではなく、液晶以外の電気光学物質を用いた電気光学装置及び該電気光学装置を備えた電子機器に対しても適用可能である。例えば、本発明を有機ＥＬ素子などの発光素子を用いる電気光学装置に適用する場合、各画素に書き込む「データ信号」とは、各画素の発光素子を駆動する駆動用トランジスタのゲートに印加される電圧をいう。
【０１０７】
・液晶表示装置２０の液晶表示パネル２１は、図１１に示すようなパーソナルコンピュータに限らず、携帯電話、デジタルカメラ等の各種の電子機器に適用できる。
【０１０８】
・上記各実施形態において、走査線駆動回路３３は、走査線Ｙ１〜Ｙｍを順次に選択する垂直走査を、垂直走査開始時にＨレベルの走査方向切換え信号が入力されたときには上から順に行うとともに、Ｌレベルの走査方向切換え信号が入力されたときには下から順に行うようになっている。こうした構成は、本発明をプロジェクター用Ｌ／Ｖ（ライトバルブ）に適用して、スクリーンに投写する場合に有効になる。
【図面の簡単な説明】
【図１】第１実施形態の液晶表示装置を示す概略構成図。
【図２】液晶表示パネルの電気的等価回路を示す回路図。
【図３】（ａ）〜（ｃ）は走査信号の波形図。
【図４】（ａ），（ｂ）は走査信号の波形図、（ｃ）は画素電圧の波形図。
【図５】液晶の印加電圧と液晶の透過率との関係を示す特性図。
【図６】第２実施形態の液晶表示パネルの電気的等価回路を示す回路図。
【図７】（ａ）〜（ｃ）は走査信号の波形図。
【図８】（ａ），（ｂ）は走査信号の波形図、（ｃ）は画素電圧の波形図。
【図９】（ａ）〜（ｃ）は第３実施形態における走査信号を示す波形図。
【図１０】（ａ）〜（ｃ）は第４実施形態における走査信号を示す波形図。
【図１１】液晶表示装置を用いたパーソナルコンピュータを示す斜視図。
【符号の説明】
ＳＦ１〜ＳＦ７…サブフィールド、Ｔ…周期、Ｘ１〜Ｘｎ…信号線、Ｙ１〜Ｙｍ…走査線、２０…電気光学装置としての液晶表示装置、２４…液晶、２５…画素、２６…スイッチング素子としてのＴＦＴ、２９…画素電極、３２，３２ａ…保持容量素子、３５…制御回路、４０…ゲート配線、４１１〜４１ｍ…保持容量配線、７０…電子機器としてのパーソナルコンピュータ。
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置の駆動方法、及び電子機器に関する。
【０００２】
【従来の技術】
従来、電気光学装置として、例えば、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ： 以下、「ＴＦＴ」という。）を各画素に設けたアクティブマトリクス型液晶表示装置が知られている。その液晶表示装置には、書き込み電圧（画素電圧）を保持するための保持容量素子が各画素に接続され、ＴＦＴのリーク電流による画素電圧の変動が抑制されるようになっている。
【０００３】
液晶表示装置では、各画素の液晶に長時間にわたり直流電圧が印加されると、焼き付きと呼ばれる現象（残像現象）が生じるため、各画素の画素電極には正極性の信号と負極性の信号とを所定期間毎に交互に書き込むようにしている。液晶表示装置において、所定の画素の書き込みが終了しその画素が非選択（ＴＦＴがオフ）となるとき、液晶や保持容量素子の容量とＴＦＴの寄生容量との容量結合によって画素電圧が低下してしまう。つまり、正極性の信号と負極性の信号と交互に書き込み液晶を交流駆動する場合でも、前記容量結合に伴う電圧低下によって直流電圧成分が各画素の画素電極に加わることとなり、フリッカ等の画像劣化が生じる。これを防止するために、ＴＦＴを駆動する走査線に変調信号を与え、各画素に加わる直流電圧成分を補正するようにした技術が提案されている（例えば、特許文献１参照）。
【０００４】
また近年では、より高精細でコントラストの高い液晶表示装置が要求されている。例えば、液晶データプロジェクター用のＬ／Ｖ（ライトバルブ）としては、従来のＳＶＧＡからＸＧＡ、ＳＸＧＡ＋、ＵＸＧＡクラスの画素が用いられるようになってきている。さらに、コントラストは、従来のデータプロジェクターの４００−５００程度のものから、ホームプロジェクターの映像の用途では、１０００−２０００のものが求められている。また、携帯電話に用いられる表示装置においても、従来の１３０ｐｐｉから最近は２００ｐｐｉへと変化し、よりリアルな表示をするために３００ｐｐｉクラスへと進化するものと予想されている。なおここで、「ｐｐｉ」は精細度の単位であり、１インチ当たりの画素数を示す。
【０００５】
【特許文献１】
特開平６−２３０３３９号公報
【０００６】
【発明が解決しようとする課題】
ところで、上記の特許文献１では、液晶に加わる直流電圧成分を補正することによりフリッカを防止すことができるが、高精細、高コントラストの表示を得ることができない。
【０００７】
一般に、液晶表示装置の表示を高精細にする場合には開口率が低下するため、コントラストが不足して暗い表示しか得られなくなる。具体的には、液晶表示装置において高精細化を図ると、液晶容量そのものが小さくなり、画素電圧の保持期間中における電圧低下量が大きくなってしまう。そのため、保持容量素子の保持容量を大きくとる必要が生じるが、保持容量を大きくとることにより開口率が低下してしまう。
【０００８】
因みに、特許文献１の駆動方法を用いる場合、画素に加わる直流電圧成分を補正できるので、補正をしない従来の液晶表示装置と比較して保持容量を小さくすることが可能となる。また、画素電圧を増幅することが可能であるため、リーク電流に起因する画素電圧の減少もある程度抑制される。しかし、この場合でも、変調信号を与える配線の時定数によって、直流電圧成分の補正効果が面内で異なるため、十分な表示品質を得ることができない。つまり、特許文献１の液晶表示装置において高精細化を図る場合、フリッカがなくコントラストの高い表示を得ることができない。
【０００９】
本発明は上記問題点を解決するためになされたものであって、その目的は、画素の高精細化を図りつつ、明るい表示を実現することができる電気光学装置、電気光学装置の駆動方法、及び電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
本発明における電気光学装置は、複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備えた電気光学装置であって、階調データに応じた電圧の信号を前記各画素の画素電極に書き込むアナログ階調制御を１２０ＨＺ以上のフレーム周波数で行う書き込み制御手段と、前記保持容量素子に接続された配線の電位を前記画素への信号の書き込み後に変化させて前記画素電極に印加される電圧を補正する画素電圧補正手段とを備えた。
【００１１】
これによれば、保持容量素子に接続された配線の電位を信号の書き込み後に変化させることで、画素電極の印加電圧が補正され、各画素に加わる直流電圧成分が抑制される。これにより、保持容量素子の保持容量を小さくすることができる。また、各画素の画素電極への信号の書き込みを１２０ＨＺ以上のフレーム周波数で行うので、フレーム周期が短くなる。この場合、各画素の画素電極に書き込んだ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。よって、スイッチング素子のリーク電流に起因する画素電圧の電圧低下量を小さくするために、各画素に設けられる保持容量素子の保持容量を大きくする必要がない。この保持容量素子の保持容量を小さくできることから、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。このように、本発明の電気光学装置では、高精細化を図りつつ、明るい表示を実現することができる。
【００１２】
本発明における電気光学装置は、複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備えた電気光学装置であって、１フレームをＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割し、１フレームに前記Ｎ個のサブフィールドのうち最短のサブフィールドの周期で、前記階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込む２Ｎ階調のデジタル階調制御を行う書き込み制御手段と、前記保持容量素子に接続された配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させて前記画素電極に印加される電圧を補正する画素電圧補正手段とを備えた。
【００１３】
これによれば、保持容量素子に接続された配線の電位を２値の電圧のいずれか一方の書き込み後に変化させることで、画素電極の印加電圧が補正され、各画素に加わる直流電圧成分が抑制される。これにより、保持容量素子の保持容量を小さくすることができる。また、１フレームをＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割し、１フレームにＮ個のサブフィールドのうち最短のサブフィールドの周期で、階調データに基づき各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行う。このような階調制御を行うのに、１フレームにおいて、最短のサブフィールドの周期で２Ｎ−１回、２値の電圧のいずれか一方（信号）の書き込みを行うことになる。例えば、３ビットの階調データにより２３階調（８階調）の階調表示を行う場合、３つのサブフィードの期間は、各ビットに応じた長さに、即ち１（２０）：２（２１）：４（２２）の比率に設定される。こうして設定された３つのサブフィールドのうち最短のサブフィールドの周期で、７回（２３−１回）２値の電圧のいずれか一方の書き込みを行う。これにより、１フレームにおいて各画素に書き込んだ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が通常の駆動方式よりも１／（２Ｎ−１）だけ短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。よって、スイッチング素子のリーク電流に起因する画素電圧の電圧低下量を小さくするために、各画素に設けられる保持容量素子の保持容量を大きくする必要がない。この保持容量素子の保持容量を小さくできることから、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。このように、本発明の電気光学装置では、高精細化を図りつつ、明るい表示を実現することができる。
【００１４】
本発明における電気光学装置は、複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備えた電気光学装置であって、１フレームを同じ長さの期間を有する２Ｎ−１個のサブフィールドに分割し、前記サブフィールド毎に、階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込む２Ｎ階調のデジタル階調制御を行う書き込み制御手段と、前記保持容量素子に接続された配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させて前記画素電極に印加される電圧を補正する画素電圧補正手段とを備えた。
【００１５】
これによれば、保持容量素子に接続された配線の電位を２値の電圧のいずれか一方の書き込み後に変化させることで、画素電極の印加電圧が補正され、各画素に加わる直流電圧成分が抑制される。これにより、保持容量素子の保持容量を小さくすることができる。また、１フレームを同じ長さの期間を有する２Ｎ−１個のサブフィールドに分割し、サブフィールド毎に、階調データに基づき各画素に２値の電圧のいずれか一方（信号）を書き込み２Ｎ階調の表示を行う。このような階調表示を行うのに、１フレームにおいて、サブフィールド毎に２Ｎ−１回、２値の電圧のいずれか一方の書き込みを行うことになる。これにより、１フレームにおいて各画素に書き込んだ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が通常の駆動方式よりも１／（２Ｎ−１）だけ短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。よって、スイッチング素子のリーク電流に起因する画素電圧の電圧低下量を小さくするために、各画素に設けられる保持容量素子の保持容量を大きくする必要がない。この保持容量素子の保持容量を小さくできることから、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。このように、本発明の電気光学装置では、高精細化を図りつつ、明るい表示を実現することができる。
【００１６】
この電気光学装置において、前記配線は、前記複数の走査線のうち１つ前に選択される前段の走査線に接続されるゲート配線であり、そのゲート配線は、前記画素電圧補正手段によって４つの電位レベルに制御される。
【００１７】
これによれば、走査線を利用して電圧補正が行われるので、その電圧補正のための特別な配線を設ける必要がなく、変更が僅かですむ。
この電気光学装置において、前記配線は、前記保持容量素子にそれぞれ個別に接続された複数の保持容量配線であり、その保持容量配線は、前記画素電圧補正手段によって３つの電位レベルに制御される。
【００１８】
これによれば、各画素の画素電圧を、直流電圧成分が生じないように個別に補正することができる。
この電気光学装置において、前記画素電圧補正手段は、前記各画素に正極性の信号を書き込むプラスフィールドでは、該信号の書き込み後に前記配線を基準値よりも低い電位レベルに制御する一方、前記各画素に負極性の信号を書き込むマイナスフィールドでは、該信号の書き込み後に前記配線を基準値よりも高い電位レベルに制御する。
【００１９】
これによれば、プラスフィールドにおいて、配線の電位を低い電位レベルから基準値に戻す際に、画素電圧を上昇させることができる。また、マイナスフィールドにおいて、配線の電位を高い電位レベルから基準値に戻す際に、画素電圧を低下させることができる。このように、画素電圧を増幅することが可能であるため、リーク電流による画素電圧の減少を補正することができる。
【００２０】
この電気光学装置において、１フレーム毎に正極性の信号と負極性の信号とを交互に書き込むフレーム反転駆動を行う。
これによれば、１水平走査毎に正極性の信号と負極性の信号とを交互に書き込む水平反転駆動を行う場合と比較して消費電力を低減できる。また、信号の電圧変化量が小さくなることから、ディスクリネーションが抑えられ、コントラストや開口率が向上し、明るい表示が得られる。なお、ディスクリネーションとは、例えば、液晶分子の並びが隣の画素電圧の影響を受けて乱れることによる表示不良などの欠陥をいう。これにより開口率が向上し、高精細で明るい表示が可能となる。
【００２１】
本発明における電気光学装置の駆動方法は、複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備え、前記スイッチング素子を駆動して前記各画素の画素電極に正極性の信号と負極性の信号とを所定期間毎に交互に書き込む電気光学装置の駆動方法であって、階調データに応じた電圧の信号を前記各画素の画素電極に書き込むアナログ階調制御を１２０ＨＺ以上のフレーム周波数で行うとともに、前記保持容量素子に接続されている配線の電位を前記画素への信号の書き込み後に変化させて前記画素電極の印加電圧を補正する。
【００２２】
これによれば、保持容量素子の保持容量を小さくでき、高精細化を図りつつ、明るい表示を実現することができる。
本発明における電気光学装置の駆動方法は、複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備え、前記スイッチング素子を駆動して前記各画素の画素電極に正極性の信号と負極性の信号とを所定期間毎に交互に書き込む電気光学装置の駆動方法であって、１フレームを複数のサブフィールドに分割し、各サブフィールドに対応する周期で、階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込むデジタル階調制御を行うとともに、前記保持容量素子に接続されている配線の電位を前記２値の電圧の書き込み後に変化させて前記画素電極の印加電圧を補正する。
【００２３】
これによれば、保持容量素子の保持容量を小さくでき、高精細化を図りつつ、明るい表示を実現することができる。
本発明における電子機器は、請求項１〜７のいずれか１つに記載の電気光学装置を備える。
【００２４】
これによれば、電子機器の表示品質を向上させることができる。従って、視認性の良い電子機器を実現することができる。
【００２５】
【発明の実施の形態】
以下、本発明を液晶表示装置に適用した実施形態を図面に基づいて説明する。
［第１実施形態］
図１は本発明の第１実施形態に係る液晶表示装置２０の電気的構成を概略的に示しており、また、図２はその液晶表示装置２０における液晶表示パネル２１の電気的等価回路の一部を示している。
【００２６】
図１に示すように、本実施形態の液晶表示装置２０は、液晶表示パネル２１を有するアクティブマトリクス型液晶表示装置である。その表示パネル２１において、２つの基板間にＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶が封入され、マトリクス配置された画素２５毎にスイッチング素子が設けられている。また、液晶表示装置２０は、予め設定された所定期間毎に、例えば１フレーム毎に、各画素２５の画素電極に正極性のデータ信号と負極性のデータ信号を交互に書き込み、液晶を交流駆動（反転駆動）するように構成されている。
【００２７】
詳述すると、図１及び図２に示すように、液晶表示パネル２１における一方の基板（素子基板）には、Ｙ方向に配列されたｍ行の走査線Ｙ１〜Ｙｍと、Ｘ方向に配列されたｎ列の信号線Ｘ１〜Ｘｎとが形成されている。そして、その液晶表示パネル２１には、ｍ行の走査線Ｙ１〜Ｙｍとｎ列の信号線Ｘ１〜Ｘｎとが交差する個所（交差部）に対応してマトリクス配置されたｍ×ｎ個の画素２５と、各画素２５に設けたスイッチング素子としてのＴＦＴ２６とが備えられている。
【００２８】
各ＴＦＴ２６のゲートは走査線Ｙ１〜Ｙｍの１つに、そのソースは信号線Ｘ１〜Ｘｎの１つに、そして、そのドレインは対応する１つの画素２５の画素電極２９にそれぞれ接続されている。各画素２５の画素電極２９は、液晶２４を介して共通電極３０と対向して設けられる。各画素２５の画素電極２９及びＴＦＴ２６は素子基板に形成され、共通電極３０は、素子基板に対向配置される対向基板に形成されている。
【００２９】
図２に示すように、各画素２５は、矩形状の画素電極２９と共通電極３０の間の液晶２４で構成される液晶容量３１を備え、各画素２５の画素電極２９には、保持容量素子３２が接続されている。各画素２５の保持容量素子３２は、ゲート配線４０を介して、ｍ行の走査線Ｙ１〜Ｙｍのうち１つ前に選択される前段（１行前）の走査線に接続されている。例えば、走査線Ｙｋ＋１と信号線Ｘ１〜Ｘｎの各交差部にある各画素２５の保持容量素子３２は、ゲート配線４０を介して、１つ前に選択される前段の走査線である走査線Ｙｋに接続されている。なお、第１行目の走査線Ｙ１にＴＦＴ２６のゲートがそれぞれ接続される各画素２５の保持容量素子３２については、第１行目の走査線Ｙ１に対する前段の走査線がないので、ダミーの走査線Ｙ０（図示省略）を設ける。走査線Ｙ１と信号線Ｘ１〜Ｘｎの各交差部にある各画素２５の保持容量素子３２を、ゲート配線４０を介してダミーの走査線Ｙ０に接続する。そして、その走査線Ｙ０には、他の走査線Ｙ１〜Ｙｍと同様の電圧波形の走査信号が印加される。
【００３０】
図１に示すように、液晶表示装置２０には、走査線Ｙ１〜Ｙｍを駆動するための左右２つの走査線駆動回路３３，３３と、信号線Ｘ１〜Ｘｎを駆動するための信号線駆動回路３４と、走査線駆動回路３３及び信号線駆動回路３４を制御する制御回路３５とが設けられている。なお、本実施形態において、走査線駆動回路３３、信号線駆動回路３４、及び制御回路３５は、液晶表示パネル２１においてＴＦＴ２６が形成されている素子基板上に集積化されている。
【００３１】
制御回路３５には、データ信号と、同期信号と、クロック信号とが外部回路から入力されるようになっている。また、制御回路３５から左右２つの走査線駆動回路３３，３３には、垂直同期信号、クロック信号などが信号線３６を介して供給される。そして、制御回路３５から信号線駆動回路３４には、データ信号、水平同期信号などが信号線３７を介して供給される。
【００３２】
次に、本実施形態における液晶表示装置２０の動作について説明する。
液晶表示装置２０は、１フレーム毎に、各画素２５の画素電極２９に正極性のデータ信号と負極性のデータ信号を交互に書き込み、液晶２４を交流駆動（反転駆動）する。以下の説明において、各画素２５の画素電極２９に正極性のデータ信号を書き込む１フレームをプラスフィールドと呼ぶとともに、各画素２５の画素電極２９に負極性のデータ信号を書き込む１フレームをマイナスフィールドと呼ぶ。また、ここにいう「１フレーム」は、走査線Ｙ１〜Ｙｍを順に選択して全ての画素２５の容量（液晶容量３１及び保持容量素子３２の保持容量）にデータ信号を書き込むことで１画面の表示を構成する期間をいう。
【００３３】
書き込み制御手段としての制御回路３５は、各画素２５の画素電極２９に階調に応じた電圧のデータ信号を書き込むアナログ階調制御を行う。また、制御回路３５は、各画素２５の画素電極２９へのデータ信号の書き込みを、例えば通常の６０Ｈｚの２倍である１２０Ｈｚのフレーム周波数で行うように、走査線駆動回路３３及び信号線駆動回路３４を制御する。
【００３４】
具体的に、制御回路３５は、同期信号及びクロック信号に基づき、周期（Ｔ＝１／１２０）の間隔で垂直走査開始信号ＤＹ（図示省略）を走査線駆動回路３３に出力する。上記左右の走査線駆動回路３３はそれぞれ、制御回路３５から垂直走査開始信号ＤＹ（以下、単に開始信号ＤＹという。）が入力されると、図３に示す走査信号Ｇ１〜Ｇｍを順に生成して出力することで、走査線Ｙ１〜Ｙｍを順に選択する。信号線駆動回路３４は、走査線Ｙ１〜Ｙｍが順に選択される各選択期間において、選択された走査線に接続された各画素に階調に応じた電圧のデータ信号を順に出力する。これにより、階調に応じた電圧が、上記各選択期間において、選択された走査線に接続された各画素２５の液晶容量３１と保持容量素子３２に、オン（導通状態）になったＴＦＴ２６を介して書き込まれる。そして、その書き込み後にＴＦＴ２６がオフ（非導通状態）になると、各画素２５の液晶容量３１と保持容量素子３２にデータ信号に応じた電荷が保持される。
【００３５】
また、本実施形態の液晶表示装置２０では、走査線Ｙ１〜Ｙｍの走査信号Ｇ１〜Ｇｍの電圧を変化させることで、画素電極２９の印加電圧（画素電圧）を補正する画素電圧補正制御を行う。
【００３６】
具体的に、画素電圧補正手段としての制御回路３５は、図３（ａ）〜（ｃ）に示すように、走査線Ｙ１〜Ｙｍに印加する走査信号Ｇ１〜Ｇｍの電圧を、プラスフィールドにおける正極性のデータ信号の書き込み後に、選択時の電圧Ｖ０から、基準値（例えば０Ｖ）より電圧Ｖ２だけ低い電圧値まで低下させる。また、マイナスフィールドにおける負極性のデータ信号の書き込み後に、選択時の電圧Ｖ０から、基準値より電圧Ｖ１だけ高い電圧値まで低下させる。そして、その電圧値を一定時間維持した後に基準値に戻すように、制御回路３５は走査線駆動回路３３を制御するようになっている。この一定時間は、選択期間ｈと期間τの合計時間である。
【００３７】
このような電圧補正制御を行うことにより、選択された一つの走査線、例えば走査線Ｙｋ＋１に接続された各画素２５の画素電圧は、プラスフィールド及びマイナスフィールドにおいてそれぞれ図４（ｃ）に示すように変化する。
【００３８】
詳述すると、走査線Ｙｋ＋１の画素電圧は、前段の走査線Ｙｋが選択されてその走査線Ｙｋが電圧Ｖ０になると、各容量の容量結合によって次式のように電圧ΔＶｄだけ上昇する。
【００３９】
ΔＶｄ＝Ｃｓ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ０
ここで、ＣｔｆｔはＴＦＴのゲート・ソース間の寄生容量、Ｃｓは保持容量素子３２の保持容量、Ｃｌｃは液晶容量である。
【００４０】
マイナスフィールドの選択期間に負極性のデータ信号が書き込まれると、走査線Ｙｋ＋１の画素電圧は−Ｖになる。その書き込みが終了し時刻ｔ１にてＴＦＴ２６がオフすると、その画素電圧は−Ｖから電圧ΔＶｄ１だけ低下する。また、時刻ｔ１から期間τが経過すると（時刻ｔ２）、前段の走査線Ｙｋに印加される走査信号Ｇｋの電位が電圧Ｖ１だけ低下して基準値に戻る。このとき、走査線Ｙｋ＋１に接続された各画素２５の画素電圧が、電圧ΔＶｄ２だけ低下する。さらに、時刻ｔ２から選択期間ｈが経過すると（時刻ｔ３）、走査線Ｙｋ＋１に印加される走査信号Ｇｋ＋１の電圧が電圧Ｖ１だけ低下する。これにより、走査線Ｙｋ＋１に接続された各画素２５の画素電圧が、さらにΔＶｄ３だけ低下する。
【００４１】
一方、プラスフィールドでは、走査線Ｙｋ＋１の画素電圧は、選択期間に正極性のデータ信号が書き込まれると＋Ｖになり、その書き込みが終了してＴＦＴ２６がオフする瞬間に＋Ｖから電圧ΔＶｕ１だけ低下する。この後、その低下した画素電圧は、前段の走査信号Ｇｋの電位が電圧Ｖ２だけ上昇して基準値に戻ることによりΔＶｕ２だけ上昇する。さらに、走査信号Ｇｋ＋１の電圧が電圧Ｖ２だけ上昇すると、走査線Ｙｋ＋１の画素電圧がΔＶｕ３だけ上昇する。
【００４２】
このように、本実施形態の画素電圧補正制御では、各画素２５の画素電圧を変化させるようになっているが、上記各電圧ΔＶｄ１〜ΔＶｄ３，ΔＶｕ１〜ΔＶｕ３は、それぞれ下式で表される。
【００４３】
ΔＶｄ１＝Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊（Ｖ０−Ｖ１）
ΔＶｄ２＝Ｃｓ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ１
ΔＶｄ３＝Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ１
ΔＶｕ１＝Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊（Ｖ０＋Ｖ２）
ΔＶｕ２＝Ｃｓ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ２
ΔＶｕ３＝Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ２
なお、上記の各式ではそれぞれ単純化のために、Ｃｔｆｔはゲート電圧、ドレイン電圧に依存しないと仮定している。
【００４４】
本実施形態において、マイナスフィールド及びプラスフィールドでの電圧変調分の総計ΔＶｄｔ，ΔＶｕｔは、それぞれ下式で表される。
【００４５】
また、上記画素電圧補正制御を行うことより、液晶２４に印加される電圧は、プラスフィールドでは選択時の印加電圧である＋ＶよりもΔＶｕｔだけ高い電圧が印加され、マイナスフィールドでは選択時の印加電圧である−ＶよりもΔＶｄｔだけ低い電圧が印加される。つまり、画素電圧補正制御を行うことより、液晶２４の印加電圧が増幅されている。
【００４６】
また、図３及び図４に示す上記期間τは、電圧補正がゲート配線４０のなまりや電流供給能力不足で不十分になるのを避けるために設けてあるが、期間τの長さを特定の値にする必要はない。期間τを選択期間ｈと同じ長さにしてもよい。この場合、データ信号の各書き込み終了時から選択期間ｈと同じ長さの期間τ（τ＝ｈ）が経過したタイミングで走査信号の電圧を変化させればよく、回路構成が簡単になる。また、期間τ＝０でも問題がなければ、τ＝０とすることにより回路構成が更に簡単になる。
【００４７】
図５には、液晶２４に印加する電圧と液晶２４の透過率との関係を示している。すなわち、画素２５の液晶２４に２Ｖの電圧が印加される場合、液晶２４は光を透過するため画素２５が白色に見え、液晶２４に５Ｖの電圧が印加される場合、液晶２４は光を非透過状態にするため画素２５は黒色に見える。
【００４８】
ここで、データ信号の極性を１水平走査期間（１Ｈ）ごとに反転させる１Ｈ反転駆動により走査線の一本おきに黒と白を表示させる場合、液晶２４には５Ｖと−２Ｖ（又は−５Ｖと２Ｖ）が印加され、変化量の７Ｖの電圧が１Ｈ毎に印加される。一方、本実施形態のように、データ信号の極性を１フレーム毎に反転させるフレーム反転駆動により走査線の一本おきに黒と白を表示させる場合、液晶２４には５Ｖと２Ｖ（又は−５Ｖと−２Ｖ）が印加される。この場合、変化量は３Ｖの電圧となるため、本実施形態のようにフレーム反転駆動を採用すると、１Ｈ反転駆動の場合と比較して消費電力は３／７に低減される。
【００４９】
特に、ラスター表示（面内同一階調表示）の場合には、フレーム反転駆動におけるデータ信号の変化がフィールド内ではゼロとなるため、消費電力の低減効果は絶大となる。因みに、１Ｈ反転駆動でラスター表示する場合には、全面白表示で４Ｖ（２Ｖ〜−２Ｖ）の変化量が必要であるため、４Ｖ以上の変化量が必要となる。ラスター表示は実使用においてはあまり存在しないが、パーソナルコンピュータの画面では部分的ではあるがラスター表示が多用されている。従って、フレーム反転駆動を採用することで、画面表示のための低消費電力化が容易に実現される。
【００５０】
さらに、フレーム反転駆動の場合には垂直方向の画素間の電圧差が上記のように低減されるため、ディスクリネーションの発生が抑えられる。その結果、コントラストや開口率が向上する。さらに、高精細化も実現することができる。
【００５１】
因みに、ノート型パソコンやモニタなどで用いられる１３インチＸＧＡクラスの大きい画素（画素ピッチ２５４μｍの画素）の液晶表示装置では、データ信号の書き込みを通常の６０ＨＺのフレーム周波数で行う場合において、上記電圧補正制御を行うことで、フリッカ等の画像劣化を抑制することができる。しかし、最近の市場で要求される高精細な（２００ｐｐｉ（画素ピッチ１２５μｍ）以上の）液晶表示装置や１０００ｐｐｉ（画素ピッチ２５μｍ）程度のプロジェクター用Ｌ／Ｖ（ライトバルブ）になると、コントラストの高い表示を得ることができなくなる。
【００５２】
すなわち、高精細化を図ると、液晶容量そのものが小さくなり、ＴＦＴ２６のリーク電流によって画素電圧を次の書き込み時まで保持するのが難しくなる。ここで、ＴＦＴ２６のリーク電流に起因する画素電圧の電圧低下量ΔＶは、
ΔＶ＝Ｉｌｅａｋ・Ｔ１／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）
で表される。但し、ＩｌｅａｋはＴＦＴ２６のリーク電流であり、Ｔ１は保持期間である。従って、画素ピッチ２５４μｍが、高精細な画素である画素ピッチ１２５μｍや画素ピッチ２５μｍになると、液晶の容量Ｃｌｃは１／４、１／１００となり、上記保持期間中の電圧低下量ΔＶは４倍、１００倍となる。これにより、従来のように通常の６０ＨＺのフレーム周波数でデータ信号の書き込みを行う場合には、フリッカ等の画像劣化の問題が発生する。これに対し、本実施形態では、１２０ＨＺのフレーム周波数で書き込みを行うことにより、保持期間Ｔ１が短くなり電圧低下量ΔＶが低減されるため、フリッカ等の画像劣化の問題が解消される。
【００５３】
以上詳述したように本実施の形態は、以下の特徴を有する。
（イ）保持容量素子３２に接続されたゲート配線４０の電位をデータ信号の書き込み後に変化させることで、画素電極２９の印加電圧が補正され、液晶２４に加わる直流電圧成分を抑制することができる。これにより、保持容量素子３２の保持容量Ｃｓを小さくすることが可能となり開口率を向上できる。また、保持容量Ｃｓを小さくすると、リーク電流に起因する画素電圧の減少が懸念されるが、上記画素電圧補正制御では、液晶２４の印加電圧（画素電圧）の増幅効果があるため、リーク電流による画素電圧の減少を補正（キャンセル）することができる。
【００５４】
（ロ）各画素２５の画素電極２９へのデータ信号の書き込みを１２０ＨＺのフレーム周波数で行うので、フレーム周期が短くなる。即ち、フレーム周期を通常のフレーム周期（１／６０ｓｅｃ）の１／２（１／１２０ｓｅｃ）にすることができる。フレーム周期を短くすることにより、各画素２５の画素電極２９に書き込んだデータ信号（画素電圧）を次の書き込み時まで保持する保持期間が短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。その電圧低下量を小さくできることから、各画素２５に設けられる保持容量素子３２の保持容量を大きくする必要がなく、フリッカ、焼き付き、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示が得られる。従って、画素２５の高精細化を図りつつ、低消費電力でかつ明るい表示を実現することができる。
【００５５】
（ハ）本実施形態では、ゲート配線４０の電位を通常の２レベルから４レベルに変化させることで画素電圧補正制御が行われる。そのため、そのゲート配線４０の駆動回路を装置の外付けＩＣとして実現する場合には、回路の製造コストの増大を招く。これに対し、走査線駆動回路３３、信号線駆動回路３４、及び制御回路３５を、液晶表示パネル２１においてＴＦＴ２６が形成されている素子基板上に集積化することにより、特別な工程を増やすことなく液晶表示装置２０を製造することができる。また、走査線Ｙ１〜Ｙｍを利用して画素電圧補正制御が行われるので、その補正制御のための特別な配線を設ける必要がなく、変更が僅かですむ。
【００５６】
（ニ）液晶表示装置２０では、１フレーム毎に正極性の信号と負極性の信号とを交互に書き込むフレーム反転駆動を採用しているため、水平反転駆動を行う場合と比較して消費電力を低減できる。またこの場合、信号の電圧変化量が小さくなることから、ディスクリネーションが抑えられ、コントラストや開口率を向上でき、より明るい表示を得ることができる。
【００５７】
［第２実施形態］
次に、本発明の第２実施形態に係る液晶表示装置を図６〜図８に基づいて説明する。なお、この実施形態の説明において、上記第１実施形態と同様の部材及び信号には、同じ符号を使って重複した説明を省略する。
【００５８】
この第２実施形態は、各走査線Ｙ１〜Ｙｍにそれぞれ対応する複数の保持容量配線４１１〜４１ｍを各保持容量素子３２ａに個別に接続してある点で第１実施形態とは異なる。
【００５９】
図６では保持容量配線４１１〜４１ｍのうち、保持容量配線４１ｋと４１ｋ＋１のみを示している。これらの保持容量配線４１１〜４１ｍのうち選択される一つの走査線に対応する保持容量配線には、制御回路３５により制御される保持容量配線用の駆動回路（図示省略）から図７（ａ）〜（ｃ）及び図８（ａ），（ｂ）に示す電圧信号Ｓが出力される。本実施形態では、保持容量配線用の駆動回路（図示省略）が画素電圧補正手段に相当する。
【００６０】
図７（ａ）〜（ｃ）に示すように、プラスフィールドにおける電圧信号Ｓは、各走査線Ｙ１〜Ｙｍが順に選択される前或いはその選択時とほぼ同時に、基準値（例えば０Ｖ）より電圧Ｖ２だけ低い電圧値まで低下され、その低い電圧値が一定時間（期間τ１＋期間τ２）維持された後に基準値に戻るよう変化される。マイナスフィールドにおける電圧信号Ｓは、各走査線Ｙ１〜Ｙｍが順に選択される前或いはその選択時とほぼ同時に、基準値（例えば０Ｖ）より電圧Ｖ１だけ高い電圧値まで上昇され、その高い電圧値が一定時間（期間τ１＋期間τ２）維持された後に基準値に戻るよう変化される。期間τ２は、各選択期間の終了時から、基準値に戻るまでの期間である。
【００６１】
本実施形態の画素電圧補正制御により、選択された一つの走査線、例えば走査線Ｙｋ＋１に接続された各画素２５の画素電圧は、プラスフィールド及びマイナスフィールドにおいてそれぞれ図８（ｃ）に示すように変化する。
【００６２】
すなわち、プラスフィールドでは、例えば走査線Ｙｋ＋１の画素電圧は、正極性のデータ信号の書き込みが終了してＴＦＴ２６がオフする瞬間に＋Ｖから電圧ΔＶｕ４だけ低下する。この後、期間τ２が経過すると、走査線Ｙｋ＋１に接続された各画素の保持容量素子３２ａに保持容量配線４１ｋ＋１を介して供給される電位が前記低い電圧値から電圧Ｖ２だけ上昇して基準値に戻る。これにより、走査線Ｙｋ＋１に接続された各画素２５の画素電圧がΔＶｕ５だけ上昇する。
【００６３】
マイナスフィールドでは、走査線Ｙｋ＋１の画素電圧は、負極性のデータ信号の書き込みが終了してＴＦＴ２６がオフする瞬間に−Ｖから電圧ΔＶｄ４だけ低下する。この後、期間τ２が経過すると、保持容量配線４１ｋ＋１の電位が前記高い電圧値から電圧Ｖ１だけ低下することにより、走査線Ｙｋ＋１の画素電圧がΔＶｄ５だけ低下する。
【００６４】
このように各画素２５の画素電圧を変化させるようになっているが、上記各電圧ΔＶｄ４，ΔＶｄ５，ΔＶｕ４，ΔＶｕ５は、それぞれ下式で表される。
ΔＶｄ４＝Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ０
ΔＶｄ５＝Ｃｓ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ１
ΔＶｕ４＝Ｃｔｆｔ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ０
ΔＶｕ５＝Ｃｓ／（Ｃｔｆｔ＋Ｃｓ＋Ｃｌｃ）＊Ｖ２
なお、上記の各式ではそれぞれ単純化のために、Ｃｔｆｔはゲート電圧、ドレイン電圧に依存しないと仮定している。
【００６５】
本実施形態において、プラスフィールド及びマイナスフィールドでの電圧変調分の総計ΔＶｄｔ２，ΔＶｕｔ２は、それぞれ下式で表される。
【００６６】
このように構成された第２実施形態によれば、以下の作用効果を奏する。
（ホ）各走査線Ｙ１〜Ｙｍにそれぞれ対応する複数の保持容量配線４１１〜４１ｍを保持容量素子３２ａに個別に接続した。これにより、各画素２５の画素電圧を、直流電圧成分が生じないように個別に補正することができる。
【００６７】
［第３実施形態］
次に、本発明の第３実施形態に係る液晶表示装置を図９に基づいて説明する。この第３実施形態は、上記画素電圧補正制御をゲート配線４０を使って行う点で上記第１実施形態と同じであり、アナログ階調制御ではなく、サブフィールド駆動によるデジタル階調制御を行う点が第１実施形態と異なる。
【００６８】
すなわち、本実施形態の制御回路３５は、サブフィールド駆動により２Ｎ階調の表示を行うように、走査線駆動回路３３及び信号線駆動回路３４を制御する。その「サブフィールド駆動」では、１フレーム（プラスフィールド及びマイナスフィールドの各々）をＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割する。Ｎ個のサブフィードの期間は、各ビットに応じた長さに、即ち１（２０）：２（２１）：４（２２）・・・２Ｎ−１の比率に設定される。こうして設定されたＮ個のサブフィールドのうち最短のサブフィールドの周期で、階調データに基づき各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行う。
【００６９】
具体的に、本実施形態の制御回路３５は、２３階調（２ＮのＮ＝３で、８階調）の階調表示、即ち階調度０〜階調度７の階調表示を行うので、図９に示すように、１フレームが３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３にそれぞれ分割される。３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３の各期間（時間長）は、３ビットの階調データの各ビットに応じた長さに（２進法に従うように）、即ち１（２０）：２（２１）：４（２２）の比率に設定される。従って、サブフィールドＳＦ２，ＳＦ３の各期間は、サブフィールドＳＦ１の２倍，４倍になる。この場合、３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３のうち期間が最短のサブフィールドはＳＦ１であり、そのサブフィールドＳＦ１の周期Ｔ（図９参照）で、各画素２５にデータ信号として２値の電圧（Ｌレベルの電圧とＨレベルの電圧）のいずれか一方を書き込む。
【００７０】
本実施形態のサブフィールド駆動によるデジタル階調制御では、各画素２５の画素電極２９へのデータ信号の書き込みを６０Ｈｚのフレーム周波数（フレーム周期が１／６０ｓｅｃ）で行うとともに、各画素２５の画素電極２９に、１フレームにおいて周期Ｔ毎に、２値の電圧のいずれか一方を書き込む。つまり、１／６０秒（ｓｅｃ）の１フレームに、各画素２５の画素電極２９へのデータ信号の書き込みを周期Ｔ毎に７回（２３−１回）行う。そのために、制御回路３５は、同期信号及びクロック信号に基づき、１フレームにおいて、周期Ｔの間隔で垂直走査開始信号ＤＹ（図示省略）を走査線駆動回路３３に７回出力するようになっている。
【００７１】
上記左右の走査線駆動回路３３はそれぞれ、制御回路３５から垂直走査開始信号ＤＹ（以下、単に開始信号ＤＹという。）が入力される毎に、走査信号Ｇ１〜Ｇｍを順に生成して出力することで、走査線Ｙ１〜Ｙｍを順に選択するようになっている。つまり、走査線駆動回路３３は、１フレームの最初に１番目の開始信号ＤＹが入力されると、図９に示すように１回目の走査信号Ｇ１１〜Ｇｍ１を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する。この選択期間が１フレームにおける１回目の選択期間である。また、走査線駆動回路３３は、１番目の開始信号ＤＹの入力時から周期Ｔが経過する毎に２番目〜７番目の開始信号ＤＹがそれぞれ入力されると、２回目の走査信号Ｇ１２〜Ｇｍ２・・・７回目の走査信号Ｇ１７〜Ｇｍ７を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する。これらの選択期間が、１フレームにおける２回目〜７回目の選択期間である。このように走査線Ｙ１〜Ｙｍを順に選択する動作が１フレームに７回繰り返される。
【００７２】
また、制御回路３５には、同期信号及びクロック信号のほかに、フィールド駆動を行うのに、画像信号である２値のデータ信号として３ビットの階調データが入力される。その階調データは、下記の表１に示すように、（０００）から（１１１）までの８種類の２値のデータ信号である。
【００７３】
【表１】
【００７４】
信号線駆動回路３４は、走査線Ｙ１〜Ｙｍが順に選択される各選択期間に、選択された走査線に接続された各画素にデータ信号として、上記の表１に示すようにＬレベルの電圧又はＨレベルの電圧のいずれか一方を順に出力する。これにより、Ｌレベルの電圧又はＨレベルの電圧いずれか一方が、上記７回の各選択期間において、選択された走査線に接続された各画素２５の液晶容量３１と保持容量素子３２に、オン（導通状態）になったＴＦＴ２６を介して書き込まれる。そして、Ｌレベル又はＨレベルのデータ信号が書き込まれた後にＴＦＴ２６がオフ（非導通状態）になると、各画素２５の液晶容量３１と保持容量素子３２にデータ信号に応じた電荷が保持される。
【００７５】
下記の表２は、上述した８種類の階調度に応じた階調データと、１フレームにおけるサブフィールドＳＦ１（１回目の選択期間）、ＳＦ２（２回目と３回目の各選択期間）及びＳＦ３（４回目〜７回目の各選択期間）で一つの画素２５に印加されるデータ信号との関係を示してある。
【００７６】
【表２】
【００７７】
次に、サブフィールド駆動によるデジタル階調制御の動作について説明する。ここでは、一例として、ある１フレームで全ての画素２５に、階調データ（００１）に基づき、階調度１の表示をする場合について説明する。
【００７８】
走査線駆動回路３３は、１フレームの最初に１番目の開始信号ＤＹが入力されると、図９（ａ）〜（ｃ）に示す走査信号Ｇ１１〜Ｇｍ１を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する（１回目の選択期間）。これにより、走査線Ｙ１〜Ｙｍのうち選択された一つの走査線に接続された各画素２５のＴＦＴ２６がオンになる。
【００７９】
この１回目の選択期間（サブフィールドＳＦ１の間）において、信号線駆動回路３４は、選択された一つの走査線に接続された各画素２５に表２に示すようにＨレベルのデータ信号を順に出力する。これにより、その走査線に接続された各画素２５の液晶容量３１と保持容量素子３２に、Ｈレベルのデータ信号がＴＦＴ２６を介してそれぞれ書き込まれる。
【００８０】
１回目の選択期間が終了して各ＴＦＴ２６がオフになると、各画素２５に書き込まれたデータ信号（Ｈレベルの電圧）が、次の選択期間（２回目の選択期間）になるまでの保持期間（上記周期Ｔ−選択期間ｈ）の間保持される。
【００８１】
１番目の開始信号ＤＹの入力時から周期Ｔが経過して２番目の開始信号ＤＹが入力されると、走査線駆動回路３３は、走査信号Ｇ１２〜Ｇｍ２を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する。この２回目の選択期間、即ち図９に示すサブフィールドＳＦ２における最初の周期Ｔでは、信号線駆動回路３４は、選択される走査線Ｙ１〜Ｙｍの一つに接続された各画素２５にＬレベルのデータ信号を順に出力する。これにより、各画素２５の画素電極２９にＬレベルのデータ信号がＴＦＴ２６を介してそれぞれ書き込まれる。２回目の選択期間が終了してＴＦＴ２６がオフになると、各画素２５の画素電極２９に書き込まれたデータ信号（Ｌレベルの電圧）が、次の選択期間（３回目の選択期間）になるまでの前記保持期間の間保持される。
【００８２】
２番目の開始信号ＤＹの入力時から周期Ｔが経過して３番目の開始信号ＤＹが入力されると、走査線駆動回路３３は、走査信号Ｇ１３〜Ｇｍ３を順に出力し、走査線Ｙ１〜Ｙｍを順に選択する。この３回目の選択期間、即ち図９に示すサブフィールドＳＦ２における２番目の周期Ｔでは、信号線駆動回路３４は、選択される走査線の一つに接続された各画素２５にＬレベルのデータ信号を順に出力する。これにより、各画素にＬレベルの電圧がそれぞれ書き込まれる。３回目の選択期間が終了してＴＦＴ２６がオフになると、各画素２５に書き込まれた電荷（Ｌレベルの電圧）が、次の選択期間（４回目の選択期間）になるまでの前記保持期間の間保持される。
【００８３】
この後、上記と同様に４番目〜７番目の開始信号ＤＹが周期Ｔの間隔で入力される毎に、走査線駆動回路３３は、走査信号Ｇ１４〜Ｇｍ４・・・走査信号Ｇ１７〜Ｇｍ７を順に出力し、４回目〜７回目の選択期間になる。これら４回目〜７回目の選択期間、即ちサブフィールドＳＦ３における１回目〜４回目の各周期Ｔではそれぞれ、選択される走査線の一つに接続された各画素にＬレベルのデータ信号がそれぞれ書き込まれる。
【００８４】
こうして、上記７回目の選択期間において、最後に選択される走査線Ｙｍに接続された各画素にＬレベルのデータ信号を書き込むことにより、１画面を構成する全ての画素に階調度１の表示をさせて１画面を構成する動作（１フレーム周期）が終了する。
【００８５】
本実施形態の液晶表示装置においても、走査線Ｙ１〜Ｙｍに印加する走査信号Ｇ１〜Ｇｍの電圧を、データ信号の書き込み後において、選択時の電圧Ｖ０から、基準値（例えば０Ｖ）とは異なる電位に変化させることで、各画素２５の画素電圧を補正する画素電圧補正制御を行っている。
【００８６】
具体的には、制御回路３５は、プラスフィールドにおける正極性のデータ信号の書き込み後に、走査信号Ｇ１〜Ｇｍの電圧を選択時のＶ０から、基準値（例えば０Ｖ）より電圧Ｖ２だけ低い電圧値まで低下させる。そして、制御回路３５は、その低い電圧値を一定時間維持し、その後基準値に戻すように、走査線駆動回路３３を制御する。また、制御回路３５は、マイナスフィールドにおける負極性のデータ信号の書き込み後には、走査信号Ｇ１〜Ｇｍの電圧をＶ０から基準値より電圧Ｖ１だけ高い電圧値まで低下させる。そして、制御回路３５は、その高い電圧値を一定時間維持し、その後基準値に戻すように、走査線駆動回路３３を制御する。なおここで、一定時間は、選択期間ｈと期間τの合計時間である。
【００８７】
本実施形態においても、上記第１実施形態と同様に、液晶２４に加わる直流電圧成分が生じないように、電圧Ｖ１，Ｖ２と保持容量Ｃｓを設定している。
このように構成された第３実施形態によれば、以下の作用効果を奏する。
【００８８】
（ヘ）サブフィールド駆動により、各画素２５に２３階調（８階調）の階調表示、即ち階調度０〜階調度７の階調表示を行うことができる。
（ト）サブフィールド駆動では、１フレームを３ビットの階調データの各ビットに応じた長さの期間を有する３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３に分割する。３つのサブフィールドＳＦ１、ＳＦ２及びＳＦ３は、１：２：４の比率の期間（時間長）に設定される。そして、１フレームに、３つのサブフィールドのうち期間が最短のサブフィールドＳＦ１の周期Ｔで、階調データに基づき各画素２５にＬレベル又はＨレベルのデータ信号を書き込み２３階調の表示を行う。
【００８９】
このようなデジタル階調制御では、フレーム周波数を６０Ｈｚとすると、フレーム周期が１／６０秒（ｓｅｃ）である１フレームに、各画素２５へのデータ信号の書き込みを周期Ｔ毎に７回（２３−１回）行うことになる。これにより、１フレームにおいて各画素２５に書き込んだデータ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が通常の駆動方式よりも１／７だけ短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。例えば、画素ピッチが２００ｐｐｉ、１０００ｐｐｉになり、液晶容量Ｃｌｃが１／４、１／１００となり、保持期間中の電圧低下量が４倍、１００倍となるような場合に、２ＮのＮを適宜大きな値に設定することで、その電圧低下量を抑えることが可能になる。そのため、スイッチング素子のリーク電流を小さくして画素電圧の電圧低下量を小さくするために、各画素２５に設けられる保持容量素子３２の保持容量Ｃｓを大きくする必要がない。これにより、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。
【００９０】
［第４実施形態］
次に、本発明の第４実施形態に係る液晶表示装置を図１０に基づいて説明する。
【００９１】
この第４実施形態では、上記画素電圧補正制御を、各走査線Ｙ１〜Ｙｍにそれぞれ対応する複数の保持容量配線４１１〜４１ｍを使って行う点で上記第２実施形態と同じであるが、サブフィールド駆動によるデジタル階調制御を行う点で第２実施形態とは異なる。
【００９２】
この第４実施形態では、制御回路３５は、サブフィールド駆動により２Ｎ階調の表示を行うように、走査線駆動回路３３及び信号線駆動回路３４を制御する。また、複数の保持容量配線４１１〜４１ｍのうち選択される一つの走査線に対応する保持容量配線には、制御回路３５により制御される保持容量配線用の駆動回路（図示省略）から図１０（ａ）〜（ｃ）に示す電圧信号Ｓが出力される。
【００９３】
すなわち、プラスフィールドにおける電圧信号Ｓは、各走査線Ｙ１〜Ｙｍが順に選択される前或いはその選択時とほぼ同時に、基準値（例えば０Ｖ）より電圧Ｖ２だけ低い電圧値まで低下され、その低い電圧値が一定時間（期間τ１＋期間τ２）維持された後に基準値に戻るよう変化される。マイナスフィールドにおける電圧信号Ｓは、各走査線Ｙ１〜Ｙｍが順に選択される前或いはその選択時とほぼ同時に、基準値（例えば０Ｖ）より電圧Ｖ１だけ高い電圧値まで上昇され、その高い電圧値が一定時間（期間τ１＋期間τ２）維持された後に基準値に戻るよう変化される。期間τ２は、各選択期間の終了時から、基準値に戻るまでの期間である。
【００９４】
この実施形態においても、上記第２実施形態と同様に、直流電圧成分が生じないように、電圧Ｖ１，Ｖ２と保持容量Ｃｓを設定している。
このように構成された第４実施形態によれば、上記第３実施形態と同様にサブフィールド駆動によるデジタル階調表示を行うことができる。また、１フレームにおいて各画素２５に書き込んだデータ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が通常の駆動方式よりも１／７だけ短くなり、その保持期間中における画素電圧の電圧低下量を小さくすることができる。従って、コントラスト低下、開口率低下などの問題が発生するのを抑制しつつ、画素ピッチの小さい高精細な表示でかつ明るい表示が得られる。
【００９５】
［電子機器］
次に、上記各実施形態で説明した液晶表示装置２０の液晶表示パネル２１を用いた電子機器について説明する。液晶表示パネル２１は、図１１に示すようなモバイル型のパーソナルコンピュータに適用できる。図１１に示すパーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、液晶表示パネル２１を用いた表示ユニット７３とを備えている。この表示ユニット７３に用いた液晶表示パネル２１では、高精細でも、低消費電力でかつ明るい表示を実現することができる。
【００９６】
［変形例］
なお、この発明は以下のように変更して具体化することもできる。
・上記第３実施形態において、上述したサブフィールド駆動による階調制御に代えて、サブフィールド駆動による階調制御を次のように行う構成にも本発明は適用可能である。制御回路３５は、１フレームを同じ長さの期間（周期Ｔ）を有する２Ｎ−１個のサブフィールドに分割し、サブフィールド毎に、上記階調データに基づき各画素に２値の電圧のいずれか一方を書き込み２Ｎ階調の表示を行うように、走査線駆動回路３３及び信号線駆動回路３４を制御する。下記の表３は、一例として２３階調の表示を行う場合における８種類の階調データと、２３−１（＝７）個のサブフィールドＳＦ１〜ＳＦ７毎に行う１回目〜７回目の各選択期間で一つの画素２５に印加されるデータ信号との関係を示してある。
【００９７】
【表３】
【００９８】
・上記第３実施形態では、２３階調（２ＮのＮ＝３で、８階調）の階調表示、即ち階調度０〜階調度７の階調表示を行う構成であるが、Ｎの値を適宜設定して２Ｎ階調の表示、即ち階調度０〜階調度２Ｎ−１の階調表示を行う構成にも本発明は適用される。
【００９９】
・上記第１及び第２実施形態では、フレーム周波数を１２０Ｈｚとしているが、これに限定されるものではない。フレーム周波数を通常のフレーム周波数である６０Ｈｚの２倍（１２０Ｈｚ）以上とする液晶表示装置において、本発明は適用可能である。この場合、各画素２５に書き込んだデータ信号の電圧（画素電圧）を次の書き込み時まで保持する保持期間が短くなるので、高精細で明るい表示を実現することができる。勿論、第３実施形態におけるフレーム周波数を６０Ｈｚから１２０Ｈｚ以上のフレーム周波数に変更してもよい。
【０１００】
・上記各実施形態では、走査線Ｙ１〜Ｙｍを駆動するための左右２つの走査線駆動回路（Ｙドライバー）３３，３３を設けてあるが、走査線駆動回路３３を一つ設けた構成にも本発明は適用可能である。
【０１０１】
・上記各実施形態では、走査線駆動回路３３、信号線駆動回路３４及び制御回路３５は、素子基板上に内蔵されているように記載されているが、これに限るものではない。例えば、ＣＯＧでＩＣを各回路３３〜３５に実装してもよいし、内蔵を行わずにＴＡＢ等でＩＣを接続してもよい。また、制御回路３５は外部回路基板上に設けてもよい。
【０１０２】
・上記各実施形態では、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶２４を用いている。しかし、液晶２４として１８０°以上のねじれ配向を有するＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型、ＢＴＮ（Ｂｉ−ｓｔａｂｌｅ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型、強誘電型等のメモリ性を有する双安定型、高分子分散型、ゲストホスト型等を含めて、周知なものを広く用いることができる。
【０１０３】
・上記各実施形態において、液晶２４として非メモリ形（単安定型）のものを用いるのが好ましい。メモリ形の液晶はリーク電流の影響を保持に関して受けないが、非メモリ形の液晶であるとリーク電流の影響を受けるので、液晶２４として非メモリ形のものを用いる場合に特に有効となる。
【０１０４】
・上記各実施形態で用いたＴＦＴ２６は、ａ−Ｓｉ（アモルファスシリコン：非晶質シリコン）形の薄膜トランジスタ、ｐ−Ｓｉ（ポリシリコン）形の薄膜トランジスタ、或いは、単結晶シリコン、ＳｉＧｅを用いたひずみシリコン、他の半導体材料を用いたものであってもよい。
【０１０５】
・上記各実施形態では、各画素のスイッチング素子として３端子スイッチング素子であるＴＦＴを用いているが、これに代えてＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）のような２端子スイッチング素子を用いたアクティブマトリクス型液晶表示パネルにも本発明は適用可能である。なお、２端子スイッチング素子を用いる場合には、素子基板上にある各画素の画素電極と液晶を介して対向電極を対向基板側に設け、この対向電極を走査線ごと分割する。そして、素子基板上にある信号線と対向基板上にある対向電極（走査線）とが空間的に交差する個所に対応してＴＦＤのような２端子スイッチング素子を素子基板側に配置する。
【０１０６】
・上記各実施形態では、電気光学装置を液晶表示装置２０として説明したが、本発明はこれに限るものではなく、液晶以外の電気光学物質を用いた電気光学装置及び該電気光学装置を備えた電子機器に対しても適用可能である。例えば、本発明を有機ＥＬ素子などの発光素子を用いる電気光学装置に適用する場合、各画素に書き込む「データ信号」とは、各画素の発光素子を駆動する駆動用トランジスタのゲートに印加される電圧をいう。
【０１０７】
・液晶表示装置２０の液晶表示パネル２１は、図１１に示すようなパーソナルコンピュータに限らず、携帯電話、デジタルカメラ等の各種の電子機器に適用できる。
【０１０８】
・上記各実施形態において、走査線駆動回路３３は、走査線Ｙ１〜Ｙｍを順次に選択する垂直走査を、垂直走査開始時にＨレベルの走査方向切換え信号が入力されたときには上から順に行うとともに、Ｌレベルの走査方向切換え信号が入力されたときには下から順に行うようになっている。こうした構成は、本発明をプロジェクター用Ｌ／Ｖ（ライトバルブ）に適用して、スクリーンに投写する場合に有効になる。
【図面の簡単な説明】
【図１】第１実施形態の液晶表示装置を示す概略構成図。
【図２】液晶表示パネルの電気的等価回路を示す回路図。
【図３】（ａ）〜（ｃ）は走査信号の波形図。
【図４】（ａ），（ｂ）は走査信号の波形図、（ｃ）は画素電圧の波形図。
【図５】液晶の印加電圧と液晶の透過率との関係を示す特性図。
【図６】第２実施形態の液晶表示パネルの電気的等価回路を示す回路図。
【図７】（ａ）〜（ｃ）は走査信号の波形図。
【図８】（ａ），（ｂ）は走査信号の波形図、（ｃ）は画素電圧の波形図。
【図９】（ａ）〜（ｃ）は第３実施形態における走査信号を示す波形図。
【図１０】（ａ）〜（ｃ）は第４実施形態における走査信号を示す波形図。
【図１１】液晶表示装置を用いたパーソナルコンピュータを示す斜視図。
【符号の説明】
ＳＦ１〜ＳＦ７…サブフィールド、Ｔ…周期、Ｘ１〜Ｘｎ…信号線、Ｙ１〜Ｙｍ…走査線、２０…電気光学装置としての液晶表示装置、２４…液晶、２５…画素、２６…スイッチング素子としてのＴＦＴ、２９…画素電極、３２，３２ａ…保持容量素子、３５…制御回路、４０…ゲート配線、４１１〜４１ｍ…保持容量配線、７０…電子機器としてのパーソナルコンピュータ。
Claims (10)
- 複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備えた電気光学装置であって、
階調データに応じた電圧の信号を前記各画素の画素電極に書き込むアナログ階調制御を１２０ＨＺ以上のフレーム周波数で行う書き込み制御手段と、
前記保持容量素子に接続された配線の電位を前記画素への信号の書き込み後に変化させて前記画素電極に印加される電圧を補正する画素電圧補正手段と
を備えたことを特徴とする電気光学装置。 - 複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備えた電気光学装置であって、
１フレームをＮビットの階調データの各ビットに応じた長さの期間を有するＮ個のサブフィールドに分割し、１フレームに前記Ｎ個のサブフィールドのうち最短のサブフィールドの周期で、前記階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込む２Ｎ階調のデジタル階調制御を行う書き込み制御手段と、
前記保持容量素子に接続された配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させて前記画素電極に印加される電圧を補正する画素電圧補正手段と
を備えたことを特徴とする電気光学装置。 - 複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備えた電気光学装置であって、
１フレームを同じ長さの期間を有する２Ｎ−１個のサブフィールドに分割し、前記サブフィールド毎に、階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込む２Ｎ階調のデジタル階調制御を行う書き込み制御手段と、
前記保持容量素子に接続された配線の電位を前記２値の電圧のいずれか一方の書き込み後に変化させて前記画素電極に印加される電圧を補正する画素電圧補正手段と
を備えたことを特徴とする電気光学装置。 - 前記配線は、前記複数の走査線のうち１つ前に選択される前段の走査線に接続されるゲート配線であり、そのゲート配線は、前記画素電圧補正手段によって４つの電位レベルに制御されることを特徴とする請求項１〜３のいずれか１つに記載の電気光学装置。
- 前記配線は、前記保持容量素子にそれぞれ個別に接続された複数の保持容量配線であり、その保持容量配線は、前記画素電圧補正手段によって３つの電位レベルに制御されることを特徴とする請求項１〜３のいずれか１つに記載の電気光学装置。
- 前記画素電圧補正手段は、前記各画素に正極性の信号を書き込むプラスフィールドでは、該信号の書き込み後に前記配線を基準値よりも低い電位レベルに制御する一方、前記各画素に負極性の信号を書き込むマイナスフィールドでは、該信号の書き込み後に前記配線を基準値よりも高い電位レベルに制御することを特徴とする請求項１〜５のいずれか１つに記載の電気光学装置。
- １フレーム毎に正極性の信号と負極性の信号とを交互に書き込むフレーム反転駆動を行うことを特徴とする請求項１〜６のいずれか１つに記載の電気光学装置。
- 複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備え、前記スイッチング素子を駆動して前記各画素の画素電極に正極性の信号と負極性の信号とを所定期間毎に交互に書き込む電気光学装置の駆動方法であって、
階調データに応じた電圧の信号を前記各画素の画素電極に書き込むアナログ階調制御を１２０ＨＺ以上のフレーム周波数で行うとともに、
前記保持容量素子に接続されている配線の電位を前記画素への信号の書き込み後に変化させて前記画素電極の印加電圧を補正することを特徴とする電気光学装置の駆動方法。 - 複数の走査線と複数の信号線との交差部に対応して配置された複数の画素と、前記各画素に設けられたスイッチング素子と、前記各画素の画素電極に接続された保持容量素子とを備え、前記スイッチング素子を駆動して前記各画素の画素電極に正極性の信号と負極性の信号とを所定期間毎に交互に書き込む電気光学装置の駆動方法であって、
１フレームを複数のサブフィールドに分割し、各サブフィールドに対応する周期で、階調データに基づき前記各画素に２値の電圧のいずれか一方を書き込むデジタル階調制御を行うとともに、
前記保持容量素子に接続されている配線の電位を前記２値の電圧の書き込み後に変化させて前記画素電極の印加電圧を補正することを特徴とする電気光学装置の駆動方法。 - 請求項１〜７のいずれか１つに記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155879A JP2004361429A (ja) | 2003-05-30 | 2003-05-30 | 電気光学装置、電気光学装置の駆動方法、及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155879A JP2004361429A (ja) | 2003-05-30 | 2003-05-30 | 電気光学装置、電気光学装置の駆動方法、及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004361429A true JP2004361429A (ja) | 2004-12-24 |
Family
ID=34050152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003155879A Pending JP2004361429A (ja) | 2003-05-30 | 2003-05-30 | 電気光学装置、電気光学装置の駆動方法、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004361429A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006330084A (ja) * | 2005-05-23 | 2006-12-07 | Nec Corp | 液晶表示装置及びその駆動方法 |
| JP2009080459A (ja) * | 2007-09-26 | 2009-04-16 | Beijing Boe Optoelectronics Technology Co Ltd | 残影回避方法と装置 |
| JP2011107498A (ja) * | 2009-11-19 | 2011-06-02 | Seiko Epson Corp | 液晶装置、その駆動方法、及び電子機器 |
-
2003
- 2003-05-30 JP JP2003155879A patent/JP2004361429A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006330084A (ja) * | 2005-05-23 | 2006-12-07 | Nec Corp | 液晶表示装置及びその駆動方法 |
| JP2009080459A (ja) * | 2007-09-26 | 2009-04-16 | Beijing Boe Optoelectronics Technology Co Ltd | 残影回避方法と装置 |
| US8284184B2 (en) | 2007-09-26 | 2012-10-09 | Beijing Boe Optoelectronics Technology Co., Ltd. | Method and device for avoiding image sticking |
| JP2011107498A (ja) * | 2009-11-19 | 2011-06-02 | Seiko Epson Corp | 液晶装置、その駆動方法、及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100654824B1 (ko) | 전기 광학 장치의 구동 방법, 전기 광학 장치 및 전자 기기 | |
| US7643001B2 (en) | Liquid crystal display device and driving method of the same | |
| JP4580775B2 (ja) | 表示装置及びその駆動方法 | |
| US11081040B2 (en) | Pixel circuit, display device and driving method | |
| US10121427B2 (en) | Liquid crystal display device having an overdriving data generator and method of driving the same | |
| JP4330059B2 (ja) | 液晶表示装置及びその駆動制御方法 | |
| KR101374763B1 (ko) | 표시 장치 및 그것의 구동 방법 | |
| US20040017344A1 (en) | Liquid-crystal display device and driving method thereof | |
| JP4206805B2 (ja) | 電気光学装置の駆動方法 | |
| JP5346381B2 (ja) | 画素回路及び表示装置 | |
| JP5346380B2 (ja) | 画素回路及び表示装置 | |
| JP2004012872A (ja) | 表示装置及びその駆動方法 | |
| US20090219237A1 (en) | Electro-optical device, driving method thereof, and electronic apparatus | |
| KR101255705B1 (ko) | 게이트 구동 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법 | |
| US8872809B2 (en) | Liquid crystal display apparatus, drive circuit therefor, and drive method therefor | |
| KR100389027B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US20110267323A1 (en) | Electro-optical apparatus and electronics device | |
| JP4245550B2 (ja) | 動画質の向上した液晶ディスプレイ及びその駆動方法 | |
| JP4049192B2 (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
| US20120062535A1 (en) | Driving method of electro-optical device, electro-optical device, and electronic apparatus | |
| JP2001166749A (ja) | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 | |
| JPH10301087A (ja) | 液晶表示装置 | |
| JP2004309843A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP2004361429A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
| JP2005148362A (ja) | Ｔｆｔ液晶パネルの駆動方法及びｔｆｔ液晶パネル駆動モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090908 |