JP4939958B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4939958B2
JP4939958B2 JP2007021993A JP2007021993A JP4939958B2 JP 4939958 B2 JP4939958 B2 JP 4939958B2 JP 2007021993 A JP2007021993 A JP 2007021993A JP 2007021993 A JP2007021993 A JP 2007021993A JP 4939958 B2 JP4939958 B2 JP 4939958B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
luminance
node
nodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007021993A
Other languages
English (en)
Other versions
JP2008185997A (ja
Inventor
康二 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2007021993A priority Critical patent/JP4939958B2/ja
Priority to TW096137309A priority patent/TW200831993A/zh
Priority to CN2007101669338A priority patent/CN101236730B/zh
Priority to US11/929,691 priority patent/US20080180379A1/en
Priority to KR1020080009526A priority patent/KR100899503B1/ko
Publication of JP2008185997A publication Critical patent/JP2008185997A/ja
Application granted granted Critical
Publication of JP4939958B2 publication Critical patent/JP4939958B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、コンデンサの電荷配置に起因する輝度ムラの解消を図った液晶表示装置に関する。
従来の液晶表示装置にあっては、例えば、図５のように画素が配置される。そして、画素Ｂ１１〜Ｂ１ｎ、Ｇ１１〜Ｇ１ｎ、Ｒ１１〜Ｒ１ｎ、Ｂ２１〜Ｂ２ｎ、Ｇ２１〜Ｇ２ｎ、Ｒ２１〜Ｒ２ｎからなる部分の輝度が、画素Ｂ３１〜Ｂ３ｎ、Ｇ３１〜Ｇ３ｎ、Ｒ３１〜Ｒ３ｎ、Ｂ４１〜Ｂ４ｎ、Ｇ４１〜Ｇ４ｎ、Ｒ４１〜Ｒ４ｎからなる部分の輝度よりも低くなる場合がある。つまり、前者の部分が暗く、後者の部分が明るく、他の部分でも同様の輝度分布となる場合がある。つまり、垂直走査方向に伸びる筋状の輝度ムラが発生するという問題がある。
この出願の発明に関連する先行技術文献情報としては次のものがある。
特開２００２−３２８６５９号公報
図５では、例えば、画素Ｇ１１と画素Ｇ１３で輝度を最大に設定しようとしても、画素Ｇ１１の輝度の方が低くなり、他でも同様となっており、それが輝度ムラとして認識されるのである。
画素Ｇ１１の輝度の方が低くなる理由を説明する前に、画素Ｇ１１に最大の輝度を設定するときの概略動作を説明する。
図６は、図５に示す液晶表示装置の一部を示す図である。
画素Ｇ１１の輝度を定める期間ＴＧ１１が訪れると、信号処理回路５１Ｌは、デジタルデータをＤＡ変換回路４１Ｌ’に送信する。
ＤＡ変換回路４１Ｌ’は、アナログスイッチＳＷ０１〜ＳＷ６４から、デジタルデータに応じたもの（例えば、アナログスイッチＳＷ０１）を選択し、そのアナログスイッチでは、その回路節点間（例えば、回路節点Ｔ０１Ａ、Ｔ０１Ｂ間）を接続する。このとき、残りのアナログスイッチ（アナログスイッチＳＷ０２など）では、回路節点をフローティングにする。
回路節点Ｐ１〜Ｐ６４では、デジタルデータにより選択された回路節点だけが、アンプ回路３１Ｌの入力回路節点に接続される。
アンプ回路３１Ｌは、その回路節点からＤＡ変換回路４１Ｌ’を介して、自身のコンデンサに電荷を配置する。
アンプ回路３１Ｌは、自身の入力回路節点の電圧を増幅し、増幅後の電圧を出力回路節点に出力する。
選択回路２１Ｌは、アナログスイッチＳＷＡの回路節点ＴＣと回路節点ＴＧ１を接続する。これにより、増幅後の電圧が信号線ＸＧ１に与えられる。
かくして、画素Ｇ１１の輝度がデジタルデータに応じたものとなる。
次に、画素Ｇ１１と画素Ｇ１３で輝度を最大に設定しようとしても、画素Ｇ１１の輝度の方が低くなる理由を説明する。
図７は、図６に示すアンプ回路３１Ｌの出力回路節点に現れる電圧を示す図である。
まず、期間ＴＢ３１では、アンプ回路３１Ｌにおいて、例えば、回路節点Ｐ６４からの電荷配置により、回路節点Ｐ６４に応じた電荷の配置状況がつくられる。これにより、アンプ回路３１Ｌの出力回路節点に電圧が現れ、この電圧により画素Ｂ３１の輝度が設定される。
続く期間ＴＧ１１では、例えば、回路節点Ｐ１に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点には、最大の輝度を定める電圧Ｖｍａｘを理想とする電圧が現れ、この電圧により画素Ｇ１１の輝度が設定される。
このように、回路節点Ｐ６４に応じた電荷の配置状況をつくり、次に回路節点Ｐ１に応じた電荷の配置状況をつくると、後者の電荷配置においては、アンプ回路３１Ｌの入力回路節点を出入りする電荷量が比較的多くなる。そのため、電圧Ｖｍａｘとの電位差が大きく。
続く期間ＴＧ３１でも、例えば、回路節点Ｐ１に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点には、電圧Ｖｍａｘを理想とする電圧が現れ、この電圧により画素Ｇ３１の輝度が設定される。
続く期間ＴＲ１１では、例えば、回路節点Ｐ６４に応じた電荷の配置状況がつくられ、これにより、これにより、アンプ回路３１Ｌの出力回路節点に電圧が現れ、この電圧により画素Ｒ１１の輝度が設定される。
つまり、期間ＴＧ３１と比較して、期間ＴＧ１１では、電圧Ｖｍａｘとの電位差が大きくなることで、画素Ｇ１１の輝度が低くなるのである。
ましては、複数の信号線を順次に選択するので、そうでない場合に比べて、期間ＴＧ１１などの期間が短く、これが、電圧Ｖｍａｘとの電位差が大きくなる一因にもなっている。
ここでは、抵抗分圧の原理だけを用いるＤＡ変換回路４１Ｌ’つまり抵抗分圧の原理だけを用いるＲＤＡＣ（アールダック）での不都合を説明した。
このように、デジタルデータをアナログの電圧に変換するＤＡ変換回路としては、コンデンサへの電荷配置を利用するものがあり、これはＣＤＡＣ（シーダック）と称される。 そして、そのＣＤＡＣでも、デジタルデータにより、電荷の配置状況が変化する。つまり、アンプ回路３１Ｌにおいて電荷の配置状況が変化するのと同じ状況変化が、ＣＤＡＣでも発生するのである。
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、コンデンサの電荷配置に起因する輝度ムラの解消を図った液晶表示装置を提供することにある。
上記の課題を解決するために、請求項１記載の液晶表示装置は、複数の画素で構成された表示部と、予め定められた数の前記画素ごとに該画素に接続された信号線と、ラダー抵抗における複数の回路節点に電圧を発生させる階調電圧生成回路と、前記複数の回路節点から、画素の輝度を定めるデジタルデータで定まる電位が生じる回路節点を選択するＤＡ変換回路と、コンデンサを備え、前記選択された回路節点から、当該コンデンサに電荷を配置するアンプ回路と、該アンプ回路で増幅された後の電圧を信号線に与える電圧供給手段と、前記複数の回路節点の電圧の中での最大電圧と最小電圧の間の中間電圧を出力する電源と、前記選択された回路節点から前記コンデンサへの電荷配置に先立ち、前記電源から前記コンデンサに電荷を配置する回路とを備えることを特徴とする。
この請求項１の液晶表示装置では、例えば、中間電圧より大きい電圧が生じるラダー抵抗の回路節点により、その電圧に応じた電荷の配置状況をアンプ回路においてつくり、次に、中間電圧より小さい電圧が生じるラダー抵抗の回路節点により、その電圧に応じた電荷の配置状況をアンプ回路においてつくる場合、まずは、中間電圧より大きい電圧に応じた配置状況が中間電圧に応じた配置状況に変化する。この期間を戻り期間という。次に、それが中間電圧より小さい電圧に応じた配置状況に変化する。
この液晶表示装置では、中間電圧を出力する電源から予めアンプ回路のコンデンサに電荷を配置することで、ラダー抵抗での電圧降下がなくなり、戻り期間が短縮される。よって、中間電圧より大きい電圧に応じた配置状況から中間電圧より小さい電圧に応じた配置状況に変化するまでの時間が、戻り期間の短縮分だけ短くなる。
これにより、アンプ回路の出力回路節点では、理想の電圧との電位差が小さくなり、画素の輝度が理想の輝度に近づく。その結果、輝度ムラの解消を図ることができる。
請求項２記載の液晶表示装置は、複数の画素で構成された表示部と、予め定められた数の前記画素ごとに該画素に接続された信号線と、ラダー抵抗における複数の回路節点に電圧を発生させる階調電圧生成回路と、前記複数の回路節点から、画素の輝度を定めるデジタルデータの上位ビットで定まる電圧範囲の両端電位が生じる回路節点を選択する上位ビット変換部と、複数のコンデンサを備え、前記選択された回路節点から、当該コンデンサに電荷を配置し、１つの当該コンデンサの電極の電圧が前記デジタルデータに応じたものとなるように、当該デジタルデータの下位ビットに応じた電荷の再配置を行う下位ビット変換部と、前記電極の電圧を増幅するアンプ回路と、該アンプ回路で増幅された後の電圧を信号線に与える電圧供給手段と、前記複数の回路節点の電圧の中での最大電圧と最小電圧の間の中間電圧を出力する電源と、前記選択された回路節点から前記コンデンサへの電荷配置に先立ち、前記電源から前記コンデンサに電荷を配置する回路とを備えることを特徴とする。
この請求項２の液晶表示装置では、例えば、中間電圧より大きい電圧が生じるラダー抵抗の回路節点により、その電圧に応じた電荷の配置状況を下位ビット変換部においてつくり、次に、中間電圧より小さい電圧が生じるラダー抵抗の回路節点により、その電圧に応じた電荷の配置状況を下位ビット変換部においてつくる場合、まずは、中間電圧より大きい電圧に応じた配置状況が中間電圧に応じた配置状況に変化する。この期間を戻り期間という。次に、それが中間電圧より小さい電圧に応じた配置状況に変化する。
この液晶表示装置では、中間電圧を出力する電源から予め下位ビット変換部のコンデンサに電荷を配置することで、ラダー抵抗での電圧降下がなくなり、戻り期間が短縮される。よって、中間電圧より大きい電圧に応じた配置状況から中間電圧より小さい電圧に応じた配置状況に変化するまでの時間が、戻り期間の短縮分だけ短くなる。
これにより、アンプ回路の出力回路節点では、理想の電圧との電位差が小さくなり、画素の輝度が理想の輝度に近づく。その結果、輝度ムラの解消を図ることができる。
請求項３記載の液晶表示装置は、請求項１または２記載の液晶表示装置において、前記電圧供給手段は、前記複数の信号線を組分けした各組で信号線を順次に選択し、選択された信号線に接続された画素の輝度を定めるデジタルデータにより得た電圧を当該信号線に与える選択回路であることを特徴とする。
この請求項３記載の液晶表示装置によれば、画素に輝度を設定する期間が短く、理想の電圧との電位差が大きくなりやすい状況にあっても、実際には電位差は小さくなり、画素の輝度が理想の輝度に近づく。その結果、輝度ムラが発生しやすい状況にあっても、それを発生しにくくすることとができる。
本発明の液晶表示装置によれば、中間電圧を出力する電源から予めアンプ回路や下位ビット変換部のコンデンサに電荷を配置することで、アンプ回路や下位ビット変換部では、電荷配置完了までの時間が短くなる。これにより、アンプ回路の出力回路節点では、理想の電圧との電位差が小さくなり、画素の輝度が理想の輝度に近づく。その結果、輝度ムラとしての認識をされにくくすることができる。
以下、本発明の実施の形態を図面を参照して説明する。
［第１の実施の形態］
図１は、第１の実施の形態に係る液晶表示装置の概略の構成図である。
図１に示すように、この液晶表示装置は、画素Ｂ１１などで構成された表示部１と、画素Ｂ１１〜Ｂ１ｎに接続された信号線ＸＢ１などと、信号線ＸＢ１、ＸＧ１、ＸＲ１、ＸＢ３、ＸＧ３、ＸＲ３に接続された選択回路２１Ｌなどと、この選択回路２１Ｌに接続されたアンプ回路３１Ｌなどと、このアンプ回路３１Ｌに接続されたＤＡ変換回路４１Ｌなどとを備える。
全信号線は複数の組に組み分けされ、例えば、その１つは、信号線ＸＢ１、ＸＧ１、ＸＲ１、ＸＢ３、ＸＧ３およびＸＲ３で構成される。これらの信号線に接続された画素の輝度設定には、選択回路２１Ｌ、アンプ回路３１ＬおよびＤＡ変換回路４１Ｌが使用される。
信号線ＸＢ２、ＸＧ２、ＸＲ２、ＸＢ４、ＸＧ４およびＸＲ４で構成された信号線の組について言えば、これらの信号線に接続された画素の輝度設定には、選択回路２１Ｕ、アンプ回路３１ＵおよびＤＡ変換回路４１Ｕが使用される。
他の組の信号線に接続された画素の輝度設定にも、同様に、その組に専用の選択回路、アンプ回路およびＤＡ変換回路が使用される。
符号に「Ｕ」または「Ｌ」を付けることにより分けて示したように、選択回路、アンプ回路、ＤＡ変換回路は、表示部１を挟んで、一方の側に配置されたものと、他方の側に配置されたものに２分されている。
図示しないが、画素Ｂ１１、Ｇ１１、Ｒ１１、〜に接続された走査線などと、これらの走査線に接続された走査回路が設けられる。
図２は、図１の選択回路２１Ｌ、アンプ回路３１ＬおよびＤＡ変換回路４１Ｌ、ならびに、そのＤＡ変換回路４１Ｌに接続された信号処理回路５１Ｌおよび階調電圧生成回路６（ＤＡ変換回路４１Ｌ以下は、図１では不図示）を示す図である。
選択回路２１Ｌは、信号線に電圧を与えるものであり、これを電圧供給手段と称してもよい。
階調電圧生成回路６は、ラダー抵抗６２、反転回路６３、６４、６５を備える。反転回路６３の出力節点は、ラダー抵抗６２の一方の端点に接続される。また、反転回路６４、６５が直列接続され、後段の反転回路６５の出力節点が、ラダー抵抗６２の他方の端点に接続される。ラダー抵抗６２では、６４箇所の回路節点Ｐ１〜Ｐ６４が設定される。
ＤＡ変換回路４１Ｌは、アナログスイッチＳＷ０１〜ＳＷ６４、ＳＷ１を備える。
アナログスイッチＳＷ０１の回路節点Ｔ０１Ａが回路節点Ｐ１に接続される。アナログスイッチＳＷ０２〜ＳＷ６４も同様に回路節点Ｐ２〜Ｐ６４に接続される。
アナログスイッチＳＷ０１の回路節点Ｔ０１Ｂが、アナログスイッチＳＷ１の回路節点Ｔ１Ａに接続される。アナログスイッチＳＷ０２〜ＳＷ６４も同様に回路節点Ｔ１Ａに接続される。
アナログスイッチＳＷ１の回路節点Ｔ１Ｂは、アンプ回路３１Ｌの入力回路節点に接続される。
第１の実施の形態では、画素に最小輝度を設定するときに信号線に与えるべき電圧を出力する電源ＶＣＯＭが用いられる。かかる電圧は、回路節点Ｐ１〜Ｐ６４の電圧の中での最大電圧と最小電圧の間に存在する電圧であり、最大電圧と最小電圧の間という意味で、これを中間電圧という。
アナログスイッチＳＷ１の回路節点Ｔ１Ｃは電源ＶＣＯＭに接続される。
選択回路２１Ｌは、回路節点ＴＢ１、ＴＧ１、ＴＲ１、ＴＢ３、ＴＧ３、ＴＲ３およびＴＣを備えたアナログスイッチＳＷＡを備える。回路節点ＴＢ１が信号線ＸＢ１に接続され、回路節点ＴＧ１が信号線ＸＧ１に接続され、回路節点ＴＲ１が信号線ＸＲ１に接続され、回路節点ＴＢ３が信号線ＸＢ３に接続され、回路節点ＴＧ３が信号線ＸＧ３に接続され、回路節点ＴＲ３が信号線ＸＲ３に接続され、回路節点ＴＣがアンプ回路３１Ｌの出力回路節点に接続されている。
（第１の実施の形態の動作）
次に、第１の実施の形態の動作を説明する。
図２の信号処理回路５１Ｌに、例えば、図１に示す画素Ｇ１１の輝度を定めるデジタルデータが送信される。デジタルデータは、例えば、液晶表示装置とは別の制御装置から送信される。
画素の輝度は、その画素が接続された信号線の電圧に応じたものとなるので、デジタルデータはその電圧に応じた数値となる。デジタルデータは、ここでは、６ビットで構成され、これにより、例えば６４階調を表現する。
例えば、あるフレーム期間では、反転回路６３、６４の入力接点にハイレベルの極性反転信号が入力される。これにより、回路節点Ｐ１〜Ｐ６４では、回路節点Ｐ１の電圧が最も高くなり、回路節点Ｐ２からＰ６４の順で低くなる。
画素Ｇ１１の輝度を定める期間ＴＧ１１が訪れると、信号処理回路５１Ｌは、デジタルデータをＤＡ変換回路４１Ｌに送信する。
ＤＡ変換回路４１Ｌは、まず、アナログスイッチＳＷ１の回路節点Ｔ１Ｂ、Ｔ１Ｃ間を接続し、回路節点Ｔ１Ａをフローティングにする。
これにより、電源ＶＣＯＭが、アナログスイッチＳＷ１を介して、アンプ回路３１Ｌの入力回路節点に接続される。
アンプ回路３１Ｌは、電源ＶＣＯＭからＤＡ変換回路４１Ｌを介して、自身のコンデンサに電荷を配置する。
電源ＶＣＯＭからの電荷配置をすると、ラダー抵抗６２の抵抗値で電圧降下が生じるようなことがないので、電荷配置が短時間でなされる。
電源ＶＣＯＭからの電荷配置の期間の長さは予め定められており、その期間が終了する。
すると、ＤＡ変換回路４１Ｌは、アナログスイッチＳＷ１の回路節点Ｔ１Ａ、Ｔ１Ｂ間を接続し、回路節点Ｔ１Ｃをフローティングにする。
また、ＤＡ変換回路４１Ｌは、アナログスイッチＳＷ０１〜ＳＷ６４から、デジタルデータに応じたもの（例えば、アナログスイッチＳＷ０１）を選択し、そのアナログスイッチでは、その回路節点間（例えば、回路節点Ｔ０１Ａ、Ｔ０１Ｂ間）を接続する。このとき、残りのアナログスイッチ（アナログスイッチＳＷ０２など）では、回路節点をフローティングにする。
回路節点Ｐ１〜Ｐ６４では、デジタルデータにより選択された回路節点だけが、アンプ回路３１Ｌの入力回路節点に接続される。
アンプ回路３１Ｌは、その回路節点からＤＡ変換回路４１Ｌを介して、自身のコンデンサに電荷を配置する。
このとき、デジタルデータに応じた電荷の配置状況がつくられるのだが、電源ＶＣＯＭからの電荷配置をすることで、そうしない場合に比べて、デジタルデータに応じた電荷の配置状況がつくられるまでの時間の長さが短くなる場合がある。
ここで、その理由を説明する。
例えば、回路節点Ｐ６４でこれに応じた配置状況をつくり、次に回路節点Ｐ１でこれに応じた配置状況をつくる場合、まずは、回路節点Ｐ６４に応じた配置状況が電源ＶＣＯＭに応じた配置状況に変化する。この期間を戻り期間という。次に、それが回路節点Ｐ１に応じた配置状況に変化する。電源ＶＣＯＭからの電荷配置をすることで、ラダー抵抗６２を介さなくてよいので、ラダー抵抗６２の抵抗値で電圧降下が生じず、戻り期間が短縮される。よって、回路節点Ｐ６４に応じた配置状況が回路節点Ｐ１に応じた配置状況になるまでの時間が、戻り期間の短縮分だけ短くなる。
さて、アンプ回路３１Ｌは、入力回路節点の電圧を増幅し、増幅後の電圧を出力回路節点に出力する。
選択回路２１Ｌは、アナログスイッチＳＷＡの回路節点ＴＣと回路節点ＴＧ１を接続し、その他の回路節点をフローティングにする。これにより、増幅後の電圧が信号線ＸＧ１に与えられる。
かくして、画素Ｇ１１の輝度がデジタルデータに応じたものとなる。
図３は、図２に示すアンプ回路３１Ｌの出力回路節点に現れる電圧を示す図である。
まず、期間ＴＢ３１では、例えば、回路節点Ｐ６４に応じた電荷の配置状況がつくられる。これにより、アンプ回路３１Ｌの出力回路節点に電圧が現れ、この電圧により画素Ｂ３１の輝度が設定される。
続く期間ＴＧ１１では、例えば、回路節点Ｐ１に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点には、最大の輝度を定める電圧Ｖｍａｘを理想とする電圧が現れ、この電圧により画素Ｇ１１の輝度が設定される。
このように、回路節点Ｐ６４に応じた電荷の配置状況をつくり、次に回路節点Ｐ１に応じた電荷の配置状況をつくると、後者の電荷配置においては、アンプ回路３１Ｌの入力回路節点を出入りする電荷量が比較的多くなる。
電源ＶＣＯＭからの電荷配置をしないと、ラダー抵抗６２の抵抗値による電圧降下が生じ、電圧Ｖｍａｘとの電位差が大きくなってしまうのだが、電源ＶＣＯＭからの電荷配置をすることで、ラダー抵抗６２の抵抗値による電圧降下がなく、電荷の配置完了までの時間が短くなる。よって、電圧Ｖｍａｘとの電位差が短時間で小さくなる。つまり、アンプ回路３１Ｌの出力回路節点の電圧が短時間で電圧Ｖｍａｘに近づくこととなる。
なお、図３では、それでも電圧は電圧Ｖｍａｘに届かないが、電源ＶＣＯＭからの電荷配置をしない場合（図６）に比べて改善がみられる。
こうして、画素Ｇ１１の輝度は、電源ＶＣＯＭからの電荷配置をしない場合に比べて、最大の輝度に近いものとなる。
続く期間ＴＧ３１でも、例えば、回路節点Ｐ１に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点には、電圧Ｖｍａｘを理想とする電圧が現れ、この電圧により画素Ｇ３１の輝度が設定される。
続く期間ＴＲ１１では、例えば、回路節点Ｐ６４に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点に電圧が現れ、この電圧により画素Ｒ１１の輝度が設定される。
かくして、選択回路２１Ｌが信号線の組で順次に信号線を選択し、選択された信号線に接続された画素の輝度を定めるデジタルデータにより得た電圧を当該信号線に与えることで、各画素の輝度が設定される。
そして、期間ＴＧ３１のように、期間ＴＧ１１でも、電圧Ｖｍａｘとの電位差が小さくなるので、画素Ｇ１１の輝度を高めて、画素Ｇ３１の輝度に近づけることができるのである。
同様にして、画素Ｂ１１〜Ｂ１ｎ、Ｇ１１〜Ｇ１ｎ、Ｒ１１〜Ｒ１ｎ、Ｂ２１〜Ｂ２ｎ、Ｇ２１〜Ｇ２ｎ、Ｒ２１〜Ｒ２ｎからなる部分の輝度を、画素Ｂ３１〜Ｂ３ｎ、Ｇ３１〜Ｇ３ｎ、Ｒ３１〜Ｒ３ｎ、Ｂ４１〜Ｂ４ｎ、Ｇ４１〜Ｇ４ｎ、Ｒ４１〜Ｒ４ｎからなる部分の輝度に近づけることができる。よって、垂直走査方向に伸びる筋状の輝度ムラの解消を図ることができる。
また、第１の実施の形態のような場合、つまり、複数の信号線を組分けした各組で信号線を順次に選択し、選択された信号線に接続された画素の輝度を定めるデジタルデータにより得た電圧を当該信号線に与える場合は、画素に輝度を設定する期間が短く、理想の電圧との電位差が大きくなりやすいのだが、そのような状況にあっても、実際には電位差は小さくなり、画素の輝度が理想の輝度に近づく。その結果、輝度ムラが発生しやすい状況にあっても、それを発生しにくくすることとができる。
［第２の実施の形態］
次に、第２の実施の形態に係る液晶表示装置について説明する。なお、第１の実施の形態で説明したものと同一あるいは類似のものには同一符号を付与することで便宜を図ることとする。
第２の実施の形態の液晶表示装置は、図１と同様に構成されるので、図１の説明を省略する。
図４は、第２の実施の形態の階調電圧生成回路６、ＤＡ変換回路４１Ｌ、信号処理回路５１Ｌ、アンプ回路４１Ｌ、選択回路２１Ｌを示す図である。階調電圧生成回路６とＤＡ変換回路４１Ｌは、第１の実施の形態のものとは異なるが、便宜的に同一符号をつけることとする。
階調電圧生成回路６は、ラダー抵抗６２、反転回路６３、６４、６５を備える。反転回路６３の出力節点が、ラダー抵抗６２の一方の端点に接続される。また、反転回路６４、６５が直列接続され、後段の反転回路６５の出力節点が、ラダー抵抗６２の他方の端点に接続される。ラダー抵抗６２では、回路節点Ｐ１〜Ｐ９が設定される。
ＤＡ変換回路４１Ｌは、信号処理回路５１Ｌから送信されるデジタルデータの上位ビットにより動作する上位ビット変換部４Ａと、信号処理回路５１Ｌから送信されるデジタルデータの下位ビットにより動作する下位ビット変換部４Ｂを備える。
上位ビット変換部４Ａは、回路節点Ｐ１〜Ｐ９から２つを選択して、自身の出力回路節点４Ａ１１および４Ａ１２に接続する回路４Ａ１と、アナログスイッチＳＷ１０１、ＳＷ１０２を備える。
アナログスイッチＳＷ１０１の回路節点Ｔ１１Ａが回路４Ａ１の出力回路節点４Ａ１１に接続され、アナログスイッチＳＷ１０１の回路節点Ｔ１１Ｂが下位ビット変換部４Ｂの入力回路節点４Ｂ１に接続されている。
アナログスイッチＳＷ１０２の回路節点Ｔ２１Ａが回路４Ａ１の出力回路節点４Ａ１２に接続され、アナログスイッチＳＷ１０２の回路節点Ｔ２１Ｂが下位ビット変換部４Ｂの入力回路節点４Ｂ２に接続されている。
アナログスイッチＳＷ１０１の回路節点Ｔ１１Ｃと、アナログスイッチＳＷ１０２の回路節点Ｔ２１Ｃとが、電源ＶＣＯＭに接続される。
下位ビット変換部４Ｂは、入力回路節点４Ｂ１、４Ｂ２および複数のコンデンサを備える。
（第２の実施の形態の動作）
次に、第２の実施の形態の動作を説明する。
図４の信号処理回路５１Ｌに、例えば、図１に示す画素Ｇ１１の輝度を定めるデジタルデータが送信される。デジタルデータは、例えば、液晶表示装置とは別の制御装置から送信される。
画素の輝度は、その画素が接続された信号線の電圧に応じたものとなるので、デジタルデータはその電圧に応じた数値となる。デジタルデータは、ここでは、６ビットで構成され、これにより、例えば６４階調を表現する。
デジタルデータが信号線の電圧に応じた数値であるから、その上位３ビットは、信号線の電圧範囲を定めるものである。ラダー抵抗６２の回路節点Ｐ１〜Ｐ９は、その１つの電位がデジタルデータで定まる信号線の電圧範囲の一方端の電位と同じになり、その回路節点に隣り合うものの電位が電圧範囲の他方端の電位と同じになるように定められている。 例えば、あるフレーム期間では、反転回路６３、６４の入力接点にハイレベルの極性反転信号が入力される。これにより、回路節点Ｐ１〜Ｐ９では、回路節点Ｐ１の電圧が最も高くなり、回路節点Ｐ２からＰ９の順で低くなる。
画素Ｇ１１の輝度を定める期間ＴＧ１１が訪れると、信号処理回路５１Ｌは、上位３ビットを上位ビット変換部４Ａに送信し、残りの下位３ビットを下位ビット変換部４Ｂに送信する。
上位ビット変換部４Ａは、まず、アナログスイッチＳＷ１０１の回路節点Ｔ１１Ｂ、Ｔ１１Ｃ間を接続し、回路節点Ｔ１１Ａをフローティングにする。
また、上位ビット変換部４Ａは、アナログスイッチＳＷ１０２の回路節点Ｔ２１Ｂ、Ｔ２１Ｃ間を接続し、回路節点Ｔ２１Ａをフローティングにする。
これにより、電源ＶＣＯＭが、アナログスイッチＳＷ１０１、ＳＷ１０２を介して、下位ビット変換部４Ｂの入力回路節点４Ｂ１、４Ｂ２に接続される。
下位ビット変換部４Ｂは、電源ＶＣＯＭから上位ビット変換部４Ａを介して、自身の複数のコンデンサに電荷を配置する。
電源ＶＣＯＭからの電荷配置をすると、ラダー抵抗６２の抵抗値で電圧降下が生じるようなことがないので、電荷配置が短時間でなされる。
電源ＶＣＯＭからの電荷配置の期間の長さは予め定められており、その期間が終了する。
すると、上位ビット変換部４Ａは、アナログスイッチＳＷ１０１の回路節点Ｔ１１Ａ、Ｔ１１Ｂ間を接続し、回路節点Ｔ１１Ｃをフローティングにする。
また、上位ビット変換部４Ａは、アナログスイッチＳＷ１０２の回路節点Ｔ２１Ａ、Ｔ２１Ｂ間を接続し、回路節点Ｔ２１Ｃをフローティングにする。
また、上位ビット変換部４Ａの回路４Ａ１は、回路節点Ｐ１〜Ｐ９から上位３ビットに応じた２つを選択し、出力回路節点４Ａ１１および４Ａ１２に接続する。例えば、回路節点Ｐ１を出力回路節点４Ａ１１に接続し、回路節点Ｐ２を出力回路節点４Ａ１２に接続する。
これにより、２つの回路節点が、アナログスイッチＳＷ１、ＳＷ２を介して、下位ビット変換部４Ｂの入力回路節点４Ｂ１、４Ｂ２に接続される。
下位ビット変換部４Ｂは、２つの回路節点と上位ビット変換部４Ａを介して、自身の複数のコンデンサに電荷を配置する。
このとき、上位３ビットに応じた電荷の配置状況がつくられるのだが、電源ＶＣＯＭからの電荷配置をすることで、そうしない場合に比べて、上位３ビットに応じた電荷の配置状況がつくられるまでの時間の長さが短くなる場合がある。
ここで、その理由を説明する。
例えば、回路節点Ｐ８とＰ９でこれに応じた配置状況をつくり、次に回路節点Ｐ１とＰ２でこれに応じた配置状況をつくる場合、まずは、回路節点Ｐ８とＰ９に応じた配置状況が電源ＶＣＯＭに応じた配置状況に変化する。この期間を戻り期間という。次に、それが回路節点Ｐ１とＰ２に応じた配置状況に変化する。電源ＶＣＯＭからの電荷配置をすることで、ラダー抵抗６２を介さなくてよいので、ラダー抵抗６２の抵抗値で電圧降下が生じず、戻り期間が短縮される。よって、回路節点Ｐ８とＰ９に応じた配置状況が回路節点Ｐ１とＰ２に応じた配置状況になるまでの時間が、戻り期間の短縮分だけ短くなる。
さて、上位３ビットに応じた電荷の配置状況がつくられると、下位ビット変換部４Ｂは、下位３ビットにより複数のコンデンサの中で電荷を再配置する。これにより、予め定められた１つのコンデンサの電極（電極Ｐｃという）の電圧がデジタルデータに応じたものとなる。
下位ビット変換部４Ｂは、この電極をアンプ回路３１Ｌの入力回路節点に接続する。
こうして、ＤＡ変換回路４１Ｌは、デジタルデータを該デジタルデータに応じた大きさの電圧に変換し、それをアンプ回路３１Ｌに与えるのである。
アンプ回路３１Ｌは、この電極Ｐｃが接続された入力回路節点の電圧を増幅し、増幅後の電圧を出力回路節点に出力する。
選択回路２１Ｌは、アナログスイッチＳＷＡの回路節点ＴＣと回路節点ＴＧ１を接続し、その他の回路節点をフローティングにする。これにより、増幅後の電圧が信号線ＸＧ１に与えられる。
かくして、画素Ｇ１１の輝度がデジタルデータに応じたものとなる。
次に、図３を第２の実施の形態でのものと考え、同図を参照しながら、第２の実施の形態の動作を説明する。
まず、期間ＴＢ３１では、例えば、回路節点Ｐ８とＰ９に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点に電圧が現れ、この電圧により画素Ｂ３１の輝度が設定される。
続く期間ＴＧ１１では、例えば、回路節点Ｐ１とＰ２に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点には、最大の輝度を定める電圧Ｖｍａｘを理想とする電圧が現れ、この電圧により画素Ｇ１１の輝度が設定される。
このように、回路節点Ｐ８とＰ９に応じた電荷の配置状況をつくり、次に回路節点Ｐ１とＰ２に応じた電荷の配置状況をつくると、後者の電荷配置においては、下位ビット変換部４Ｂの入力回路節点４Ｂ１、４Ｂ２から出入りする電荷量が比較的多くなる。
電源ＶＣＯＭからの電荷配置をしないと、ラダー抵抗６２の抵抗値による電圧降下が生じ、電圧Ｖｍａｘとの電位差が大きくなってしまうのだが、電源ＶＣＯＭからの電荷配置をすることで、ラダー抵抗６２の抵抗値による電圧降下がなく、電荷の配置完了までの時間が短くなる。よって、電圧Ｖｍａｘとの電位差が短時間で小さくなる。つまり、アンプ回路３１Ｌの出力回路節点の電圧が短時間で電圧Ｖｍａｘに近づくこととなる。
こうして、画素Ｇ１１の輝度は、回路節点Ｐ５を介した電荷配置をしない場合に比べて、最大の輝度に近いものとなる。
続く期間ＴＧ３１でも、例えば、回路節点Ｐ１、Ｐ２に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点には、電圧Ｖｍａｘを理想とする電圧が現れ、この電圧により画素Ｇ３１の輝度が設定される。
続く期間ＴＲ１１では、例えば、回路節点Ｐ８、Ｐ９に応じた電荷の配置状況がつくられ、これにより、アンプ回路３１Ｌの出力回路節点に電圧が現れ、この電圧により画素Ｒ１１の輝度が設定される。
かくして、選択回路２１Ｌが信号線の組で順次に信号線を選択し、選択された信号線に接続された画素の輝度を定めるデジタルデータにより得た電圧を当該信号線に与えることで、各画素の輝度が設定される。
そして、期間ＴＧ３１のように、期間ＴＧ１１でも、電圧Ｖｍａｘとの電位差が小さくなるので、画素Ｇ１１の輝度を高めて、画素Ｇ３１の輝度に近づけることができるのである。
同様にして、画素Ｂ１１〜Ｂ１ｎ、Ｇ１１〜Ｇ１ｎ、Ｒ１１〜Ｒ１ｎ、Ｂ２１〜Ｂ２ｎ、Ｇ２１〜Ｇ２ｎ、Ｒ２１〜Ｒ２ｎからなる部分の輝度を、画素Ｂ３１〜Ｂ３ｎ、Ｇ３１〜Ｇ３ｎ、Ｒ３１〜Ｒ３ｎ、Ｂ４１〜Ｂ４ｎ、Ｇ４１〜Ｇ４ｎ、Ｒ４１〜Ｒ４ｎからなる部分の輝度に近づけることができる。よって、垂直走査方向に伸びる筋状の輝度ムラの解消を図ることができる。
また、第２の実施の形態でも、画素に輝度を設定する期間が短く、輝度ムラが発生しやすいのだが、そのような状況にあっても、輝度ムラを発生しにくくすることとができる。 以上、第１、第２の実施の形態では、選択回路により、信号線の数より少ない数のＤＡ変換回路などで画素の輝度を設定するようにしているが、選択回路を用いず、信号線の数と同数のＤＡ変換回路などで画素の輝度を設定するようにしてもよい。
また、各実施の形態では、デジタルデータを６ビットで構成したが、それより多いまたは少ない数のビットでデジタルデータを構成してもよい。
また、各実施の形態では、ラダー抵抗６２に回路節点を９点設けたが、回路節点をそれより多くまたは少くしてもよい。
また、各実施の形態では、表示部１を挟んで、ＤＡ変換回路などを２分したが、一方の側だけに設けてもよい。
また、各実施の形態では、反転回路６３、６４の入力接点に入力される極性反転信号のレベルがフレーム期間ごとに反転することを前提としたが、レベルが水平走査期間ごとに反転するようにしてもよい。また、極性反転信号や反転回路を用いず、ラダー抵抗６２の両端の電位を一定としてもよい。
第１の実施の形態に係る液晶表示装置の概略の構成図である。 図１に示す液晶表示装置の一部を示す図である。 図２に示すアンプ回路３１Ｌの出力回路節点に現れる電圧を示す図である。 第２の実施の形態に係る液晶表示装置の一部を示す図である。 従来の液晶表示装置で認識される輝度ムラを示す図である。 図５に示す液晶表示装置の一部を示す図である。 図６に示すアンプ回路３１Ｌの出力回路節点に現れる電圧を示す図である。
符号の説明
１…表示部
４Ａ…上位ビット変換部
４Ｂ…下位ビット変換部
６…階調電圧生成回路
２１Ｌ、２１Ｕ…選択回路
３１Ｌ、３１Ｕ…アンプ回路
４１Ｌ、４１Ｕ…ＤＡ変換回路
５１Ｌ…信号処理回路
６１…電源
６２…ラダー抵抗

Claims (3)

  1. 複数の画素で構成された表示部と、
    予め定められた数の前記画素ごとに該画素に接続された信号線と、
    ラダー抵抗における複数の回路節点に電圧を発生させる階調電圧生成回路と、
    前記複数の回路節点から、画素の輝度を定めるデジタルデータで定まる電位が生じる回路節点を選択するＤＡ変換回路と、
    コンデンサを備え、前記選択された回路節点から、当該コンデンサに電荷を配置するアンプ回路と、
    該アンプ回路で増幅された後の電圧を信号線に与える電圧供給手段と、
    前記複数の回路節点の電圧の中での最大電圧と最小電圧の間の中間電圧を出力する電源と、
    前記選択された回路節点から前記コンデンサへの電荷配置に先立ち、前記電源から前記コンデンサに電荷を配置する回路と
    を備えることを特徴とする液晶表示装置。
  2. 複数の画素で構成された表示部と、
    予め定められた数の前記画素ごとに該画素に接続された信号線と、
    ラダー抵抗における複数の回路節点に電圧を発生させる階調電圧生成回路と、
    前記複数の回路節点から、画素の輝度を定めるデジタルデータの上位ビットで定まる電圧範囲の両端電位が生じる回路節点を選択する上位ビット変換部と、
    複数のコンデンサを備え、前記選択された回路節点から、当該コンデンサに電荷を配置し、１つの当該コンデンサの電極の電圧が前記デジタルデータに応じたものとなるように、当該デジタルデータの下位ビットに応じた電荷の再配置を行う下位ビット変換部と、
    前記電極の電圧を増幅するアンプ回路と、
    該アンプ回路で増幅された後の電圧を信号線に与える電圧供給手段と、
    前記複数の回路節点の電圧の中での最大電圧と最小電圧の間の中間電圧を出力する電源と、
    前記選択された回路節点から前記コンデンサへの電荷配置に先立ち、前記電源から前記コンデンサに電荷を配置する回路と
    を備えることを特徴とする液晶表示装置。
  3. 前記電圧供給手段は、前記複数の信号線を組分けした各組で信号線を順次に選択し、選択された信号線に接続された画素の輝度を定めるデジタルデータにより得た電圧を当該信号線に与える選択回路であることを特徴とする請求項１または２記載の液晶表示装置。
JP2007021993A 2007-01-31 2007-01-31 液晶表示装置 Active JP4939958B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007021993A JP4939958B2 (ja) 2007-01-31 2007-01-31 液晶表示装置
TW096137309A TW200831993A (en) 2007-01-31 2007-10-04 Liquid crystal display device capable of reducing irregularlity in brightness
CN2007101669338A CN101236730B (zh) 2007-01-31 2007-10-29 能够降低亮度不均匀性的液晶显示装置
US11/929,691 US20080180379A1 (en) 2007-01-31 2007-10-30 Liquid Crystal Display Device Capable of Reducing Irregularity in Brightness
KR1020080009526A KR100899503B1 (ko) 2007-01-31 2008-01-30 휘도 얼룩을 감소시킬 수 있는 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007021993A JP4939958B2 (ja) 2007-01-31 2007-01-31 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2008185997A JP2008185997A (ja) 2008-08-14
JP4939958B2 true JP4939958B2 (ja) 2012-05-30

Family

ID=39667385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007021993A Active JP4939958B2 (ja) 2007-01-31 2007-01-31 液晶表示装置

Country Status (5)

Country Link
US (1) US20080180379A1 (ja)
JP (1) JP4939958B2 (ja)
KR (1) KR100899503B1 (ja)
CN (1) CN101236730B (ja)
TW (1) TW200831993A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591535B1 (ko) * 2019-03-29 2023-10-20 삼성디스플레이 주식회사 감마 전압 생성 장치 및 이를 포함하는 표시 장치
CN112863332B (zh) * 2021-01-05 2023-03-14 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3564347B2 (ja) * 1999-02-19 2004-09-08 株式会社東芝 表示装置の駆動回路及び液晶表示装置
JP3718607B2 (ja) 1999-07-21 2005-11-24 株式会社日立製作所 液晶表示装置及び映像信号線駆動装置
JP4521903B2 (ja) * 1999-09-30 2010-08-11 ティーピーオー ホンコン ホールディング リミテッド 液晶表示装置
JP3700558B2 (ja) 2000-08-10 2005-09-28 日本電気株式会社 駆動回路
JP2002328659A (ja) 2001-04-27 2002-11-15 Toshiba Corp 表示装置
JP2003216115A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4225777B2 (ja) * 2002-02-08 2009-02-18 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
JP4438285B2 (ja) * 2002-12-18 2010-03-24 ソニー株式会社 表示装置
CN100399121C (zh) * 2003-01-08 2008-07-02 东芝松下显示技术有限公司 液晶显示装置
JP2004240235A (ja) * 2003-02-07 2004-08-26 Hitachi Ltd 表示装置用ｌｓｉ
JP4199141B2 (ja) * 2004-02-23 2008-12-17 東芝松下ディスプレイテクノロジー株式会社 表示信号処理装置および表示装置
JP4179194B2 (ja) * 2004-03-08 2008-11-12 セイコーエプソン株式会社 データドライバ、表示装置及びデータドライバの制御方法
JP3922261B2 (ja) * 2004-03-08 2007-05-30 セイコーエプソン株式会社 データドライバ及び表示装置
US6999015B2 (en) * 2004-06-03 2006-02-14 E. I. Du Pont De Nemours And Company Electronic device, a digital-to-analog converter, and a method of using the electronic device
JP2006119581A (ja) * 2004-09-24 2006-05-11 Koninkl Philips Electronics Nv アクティブマトリクス型液晶表示装置およびその駆動方法
CN1755783A (zh) * 2004-09-27 2006-04-05 中华映管股份有限公司 液晶显示装置的电荷中和控制电路及其方法
KR100685816B1 (ko) * 2005-02-18 2007-02-22 삼성에스디아이 주식회사 필드순차 구동방법 및 필드순차 구동형 액정표시장치
JP5264048B2 (ja) * 2005-05-23 2013-08-14 ゴールドチャームリミテッド 液晶表示装置及びその駆動方法
US7480656B2 (en) * 2006-03-20 2009-01-20 Sony Computer Entertainment America Inc. Active validation of network devices
US8622837B2 (en) * 2006-03-20 2014-01-07 Sony Computer Entertainment America Llc Managing game metrics and authorizations
US8771061B2 (en) * 2006-03-20 2014-07-08 Sony Computer Entertainment America Llc Invalidating network devices with illicit peripherals

Also Published As

Publication number Publication date
CN101236730B (zh) 2011-02-16
US20080180379A1 (en) 2008-07-31
KR100899503B1 (ko) 2009-05-27
CN101236730A (zh) 2008-08-06
JP2008185997A (ja) 2008-08-14
TW200831993A (en) 2008-08-01
KR20080071926A (ko) 2008-08-05

Similar Documents

Publication Publication Date Title
JP4779853B2 (ja) ディジタル−アナログ変換器および映像表示装置
KR101451589B1 (ko) 영상 표시장치와 그 구동방법
KR100402209B1 (ko) Ｄａ 변환기 및 이를 내장한 액정구동장치
KR100424828B1 (ko) 디지털-아날로그 변환기 및 액티브 매트릭스 액정 표시 장치
KR100248133B1 (ko) 다계조 액정 디스플레이에 화상을 표시하기 위한 화상신호를 제어하는 화상신호 제어회로 및 그 제어방법
KR20050054447A (ko) 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법
US6750839B1 (en) Grayscale reference generator
JP4282710B2 (ja) 出力回路、及びそれを用いたデータドライバならびに表示装置
US7268763B2 (en) Method for driving display and drive circuit for display
JP6613786B2 (ja) 回路装置、電気光学装置及び電子機器
JP6272712B2 (ja) 表示デバイスの駆動装置
KR100888567B1 (ko) 디코더 회로, 디스플레이 장치용 구동 회로, 및 디스플레이장치
JP2011059380A (ja) 表示装置及びそれに使用される駆動回路
KR20060103081A (ko) 표시 장치용 구동 장치 및 구동 방법
KR20070111791A (ko) 표시 장치, 그 구동 장치 및 방법
KR101465045B1 (ko) 구동회로
JP2012150505A (ja) マトリクス型ｌｃｄパネルを駆動するための装置及びそれに基づく液晶ディスプレイ
JP2000338918A (ja) 表示装置及びその駆動方法
JP2006171034A (ja) 表示装置および携帯端末
JP2007208694A (ja) 差動増幅器及びデジタルアナログ変換器
JP4939958B2 (ja) 液晶表示装置
US20090184856A1 (en) Digital-to-analog converter
JP2022058734A (ja) デジタルアナログ変換回路及びデータドライバ
JP6960769B2 (ja) 半導体装置、表示装置及びその動作方法
JP4676183B2 (ja) 階調電圧生成装置，液晶駆動装置，液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4939958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250