JP2008040498A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2008040498A JP2008040498A JP2007200674A JP2007200674A JP2008040498A JP 2008040498 A JP2008040498 A JP 2008040498A JP 2007200674 A JP2007200674 A JP 2007200674A JP 2007200674 A JP2007200674 A JP 2007200674A JP 2008040498 A JP2008040498 A JP 2008040498A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- signal
- display device
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】表示装置の輝度を向上させることのでき、また、消費電力を減少させることのできる表示装置を提供する。
【解決手段】ゲートオン電圧とゲートオフ電圧からなる一般ゲート信号を伝達する複数のゲート線、ゲート線と交差しデータ電圧を伝達する複数のデータ線、ゲート線と平行に延長され維持信号を伝達する複数の維持電極線、ゲート線及びデータ線に接続されるスイッチング素子、スイッチング素子と共通電圧の間に接続される液晶キャパシタ、スイッチング素子と維持電極線の間に接続されるストレージキャパシタを各々有し、行列状に配列される複数の画素、一般ゲート信号に基づき類似ゲート信号を生成する複数の類似ゲート駆動回路、類似ゲート信号に基づき維持信号を生成する複数の維持信号生成回路を有し、各画素に印加される維持信号は、液晶キャパシタ及びストレージキャパシタにデータ電圧の充電が完了した直後に電圧レベルが変化する。
【選択図】 図6
Description
また、本発明の他の目的は、表示装置の消費電力を減少させることのできる表示装置を提供することにある。
前記各類似ゲート駆動回路は、前記一般ゲート信号を所定の時間遅延させて前記類似ゲート信号を生成することが好ましい。
この時、前記所定の時間は、2水平周期[2H]であることが好ましい。
前記共通電圧は一定の値を有することが好ましい。
前記ゲート信号を生成するゲート駆動部をさらに有し、該ゲート駆動部は、両方向ゲート駆動部であることが好ましい。
前記第2クロック信号は、前記ゲートオン電圧と同一のパルス幅を有し、前記第1クロック信号と180゜の位相差を有することが好ましい。
前記第1及び第2クロック信号の高レベル電圧は、ゲートオン電圧と同一であり、前記第1及び第2クロック信号の低レベル電圧は、ゲートオフ電圧と同一であることが好ましい。
前記次段及び前段の類似ゲート信号のゲートオン電圧と入力される前記一般ゲート信号のゲートオン電圧との印加時期の差は、2水平周期[2H]であることが好ましい。
前記出力部は、前記第1クロック信号が入力端子に入力され、前記出力電圧が制御端子に入力されて出力端子から前記類似ゲート信号を出力する第2スイッチング素子と、前記第2スイッチング素子の制御端子と出力端子の間に接続される第1キャパシタとを含むことが好ましい。
前記安定化部は、前記第2スイッチング素子の出力端子に入力端子が接続され、前記第2クロック信号が制御端子に入力され、前記ゲートオフ電圧が出力端子に接続される第3スイッチング素子と、前記第2スイッチング素子の出力端子に入力端子が接続され、前記ゲートオフ電圧に出力端子が接続される第4スイッチング素子と、前記第1クロック信号と前記第4スイッチング素子の制御端子の間に接続される第2キャパシタと、前記第4スイッチング素子の制御端子に入力端子が接続され、前記出力電圧が制御端子に入力され、出力端子に前記ゲートオフ電圧が接続される第5スイッチング素子とを含むことが好ましい。
同一の維持電極線に印加される維持信号の電圧レベルは、フレーム周期で反転することが好ましい。
さらに、別途の選択回路を付加することなく両方向ゲート駆動部と維持信号生成部を採用した液晶表示装置が実現可能であるという効果がある。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板などの部分が、他の部分の「上に」あるとするとき、これは他の部分の「すぐ上に」ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の「すぐ上に」あるとするとき、これは中間に他の部分がない場合を意味する。
図1は、本発明の一実施形態による液晶表示装置のブロック図である。図2は、本発明の一実施形態による液晶表示装置における一つの画素の等価回路図である。
液晶表示板組立体300は、等価回路によれば、複数の信号線(G1〜G2n、Gd、D1〜Dm、S1〜S2n)と複数の画素(PX)を含む。一方、図2に示した構造によれば、液晶表示板組立体300は、互いに対向する下部及び上部表示板100、200とその間に介在する液晶層3とを含む。
ゲート線(G1〜G2n、Gd)は、ゲート信号(走査信号とも言う)を伝達し、一般ゲート線(G1〜G2n)と付加ゲート線(Gd)を含む。維持電極線(S1〜S2n)は、一般ゲート線(G1〜G2n)と交互に配置され、維持信号を伝達する。データ線(D1〜Dm)はデータ電圧を伝達する。
ゲート線(G1〜G2n、Gd)と維持電極線(S1〜S2n)は、ほぼ行方向に延長され互いにほぼ平行であり、データ線(D1〜Dm)は、ほぼ列方向に延長され互いにほぼ平行である。
液晶キャパシタ(Clc)は、下部表示板100の画素電極191と上部表示板200の共通電極270を二つの端子とし、二つの電極(191、270)の間の液晶層3は誘電体として機能する。画素電極191は、スイッチング素子(Q)に接続され、共通電極270は、上部表示板200の全面に形成されて共通電圧(Vcom)の印加を受ける。
液晶キャパシタ(Clc)の補助的な役割を果たすストレージキャパシタ(Cst)は、画素電極191と維持電極線(Si)が絶縁体を介在して重畳してなる。
液晶表示板組立体300には少なくとも一つの偏光子(図示せず)が備えられる。
第1ゲート駆動回路400aは、奇数番目の一般ゲート線(G1、G3、G2n−1)及び付加ゲート線(Gd)と一端で接続され、第2ゲート駆動回路400bは、偶数番目の一般ゲート線(G2、G4、…、G2n)と一端で接続されている。しかし、これに限定されるのではなく、逆に、奇数番目の一般ゲート線(G1、G3、…、G2n−1)及び付加ゲート線(Gd)が第2ゲート駆動回路400bに接続し、偶数番目の一般ゲート線(G2、G4、…、G2n)が、第1ゲート駆動回路400aに接続することもできる。
ゲート駆動部400は、信号線(G1〜G2n、Gd、D1〜Dm、S1〜S2n)及び薄膜トランジスタスイッチング素子(Q)などと共に液晶表示板組立体300に集積される。しかし、ゲート駆動部400は、少なくとも一つの集積回路チップの形態で液晶表示板組立体300上に直接装着されたり、フレキシブルプリント回路フィルム(図示せず)上に装着されてTCP(tape carrier package)の形態で液晶表示板組立体300に付着されたり、別途のプリント回路基板(図示せず)上に装着することができる。
第1維持信号生成回路700aは、奇数番目の維持電極線(S1、S3、…、S2n−1)及び偶数番目の一般ゲート線(G2、G4、…、G2n)に接続され、奇数番目の維持電極線(S1、S3、…、S2n−1)に高レベル電圧と低レベル電圧からなる維持信号を印加する。
第2維持信号生成回路700bは、偶数番目の維持電極線(S2、S4、…、S2n)及び第1の一般ゲート線(G1)を除いた奇数番目の一般ゲート線(G3、G5、…、G2n−1)と付加ゲート線(Gd)に接続され、偶数番目の維持電極線(S2、S4、…、S2n)に維持信号を印加する。
しかし、維持信号生成部700は、少なくとも一つの集積回路チップの形態で液晶表示板組立体300上に直接装着されたり、フレキシブルプリント回路フィルム(図示せず)上に装着されてTCP(tape carrier package)の形態で液晶表示板組立体300に付着されたり、別途のプリント回路基板(図示せず)上に装着してもよい。
データ駆動部500は、少なくとも一つの集積回路チップの形態で液晶表示板組立体300上に直接装着されたり、フレキシブルプリント回路フィルム(図示せず)上に装着されてTCPの形態で液晶表示板組立体300に付着されたり、別途のプリント回路基板(図示せず)上に装着してもよい。
信号制御部600は、外部のグラフィック制御部(図示せず)から入力画像信号(R、G、B)及びその表示を制御する入力制御信号を受信する。入力画像信号(R、G、B)は、各画素(PX)の輝度情報を含んでおり、輝度は決められた数、例えば、1024(=210)、256(=28)または64(=26)個の階調(gray)を有している。入力制御信号の例としては、垂直同期信号(Vsync)と水平同期信号(Hsync)、メインクロック信号(MCLK)、データイネーブル信号(DE)などがある。
このような過程を全ての画素行に対して繰り返すことで、液晶表示装置は1フレームの画像を表示する。
この時、維持電極線(S1〜S2n)に印加される維持信号は、画素電極191に正極性のデータ電圧が充電された場合は低レベル電圧から高レベル電圧に変化し、反対に画素電極191に負極性のデータ電圧が充電された場合は高レベル電圧から低レベル電圧に変化する。
図3に示すように、信号生成回路710は、入力端(IP)と出力端(OP)を有する。i番目信号生成回路の場合、入力端(IP)は(i+1)番目ゲート線(Gi+1)に接続されて(i+1)番目ゲート信号(gi+1)(以下、入力信号という)を受信し、出力端(OP)は、i番目維持電極線(Si)に接続されてi番目維持信号(Vsi)を出力する。
信号生成回路710は、信号制御部600から維持制御信号(CONT3)の一種である第1、第2及び第3クロック信号(CK1、CK1B、CK2)を受信し、信号制御部600または外部から高電圧(AVDD)と低電圧(AVSS)を受信する。
トランジスタ(Tr1)の制御端子は入力端(IP)に接続され、入力端子は第3クロック信号(CK2)に接続され、出力端子は出力端(OP)に接続されている。
トランジスタ(Tr2)とトランジスタ(Tr3)の制御端子は入力端(IP)に接続され、入力端子は各々第1及び第2クロック信号(CK1、CK1B)に接続されている。
キャパシタ(C1、C2)は、トランジスタ(Tr4)の制御端子と低電圧(AVSS)、トランジスタ(Tr5)の制御端子と高電圧(AVDD)の間に接続されている。
トランジスタ(Tr1〜Tr5)は、非晶質シリコンまたは多結晶シリコン薄膜トランジスタからなることができる。
本実施形態によれば、図4に示すように、隣接した二つのゲート線に印加されるゲートオン電圧(Von)の印加時間が一部重畳しており、この時、ゲートオン電圧(Von)の重畳時間は約1Hであることができる。これにより、全ての行の画素は直前の行の画素に印加されるデータ電圧で約1H間充電されるが、残りの約1H間は、自己のデータ電圧で充電が行われて正常に画像表示動作が行われる。
入力信号、つまり(i+1)番目ゲート線(Gi+1)に印加されるゲート信号(gi+1)がゲートオン電圧(Von)になれば、第1〜第3トランジスタ(Tr1〜Tr3)がターンオンする。ターンオンしたトランジスタ(Tr1)は、第3クロック信号(CK2)を出力端(OP)に伝達し、第3クロック信号(CK2)の低レベル電圧(Vl2)によって維持信号(Vsi)の電圧レベルは低レベル電圧(V−)になる。一方、ターンオンしたトランジスタ(Tr2)は、第1クロック信号(CK1)をトランジスタ(Tr4)の制御端子に伝達し、ターンオンしたトランジスタ(Tr3)は、第2クロック信号(CK1B)をトランジスタ(Tr5)の制御端子に伝達する。
前半区間(T1)において、第1クロック信号(CK1)は高レベル電圧(Vh1)であり、第2及び第3クロック信号(CK1B、CK2)は低レベル電圧(Vl1、Vl2)であるので、トランジスタ(Tr1)が伝達する第3クロック信号(CK2)の低レベル電圧(Vl2)がかかる出力端(OP)にはトランジスタ(Tr4)が伝達する低電圧(AVSS)がかかる。
一方、前半区間(T1)において、キャパシタ(C1)には第1クロック信号(CK1)の高レベル電圧(Vh1)と低電圧(AVSS)の差だけの電圧が充電され、キャパシタ(C2)には第2クロック信号(CK1B)の低レベル電圧(Vl1)と高電圧(AVDD)の差だけの電圧が充電される。
また、出力端(OP)にはターンオンしたトランジスタ(Tr5)を通じて高レベル電圧(V+)と同一レベルの高電圧(AVDD)が印加される。
(i+1)番目信号生成回路(図示せず)に(i+2)番目ゲート信号(gi+1)のゲートオン電圧(Von)が印加されれば、(i+1)番目信号生成回路が動作する。
即ち、トランジスタ(Tr1)は、当該維持電極線に維持信号を初期に印加するためのもので、残りのトランジスタ(Tr2〜Tr5)は出力される維持信号を一定に維持するためのものであるので、トランジスタ(Tr2〜Tr5)の大きさは、第1トランジスタ(Tr1)の大きさより遥かに小さくても良い。
即ち、画素電極電圧(Vp)は、以下の数式1から求められる。数式1で、VDはデータ電圧であり、ClcとCstは各々液晶キャパシタとストレージキャパシタの静電容量であり、VHは維持信号(Vs)の高レベル電圧(V+)であり、VLは維持信号(Vs)の低レベル電圧(V−)である。
従って、画素電極電圧(Vp)は、充電されているデータ電圧(VD)に維持信号(Vs)の変化量(Δ)が加減され、正極性データ電圧で充電された場合には、画素電極電圧(Vp)は変化量(Δ)だけ増加し、反対に負極性データ電圧で充電された場合には、画素電極電圧(Vp)は変化量(Δ)だけ減少する。これにより、画素電圧の変化は、増減された画素電極電圧(Vp)によって階調電圧の範囲より広くなり、表現される輝度範囲もまた広くなる。
このような本実施形態によれば、共通電圧(Vcom)を所定の大きさの電圧に固定した後、所定の周期でレベルが変わる維持信号を維持電極線に印加して画素電極電圧の範囲を増加させる。これによって画素電圧の範囲も広くなり、階調を表現するための電圧の範囲が広くなることで画質が向上する。
図5は、本発明の他の実施形態による液晶表示装置のブロック図である。図6は、本発明の他の実施形態による類似ゲート信号生成回路のブロック図である。図7は、本発明の他の実施形態による類似ゲート駆動回路の回路図である。図8は、図7に示す類似ゲート駆動回路を含む液晶表示装置に使用される信号のタイミング図である。
図5に示すように、本発明の他の実施形態による液晶表示装置は、ゲート線(G1〜G2n)に接続されたゲート駆動部401、データ線(D1〜Dm)に接続されたデータ駆動部500、維持電極線(S1〜S2n)に接続された維持信号生成部701、データ駆動部500に接続された階調電圧生成部800、ゲート駆動部401(第1及び第2ゲート駆動回路401a、401b)及びデータ駆動部500に接続された信号制御部601を有する。
即ち、選択信号の状態に従ってゲート駆動部401は順方向に、つまり、第1の一般ゲート線(G1)から最後の一般ゲート線(G2n)にゲートオン電圧(Von)を順次に伝達するか、あるいは、反対に逆方向に、つまり、最後の一般ゲート線(G2n)から第1の一般ゲート線(G1)にゲートオン電圧(Von)を順次に伝達する。
また、図1とは異なり、本実施形態による液晶表示装置は、一般ゲート線(G1〜G2n)と維持信号生成部701に接続された類似ゲート信号生成部720をさらに有する。
第1類似ゲート信号生成回路720aは、奇数番目一般ゲート線(G1、G3、…、G2n−1)と第1維持信号生成回路701aに接続され、第1維持信号生成回路701aの入力端(IP)にゲートオン電圧(Von)とゲートオフ電圧(Voff)からなる類似ゲート信号を印加し、第2類似ゲート信号生成回路720bは、偶数番目一般ゲート線(G2、G4、…、G2n)と第2維持信号生成回路701bに接続され、第2維持信号生成回路700bの入力端(IP)に類似ゲート信号を印加する。
類似ゲート信号生成部720は、液晶表示板組立体301に直接集積できる。しかし、類似ゲート信号生成部720は、少なくとも一つの集積回路チップの形態で液晶表示板組立体300上に直接装着されたり、フレキシブルプリント回路フィルム(図示せず)上に装着されてTCPの形態で液晶表示板組立体301に付着されたり、別途のプリント回路基板(図示せず)上に装着してもよい。
このような第1及び第2類似ゲート信号生成回路720a、720bは、第1及び第2維持信号生成回路701a、701bの信号生成回路710に各々接続された複数の類似ゲート駆動回路730を含む。
既に説明したように、第1類似ゲート信号生成回路720aの各類似ゲート駆動回路730は、奇数番目ゲート信号(g1、g3、…、g2n−1)の入力を受け、第2類似ゲート信号生成回路720bの各類似ゲート駆動回路730は、偶数番目ゲート信号(g2、g4、…、g2n)の入力を受ける。
これとは異なり、ダミー信号(DS11、DS12、DS21、DS22)は、ゲート駆動部401に接続された別の付加ゲート線を通じてゲート駆動部401から伝達されることもできる。
第4クロック信号(CK3)と第5クロック信号(CK3B)、そして第6クロック信号(CK4)と第7クロック信号(CK4B)は、約180゜の位相差を持つ互いに反転した信号である。第4クロック信号(CK3)と第6クロック信号(CK4)は、約90゜の位相差を持つ。
トランジスタ(Q2)の入力端子と制御端子は、入力端(IN)に接続され、出力端子は、接点(n1)を通じてトランジスタ(Q1)の制御端子に接続されている。
トランジスタ(Q3)の入力端子は、接点(n1)を通じてトランジスタ(Q2)の出力端子に接続され、制御端子は、リセット端(R1)に接続され、出力端子は、ゲートオフ電圧(Voff)が入力されるゲート電圧端(GV)に接続されている。
トランジスタ(Q5)の入力端子は、トランジスタ(Q1)の出力端子に接続され、制御端子は、トランジスタ(Q4)の制御端子に接続され、出力端子は、ゲートオフ電圧(Voff)が入力されるゲート電圧端(GV)に接続されている。
トランジスタ(Q6)の入力端子は、トランジスタ(Q1)の出力端子に接続され、制御端子は、クロック端(CKB)に接続され、出力端子は、ゲート電圧端(GV)に接続されている。
トランジスタ(Q8)の入力端子は、接点(n1)を通じてトランジスタ(Q2)の出力端子に接続され、制御端子は、リセット端(R2)に接続され、出力端子は、ゲート電圧端(GV)に接続されている。
キャパシタ(Cc)は、第3クロック信号(CK3)が入力されるクロック端(CK)と接点(n2)の間に接続され、キャパシタ(Cb)は、接点(n1)と出力端(OUT)の間に接続されている。
選択信号の状態によってゲート駆動部401の走査方向が順方向である場合の類似ゲート駆動回路730の動作を説明する。
まず、トランジスタ(Q1〜Q8)は、ゲートオン電圧(Von)によってターンオンし、ゲートオフ電圧(Voff)によってターンオフすると仮定する。
第4クロック信号(CK3)が高レベル電圧(Vh3)から低レベル電圧(Vl3)で遷移し、第5クロック信号(CK3B)及び入力端(IN)に印加されるゲート信号(gi)の電圧レベルがゲートオフ電圧(Voff)からゲートオン電圧(Von)になれば、トランジスタ(Q2)とトランジスタ(Q6)がターンオンする。これにより、トランジスタ(Q2)を通じて接点(n1)にゲートオン電圧(Von)が伝えられ、これによってトランジスタ(Q1、Q7)がターンオンする。
この時、キャパシタ(Cb)は一定の電圧を維持するので、出力端(OUT)の電圧がゲートオン電圧(Von)に上昇することに伴って孤立状態である接点(n1)の電圧はその上昇幅だけ上昇する。
しかし、接点(n2)の電圧がゲートオフ電圧(Voff)以下に低下する場合、トランジスタ(Q7)が再びターンオンして接点(n2)にゲートオフ電圧(Voff)を伝えるため、最終的な平衡状態では接点(n2)の電圧がゲートオフ電圧(Voff)とほぼ等しくなる。そして、その結果、トランジスタ(Q4、Q5)はターンオフ状態を引き続き維持する。
この場合、トランジスタ(Q8)の制御端子に接続されたリセット端(R2)にはゲートオフ電圧(Voff)状態である前段ゲート信号(gi−2)が印加され、常にターンオフ状態を維持する。
この時、類似ゲート信号生成部は、ゲート駆動部に比べて小さいサイズのトランジスタにて設計可能であり、液晶表示装置の設計余裕度にも大きな影響を与えない。
100、200 (下部及び上部)表示板
191 画素電極
230 カラーフィルタ
270 共通電極
300、301 液晶表示板組立体
400、401 ゲート駆動部
400a、401a、400b、401b (第1及び第2)ゲート駆動回路
500 データ駆動部
600、601 信号制御部
700、701 維持信号生成部
700a、701a、700b、701b (第1及び第2)維持信号生成回路
720 類似ゲート信号生成部
720a、720b (第1及び第2)類似ゲート信号生成回路
730 類似ゲート駆動回路
800 階調電圧生成部
Claims (15)
- ゲートオン電圧とゲートオフ電圧からなる一般ゲート信号を伝達する複数のゲート線と、
前記ゲート線と交差しデータ電圧を伝達する複数のデータ線と、
前記ゲート線と平行に延長され維持信号を伝達する複数の維持電極線と、
前記ゲート線及び前記データ線に接続されるスイッチング素子と、該スイッチング素子と共通電圧の間に接続される液晶キャパシタと、前記スイッチング素子と前記維持電極線の間に接続されるストレージキャパシタとを各々有し、行列状に配列される複数の画素と、
前記一般ゲート信号に基づいて類似ゲート信号を生成する複数の類似ゲート駆動回路と、
前記類似ゲート信号に基づいて前記維持信号を生成する複数の維持信号生成回路とを有し、
前記各画素に印加される維持信号は、前記液晶キャパシタ及び前記ストレージキャパシタにデータ電圧の充電が完了した直後に電圧レベルが変化することを特徴とする表示装置。 - 前記充電されるデータ電圧が正極性である場合、前記維持信号は低レベルから高レベルに変化し、前記充電されるデータ電圧が負極性である場合、前記維持信号は高レベルから低レベルに変化することを特徴とする請求項1に記載の表示装置。
- 前記各類似ゲート駆動回路は、前記一般ゲート信号を所定の時間遅延させて前記類似ゲート信号を生成することを特徴とする請求項2に記載の表示装置。
- 前記所定の時間は、2水平周期[2H]であることを特徴とする請求項3に記載の表示装置。
- 前記共通電圧は、一定の値を有することを特徴とする請求項4に記載の表示装置。
- 前記ゲート信号を生成するゲート駆動部をさらに有し、該ゲート駆動部は、両方向ゲート駆動部であることを特徴とする請求項5に記載の表示装置。
- 前記各類似ゲート駆動回路は、一般ゲート信号が印加されて出力電圧を出力する入力部と、
第1クロック信号が印加され、前記出力電圧の状態によって動作し、前記第1クロック信号を類似ゲート信号として出力する出力部と、
前記ゲートオフ電圧、第2クロック信号、及び前記出力電圧が印加され、前記出力部に接続されて前記第1クロック信号の状態変化から前記類似ゲート信号の状態を安定化させる安定化部と、
前記ゲートオフ電圧、次段の類似ゲート信号と前段の類似ゲート信号、及び前記出力電圧が印加され前記安定化部に接続され、前記第1クロック信号の状態変化から前記出力電圧の状態を安定化させ、前記類似ゲート駆動回路の動作をリセットするリセット部とを含むことを特徴とする請求項1に記載の表示装置。 - 前記第2クロック信号は、前記ゲートオン電圧と同一のパルス幅を有し、前記第1クロック信号と180゜の位相差を有することを特徴とする請求項7に記載の表示装置。
- 前記第1及び第2クロック信号の高レベル電圧は、ゲートオン電圧と同一であり、第1及び第2クロック信号の低レベル電圧は、ゲートオフ電圧と同一であることを特徴とする請求項7に記載の表示装置。
- 前記次段及び前段の類似ゲート信号のゲートオン電圧と入力される前記一般ゲート信号のゲートオン電圧との印加時期の差は、2水平周期[2H]であることを特徴とする請求項7に記載の表示装置。
- 前記入力部は、前記一般ゲート信号が入力端子と制御端子とに入力され、出力端子から前記出力電圧を出力する第1スイッチング素子を含むことを特徴とする請求項7に記載の表示装置。
- 前記出力部は、前記第1クロック信号が入力端子に入力され、前記出力電圧が制御端子に入力されて出力端子から前記類似ゲート信号を出力する第2スイッチング素子と、
前記第2スイッチング素子の制御端子と出力端子の間に接続される第1キャパシタとを含むことを特徴とする請求項11に記載の表示装置。 - 前記安定化部は、前記第2スイッチング素子の出力端子に入力端子が接続され、前記第2クロック信号が制御端子に入力され、前記ゲートオフ電圧が出力端子に接続される第3スイッチング素子と、
前記第2スイッチング素子の出力端子に入力端子が接続され、前記ゲートオフ電圧に出力端子が接続される第4スイッチング素子と、
前記第1クロック信号と前記第4スイッチング素子の制御端子の間に接続される第2キャパシタと、
前記第4スイッチング素子の制御端子に入力端子が接続され、前記出力電圧が制御端子に入力され、出力端子に前記ゲートオフ電圧が接続される第5スイッチング素子とを含むことを特徴とする請求項12に記載の表示装置。 - 前記リセット部は、前記出力電圧が入力端子に入力され、前記第4スイッチング素子の制御端子と制御端子が接続され、前記ゲートオフ電圧が出力端子が接続される第6スイッチング素子と、
前記出力電圧が入力端子に入力され、前記次段の類似ゲート信号が制御端子に入力され、前記ゲートオフ電圧が出力端子に接続される第7スイッチング素子と、
前記出力電圧が入力端子に入力され、前記前段の類似ゲート信号が制御端子に入力され、前記ゲートオフ電圧が出力端子に接続される第8スイッチング素子とを含むことを特徴とする請求項13に記載の表示装置。 - 同一の維持電極線に印加される維持信号の電圧レベルは、フレーム周期で反転することを特徴とする請求項1に記載の表示装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0072698 | 2006-08-01 | ||
KR20060072698 | 2006-08-01 | ||
KR10-2007-0073388 | 2007-07-23 | ||
KR1020070073388A KR101415565B1 (ko) | 2006-08-01 | 2007-07-23 | 표시 장치 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008040498A true JP2008040498A (ja) | 2008-02-21 |
JP2008040498A5 JP2008040498A5 (ja) | 2011-09-15 |
JP5080894B2 JP5080894B2 (ja) | 2012-11-21 |
Family
ID=39175481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007200674A Expired - Fee Related JP5080894B2 (ja) | 2006-08-01 | 2007-08-01 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5080894B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2357642A1 (en) * | 2008-12-10 | 2011-08-17 | Sharp Kabushiki Kaisha | Scanning signal line driving circuit, shift register, and method of driving shift register |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001174784A (ja) * | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 液晶表示装置 |
JP2002202762A (ja) * | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | 液晶表示装置、駆動回路、駆動方法及び電子機器 |
JP2004219682A (ja) * | 2003-01-15 | 2004-08-05 | Hitachi Displays Ltd | 液晶表示装置 |
JP2006145923A (ja) * | 2004-11-22 | 2006-06-08 | Sanyo Electric Co Ltd | 表示装置 |
JP2007199723A (ja) * | 2006-01-26 | 2007-08-09 | Samsung Electronics Co Ltd | 表示装置 |
-
2007
- 2007-08-01 JP JP2007200674A patent/JP5080894B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001174784A (ja) * | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 液晶表示装置 |
JP2002202762A (ja) * | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | 液晶表示装置、駆動回路、駆動方法及び電子機器 |
JP2004219682A (ja) * | 2003-01-15 | 2004-08-05 | Hitachi Displays Ltd | 液晶表示装置 |
JP2006145923A (ja) * | 2004-11-22 | 2006-06-08 | Sanyo Electric Co Ltd | 表示装置 |
JP2007199723A (ja) * | 2006-01-26 | 2007-08-09 | Samsung Electronics Co Ltd | 表示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2357642A1 (en) * | 2008-12-10 | 2011-08-17 | Sharp Kabushiki Kaisha | Scanning signal line driving circuit, shift register, and method of driving shift register |
EP2357642A4 (en) * | 2008-12-10 | 2012-08-08 | Sharp Kk | SCANNING SIGNAL LINE CONTROL CIRCUIT, SHIFT REGISTER AND METHOD FOR CONTROLLING SHIFT REGISTER |
US8587508B2 (en) | 2008-12-10 | 2013-11-19 | Sharp Kabushiki Kaisha | Scanning signal line drive circuit, shift register, and drive method of driving shift register |
Also Published As
Publication number | Publication date |
---|---|
JP5080894B2 (ja) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101415565B1 (ko) | 표시 장치 | |
JP5376792B2 (ja) | 表示装置及びその駆動方法 | |
JP5363007B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP4873760B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP4225777B2 (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
KR101393638B1 (ko) | 표시 장치 및 그의 구동 방법 | |
US10121429B2 (en) | Active matrix substrate, display panel, and display device including the same | |
JP2007052396A (ja) | 駆動回路、表示装置及び表示装置の駆動方法 | |
KR101799981B1 (ko) | 표시 장치 및 그것의 구동 방법 | |
US20130249872A1 (en) | Gate driving unit and liquid crystal display device having the same | |
JP2006163401A (ja) | 光センサーを内蔵する表示装置 | |
KR20060059207A (ko) | 액티브 매트릭스형 액정 표시 장치 | |
TWI399726B (zh) | 光電裝置、驅動電路及電子機器 | |
JP2011253169A (ja) | ディスプレイ装置の駆動回路 | |
JP2007065454A (ja) | 表示装置の駆動方法および表示装置 | |
JP2007199721A (ja) | 表示装置の駆動装置及びこれを有する表示装置 | |
KR20080011896A (ko) | 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치 | |
JP5446205B2 (ja) | 電気光学装置および駆動回路 | |
KR100701137B1 (ko) | 액티브 매트릭스형 표시 장치 | |
JP2011170300A (ja) | 表示装置制御回路 | |
JP2007140192A (ja) | アクティブマトリクス型液晶表示装置 | |
US9805673B2 (en) | Method of driving a display panel and display device performing the same | |
JP5080894B2 (ja) | 表示装置 | |
JP2008070880A (ja) | 表示装置及びそのストレージ駆動回路 | |
JP5781299B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |