JP2004219682A - 液晶表示装置 - Google Patents

Abstract

【課題】液晶表示装置の電源をオフにする時に、外部からのオフシーケンス制御を簡略化し、画素容量に蓄積された電荷を速やかに放電することが可能な液晶表示装置を提供する。
【解決手段】液晶表示装置の電源がオフとなるときに、複数の映像信号線を接地電位となす接地電位印加手段を有し、走査信号線駆動手段が、液晶表示装置の電源がオフとなるときに、少なくとも１フレーム期間、複数の走査信号線に対して、順次１水平走査ライン毎に、各アクティブ素子をオンとする走査信号電圧を供給する。接地電位印加手段は、複数の映像号線と接地電位との間に設けられる複数のスイッチング素子と、液晶表示装置の電源電圧が所定の電圧以下の電圧となった時に、複数のスイッチング素子をオンとする制御手段とを有する。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係わり、特に、液晶表示装置の電源がオフになる時に、各画素容量に蓄積された電荷を速やかに放電するようにした液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、小型表示装置から所謂ＯＡ機器等の表示端末用に広く普及している。特に、画素毎にアクティブ素子（例えば、薄膜トランジスタ）を有し、このアクティブ素子をスイッチング駆動するアクティブマトリクス型液晶表示装置は、ノート型パソコン等の表示装置として広く使用されている。
また、アクティブマトリクス型液晶表示装置の中で画素電極を形成した基板上に、画素電極を駆動する駆動回路をも形成する所謂駆動回路一体型液晶表示装置が知られている（例えば、特許文献参照）。
このアクティブマトリクス型液晶表示装置は、少なくとも一方が透明なガラス板やプラスチック基板等からなる一対の絶縁基板の間に液晶組成物の層（液晶層）を挟持して所謂液晶表示パネル（液晶表示素子または液晶セルとも言う）を構成し、この液晶表示パネルの絶縁基板に、画素形成用の各種電極と、画素選択用のアクティブ素子を形成し、このアクティブ素子を選択することにより、当該アクティブ素子に接続した画素電極と基準電極の間にある画素の液晶分子の配向方向を変化させて画像を表示する。
【０００３】
即ち、アクティブマトリクス型液晶表示装置は、走査信号線から、水平走査ライン毎に、１水平走査時間、順次アクティブ素子をオンとする走査信号電圧を供給してアクティブ素子をオンとなし、かつ、映像信号線から、オンとされたアクティブ素子を介して画素電極に映像信号電圧を供給し、画素電極と基準電極の間の画素容量を所定の電圧に充電し、この充電電圧に基づき、画素の液晶分子の配向方向を変化させて画像を表示する。
一般に、液晶は、直流電圧が印加されると、寿命が短くなる。そのため、これら液晶表示装置において、液晶に印加する電圧の極性を周期的に反転させる交流化駆動が行われている。
この交流化駆動を行う一つの方法として、基準電極に定電圧を印加し、画素電極に正極性、負極性の信号電圧を印加する方法がある。
【０００４】
なお、本願発明に関連する先行技術文献情報としては以下のものがある。
【特許文献】
特開２００２−２７８５１７号公報
【０００５】
【発明が解決しようとする課題】
液晶表示装置の電源がオフとなるときには、各電極に印加されていた信号電圧は消滅し、アクティブ素子もオフとなる。そのため、画素容量に蓄積されている電荷は、放電路が遮断されるため長時間保持される。
この電荷は、自己放電によって次第に減少するが、画素容量に長時間電荷が保持されていると、液晶表示パネルに残像が残り、表示品質を著しく損なうばかりか、画素容量に長時間電荷が保持される状態は、液晶に直流電圧を印加状態した状態と等価であるので、最悪の場合、液晶分子の傾きが固定化され、液晶の寿命を縮めることになる。
前述した問題点を解消するために、前述の特許文献に記載された液晶表示装置では、液晶表示装置がオフとなるときに、クロック駆動、そのクロック駆動用電源、電源電圧を、所望の電圧波形となるように制御し（以下、オフシーケンス処理という）、全てのアクティブ素子を走査し画素容量の電荷を放電させるようにしている。
【０００６】
しかしながら、このオフシーケンス処理は、複雑な制御が必要であり、かつ、オフシーケンス処理は、例えば、約数百ｍｓの時間もかかり、オフシーケンス処理にかかる時間が長いという問題点があった。
本発明は前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、液晶表示装置の電源をオフにする時に、外部からのオフシーケンス制御を簡単化し、画素容量に蓄積された電荷を速やかに放電することが可能となる技術を提供することにある。
本発明の前記目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
即ち、本発明は、それぞれアクティブ素子を有する複数の画素と、複数の映像信号線と、複数の走査信号線とを有する液晶表示パネルと、前記複数の映像信号線に対して映像信号電圧を供給する映像信号線駆動手段と、前記複数の走査信号線に対して走査信号電圧を供給する走査信号線駆動手段とを備える液晶表示装置であって、液晶表示装置の電源がオフとなるときに、前記複数の映像信号線を接地電位となす接地電位印加手段を有し、前記走査信号線駆動手段が、液晶表示装置の電源がオフとなるときに、少なくとも１フレーム期間、前記複数の走査信号線に対して、水平走査ライン毎に、順次前記各アクティブ素子をオンとする走査信号電圧を供給することを特徴とする。
これにより、本発明では、液晶表示装置がオフとなるときに、画素容量に蓄積された電荷を速やかに放電することができ、かつ、外部からのオフシーケンス制御が不要とすることが可能となる。
【０００８】
また、本発明では、前記接地電位印加手段が、複数の映像信号線と接地電位との間に設けられる複数のスイッチング素子と、液晶表示装置の電源電圧が所定の電圧以下の電圧となった時に、前記複数のスイッチング素子をオンとする制御手段とを有する。
また、本発明では、液晶表示装置の電源がオフとなるときに、前記走査信号線駆動手段には、外部から少なくとも１フレーム期間、クロック信号と、クロック信号駆動用のクロック駆動用電源電圧が供給され、前記走査信号線駆動手段は、前記クロック信号と、前記クロック駆動用電源電圧とに基づき、液晶表示装置の電源がオフとなるときに、少なくとも１フレーム期間、前記複数の走査信号線に対して、水平走査ライン毎に、順次前記各アクティブ素子をオンとする走査信号電圧を供給する。
【０００９】
【発明の実施の形態】
以下、本発明実施の形態について図面を参照して説明する。
なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施の形態の液晶表示装置の概略構成を示すブロック図である。
本実施の形態の液晶表示装置は、反射型液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ ｏｎ Ｓｉｌｉｃｏｎ）であり、図１に示すように、液晶表示パネル１００と、表示制御装置１１１とを備える。
液晶表示パネル１００は、表示部１１０と、水平駆動回路（映像信号線駆動回路）１２０と、垂直駆動回路（走査信号線駆動回路）１３０と、画素電位制御回路１３５と、接地電位印加手段１５０とを有する。
表示部１１０は、マトリクス状に設けられる画素部１０１を有する。また、表示部１１０と、水平駆動回路１２０と、垂直駆動回路１３０と、画素電位制御回路１３５と、接地電位印加手段１５０とは同一基板（シリコン基板）上に設けられている。
【００１０】
表示制御装置１１１には、外部制御信号線４０１を介して、外部装置（例えば、パーソナルコンピュータなど）からクロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号等の制御信号が入力される。
表示制御装置１１１は、外部から送信されてくるクロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号等の制御信号に基づき、水平駆動回路１２０、および、垂直駆動回路１３０、並びに、画素電位制御回路１３５を制御する。
また、表示制御装置１１１は、液晶パネル駆動制御回路４００を有し、この液晶パネル駆動制御回路４００には、外部映像信号線４０２を介して、外部装置から表示信号（本実施の形態では、アナログの映像信号）が送信される。
液晶パネル駆動制御回路４００は、外部装置から送信される表示信号に基づき、表示部１１０に表示すべき表示信号を水平駆動回路１２０に供給する。
なお、図１において、１３１は表示制御装置１１１から出力する制御信号線であり、１３２は表示信号線である。
また、制御信号線は、実際は複数本の制御信号線から構成されるが、図１では、図示の簡略化のために、制御信号線１３１は、１本の線で表している。
同様に、表示信号線も、実際は複数相に展開しており、複数本の表示信号線１３２から構成されるが、図１では、図示の簡略化のために、表示信号線１３２は、１本の線で表している。
【００１１】
水平駆動回路１２０からは垂直方向（図中Ｙ方向）に、複数本の映像信号線（ドレイン信号線または垂直信号線ともいう）１０３が延びており、この複数本の映像信号線１０３は水平方向（Ｘ方向）に並んで設けられる。
垂直駆動回路１３０からは水平方向（Ｘ方向）に複数本の走査信号線（ゲート信号線または水平信号線ともいう）１０２が延びており、この複数本の走査信号線１０２は垂直方向（Ｙ方向）に並んで設けられる。
画素電位制御回路１３５からは水平方向（Ｘ方向）に、複数本の画素電位制御線１３６が延びており、この複数本の画素電位制御線１３６は垂直方向（Ｙ方向）に並んで設けられる。
水平駆動回路１２０は、水平シフトレジスタ１２１と、電圧選択回路（映像信号選択回路）１２３とから構成される。
表示制御装置１１１から制御信号線１３１や表示信号線１３２が水平シフトレジスタ１２１と電圧選択回路１２３とに接続され、制御信号や表示信号が送信されている。
なお、本実施の形態では、表示信号は、アナログ信号であるが、デジタル信号の場合も利用可能である。さらに、各回路の電源電圧線については表示を省略したが、必要な電圧が供給されているものとする。
【００１２】
表示制御装置１１１は、外部から垂直同期信号入力後に、第１番目のディスプレイタイミング信号が入力されると、制御信号線１３１を介して垂直駆動回路１３０にスタートパルスを出力する。
次に、表示制御装置１１１は水平同期信号に基づいて、１水平走査時間（以下１ｈと示す）毎に、走査信号線１０２を順次選択するようにシフトクロックを垂直駆動回路１３０に出力する。
垂直駆動回路１３０は、シフトクロックに従い走査信号線１０２を選択し、走査信号線１０２に走査信号電圧を出力する。すなわち、垂直駆動回路１３０は図１中上から順番に１水平走査時間１ｈの間、走査信号線１０２を選択する信号を出力する。
また、表示制御装置１１１は、ディスプレイタイミング信号が入力されると、これを表示開始と判断し、表示信号を水平駆動回路１２０に出力する。
【００１３】
表示制御装置１１１から表示信号は順次出力されるが、水平シフトレジスタ１２１は表示制御装置１１１から送られてくるシフトクロックに従いタイミング信号を出力する。
タイミング信号は、電圧選択回路１２３が各映像信号線１０３に出力すべき表示信号を取り込むタイミングを示している。
本実施の形態のように、表示信号がアナログの映像信号である場合は、電圧選択回路１２３はサンプルホールド回路（図示せず）を有し、電圧選択回路１２３は、タイミング信号に従いアナログの映像信号の中から一定の電圧を表示データ（階調電圧）としてサンプルホールド回路に取り込み、該取り込んだ階調電圧を映像信号として映像信号線１０３に出力する。
【００１４】
表示信号がデジタル信号の場合には、電圧選択回路１２３はラッチ回路と、デコーダ回路を有し、電圧選択回路１２３は、タイミング信号に従い表示信号をラッチ回路に取り込み、デコーダ回路により表示信号（デジタルデータ）に従い階調電圧を選択（デコード）して映像信号線１０３に出力する。
映像信号線１０３に出力された階調電圧は、映像信号として垂直駆動回路１３０からの走査信号電圧が出力されるタイミングに従い画素部１０１の画素電極に書き込まれる。
画素電位制御回路１３５は、表示制御装置１１１からの制御信号にもとづき、画素電極に書き込まれた映像信号の電圧を制御する。
映像信号線１０３から画素電極に書き込まれた階調電圧は、対向電極の基準電圧（Ｖｃｏｍ）に対してある電位差を有している。
画素電位制御回路１３５は画素部１０１に制御信号を供給して画素電極と対向電極との間の電位差を変化させる。なお、画素電位制御回路１３５と、接地電位印加手段１５０については後述する。
【００１５】
次に、図２を用いて、本実施の形態の液晶表示パネル１００の画素部１０１について説明する。
図２は、本実施の形態の液晶表示パネル１００の画素部１０１の等価回路を示す回路図である。この図２において、２０４は、表示信号線１３２に接続され、表示信号線１３２から表示信号（アナログの映像信号）が供給される内部表示信号線であり、この内部表示信号線２０４も、実際は複数本設けられるが、図２では１本の内部表示信号線２０４で表している。
なお、図２に示すトランスファゲート回路と、映像信号線１０３の分布容量で前述したサンプルホールド回路を構成する。
また、ＶＢＢは電源電圧、ＶＳＳおよびＧＮＤは接地電位（グランド電位）、ＶＤＤは走査クロック駆動用の電源電圧（即ち、走査クロックで駆動される回路の電源電圧）、Ｖｃｏｍは、対向電極１０７の電位である。
図２に示すように、画素部１０１は、表示部１１０の隣接する２本の走査信号線１０２と、隣接する２本の映像信号線１０３との交差領域（４本の信号線で囲まれた領域）にマトリクス状に配置される。ただし、図２では図を簡略化するため１つの画素部だけを示している。
【００１６】
各画素部１０１は、アクティブ素子３０と画素電極１０９を有し、また、画素電極１０９には画素容量１１５が接続されている。
画素容量１１５の一方の電極は画素電極１０９に接続され、他方の電極は画素電位制御線１３６に接続されている。さらに、画素電位制御線１３６は画素電位制御回路１３５に接続されている。なお、図２では、アクティブ素子３０はｐ−ＭＯＳトランジスタで示している。
前述したように、走査信号線１０２には垂直駆動回路１３０から走査信号電圧が出力される。この走査信号電圧によりアクティブ素子３０のオン・オフが制御される。映像信号線１０３には映像信号として階調電圧が供給されており、アクティブ素子３０がオンになると、映像信号線１０３から画素電極１０９に階調電圧が供給される。
画素電極１０９に対向するように対向電極１０７（コモン電極）が配置されており、画素電極１０９と対向電極１０７との間には液晶層（図示せず）が設けられている。なお、図２に示す回路図上では画素電極１０９と対向電極１０７との間は等価的に液晶容量１０８が接続されているように表示した。
画素電極１０９と対向電極１０７との間に電圧を印加することにより、液晶分子の配向方向等が変化し、それに伴い液晶層の光に対する性質が変化することを利用して表示が行われる。
【００１７】
液晶表示装置の駆動方法としては、前述したように液晶層に直流電流が印加されないように交流化駆動が行われる。
交流化駆動を行うためには、対向電極１０７の電位（Ｖｃｏｍ）を基準電位とした場合に、電圧選択回路１２３からは基準電位に対して正極性と負極性の電圧が階調電圧として出力する。
しかしながら、電圧選択回路１２３を正極性と負極性の電位差に耐えるような高耐圧な回路とすると、アクティブ素子３０をはじめとし回路規模が大きくなるという問題や、動作速度が遅くなるといった問題が生じる。
そこで、電圧選択回路１２３から画素電極１０９に供給する映像信号は、基準電位に対して同極性の信号を用いながらも交流化駆動を行うことを検討した。
【００１８】
例えば、電圧選択回路１２３から出力する階調電圧は、基準電位に対し正極性の電圧を用い、基準電位に対し正極性の電圧を画素電極に書き込んだ後に、画素電位制御回路１３５から画素容量１１５の電極に印加している画素電位制御信号の電圧を引き下げることにより、画素電極１０９の電圧も降下させて、基準電位に対して負極性の電圧を生じることができる。
このような駆動方法を用いると、電圧選択回路１２３が出力する最大値と最小値との差が小さいため、電圧選択回路１２３は低耐圧の回路とすることが可能となる。
なお、１例として、画素電極１０９に正極性の電圧を書き込んで画素電位制御回路１３５により負極性の電圧を生じさせる場合について説明したが、負極性の電圧を書き込んで正極性の電圧を生じさせるには、画素電位制御信号の電圧を引き上げることにより可能である。
【００１９】
次に、図３を用いて、画素電極１０９の電圧を変動させる方法について説明する。
図３では、説明のため、液晶容量１０８を第１のコンデンサ５３で、画素容量１１５を第２のコンデンサ５４で表わし、アクティブ素子３０をスイッチ１０４で示している。
また、画素容量１１５の画素電極１０９に接続される電極を電極５６とし、画素容量１１５の画素電位制御線１３６に接続される電極を電極５７とする。
さらに、画素電極１０９と電極５６とが接続された点を節点５８で示す。
ここでは説明のため、他の寄生容量は無視できるものとして、第１のコンデンサ５３の容量はＣＬで、第２のコンデンサ５４の容量はＣＣとする。
まず、図３（ａ）に示すように、第２のコンデンサ５４の電極５７には外部から電圧Ｖ１を印加する。
次に、走査信号電圧によりスイッチ１０４がオンになると、映像信号線１０３から電圧が画素電極１０９及び電極５６に供給される。ここで、節点５８に供給された電圧をＶ２とする。
【００２０】
次に、図３（ｂ）に示すように、スイッチ１０４がオフになった時点で、電極５７に供給している電圧（画素電位制御信号）をＶ１からＶ３に降下させる。
このとき、第１のコンデンサ５３と第２のコンデンサ５４とに充電された電荷の総量は変化しないことから、節点５８の電圧が変化して、節点５８の電圧は、Ｖ２−｛ＣＣ／（ＣＬ＋ＣＣ）｝×（Ｖ１−Ｖ３）となる。
ここで、第１のコンデンサ５３の容量ＣＬが第２のコンデンサ５４の容量ＣＣに比べて充分小さい場合（ＣＬ＜＜ＣＣ）は、ＣＣ／（ＣＬ＋ＣＣ）≒１となり節点５８の電圧はＶ２−Ｖ１＋Ｖ３となる。ここでＶ２＝０、Ｖ３＝０とすると、節点５８の電圧は−Ｖ１となる。
前述した方法によれば、画素電極１０９に映像信号線１０３から供給する電圧は対向電極１０７の基準電位に対し正極性にして、負極性の信号は電極５７に印加する電圧（画素電位制御信号）を制御することにより作り出すことができる。このような方法で負極性の信号を作り出すと、電圧選択回路１２３からは負極性の信号を供給する必要が無くなり、周辺回路を低耐圧の素子で形成することが可能となる。
【００２１】
次に、図４を用いて、図２に示す回路の動作タイミングについて説明する。
図４において、Φ１は映像信号線１０３に供給される階調電圧を示す。同様に、Φ２は走査信号線１０２に供給される走査信号電圧、Φ３は画素電位制御線１３６に供給される画素電位制御信号（降圧信号）、Φ４は画素電極１０９の電位を示している。なお、画素電位制御信号Φ３は図３で示した電圧Ｖ３とＶ１で振幅する信号である。
図４を説明するあたり、Φ１は正極性用入力信号Φ１Ａと、負極性用入力信号Φ１Ｂを示している。
ここで、負極性用とは画素電極に印加された電圧が画素電位制御信号により変動して、基準電位（Ｖｃｏｍ）に対して負極性となる場合の信号のことである。本実施の形態では、映像信号Φ１として正極性用入力信号Φ１Ａと負極性用入力信号Φ１Ｂ共に、対向電極１０７に印加された基準電位（Ｖｃｏｍ）に対して電位が正極性となるような電圧が供給される場合を説明する。
【００２２】
図４において、期間ｔ０からｔ２の間では、階調電圧Φ１が正極性用入力信号Φ１Ａの場合を示している。
まず、ｔ０において画素制御信号Φ３として電圧Ｖ１を出力する。次に、時刻ｔ１において走査信号電圧Φ２が選択されＬｏｗレベル（以下、Ｌレベルという）になると、図２に示すアクティブ素子（ｐ−ＭＯＳトランジスタ）３０がオン状態となり、映像信号線１０３に供給されている正極性用入力信号Φ１Ａが、画素電極１０９に書き込まれる。
画素電極１０９に書き込まれる信号は図４ではΦ４で示している。また、図４においてｔ２で、画素電極１０９に書き込まれた電圧はＶ２Ａで示している。
次に、走査信号電圧Φ２が非選択状態となり、Ｈｉｇｈレベル（以下、Ｈレベルという）になると、アクティブ素子３０はオフ状態となり、画素電極１０９は電圧を供給する映像信号線１０３から切り離された状態になる。液晶表示装置は画素電極１０９に書き込まれた電圧Ｖ２Ａに従った階調を表示する。
次に、期間ｔ２からｔ４の間で階調電圧Φ１が負極性用入力信号Φ１Ｂの場合を説明する。
【００２３】
負極性用入力信号Φ１Ｂの場合、時刻ｔ２において走査信号電圧Φ２が選択され、画素電極１０９には、Φ４に示すような電圧Ｖ２Ｂが書き込まれる。
その後、アクティブ素子３０をオフ状態とし、時刻ｔ２から２ｈ（２水平走査時間）後の時刻ｔ３において、画素容量１１５に供給している電圧を、画素電位制御信号Φ３に示すようにＶ１からＶ３に降圧する。
画素電位制御信号Φ３をＶ１からＶ３に変動させると画素容量１１５が結合容量の役割を果たし、画素電位制御信号Φ３の振幅に従い、画素電極の電位を下げることができる。これにより基準電位（Ｖｃｏｍ）に対して負極性の電圧Ｖ２Ｃを画素内に作り出すことができる。
前述した方法で、負極性の信号を作り出すと、周辺回路を低耐圧の素子で形成することが可能となる。
すなわち、電圧選択回路１２３から出力する信号は正極性側の狭い振幅の信号であるため、電圧選択回路１２３は低耐圧の回路とすることが可能となる。さらに電圧選択回路１２３が低電圧で駆動可能であれば、他の周辺回路である、水平シフトレジスタ１２０、表示制御装置１１１等は低耐圧の回路であるため、液晶表示装置全体として低耐圧の回路による構成が可能となる。
【００２４】
次に、図５を用いて、画素電位制御回路１３５の回路構成を示す。
ＳＲは双方向シフトレジスタであり、上下双方向に信号をシフトすることが可能である。
双方向シフトレジスタＳＲは、クロックドインバータ６１、６２、６５、６６で構成されている。６７はレベルシフタで、６９は出力回路である。双方向シフトレジスタＳＲ等は電源電圧ＶＤＤで動作している。
レベルシフタ６７は双方向シフトレジスタＳＲから出力する信号の電圧レベルを変換する。レベルシフタ６７からは電源電圧ＶＤＤより高電位であるＶＢＢとＶＳＳとの間の振幅を有する信号が出力される。
出力回路６９には、電源電圧ＶＰＰと電源電圧ＶＳＳが供給されており、レベルシフタ６７からの信号に従い、電圧ＶＰＰと電圧ＶＳＳとを画素電位制御線１３６に出力する。
図４にて説明した画素電位制御信号Φ３の電圧Ｖ１が電源電圧ＶＰＰで、電圧Ｖ３が電源電圧ＶＳＳとなる。
【００２５】
なお、図５では出力回路６９をｐ型トランジスタとｎ型トランジスタからなるインバータで示している。ｐ型トランジスタに供給する電源電圧ＶＰＰとｎ型トランジスタに供給する電源電圧ＶＳＳの値を選ぶことで、電圧ＶＰＰとＶＳＳとを画素電位制御信号Φ３として出力することが可能である。
２６はスタート信号入力端子で、制御信号の一つであるスタート信号を画素電位制御回路１３５に供給する。
図５に示す双方向シフトレジスタＳＲ１からＳＲｎは、スタート信号が入力すると外部から供給されるクロック信号のタイミングに従い、順番にタイミング信号を出力する。
レベルシフタ６７はタイミング信号に従い電圧ＶＳＳと電圧ＶＢＢを出力する。出力回路６９はレベルシフタ６７の出力に従い電圧ＶＰＰと電圧ＶＳＳを画素電位制御線１３６に出力する。
【００２６】
図４の画素電位制御信号Φ３に示すタイミングとなるように、スタート信号およびクロック信号を双方向シフタレジスタＳＲに供給することで、画素電位制御回路１３５から希望するタイミングで画素電位制御信号Φ３を出力することが可能である。なお２５はリセット信号入力端子である。
画素電位制御回路１３５を双方向シフトレジスタＳＲで構成することで、画素電位制御信号Φ３を双方向に走査することが可能である。
すなわち、垂直駆動回路１３０も同様の双方向シフトレジスタにより構成されており、本実施の形態の液晶表示装置は上下双方向の走査が可能である。
そのため、表示する像を上下逆転する場合などに、走査方向を反転して図中下から上に走査する。そこで、垂直駆動回路１３０が下から上に走査する場合には、画素電位制御回路１３５も設定を変更することにより、下から上に走査するよう対応する。なお、水平シフトレジスタ１２１も同様の双方向シフトレジスタにより構成されている。
【００２７】
次に、図２を用いて、図１に示す接地電位印加手段１５０について説明する。図１に示す接地電位印加手段１５０は、映像信号線１０３と接地電位ＧＮＤとの間に接続されるＰ−ＭＯＳトランジスタ（本発明のスイッチング素子）２０１と、電源電圧ＶＢＢが所定の電圧以下の電圧になったときに、Ｐ−ＭＯＳトランジスタ２０１をオンとするレベルセンス回路（本発明の制御手段）２０３とを有する。
なお、Ｐ−ＭＯＳトランジスタ２０１は、各映像信号線１０３毎に設けられるが、図２では簡略化のために、１つのＰ−ＭＯＳトランジスタ２０１のみを図示している。また、レベルセンス回路２０３は、複数のＰ−ＭＯＳトランジスタ２０１に対して１個設けられる。
前述の図３（ａ）、図３（ｂ）の状態で、液晶表示装置がオフとなり電源電圧ＶＢＢがオフすると、交流化駆動が停止し、映像信号線１０３に映像信号の電位が残り、逆に、画素電位制御信号１３６は電位が下がってしまう。
そのため、スイッチ１０４を構成するアクティブ素子（Ｐ−ＭＯＳトランジスタ）３０のゲート側である走査信号線１０２の電位は、節点５８の電位Ｖ２または−Ｖ１と、アクティブ素子３０のしきい値電圧の和よりも高くなり、アクティブ素子３０はオフ状態になる。
これにより、液晶容量１０８を表す第１のコンデンサ５３と、画素容量１１５を表す第２のコンデンサ５４に電荷が保持されたままになり、その直流電圧が液晶に印加されることにより、液晶が著しく劣化してしまう。
【００２８】
図６は、本実施の形態の液晶表示装置のオフシーケンス処理を説明するため図である。
図６に示すように、本実施の形態では、液晶表示装置がオフとなる場合、ＶＢＢの電源電圧、ＶＰＰの電源電圧、映像信号電圧、Ｖｃｏｍの電源電圧は、速やかにオフとなるのに対して、ＶＤＤの電源電圧と、クロックは、１フレーム期間の後にオフとなる。
本実施の形態では、図６に示すように、電源電圧ＶＢＢが降下し、所定の電圧以下の電圧となると、レベルセンス回路２０３の出力がＬレベルとなり、Ｐ−ＭＯＳトランジスタ２０１をオンにする。これにより、映像信号線１０３の電位がＧＮＤレベルまで引き下げられる。
この状態で、ダイオード２０６によって、クロック駆動用の電源電圧（ＶＤＤ）を、垂直駆動回路１３０に供給し、図６に示すように、走査信号線１０２に走査信号電圧を供給することにより、１ｈ時間の間、アクティブ素子３０がオンとなるので、画素容量１１５の電荷が、アクティブ素子３０を介して放電させることができる。
なお、図２では、ダイオード２０６は、ダイオード接続されたＭＯＳトランジスタで構成されている。
Ｐ−ＭＯＳトランジスタ２０１が高利得であれば、映像信号線１０３の放電時間は短くなり、図６に示すように、少なくとも１フレーム（１／１２０＝約８．３ｍｓ）期間分だけクロック駆動させれば全ての画素の電位を接地電位（ＧＮＤ）まで下げることが可能となる。
【００２９】
次に、図７を用いて、レベルセンス回路２０３の一例の回路構成を説明する。
図７において、ｎ−ＭＯＳトランジスタ２０７は高抵抗である。
ダイオード接続のｎ−ＭＯＳトランジスタ２０８の一個の電圧降下分を０．５Ｖ、Ｐ−ＭＯＳトランジスタ２１０のしきい値電圧を０．５Ｖとすると、節点２０９の電位が、（ＶＤＤ＋０．５）＞（ＶＢＢ−０．５ｎ）であれば、ｐ−ＭＯＳトランジスタ２１０はオフ状態になる。そのため、バッファ２１２を挿んだ節点２１１はＬレベルとなる。
つまり、ＶＢＢの電源電圧が、ＶＢＢ＜（ＶＤＤ＋０．５−０．５ｎ）になるとレベルセンス回路２０３はＬレベルを出力し、図２に示すＰ−ＭＯＳトランジスタスイッチ２０１はオンとなり、映像信号線１０３をＧＮＤレベルまで引き下げる。
逆に、通常動作である時、節点２０９の電位は、（ＶＤＤ＋０．５）≦（ＶＢＢ−０．５ｎ）となり、レベルセンス回路２０３はＨレベルを出力する。
【００３０】
次に、本実施の形態の効果をより一層明確にするために、前述の特許文献に開示されているオフシーケンス処理を、図８を用いて説明する。
前述の特許文献に記載の液晶表示装置では、液晶表示装置のオフとするオフシーケンスにおいて、ＶＢＢの電源電圧、ＶＰＰの電源電圧、ＶＣＯＭの基準電圧、クロック、および、ＶＤＤの電源電圧を、表示制御装置１１１において、図８に示す曲線となるようにコントロールし、これらの電源電圧およびクロックを映像信号選択回路１２３、垂直駆動回路１３０に供給して、液晶表示装置をオフとしている。
そして、これらのオフシーケンス処理は、図８に示すように、約数百ｍｓの時間が必要であった。
これに対して、本実施の形態では、前述したように、オフシーケンス処理が、少なくとも１フレーム期間で済み、オフシーケンス処理を短くすることができる。
また、接地電位印加手段１５０を液晶表示パネル内に設けることで、表示制御装置１１１は、クロックと、クロック駆動用電源電圧（ＶＤＤ）のみを、少なくとも１フレーム期間、垂直駆動回路１３０に供給すればよく、前述の特許文献に記載されているように、オフシーケンス処理時に、ＶＢＢの電源電圧、ＶＰＰの電源電圧、および、ＶＣＯＭの基準電圧を所定の曲線となるようにコントロールする必要がないので、表示制御装置１１１の回路構成を簡略化することが可能となる。
【００３１】
次に、図９を用いて、本実施の形態の液晶表示装置の画素部を説明する。
図９において、１００は液晶表示パネル、１は第１の基板である駆動回路基板、２は第２の基板である透明基板、３は液晶組成物、４はスペーサである。
スペーサ４は、駆動回路基板１と透明基板２との間に一定の間隔であるセルギャップ（ｃｅｌｌ ｇａｐ）ｄを形成している。このセルギャップｄに液晶組成物３が挟持されている。
５は反射電極（画素電極）で駆動回路基板１に形成されている。６は対向電極で反射電極５との間で液晶組成物３に電圧を印加する。７、８は配向膜で液晶分子を一定方向に配向させる。
３０はアクティブ素子で反射電極５に階調電圧を供給する。３４はアクティブ素子３０のソース領域、３５はドレイン領域、３６はゲート電極である。
３８は絶縁膜、３１は画素容量を形成する第１の電極で、４０は画素容量を形成する第２の電極である。絶縁膜３８を介し第１の電極３１と第２の電極４０とは容量を形成する。
【００３２】
図９では、第１の電極３１と第２の電極４０とを画素容量を形成する代表的な電極として示しており、他にも画素電極と電気的に接続した導体層と画素電位制御線と電気的に接続した導体層とが、誘電体層を挟んで対向していれば画素容量を形成することが可能である。
４１は第１の層間膜、４２は第１の導電膜である。第１の導電膜４２はドレイン領域３５から第２の電極４０とを電気的に接続している。４３は第２の層間膜、４４は第１の遮光膜、４５は第３の層間膜、４６は第２の遮光膜である。第２の層間膜４３と第３の層間膜４５にはスルーホール４２ＣＨが形成され、第１の導電膜４２と第２の遮光膜４６が電気的に接続されている。４７は第４の層間膜、４８は反射電極５を形成する第２の導電膜である。アクティブ素子３０のドレイン領域３５から第１の導電膜４２、スルーホール４２ＣＨ、第２の遮光膜４６を介して階調電圧は反射電極５に伝えられる。
【００３３】
本実施の形態の液晶表示装置は反射型であり、大量の光が液晶表示パネル１００に照射される。遮光膜は駆動回路基板の半導体層に光が入射しないよう遮光している。反射型液晶表示装置において、液晶表示パネル１００に照射された光は、透明基板２側（図９中上側）から入射し、液晶組成物３を透過し反射電極５で反射し再度液晶組成物３、透明基板２を透過して液晶表示パネル１００から出射する。
しかしながら、液晶表示パネル１００に照射される光の一部は、反射電極５の隙間から駆動回路基板側に漏れ込む。第１の遮光膜４４と第２の遮光膜４６はアクティブ素子３０に光が入射しないように設けられている。
本実施の形態では、この遮光膜を導電層で形成し、第２の遮光膜４６を反射電極５に電気的に接続し、第１の遮光膜４４に画素電位制御信号を供給することで、遮光膜を画素容量の一部としても機能するようにしている。
なお、第１の遮光層４４に画素電位制御信号を供給すると、階調電圧が供給される第２の遮光膜４６と映像信号線１０３を形成する第１の導電層４２や走査信号線１０２を形成する導電層（ゲート電極３６と同層の導電層）との間に電気的シールド層として第１の遮光膜４４を設けることができる。
【００３４】
このため、第１の導電層４２やゲート電極３６等と第２の遮光膜４６や反射電極５との間の寄生容量成分が減少する。前述したように液晶容量ＣＬに対して画素容量ＣＣは充分大きくする必要があるが、第１の遮光膜４４を電気的シールド層として設けると、液晶容量ＬＣと並列に接続される寄生容量も小さくなりより効率的である。さらに信号線からの雑音の飛び込みを減少することも可能となる。
また、液晶表示素子を反射型とし、駆動回路基板１の液晶組成物３側の面に反射電極５を形成した場合、駆動回路基板１として不透明なシリコン基板等を用いることが可能である。また、アクティブ素子３０や配線を反射電極５の下に設けることができ、画素となる反射電極５を広くし、所謂高開口率を実現することができる利点がある。また、液晶表示パネル１００に照射される光による熱を駆動回路基板１の裏面から放熱できるといった利点もある。
【００３５】
次に、遮光膜を画素容量の一部として利用することについて説明する。
第１の遮光膜４４と第２の遮光膜４６とは第３の層間膜４５を介して対向しており、画素容量の一部を形成している。
４９は画素電位制御線１３６の一部を形成する導電層である。導電層４９により第１の電極３１と第１の遮光膜４４とは電気的に接続されている。また、導電層４９を用いて画素電位制御回路１３５から画素容量までの配線を形成することが可能である。ただし、本実施の形態では第１の遮光膜４４を配線として利用した。
図１０に第１の遮光膜４４を画素電位制御線１３６として利用する構成について示す。図１０は、第１の遮光膜４４の配置を示す平面図である。
同図において、４６は第２の遮光膜であるが、位置を示すために点線で示している。４２ＣＨはスルーホールで、第１の導電膜４２と第２の遮光膜４６とを接続している。なお、図１０は第１の遮光膜４４を解り易く示すために、他の構成は省略している。
【００３６】
第１の遮光膜４４は、画素電位制御線１３６の機能を有しており図中Ｘ方向に連続して形成されている。第１の遮光膜４４は遮光膜として機能するために表示領域全面を覆うように形成されているが、画素電位制御線１３６の機能も持たせるために、Ｘ方向に延在し（走査信号線１０２と並列の方向）、Ｙ方向に並んでライン状に形成され、画素電位制御回路１３５に接続される。
また、画素容量の電極としても働くために、第２の遮光膜４６となるべく広い面積で重なるように形成されている。さらに、遮光膜として漏れる光が少なくなるように、隣接する第１の遮光膜４４の間隔はなるべく狭くなるよう形成されている。
【００３７】
次に、反射型液晶表示装置について説明する。反射型液晶表示素子の一つとして電界制御複屈折モード（ＥＬＥＣＴＲＩＣＡＬＬＹ ＣＯＮＴＲＯＬＬＥＤ ＢＩＲＩＥＦＲＩＮＧＥＮＣＥ ＭＯＤＥ）が知られている。
電界制御複屈折モードでは、反射電極と対向電極との間に電圧を印加し液晶組成物の分子配列を変化させ、その結果として液晶表示パネル中の複屈折率を変化させる。電界制御複屈折モードは、この複屈折率の変化を光透過率の変化として利用し像を形成するものである。
さらに、図１１を用いて、電界制御複屈折モードの１つである単偏光板ツイストネマティクモード（ＳＰＴＮ）について説明する。
同図において、９は偏光ビームスプリッタで光源（図示せず）からの入射光Ｌ１を２つの偏光に分割し、直線偏光となった光Ｌ２を出射する。
図１１では、液晶表示パネル１００に入射させる光に、偏光ビームスプリッタ９を透過した光（Ｐ波）を用いる場合を示しているが、偏光ビームスプリッタ９で反射した光（Ｓ波）を用いることも可能である。液晶組成物３は液晶分子長軸が駆動回路基板１と透明基板２に対して平行に配列し、誘電異方性が正のネマティク液晶を用いる。また、液晶分子は配向膜７、８により約９０度ねじれた状態で配向している。
【００３８】
まず、図１１（ａ）に電圧が印加されていない場合を示す。
液晶表示パネル１００に入射した光は液晶組成物３の複屈折性により楕円偏光となり反射電極５面では円偏光となる。反射電極５で反射した光は再度液晶組成物３中を通過し再び楕円偏光となり出射時には直線偏光に戻り、入射光Ｌ２に対して９０度位相が回転した光Ｌ３（Ｓ波）として出射する。
出射光Ｌ３は再び偏光ビームスプリッタ９に入射するが、偏光面で反射され出射光Ｌ４となる。この出射光Ｌ４をスクリーン等に照射して表示を行う。この場合、電圧を印加していない場合に光が出射する所謂ノーマリーホワイト（ノーマリオープン）と呼ばれる表示方式となる。
対して、図１１（ｂ）に液晶組成物３に電圧が印加されている場合を示す。
液晶組成物３に電圧が印加されると、液晶分子が電界方向に配列するため、液晶内で複屈折が起こらない。
そのため、直線偏光で液晶表示パネル１００に入射した光Ｌ２はそのまま反射電極５で反射され入射光Ｌ２と同じ偏光方向の光Ｌ５として出射する。
出射光Ｌ５は偏光ビームスプリッタ９を透過し光源に戻る。そのため、スクリーン等に光が照射されないため、黒表示となる。
【００３９】
単偏光板ツイストネマティクモードでは、液晶の配向方向が基板と平行であるため、一般的な配向方法を用いることができ、プロセス安定性が良い。
またノーマリーホワイトで使用するため、低電圧側でおこる表示不良に対して裕度を持たせることができる。
すなわち、ノーマリーホワイト方式では、暗レベル（黒表示）が高電圧を印加した状態で得られる。この高電圧の場合には液晶分子のほとんどが基板面に垂直な電界方向に揃っているので、暗レベルの表示は、低電圧時の初期配向状態にあまり依存しない。
さらに、人間の目は、輝度ムラを輝度の相対的な比率として認識し、かつ、輝度に対し対数スケールに近い反応を有する。
そのため、人間の目は暗レベルの変動には敏感である。こうした理由から、ノーマリーホワイト方式は、初期配向状態による輝度ムラに対して有利な表示方式である。
【００４０】
次に、図１２に駆動回路基板１に透明基板２を重ね合わせた図を示す。
駆動回路基板１の周辺部には、周辺枠１１が形成されており、液晶組成物３は周辺枠１１と駆動回路基板１と透明基板２とに囲まれた中に保持される。
重ね合わされた駆動回路基板１と透明基板２との間で周辺枠１１の外側には、シール材１２が塗布される。シール材１２により駆動回路基板１と透明基板２とが接着固定され液晶表示パネル１００が形成される。１３，１４は外部接続端子である。
次に、図１３に示すように、液晶表示パネル１００に外部からの信号を供給するフレキシブルプリント配線板８０が外部接続端子（１３，１４）に接続される。フレキシブルプリント配線板８０の両外側の端子は他の端子に比較して長く形成され、透明基板２に形成された対向電極５に接続され、対向電極用端子８１を形成している。
すなわち、フレキシブルプリント配線板８０は、駆動回路基板１と透明基板２の両方に接続されている。
従来の対向電極５への配線は駆動回路基板１に設けられた外部接続端子にフレキシブルプリント配線板が接続され、駆動回路基板１を経由して対向電極５に接続されるものであった。
【００４１】
本実施の形態の透明基板２にはフレキシブルプリント配線板８０との接続部８２が設けられ、フレキシブルプリント配線板８０と対向電極５とが直接接続される。すなわち、液晶表示パネル１００は透明基板２と駆動回路基板１とが重ね合わされて形成されるが、透明基板２の一部は駆動回路基板１より外側に出て接続部８２を形成しており、この透明基板２の外側に出た部分でフレキシブルプリント配線板８０と接続されている。
図１４、図１５に液晶表示装置２００の構成を示す。図１４は液晶表示装置２００を構成する各構成物の分解組立て図である。また、図１５は液晶表示装置２００の平面図である。
図１４に示すように、フレキシブルプリント配線板８０が接続された液晶表示パネル１００は、クッション材７１を間に挟んで、放熱板７２に配置される。
クッション材７１は高熱伝導性であり、放熱板７２と液晶表示パネル１００との隙間を埋めて、液晶表示パネル１００の熱が放熱板７２に伝わり易すくする役目を持つ。７３はモールドで、放熱板７２に接着固定されている。
【００４２】
また、図１５に示すように、フレキシブルプリント配線板８０はモールド７３と放熱板７２との間を通りをモールド７３の外側に取り出されている。
７５は遮光板で、光源からの光が液晶表示装置２００を構成する他の部材にあたることを防いでいる。７６は遮光枠で液晶表示装置２００の表示領域の外枠を表示する。
なお、前述の説明では、本発明を反射型液晶表示装置に適用した実施の形態について説明したが、本発明はこれに限定されるものではなく、本発明はアクティブ素子（例えば、ＴＦＴ）を備えるアクティブマトリクス型液晶表示装置に適用可能である。
以上、本発明者によってなされた発明を、前記発明の実施の形態に基づき具体的に説明したが、本発明は、前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００４３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、オフシーケンス処理を簡単化でき、外部駆動回路の簡略化が可能となり、更に、液晶表示装置の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態の液晶表示装置の概略構成を示すブロック図である。
【図２】本発明の実施の形態の液晶表示パネルの画素部の等価回路を示す回路図である。
【図３】本発明の実施の形態の液晶表示パネルの画素電位を制御する方法を説明する概略回路図である。
【図４】本発明の実施の形態の液晶表示装置の駆動方法を説明するためのタイミングチャートである。
【図５】図１に示す画素電位制御回路の回路構成を示す回路図である。
【図６】本発明の実施の形態の液晶表示装置のオフシーケンス処理を説明するための電圧波形図である。
【図７】図２に示すレベルセンス回路の一例の回路構成を示す回路図である。
【図８】従来の液晶表示装置のオフシーケンス処理を説明する電圧波形図である。
【図９】本発明の実施の形態の液晶表示装置の画素部を示す要部断面図である。
【図１０】遮光膜を用いて画素電位制御線を形成する場合の構成を示す平面図である。
【図１１】単偏光板ツイストネマティクモード（ＳＰＴＮ）を説明するための図である。
【図１２】本発明の実施の形態の液晶表示装置の液晶表示パネルを示す斜視図である。
【図１３】図１２に示す液晶表示パネルにフレキシブルプリント配線基板を接続した状態を示す図である。
【図１４】本発明の液晶表示装置を示す分解組み立て図である。
【図１５】本発明の液晶表示装置の平面図である。
【符号の説明】
１…駆動回路基板、２…透明基板、３…液晶組成物、４…スペーサ、５…反射電極、６…対向電極、７，８…配向膜、１１…周辺枠、１２…シール材、１３，１４…外部接続端子、２５…リセット信号入力端子、２６…スタート信号入力端子、３０…アクティブ素子、３１…第１の電極、３４…ソース領域、３５…ドレイン領域、３６…ゲート領域、３８…絶縁膜、４０…第２の電極電極、４１…第１の層間膜、４２…第１の導電膜、４３…第２の層間膜、４４…第１の遮光膜、４５…第３の層間膜、４６…第２の遮光膜、４２ＣＨ…スルーホール、４７…第４の層間膜、４８…第２の導電膜、５３，５４…コンデンサ、５６，５７…電極、５８，２１１…節点、６１，６２，６５，６６…クロックドインバータ、６７…レベルシフタ、６９…出力回路、７１…クッション材、７２…放熱板、７３…モールド、７５…遮光板、７６…遮光枠、８０…フレキシブルプリント配線基板、８１…対向電極用端子、８２…接続部、１００…液晶表示パネル、１０１…画素部、１０２…走査信号線、１０３…映像信号線、１０４…スイッチング素子、１０７…対向電極、１０８…液晶容量、１０９…画素電極、１１０…表示部、１１１…表示制御装置、１２０…水平駆動回路、１２１…水平シフトレジスタ、１２３…電圧選択回路、１３０…垂直駆動回路、１３１…制御信号線、１３２…表示信号線、１３５…画素電位制御回路、１３６…画素電位制御線、１５０…接地電位印加手段、２００…液晶表示装置、２０１…Ｐ−ＭＯＳトランジスタ、２０３…レベルセンス回路、２０４…内部映像信号線、２０６…ダイオード、２０７…ｎ−ＭＯＳトランジスタ、２０８…ダイオード接続のｎ−ＭＯＳトランジスタ、２０９…節点２、２１０…ｐ−ＭＯＳトランジスタ、２１２…バッファ、４００…液晶表示パネル駆動制御回路、４０１…外部制御信号線、４０２…外部映像信号線、ＳＲ…双方向シフトレジスタ。

Claims (4)

1. それぞれアクティブ素子を有する複数の画素と、複数の映像信号線と、複数の走査信号線とを有する液晶表示パネルと、
   前記複数の映像信号線に対して映像信号電圧を供給する映像信号線駆動手段と、
   前記複数の走査信号線に対して走査信号電圧を供給する走査信号線駆動手段とを備える液晶表示装置であって、
   液晶表示装置の電源がオフとなるときに、前記複数の映像信号線を接地電位となす接地電位印加手段を有し、
   前記走査信号線駆動手段は、液晶表示装置の電源がオフとなるときに、少なくとも１フレーム期間、前記複数の走査信号線に対して、水平走査ライン毎に、順次前記各アクティブ素子をオンとする走査信号電圧を供給することを特徴とする液晶表示装置。
2. 前記接地電位印加手段は、前記複数の映像号線と接地電位との間に設けられる複数のスイッチング素子と、
   液晶表示装置の電源電圧が所定の電圧以下の電圧となった時に、前記複数のスイッチング素子をオンとする制御手段とを有することを特徴とする請求項１に記載の液晶表示装置。
3. 液晶表示装置の電源がオフとなるときに、前記走査信号線駆動手段には、外部から少なくとも１フレーム期間、クロック信号と、クロック信号駆動用のクロック駆動用電源電圧が供給され、
   前記走査信号線駆動手段は、前記クロック信号と、前記クロック駆動用電源電圧とに基づき、液晶表示装置の電源がオフとなるときに、少なくとも１フレーム期間、前記複数の走査信号線に対して、水平走査ライン毎に、順次前記各アクティブ素子をオンとする走査信号電圧を供給することを特徴とする請求項１または請求項２に記載の液晶表示装置。
4. 前記液晶表示パネルは、第１の基板と、
   第２の基板と、
   前記第１の基板と前記第２の基板とに挟まれた液晶組成物とを有し、
   前記第１の基板はシリコン基板であり、
   前記各アクティブ素子、前記映像信号線駆動手段、前記走査信号線駆動手段、および前記接地電位印加手段は、前記シリコン基板上に設けられていることを特徴とする請求項１ないし請求項３のいずれか１項に記載の液晶表示装置。

Images