JP2002162949A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2002162949A JP2002162949A JP2001243092A JP2001243092A JP2002162949A JP 2002162949 A JP2002162949 A JP 2002162949A JP 2001243092 A JP2001243092 A JP 2001243092A JP 2001243092 A JP2001243092 A JP 2001243092A JP 2002162949 A JP2002162949 A JP 2002162949A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display device
- signal
- circuit
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 表示パネルの外部回路の構成をシンプル化す
ると共に、低消費電力化を図る。 【解決手段】 ゲート信号線５１から入力される信号に
応じてドレイン信号線６１からのデジタル映像信号を保
持する保持回路１１０を設ける。保持回路１１０からの
信号に応じて２つの信号（信号Ａと信号Ｂ）のいずれか
を選択して画素電極８０に供給する信号選択回路１２０
を設ける。そして、信号Ａ、信号Ｂを作成する基準電圧
発生回路５００を表示パネル１００内に設ける。デジタ
ル表示モード時には、基準電圧発生回路５００により、
表示画素８０に印加する信号を作成しているので、これ
らの信号Ａ及び信号Ｂを外部から供給する必要がない。
ると共に、低消費電力化を図る。 【解決手段】 ゲート信号線５１から入力される信号に
応じてドレイン信号線６１からのデジタル映像信号を保
持する保持回路１１０を設ける。保持回路１１０からの
信号に応じて２つの信号（信号Ａと信号Ｂ）のいずれか
を選択して画素電極８０に供給する信号選択回路１２０
を設ける。そして、信号Ａ、信号Ｂを作成する基準電圧
発生回路５００を表示パネル１００内に設ける。デジタ
ル表示モード時には、基準電圧発生回路５００により、
表示画素８０に印加する信号を作成しているので、これ
らの信号Ａ及び信号Ｂを外部から供給する必要がない。
Description
【０００１】
【発明の属する技術分野】本発明は表示装置に関し、特
に携帯可能な表示装置に用いて好適な低消費電力の表示
装置に関する。
に携帯可能な表示装置に用いて好適な低消費電力の表示
装置に関する。
【０００２】
【従来の技術】近年、携帯可能な表示装置、例えば携帯
テレビ、携帯電話等が市場ニーズとして要求されてい
る。かかる要求に応じて表示装置の小型化、軽量化、低
消費電力化に対応すべく研究開発が盛んに行われてい
る。
テレビ、携帯電話等が市場ニーズとして要求されてい
る。かかる要求に応じて表示装置の小型化、軽量化、低
消費電力化に対応すべく研究開発が盛んに行われてい
る。
【０００３】図８に従来例に係る液晶表示装置の一表示
画素の回路構成図を示す。絶縁性基板（不図示）上に、
ゲート信号線５１、ドレイン信号線６１とが交差して形
成されており、その交差部近傍に両信号線５１、６１に
接続されたＴＦＴ６５が設けられている。ＴＦＴ６５の
ソース１１ｓは液晶２１の表示電極８０に接続されてい
る。
画素の回路構成図を示す。絶縁性基板（不図示）上に、
ゲート信号線５１、ドレイン信号線６１とが交差して形
成されており、その交差部近傍に両信号線５１、６１に
接続されたＴＦＴ６５が設けられている。ＴＦＴ６５の
ソース１１ｓは液晶２１の表示電極８０に接続されてい
る。
【０００４】また、表示電極８０の電圧を１フィールド
期間、保持するための補助容量８５が設けられており、
この補助容量８５の一方の端子８６はＴＦＴ６５のソー
ス１１ｓに接続され、他方の電極８７には各表示画素に
共通の電位が印加されている。
期間、保持するための補助容量８５が設けられており、
この補助容量８５の一方の端子８６はＴＦＴ６５のソー
ス１１ｓに接続され、他方の電極８７には各表示画素に
共通の電位が印加されている。
【０００５】ここで、ゲート信号線５１に走査信号が印
加されると、ＴＦＴ６５はオン状態となり、ドレイン信
号線６１からアナログ映像信号が表示電極８０に伝達さ
れると共に、補助容量８５に保持される。表示電極８０
に印加された映像信号電圧が液晶２１に印加され、その
電圧に応じて液晶２１が配向することにより液晶表示を
得ることができる。
加されると、ＴＦＴ６５はオン状態となり、ドレイン信
号線６１からアナログ映像信号が表示電極８０に伝達さ
れると共に、補助容量８５に保持される。表示電極８０
に印加された映像信号電圧が液晶２１に印加され、その
電圧に応じて液晶２１が配向することにより液晶表示を
得ることができる。
【０００６】したがって、動画像、静止画像に関係なく
表示を得ることができる。かかる液晶表示装置に静止画
像を表示する場合、例えば携帯電話の液晶表示部の一部
に携帯電話を駆動するためのバッテリの残量表示とし
て、乾電池の画像を表示することになる。
表示を得ることができる。かかる液晶表示装置に静止画
像を表示する場合、例えば携帯電話の液晶表示部の一部
に携帯電話を駆動するためのバッテリの残量表示とし
て、乾電池の画像を表示することになる。
【０００７】しかしながら、上述した構成の液晶表示装
置においては、静止画像を表示する場合であっても、動
画像を表示する場合と同様に、走査信号でＴＦＴ６５を
オン状態にして、映像信号を各表示画素に再書き込みす
る必要が生じていた。
置においては、静止画像を表示する場合であっても、動
画像を表示する場合と同様に、走査信号でＴＦＴ６５を
オン状態にして、映像信号を各表示画素に再書き込みす
る必要が生じていた。
【０００８】そのため、走査信号及び映像信号等の駆動
信号を発生するためのドライバ回路、及びドライバ回路
の動作タイミングを制御するための各種信号を発生する
外部ＬＳＩは常時動作するため、常に大きな電力を消費
していた。このため、限られた電源しか備えていない携
帯電話等では、その使用可能時間が短くなるという欠点
があった。
信号を発生するためのドライバ回路、及びドライバ回路
の動作タイミングを制御するための各種信号を発生する
外部ＬＳＩは常時動作するため、常に大きな電力を消費
していた。このため、限られた電源しか備えていない携
帯電話等では、その使用可能時間が短くなるという欠点
があった。
【０００９】これに対して、各表示画素にスタティック
型メモリを備えた液晶表示装置が特開平８−１９４２０
５号に開示されている。同公報の一部を引用して説明す
ると、この液晶表示装置は、図９に示すように、２段イ
ンバータＩＮＶ１，ＩＮＶ２を正帰還させた形のメモ
リ、即ちスタティック型メモリをデジタル映像信号の保
持回路として用いることにより、消費電力を低減するも
のである。
型メモリを備えた液晶表示装置が特開平８−１９４２０
５号に開示されている。同公報の一部を引用して説明す
ると、この液晶表示装置は、図９に示すように、２段イ
ンバータＩＮＶ１，ＩＮＶ２を正帰還させた形のメモ
リ、即ちスタティック型メモリをデジタル映像信号の保
持回路として用いることにより、消費電力を低減するも
のである。
【００１０】ここで、スタティック型メモリに保持され
た２値デジタル映像信号に応じて、スイッチ素子２４は
参照線Ｖrefと表示電極８０との間の抵抗値を制御し、
液晶２１のバイアス状態を調整している。一方、共通電
極には交流信号Ｖcomを入力する。本装置は理想上、静
止画像のように表示画像に変化がなければ、メモリへの
リフレッシュは不要である。
た２値デジタル映像信号に応じて、スイッチ素子２４は
参照線Ｖrefと表示電極８０との間の抵抗値を制御し、
液晶２１のバイアス状態を調整している。一方、共通電
極には交流信号Ｖcomを入力する。本装置は理想上、静
止画像のように表示画像に変化がなければ、メモリへの
リフレッシュは不要である。
【００１１】上述したように、従来の液晶表示装置では
アナログ映像信号に対応してフルカラーの動画像を表示
するのに適している。一方、デジタル映像信号を保持す
るためのスタティック型メモリを備えた液晶表示装置で
は、低階調度の静止画像を表示すると共に、消費電力を
低減するのに適している。
アナログ映像信号に対応してフルカラーの動画像を表示
するのに適している。一方、デジタル映像信号を保持す
るためのスタティック型メモリを備えた液晶表示装置で
は、低階調度の静止画像を表示すると共に、消費電力を
低減するのに適している。
【００１２】
【発明が解決しようとする課題】しかしながら、両液晶
表示装置は映像信号源を異にしているため、１つの表示
装置において、フルカラーの動画像表示と、低消費電力
に対応した静止画像表示とを同時に実現することができ
なかった。
表示装置は映像信号源を異にしているため、１つの表示
装置において、フルカラーの動画像表示と、低消費電力
に対応した静止画像表示とを同時に実現することができ
なかった。
【００１３】本発明は、１つの表示装置（例えば、1枚
の液晶表示パネル）でフルカラーの動画像表示と、低消
費電力の静止画像表示という２種類の表示に対応するこ
とを可能とした表示装置を提供するものである。また、
本発明は、デジタル映像信号を保持するためのスタティ
ック型メモリを備えた液晶表示装置において、高集積化
及び低消費電力化を図るものである。
の液晶表示パネル）でフルカラーの動画像表示と、低消
費電力の静止画像表示という２種類の表示に対応するこ
とを可能とした表示装置を提供するものである。また、
本発明は、デジタル映像信号を保持するためのスタティ
ック型メモリを備えた液晶表示装置において、高集積化
及び低消費電力化を図るものである。
【００１４】
【課題を解決するための手段】本願に開示される発明の
うち、主なものの概要を説明すれば以下の通りである。
うち、主なものの概要を説明すれば以下の通りである。
【００１５】基板上の一方向に配置された複数のゲート
信号線と、前記ゲート信号線と交差する方向に配置され
た複数のドレイン信号線と、前記ゲート信号線と前記ド
レイン信号線の交点に対応して配置される画素電極を備
えたアクティブマトリクス型表示装置において、高電圧
と低電圧が供給され、前記ゲート信号線から入力される
信号に応じて前記ドレイン信号線からのデジタル映像信
号を保持する保持回路と、前記保持回路からの信号に応
じて第１の電圧と第２の電圧とを選択して前記画素電極
に供給する信号選択回路とが前記画素電極に対応して配
置され、前記基板上に、前記第１もしくは／及び第２の
電圧を出力する基準電圧発生回路が配置されている。
信号線と、前記ゲート信号線と交差する方向に配置され
た複数のドレイン信号線と、前記ゲート信号線と前記ド
レイン信号線の交点に対応して配置される画素電極を備
えたアクティブマトリクス型表示装置において、高電圧
と低電圧が供給され、前記ゲート信号線から入力される
信号に応じて前記ドレイン信号線からのデジタル映像信
号を保持する保持回路と、前記保持回路からの信号に応
じて第１の電圧と第２の電圧とを選択して前記画素電極
に供給する信号選択回路とが前記画素電極に対応して配
置され、前記基板上に、前記第１もしくは／及び第２の
電圧を出力する基準電圧発生回路が配置されている。
【００１６】かかる構成によれば、第１もしくは／及び
第２の電圧を外部から供給する必要がないので、デジタ
ル映像表示時に外付け回路を完全に停止させ、低消費電
力化を図ることができる。
第２の電圧を外部から供給する必要がないので、デジタ
ル映像表示時に外付け回路を完全に停止させ、低消費電
力化を図ることができる。
【００１７】基板上の一方向に配置された複数のゲート
信号線と、前記ゲート信号線と交差する方向に配置され
た複数のドレイン信号線と、前記ゲート信号線と前記ド
レイン信号線の交点に対応して配置される画素電極を備
えたアクティブマトリクス型表示装置において、高電圧
と低電圧が供給され、前記ゲート信号線から入力される
信号に応じて前記ドレイン信号線からのデジタル映像信
号を保持する保持回路と、該保持回路からの信号に応じ
て第１の電圧と第２の電圧とを選択して前記画素電極に
供給する信号選択回路とを備え、前記第２の電圧は、前
記基板上に形成されたインバータによって前記第１の電
圧を反転して作成される。
信号線と、前記ゲート信号線と交差する方向に配置され
た複数のドレイン信号線と、前記ゲート信号線と前記ド
レイン信号線の交点に対応して配置される画素電極を備
えたアクティブマトリクス型表示装置において、高電圧
と低電圧が供給され、前記ゲート信号線から入力される
信号に応じて前記ドレイン信号線からのデジタル映像信
号を保持する保持回路と、該保持回路からの信号に応じ
て第１の電圧と第２の電圧とを選択して前記画素電極に
供給する信号選択回路とを備え、前記第２の電圧は、前
記基板上に形成されたインバータによって前記第１の電
圧を反転して作成される。
【００１８】かかる構成によれば、前記第２の電圧は、
前記基板上に形成されたインバータによって前記第１の
電圧を反転して作成されるので、第２の電圧を伝達する
ための配線を削減することができる。これにより、表示
画素の高集積化を図ることができる。
前記基板上に形成されたインバータによって前記第１の
電圧を反転して作成されるので、第２の電圧を伝達する
ための配線を削減することができる。これにより、表示
画素の高集積化を図ることができる。
【００１９】基板上の一方向に配置された複数のゲート
信号線と、前記ゲート信号線と交差する方向に配置され
た複数のドレイン信号線と、前記ゲート信号線と前記ド
レイン信号線の交点に対応して配置される画素電極を備
えたアクティブマトリクス型表示装置において、高電圧
及び低電圧が供給され、前記ゲート信号線から入力され
る信号に応じて前記ドレイン信号線からの映像信号を保
持する保持回路と、該保持回路からの信号に応じて第１
の電圧と第２の電圧とを選択して前記画素電極に供給す
る信号選択回路とを備え、前記信号選択回路は、前記第
１の電圧を選択する第１の相補型トランジスタ、及び前
記第２の電圧を選択する第２の相補型トランジスタから
なる。
信号線と、前記ゲート信号線と交差する方向に配置され
た複数のドレイン信号線と、前記ゲート信号線と前記ド
レイン信号線の交点に対応して配置される画素電極を備
えたアクティブマトリクス型表示装置において、高電圧
及び低電圧が供給され、前記ゲート信号線から入力され
る信号に応じて前記ドレイン信号線からの映像信号を保
持する保持回路と、該保持回路からの信号に応じて第１
の電圧と第２の電圧とを選択して前記画素電極に供給す
る信号選択回路とを備え、前記信号選択回路は、前記第
１の電圧を選択する第１の相補型トランジスタ、及び前
記第２の電圧を選択する第２の相補型トランジスタから
なる。
【００２０】かかる構成によれば、信号選択回路を相補
型トランジスタで構成しているので、保持回路の動作電
圧を低減し、低消費電力化を図ることができる。
型トランジスタで構成しているので、保持回路の動作電
圧を低減し、低消費電力化を図ることができる。
【００２１】
【発明の実施の形態】次に、本発明の実施形態に係る表
示装置について詳細に説明する。図１に本発明の第１の
実施形態に係る液晶表示装置の回路構成図を示す。
示装置について詳細に説明する。図１に本発明の第１の
実施形態に係る液晶表示装置の回路構成図を示す。
【００２２】絶縁性基板１０上に、走査信号を供給する
ゲートドライバ５０に接続された複数のゲート信号線５
１が一方向に配置されており、これらのゲート信号線５
１と交差する方向に複数のドレイン信号線６１が配置さ
れている。
ゲートドライバ５０に接続された複数のゲート信号線５
１が一方向に配置されており、これらのゲート信号線５
１と交差する方向に複数のドレイン信号線６１が配置さ
れている。
【００２３】ドレイン信号線６１には、ドレインドライ
バ６０から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタＳＰ１，ＳＰ２，
…，ＳＰｎがオンし、データ信号線６２のデータ信号
（アナログ映像信号又はデジタル映像信号）が供給され
る。
バ６０から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタＳＰ１，ＳＰ２，
…，ＳＰｎがオンし、データ信号線６２のデータ信号
（アナログ映像信号又はデジタル映像信号）が供給され
る。
【００２４】液晶表示パネル１００は、ゲート信号線５
１からの走査信号により選択されると共に、ドレイン信
号線６１からのデータ信号が供給される複数の表示画素
２００がマトリックス状に配置されて構成されている。
１からの走査信号により選択されると共に、ドレイン信
号線６１からのデータ信号が供給される複数の表示画素
２００がマトリックス状に配置されて構成されている。
【００２５】以下、表示画素２００の詳細な構成につい
て説明する。ゲート信号線５１とドレイン信号線６１の
交差部近傍には、Ｐチャネル型ＴＦＴ４１及びＮチャネ
ル型４２から成る回路選択回路４０が設けられている。
ＴＦＴ４１，４２の両ドレインはドレイン信号線６１に
接続されると共に、それらの両ゲートは回路選択信号線
８８に接続されている。ＴＦＴ４１，４２は、回路選択
信号線８８からの選択信号に応じていづれか一方がオン
する。また、回路選択回路４０と対を成して、Ｐチャネ
ル型ＴＦＴ４４及びＮチャネル型４５から成る回路選択
回路４３が設けられている。
て説明する。ゲート信号線５１とドレイン信号線６１の
交差部近傍には、Ｐチャネル型ＴＦＴ４１及びＮチャネ
ル型４２から成る回路選択回路４０が設けられている。
ＴＦＴ４１，４２の両ドレインはドレイン信号線６１に
接続されると共に、それらの両ゲートは回路選択信号線
８８に接続されている。ＴＦＴ４１，４２は、回路選択
信号線８８からの選択信号に応じていづれか一方がオン
する。また、回路選択回路４０と対を成して、Ｐチャネ
ル型ＴＦＴ４４及びＮチャネル型４５から成る回路選択
回路４３が設けられている。
【００２６】これにより、後述するアナログ映像信号表
示（フルカラー動画像対応）とデジタル映像表示（低消
費電力、静止画像対応）とを選択して切換えることが可
能となる。また、回路選択回路４０に隣接して、Ｎチャ
ネル型ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成る
画素選択回路７０が配置されている。ＴＦＴ７１，７２
はそれぞれ回路選択回路４０のＴＦＴ４１，４２と縦列
に接続されると共に、それらの両ゲートにはゲート信号
線５１が接続されている。ＴＦＴ７１，７２はゲート信
号線５１からの走査信号に応じて両方が同時にオンする
ように構成されている。
示（フルカラー動画像対応）とデジタル映像表示（低消
費電力、静止画像対応）とを選択して切換えることが可
能となる。また、回路選択回路４０に隣接して、Ｎチャ
ネル型ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成る
画素選択回路７０が配置されている。ＴＦＴ７１，７２
はそれぞれ回路選択回路４０のＴＦＴ４１，４２と縦列
に接続されると共に、それらの両ゲートにはゲート信号
線５１が接続されている。ＴＦＴ７１，７２はゲート信
号線５１からの走査信号に応じて両方が同時にオンする
ように構成されている。
【００２７】また、アナログ映像信号を保持するための
補助容量８５が設けられている。補助容量８５の一方の
電極８６はＴＦＴ７１のソースに接続されている。他方
の電極８７は共通の補助容量線８１に接続され、バイア
ス電圧Ｖｓｃが供給されている。ＴＦＴ７１のゲートが
開いてアナログ映像信号が液晶２１に印加されると、そ
の信号は１フィールド期間保持されなければならない
が、液晶２１のみではその信号の電圧は時間経過ととも
に次第に低下してしまう。そうすると、表示むらとして
現れてしまい良好な表示が得られなくなる。そこでその
電圧を１フィールド期間保持するために補助容量８５を
設けている。
補助容量８５が設けられている。補助容量８５の一方の
電極８６はＴＦＴ７１のソースに接続されている。他方
の電極８７は共通の補助容量線８１に接続され、バイア
ス電圧Ｖｓｃが供給されている。ＴＦＴ７１のゲートが
開いてアナログ映像信号が液晶２１に印加されると、そ
の信号は１フィールド期間保持されなければならない
が、液晶２１のみではその信号の電圧は時間経過ととも
に次第に低下してしまう。そうすると、表示むらとして
現れてしまい良好な表示が得られなくなる。そこでその
電圧を１フィールド期間保持するために補助容量８５を
設けている。
【００２８】この補助容量８５と液晶２１との間には、
回路選択回路４３のＰチャネル型ＴＦＴ４４が設けら
れ、回路選択回路４０のＴＦＴ４１と同時にオンオフす
るように構成されている。
回路選択回路４３のＰチャネル型ＴＦＴ４４が設けら
れ、回路選択回路４０のＴＦＴ４１と同時にオンオフす
るように構成されている。
【００２９】また、画素選択回路７０のＴＦＴ７２と液
晶２１の表示電極８０との間には、保持回路１１０、信
号選択回路１２０が設けられている。保持回路１１０
は、正帰還された２つのインバータ回路１１１，１１２
から成り、デジタル２値を保持するスタティック型メモ
リを構成している。２つのインバータ回路１１１，１１
２には電源電圧として、電圧ＶDDと電圧ＶSS（電圧ＶDD
＞電圧ＶSS）が供給されている。また、２つのインバー
タ回路１１１，１１２は低消費電力化のためにＣＭＯＳ
型インバータであることが好ましい。
晶２１の表示電極８０との間には、保持回路１１０、信
号選択回路１２０が設けられている。保持回路１１０
は、正帰還された２つのインバータ回路１１１，１１２
から成り、デジタル２値を保持するスタティック型メモ
リを構成している。２つのインバータ回路１１１，１１
２には電源電圧として、電圧ＶDDと電圧ＶSS（電圧ＶDD
＞電圧ＶSS）が供給されている。また、２つのインバー
タ回路１１１，１１２は低消費電力化のためにＣＭＯＳ
型インバータであることが好ましい。
【００３０】また、信号選択回路１２０は、保持回路１
１０からの信号に応じて２つの信号を選択する回路であ
って、２つのＮチャネル型ＴＦＴ１２１、１２２で構成
されている。ＴＦＴ１２１のゲートにはインバータ回路
１１の出力が印加され、ＴＦＴ１２２のゲートにはイン
バータ１１２の出力が印加されている。このように、Ｔ
ＦＴ１２１、１２２のゲートには保持回路１１０からの
相補的な出力信号がそれぞれ印加されているので、ＴＦ
Ｔ１２１、１２２は相補的にオンオフする。
１０からの信号に応じて２つの信号を選択する回路であ
って、２つのＮチャネル型ＴＦＴ１２１、１２２で構成
されている。ＴＦＴ１２１のゲートにはインバータ回路
１１の出力が印加され、ＴＦＴ１２２のゲートにはイン
バータ１１２の出力が印加されている。このように、Ｔ
ＦＴ１２１、１２２のゲートには保持回路１１０からの
相補的な出力信号がそれぞれ印加されているので、ＴＦ
Ｔ１２１、１２２は相補的にオンオフする。
【００３１】信号選択回路１２０が選択する２つの信号
は、交流電圧の対向電極信号ＶCOM（信号Ａ）と、その
対向電極信号ＶCOMを中心とした交流電圧であって液晶
を駆動するための交流駆動信号（信号Ｂ）である。信号
Ａと信号Ｂとは互いに逆相の矩形波の信号であるととも
に、保持回路１１０のインバータ回路１１１，１１２を
駆動するための電圧ＶDDと電圧ＶSSとの間の電圧で交流
駆動されている。
は、交流電圧の対向電極信号ＶCOM（信号Ａ）と、その
対向電極信号ＶCOMを中心とした交流電圧であって液晶
を駆動するための交流駆動信号（信号Ｂ）である。信号
Ａと信号Ｂとは互いに逆相の矩形波の信号であるととも
に、保持回路１１０のインバータ回路１１１，１１２を
駆動するための電圧ＶDDと電圧ＶSSとの間の電圧で交流
駆動されている。
【００３２】ここで、ＴＦＴ１２２がオンすると信号Ｂ
が選択され、ＴＦＴ１２１がオンすると信号Ａが選択さ
れる。選択された信号Ａ又は信号Ｂは、回路選択回路４
３のＴＦＴ４５を介して、液晶２１に電圧を印加する表
示電極８０に供給される。液晶２１の対向電極３２には
対向電極信号ＶCOM（＝信号Ａ）が供給されている。
が選択され、ＴＦＴ１２１がオンすると信号Ａが選択さ
れる。選択された信号Ａ又は信号Ｂは、回路選択回路４
３のＴＦＴ４５を介して、液晶２１に電圧を印加する表
示電極８０に供給される。液晶２１の対向電極３２には
対向電極信号ＶCOM（＝信号Ａ）が供給されている。
【００３３】さて、上記の２つの信号Ａ，Ｂは液晶表示
パネル１００の外付け回路基板９０から供給することも
可能であるが、本実施形態では、信号Ａ、信号Ｂを発生
するための基準電圧発生回路５０を液晶表示パネル１０
０の絶縁性基板１０上に設けることにより、外部からの
信号Ａ及び信号Ｂの供給を不要とした点が特徴である。
すなわち、基準電圧発生回路５００には電源電圧とし
て、保持回路１１０と同様に、電圧ＶDDと電圧ＶSSが供
給され、信号Ａ及び信号Ｂは、電圧ＶDDと電圧ＶSSを基
に作成される。
パネル１００の外付け回路基板９０から供給することも
可能であるが、本実施形態では、信号Ａ、信号Ｂを発生
するための基準電圧発生回路５０を液晶表示パネル１０
０の絶縁性基板１０上に設けることにより、外部からの
信号Ａ及び信号Ｂの供給を不要とした点が特徴である。
すなわち、基準電圧発生回路５００には電源電圧とし
て、保持回路１１０と同様に、電圧ＶDDと電圧ＶSSが供
給され、信号Ａ及び信号Ｂは、電圧ＶDDと電圧ＶSSを基
に作成される。
【００３４】これにより、外付け回路基板９０の構成を
シンプル化することができる。しかも、デジタル表示モ
ード時に必要な信号Ａ，Ｂを液晶表示パネル１００内部
で作成するので、外部からは電源電圧ＶDD，ＶSSを供給
するだけ済む。これにより、外付け回路（後述するパネ
ル駆動用ＬＳＩ９１及びを完外付け回路基板９０）を完
全に停止することができ、システム全体の低消費電力化
を図ることができる。
シンプル化することができる。しかも、デジタル表示モ
ード時に必要な信号Ａ，Ｂを液晶表示パネル１００内部
で作成するので、外部からは電源電圧ＶDD，ＶSSを供給
するだけ済む。これにより、外付け回路（後述するパネ
ル駆動用ＬＳＩ９１及びを完外付け回路基板９０）を完
全に停止することができ、システム全体の低消費電力化
を図ることができる。
【００３５】次に、基準電圧発生回路５０の具体的な回
路構成例を説明する。図２に示すように、インバータ回
路５０１及びインバータ回路５０２は直列に接続され、
インバータ回路５０２の出力は容量値Ｃを有するコンデ
ンサ５０５を介してインバータ回路５０１の入力に帰還
されている。また、インバータ回路５０１の出力は抵抗
値Ｒを有する抵抗５０４を介して、その入力に帰還され
ている。
路構成例を説明する。図２に示すように、インバータ回
路５０１及びインバータ回路５０２は直列に接続され、
インバータ回路５０２の出力は容量値Ｃを有するコンデ
ンサ５０５を介してインバータ回路５０１の入力に帰還
されている。また、インバータ回路５０１の出力は抵抗
値Ｒを有する抵抗５０４を介して、その入力に帰還され
ている。
【００３６】上記構成において、ＲとＣの時定数を調整
することにより発振周波数を調整することができる。５
０３は発振波形を整えるためのバッファ（Buffer）用の
インバータ回路である。各インバータ回路５０１，５０
２，５０３にはそれぞれ駆動電源電圧として電源電圧Ｖ
DD、ＶSSが供給されている。インバータ回路５０３の出
力から、上述した信号Ａを得ることができる。また、信
号Ａと逆相の信号Ｂは、さらにインバータ回路５０３の
出力に更に１つのインバータ回路を接続することによ
り、そのインバータ回路の出力から得ることができる。
することにより発振周波数を調整することができる。５
０３は発振波形を整えるためのバッファ（Buffer）用の
インバータ回路である。各インバータ回路５０１，５０
２，５０３にはそれぞれ駆動電源電圧として電源電圧Ｖ
DD、ＶSSが供給されている。インバータ回路５０３の出
力から、上述した信号Ａを得ることができる。また、信
号Ａと逆相の信号Ｂは、さらにインバータ回路５０３の
出力に更に１つのインバータ回路を接続することによ
り、そのインバータ回路の出力から得ることができる。
【００３７】基準電圧発生回路５０の他の回路構成例を
説明する。これはリングオシレータであり、図３に示す
ように、奇数個のインバータ回路６０１，６０２，６０
３が帰還ループを形成しており、その内部遅延によって
発振を起こす。その発振周波数は抵抗６０４の抵抗値Ｒ
とコンデンサ６０５の容量値Ｃによって定まる時定数を
調整することによって調整することができる。
説明する。これはリングオシレータであり、図３に示す
ように、奇数個のインバータ回路６０１，６０２，６０
３が帰還ループを形成しており、その内部遅延によって
発振を起こす。その発振周波数は抵抗６０４の抵抗値Ｒ
とコンデンサ６０５の容量値Ｃによって定まる時定数を
調整することによって調整することができる。
【００３８】次に、再び図１を参照して、液晶パネル１
００の周辺回路について説明する。液晶パネル１００の
絶縁性基板１０とは別基板の外付け回路基板９０には、
パネル駆動用ＬＳＩ９１が設けられている。この外付け
回路基板９０のパネル駆動用ＬＳＩ９１から垂直スター
ト信号ＳＴＶがゲートドライバ５０に入力され、水平ス
タート信号ＳＴＨがドレインドライバ６０に入力され
る。また映像信号がデータ線６２に入力される。
００の周辺回路について説明する。液晶パネル１００の
絶縁性基板１０とは別基板の外付け回路基板９０には、
パネル駆動用ＬＳＩ９１が設けられている。この外付け
回路基板９０のパネル駆動用ＬＳＩ９１から垂直スター
ト信号ＳＴＶがゲートドライバ５０に入力され、水平ス
タート信号ＳＴＨがドレインドライバ６０に入力され
る。また映像信号がデータ線６２に入力される。
【００３９】次に、図１、図２、図３及び図４を参照し
ながら、上述した構成の表示装置の駆動方法について説
明する。図４は、液晶表示装置がデジタル表示モードに
選択された場合のタイミング図である。 （１）アナログ表示モードの場合 モード信号ＭＤに応じて、アナログ表示モードが選択さ
れると、データ信号線６２にアナログ映像信号が出力さ
れる状態に設定される。また、回路選択信号線８８から
の選択信号が「Ｌ」となり、回路選択回路４０，４３の
ＴＦＴ４１，４４がオンする。
ながら、上述した構成の表示装置の駆動方法について説
明する。図４は、液晶表示装置がデジタル表示モードに
選択された場合のタイミング図である。 （１）アナログ表示モードの場合 モード信号ＭＤに応じて、アナログ表示モードが選択さ
れると、データ信号線６２にアナログ映像信号が出力さ
れる状態に設定される。また、回路選択信号線８８から
の選択信号が「Ｌ」となり、回路選択回路４０，４３の
ＴＦＴ４１，４４がオンする。
【００４０】また、水平スタート信号ＳＴＨに基づくサ
ンプリング信号に応じてサンプリングトランジスタＳＰ
がオンしデータ信号線６２のアナログ映像信号がドレイ
ン信号線６１に供給される。
ンプリング信号に応じてサンプリングトランジスタＳＰ
がオンしデータ信号線６２のアナログ映像信号がドレイ
ン信号線６１に供給される。
【００４１】また、垂直スタート信号ＳＴＶに基づい
て、走査信号がゲート信号線５１に供給される。走査信
号に応じて、ＴＦＴ７１がオンすると、ドレイン信号線
６１からアナログ映像信号Ｓｉｇが表示電極８０に伝達
されると共に、補助容量８５に保持される。表示電極８
０に印加された映像信号電圧が液晶２１に印加され、そ
の電圧に応じて液晶２１が配向することにより液晶表示
を得ることができる。
て、走査信号がゲート信号線５１に供給される。走査信
号に応じて、ＴＦＴ７１がオンすると、ドレイン信号線
６１からアナログ映像信号Ｓｉｇが表示電極８０に伝達
されると共に、補助容量８５に保持される。表示電極８
０に印加された映像信号電圧が液晶２１に印加され、そ
の電圧に応じて液晶２１が配向することにより液晶表示
を得ることができる。
【００４２】このアナログ表示モードでは、入力される
映像信号が逐次入力されるので、フルカラーの動画像を
表示するのに好適である。ただし、外付け回路基板９０
のＬＳＩ９１、各ドライバ５０，６０にはそれらを駆動
するために、絶えず電力が消費されている。 （２）デジタル表示モード モード信号ＭＤに応じて、デジタル表示モードが選択さ
れると、データ信号線６２にデジタル映像信号が出力さ
れる状態に設定される。また、回路選択信号線からの選
択信号が「Ｈ」となり、保持回路１１０が動作可能な状
態になる。また、回路選択回路４０，４３のＴＦＴ４
１，４４がオフすると共に、ＴＦＴ４２，４５がオンす
る。
映像信号が逐次入力されるので、フルカラーの動画像を
表示するのに好適である。ただし、外付け回路基板９０
のＬＳＩ９１、各ドライバ５０，６０にはそれらを駆動
するために、絶えず電力が消費されている。 （２）デジタル表示モード モード信号ＭＤに応じて、デジタル表示モードが選択さ
れると、データ信号線６２にデジタル映像信号が出力さ
れる状態に設定される。また、回路選択信号線からの選
択信号が「Ｈ」となり、保持回路１１０が動作可能な状
態になる。また、回路選択回路４０，４３のＴＦＴ４
１，４４がオフすると共に、ＴＦＴ４２，４５がオンす
る。
【００４３】また、外付け回路基板９０のパネル駆動用
ＬＳＩ９１から、ゲートドライバ５０及びドレインドラ
イバ６０にスタート信号ＳＴＶ，ＳＴＨがそれぞれ入力
される。それに応じてサンプリング信号が順次発生し、
それぞれのサンプリング信号に応じてサンプリングトラ
ンジスタＳＰ１，ＳＰ２，…，ＳＰｎが順にオンしてデ
ジタル映像信号Ｓｉｇをサンプリングして各ドレイン信
号線６１に供給する。
ＬＳＩ９１から、ゲートドライバ５０及びドレインドラ
イバ６０にスタート信号ＳＴＶ，ＳＴＨがそれぞれ入力
される。それに応じてサンプリング信号が順次発生し、
それぞれのサンプリング信号に応じてサンプリングトラ
ンジスタＳＰ１，ＳＰ２，…，ＳＰｎが順にオンしてデ
ジタル映像信号Ｓｉｇをサンプリングして各ドレイン信
号線６１に供給する。
【００４４】ここで第１行、即ち走査信号Ｇ１が印加さ
れるゲート信号線５１について説明する。まず、走査信
号Ｇ１によってゲート信号線５１に接続された各表示画
素Ｐ１１、Ｐ１２、…Ｐ１ｎの各ＴＦＴが１水平走査期
間オンする。
れるゲート信号線５１について説明する。まず、走査信
号Ｇ１によってゲート信号線５１に接続された各表示画
素Ｐ１１、Ｐ１２、…Ｐ１ｎの各ＴＦＴが１水平走査期
間オンする。
【００４５】第１行第１列の表示画素Ｐ１１に注目する
と、サンプリング信号ＳＰ１によってサンプリングした
デジタル映像信号Ｓ１１がドレイン信号線６１に入力さ
れる。そしてＴＦＴ７２が走査信号Ｇ１によってオン状
態になるとそのドレイン信号Ｄ１が表示画素Ｐ１１の保
持回路１１０に入力される。
と、サンプリング信号ＳＰ１によってサンプリングした
デジタル映像信号Ｓ１１がドレイン信号線６１に入力さ
れる。そしてＴＦＴ７２が走査信号Ｇ１によってオン状
態になるとそのドレイン信号Ｄ１が表示画素Ｐ１１の保
持回路１１０に入力される。
【００４６】この保持回路１１０で保持された信号は、
信号選択回路１２０に入力されて、この信号選択回路１
２０で信号Ａ又は信号Ｂを選択して、その選択した信号
が表示電極８０に印加され、その電圧が液晶２１に印加
される。
信号選択回路１２０に入力されて、この信号選択回路１
２０で信号Ａ又は信号Ｂを選択して、その選択した信号
が表示電極８０に印加され、その電圧が液晶２１に印加
される。
【００４７】こうしてゲート信号線５１から最終行のゲ
ート信号線５１まで走査することにより、１画面分（１
フィールド期間）のスキャン、即ち全ドットスキャンが
終了し１画面が表示される。
ート信号線５１まで走査することにより、１画面分（１
フィールド期間）のスキャン、即ち全ドットスキャンが
終了し１画面が表示される。
【００４８】ここで、１画面が表示されると、ゲートド
ライバ５０並びにドレインドライバ６０及び外付けのパ
ネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆
動を止める。ここで、信号Ａ又は信号Ｂは、前述したよ
うに、液晶表示パネル１００の絶縁性基板１０上に設け
られた基準電圧発生回路５０から発生される。したがっ
て、液晶表示パネル１００の外部からは、保持回路１１
０及び基準電圧発生回路５０に電源電圧ＶDD，ＶSSを供
給するだけで足りる。
ライバ５０並びにドレインドライバ６０及び外付けのパ
ネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆
動を止める。ここで、信号Ａ又は信号Ｂは、前述したよ
うに、液晶表示パネル１００の絶縁性基板１０上に設け
られた基準電圧発生回路５０から発生される。したがっ
て、液晶表示パネル１００の外部からは、保持回路１１
０及び基準電圧発生回路５０に電源電圧ＶDD，ＶSSを供
給するだけで足りる。
【００４９】このとき、ドレイン信号線６１にデジタル
映像信号で「Ｈ（ハイ）」が保持回路１１０に入力され
た場合には、インバータ回路１１１を通して、信号選択
回路１２０において第１のＴＦＴ１２１には「Ｌ」が入
力されることになるので第１のＴＦＴ１２１はオフとな
り、他方の第２のＴＦＴ１２２にはインバータ回路１１
２を通して「Ｈ」が入力されることになるので第２のＴ
ＦＴ１２２はオンとなる。
映像信号で「Ｈ（ハイ）」が保持回路１１０に入力され
た場合には、インバータ回路１１１を通して、信号選択
回路１２０において第１のＴＦＴ１２１には「Ｌ」が入
力されることになるので第１のＴＦＴ１２１はオフとな
り、他方の第２のＴＦＴ１２２にはインバータ回路１１
２を通して「Ｈ」が入力されることになるので第２のＴ
ＦＴ１２２はオンとなる。
【００５０】そうすると、信号Ｂが選択されて液晶には
信号Ｂの電圧が印加される。表示電極８０に対して、対
向電極３２と逆相の信号が印加されることにより、液晶
が電界によって立ち上がるため、ＮＷの表示パネルでは
表示としては黒表示として観察できる。
信号Ｂの電圧が印加される。表示電極８０に対して、対
向電極３２と逆相の信号が印加されることにより、液晶
が電界によって立ち上がるため、ＮＷの表示パネルでは
表示としては黒表示として観察できる。
【００５１】ドレイン信号線６１にデジタル映像信号で
「Ｌ」が保持回路１１０に入力された場合には、信号選
択回路１２０において第１のＴＦＴ１２１には「Ｈ」が
入力されることになるので第１のＴＦＴ１２１はオンと
なり、他方の第２のＴＦＴ１２２には「Ｌ」が入力され
ることになるので第２のＴＦＴ１２２はオフとなる。そ
うすると、信号Ａが選択されて液晶には信号Ａの電圧が
印加される。即ち、表示電極８０に対して、対向電極３
２と同じ電圧が印加されるため、電界が発生せず液晶は
立ち上がらないため、ＮＷの表示パネルでは表示として
は白表示として観察できる。
「Ｌ」が保持回路１１０に入力された場合には、信号選
択回路１２０において第１のＴＦＴ１２１には「Ｈ」が
入力されることになるので第１のＴＦＴ１２１はオンと
なり、他方の第２のＴＦＴ１２２には「Ｌ」が入力され
ることになるので第２のＴＦＴ１２２はオフとなる。そ
うすると、信号Ａが選択されて液晶には信号Ａの電圧が
印加される。即ち、表示電極８０に対して、対向電極３
２と同じ電圧が印加されるため、電界が発生せず液晶は
立ち上がらないため、ＮＷの表示パネルでは表示として
は白表示として観察できる。
【００５２】このように、１画面分を書き込み、それを
保持することにより静止画像として表示できるが、その
場合には、各ドライバ５０，６０及びＬＳＩ９１の駆動
を停止するので、その分低消費電力化を図ることができ
る。また、信号Ａ、信号Ｂを外部から供給する必要がな
いため、外部回路の動作を完全に停止し、低消費電力化
を図ることができる。
保持することにより静止画像として表示できるが、その
場合には、各ドライバ５０，６０及びＬＳＩ９１の駆動
を停止するので、その分低消費電力化を図ることができ
る。また、信号Ａ、信号Ｂを外部から供給する必要がな
いため、外部回路の動作を完全に停止し、低消費電力化
を図ることができる。
【００５３】次に、図５に本発明の第２の実施形態に係
る液晶表示装置の回路構成図を示す。本実施形態では、
信号Ａ（＝対向電極信号ＶCOM）をインバータ３００に
よって反転し、信号Ｂを作成している。これにより、表
示パネル１００内信号Ｂの配線を削減し、表示画素２０
０の高集積化を図ることができる。
る液晶表示装置の回路構成図を示す。本実施形態では、
信号Ａ（＝対向電極信号ＶCOM）をインバータ３００に
よって反転し、信号Ｂを作成している。これにより、表
示パネル１００内信号Ｂの配線を削減し、表示画素２０
０の高集積化を図ることができる。
【００５４】具体的には、２つの構成手法が可能であ
る。１つの構成手法は、信号Ａを外付け回路基板９０か
ら供給し、表示パネル１００内の絶縁性基板１０上に設
けられたインバータ３００によってこの信号Ａを反転す
ることである。
る。１つの構成手法は、信号Ａを外付け回路基板９０か
ら供給し、表示パネル１００内の絶縁性基板１０上に設
けられたインバータ３００によってこの信号Ａを反転す
ることである。
【００５５】もう１つの構成手法は、図５に示したよう
に、表示パネル１００内の絶縁性基板１０上に、信号Ａ
を発生する基準電圧発生回路５００を設けることであ
る。これにより、第１の実施形態と同様に、外部からは
電源ＶDD、ＶCCのみを供給すればよく、信号Ａ、信号Ｂ
を供給する必要がなくなる。なお、インバータ３００は
低消費電力化のため、ＣＭＯＳ型インバータとすること
が好ましい。ここで、基準電圧発生回路５００の構成に
ついては前述した通りである。
に、表示パネル１００内の絶縁性基板１０上に、信号Ａ
を発生する基準電圧発生回路５００を設けることであ
る。これにより、第１の実施形態と同様に、外部からは
電源ＶDD、ＶCCのみを供給すればよく、信号Ａ、信号Ｂ
を供給する必要がなくなる。なお、インバータ３００は
低消費電力化のため、ＣＭＯＳ型インバータとすること
が好ましい。ここで、基準電圧発生回路５００の構成に
ついては前述した通りである。
【００５６】次に、図６に本発明の第３の実施形態に係
る液晶表示装置の回路構成図を示す。前述した第１、第
２の実施形態において、信号選択回路１２０は、２つの
Ｎチャネル型ＴＦＴ１２１、１２２で構成されており、
ＴＦＴ１２１、１２２のゲートには保持回路１１０から
の相補的な出力信号がそれぞれ印加されている。すなわ
ち、信号選択回路１２０は、シングル・チャネル型(sin
gle chnnel type)のトランスミッション・ゲート（tran
smission gate）で構成されていた。
る液晶表示装置の回路構成図を示す。前述した第１、第
２の実施形態において、信号選択回路１２０は、２つの
Ｎチャネル型ＴＦＴ１２１、１２２で構成されており、
ＴＦＴ１２１、１２２のゲートには保持回路１１０から
の相補的な出力信号がそれぞれ印加されている。すなわ
ち、信号選択回路１２０は、シングル・チャネル型(sin
gle chnnel type)のトランスミッション・ゲート（tran
smission gate）で構成されていた。
【００５７】本実施形態では、信号選択回路１２０をＣ
ＭＯＳ型のトランスミッション・ゲート（transmission
gate）で構成した点が特徴である。信号選択回路１２
０をシングル・チャネル型(single chnnel type)のトラ
ンスミッション・ゲート（transmission gate）で構成
した場合、保持回路１１０のハイレベル出力を高くしな
いと、ＴＦＴ１２１、１２２に十分な電流が流せず、信
号選択回路１２０を通った信号Ａ，Ｂのレベルが低下し
てしまい、液晶表示のコントラストが悪化してしまう。
ＭＯＳ型のトランスミッション・ゲート（transmission
gate）で構成した点が特徴である。信号選択回路１２
０をシングル・チャネル型(single chnnel type)のトラ
ンスミッション・ゲート（transmission gate）で構成
した場合、保持回路１１０のハイレベル出力を高くしな
いと、ＴＦＴ１２１、１２２に十分な電流が流せず、信
号選択回路１２０を通った信号Ａ，Ｂのレベルが低下し
てしまい、液晶表示のコントラストが悪化してしまう。
【００５８】しかし、保持回路１１０のハイレベル出力
を高くするためには保持回路１１０の電源電圧ＶDDを高
くしなけばならないので、消費電力が増加してしまう。
を高くするためには保持回路１１０の電源電圧ＶDDを高
くしなけばならないので、消費電力が増加してしまう。
【００５９】そこで、図６に示すように、信号選択回路
１２０をＣＭＯＳ型のトランスミッションゲート１２
３，１２４（相補型ＴＦＴ）で構成することにより、問
題解決を図った。すなわち、本実施形態によれば、信号
Ａ及び信号Ｂの低下を招くことなく、保持回路１１０の
ハイレベル出力を信号Ａ，Ｂの最大値と同電位に抑える
ことができる。これにより、液晶表示のコントラストを
悪化させることなく、低消費電力化を図ることが可能に
なる。
１２０をＣＭＯＳ型のトランスミッションゲート１２
３，１２４（相補型ＴＦＴ）で構成することにより、問
題解決を図った。すなわち、本実施形態によれば、信号
Ａ及び信号Ｂの低下を招くことなく、保持回路１１０の
ハイレベル出力を信号Ａ，Ｂの最大値と同電位に抑える
ことができる。これにより、液晶表示のコントラストを
悪化させることなく、低消費電力化を図ることが可能に
なる。
【００６０】なお、上記と同様の理由から、回路選択回
路４３のＴＦＴ４５についてもＣＭＯＳ型のトランスミ
ッション・ゲート（相補型ＴＦＴ）によって構成するこ
とが好ましい。
路４３のＴＦＴ４５についてもＣＭＯＳ型のトランスミ
ッション・ゲート（相補型ＴＦＴ）によって構成するこ
とが好ましい。
【００６１】また、本実施形態においても信号Ａ及び信
号Ｂは基準電圧発生回路５００によって作成する構成を
採ることができるが、第２の実施形態と同様に、信号Ａ
をインバータ３００によって反転させることにより信号
Ｂを作成するようにしてもよい。
号Ｂは基準電圧発生回路５００によって作成する構成を
採ることができるが、第２の実施形態と同様に、信号Ａ
をインバータ３００によって反転させることにより信号
Ｂを作成するようにしてもよい。
【００６２】本発明の表示装置は、液晶表示装置の中で
も特に、反射型液晶表示装置に適用することが好まし
い。そこで、この反射型液晶表示装置のデバイス構造に
ついて図７を参照しながら説明する。
も特に、反射型液晶表示装置に適用することが好まし
い。そこで、この反射型液晶表示装置のデバイス構造に
ついて図７を参照しながら説明する。
【００６３】図７に示すように、一方の絶縁性基板１０
上に、多結晶シリコンから成り島化された半導体層１１
上にゲート絶縁膜１２を形成し、半導体層１１の上方で
あってゲート絶縁膜１２上にゲート電極１３を形成す
る。
上に、多結晶シリコンから成り島化された半導体層１１
上にゲート絶縁膜１２を形成し、半導体層１１の上方で
あってゲート絶縁膜１２上にゲート電極１３を形成す
る。
【００６４】ゲート電極１３の両側に位置する下層の半
導体層１１には、ソース１１ｓ及びドレイン１１ｄが形
成されている。ゲート電極１３及びゲート絶縁膜１２上
には層間絶縁膜１４を堆積し、そのドレイン１１ｄに対
応した位置及びソース１１ｓに対応した位置にコンタク
トホール１５、１８が形成されており、そのコンタクト
ホール１５を介してドレイン１１ｄはドレイン電極１６
に接続されており、ソース１１ｓは層間絶縁膜１４上に
設けた平坦化絶縁膜１７に設けたコンタクトホール１８
も介して表示電極１９に接続されている。
導体層１１には、ソース１１ｓ及びドレイン１１ｄが形
成されている。ゲート電極１３及びゲート絶縁膜１２上
には層間絶縁膜１４を堆積し、そのドレイン１１ｄに対
応した位置及びソース１１ｓに対応した位置にコンタク
トホール１５、１８が形成されており、そのコンタクト
ホール１５を介してドレイン１１ｄはドレイン電極１６
に接続されており、ソース１１ｓは層間絶縁膜１４上に
設けた平坦化絶縁膜１７に設けたコンタクトホール１８
も介して表示電極１９に接続されている。
【００６５】平坦化絶縁膜１７上に形成された各表示電
極１９はアルミニウム（Ａｌ）等の反射材料から成って
いる。各表示電極１９及び平坦化絶縁膜１７上には液晶
２１を配向するポリイミド等から成る配向膜２０が形成
されている。
極１９はアルミニウム（Ａｌ）等の反射材料から成って
いる。各表示電極１９及び平坦化絶縁膜１７上には液晶
２１を配向するポリイミド等から成る配向膜２０が形成
されている。
【００６６】他方の絶縁性基板３０上には、赤（Ｒ）、
緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３
１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から
成る対向電極３２、及び液晶２１を配向する配向膜３３
が順に形成されている。カラー表示としない場合にはカ
ラーフィルタ３１は不要である。
緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３
１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から
成る対向電極３２、及び液晶２１を配向する配向膜３３
が順に形成されている。カラー表示としない場合にはカ
ラーフィルタ３１は不要である。
【００６７】こうして形成された一対の絶縁性基板１
０，３０の周辺を接着性シール材によって接着し、それ
によって形成された空隙に液晶２１を充填して、反射型
液晶表示装置が完成する。
０，３０の周辺を接着性シール材によって接着し、それ
によって形成された空隙に液晶２１を充填して、反射型
液晶表示装置が完成する。
【００６８】図中点線矢印で示すように、観察者１側か
ら入射した外光は、対向電極基板３０から順に入射し、
表示電極１９によって反射されて、観察者１側に出射
し、表示を観察者１が観察することができる。
ら入射した外光は、対向電極基板３０から順に入射し、
表示電極１９によって反射されて、観察者１側に出射
し、表示を観察者１が観察することができる。
【００６９】このように、反射型液晶表示装置は外光を
反射させて表示を観察する方式であり、透過型の液晶表
示装置のように、観察者側と反対側にいわゆるバックラ
イトを用いる必要が無いため、そのバックライトを点灯
させるための電力を必要としない。従って、本発明の表
示装置として、バックライト不要で低消費電力化に適し
た反射型液晶表示装置であることが好ましい。
反射させて表示を観察する方式であり、透過型の液晶表
示装置のように、観察者側と反対側にいわゆるバックラ
イトを用いる必要が無いため、そのバックライトを点灯
させるための電力を必要としない。従って、本発明の表
示装置として、バックライト不要で低消費電力化に適し
た反射型液晶表示装置であることが好ましい。
【００７０】また、上述の実施の形態においては、デジ
タル表示モードにおいて、１ビットのデジタルデータ信
号を入力した場合について説明したが、本発明はそれに
限定されるものではなく、複数ビットのデジタルデータ
信号の場合でも適用することが可能である。そうするこ
とにより、多階調の表示を行うことができる。その際、
入力するビット数に応じた保持回路及び信号選択回路の
数にする必要がある。
タル表示モードにおいて、１ビットのデジタルデータ信
号を入力した場合について説明したが、本発明はそれに
限定されるものではなく、複数ビットのデジタルデータ
信号の場合でも適用することが可能である。そうするこ
とにより、多階調の表示を行うことができる。その際、
入力するビット数に応じた保持回路及び信号選択回路の
数にする必要がある。
【００７１】また、上述の実施の形態においては、静止
画像を液晶表示パネルの一部に表示する場合を説明した
が、本願はそれに限定されるものではなく、全表示画素
に静止画を表示することも可能であり、本願発明の特有
の効果を奏するものである。
画像を液晶表示パネルの一部に表示する場合を説明した
が、本願はそれに限定されるものではなく、全表示画素
に静止画を表示することも可能であり、本願発明の特有
の効果を奏するものである。
【００７２】上述の実施の形態においては、反射型液晶
表示装置の場合について説明したが、透過型でも全く同
様に実施できる。透過型の場合、１画素内でＴＦＴ、保
持回路、信号選択回路及び信号配線を除く領域に透明電
極を配置することにより、透過率を維持したまま寄生容
量を低減できる。また、透過型液晶表示装置に用いた場
合にも、１画面を表示した後に、ゲートドライバ５０並
びにドレインドライバ６０及び外付けのパネル駆動用Ｌ
ＳＩ９１への電圧供給を停止することにより、その分の
消費電力の低減を図ることができる。
表示装置の場合について説明したが、透過型でも全く同
様に実施できる。透過型の場合、１画素内でＴＦＴ、保
持回路、信号選択回路及び信号配線を除く領域に透明電
極を配置することにより、透過率を維持したまま寄生容
量を低減できる。また、透過型液晶表示装置に用いた場
合にも、１画面を表示した後に、ゲートドライバ５０並
びにドレインドライバ６０及び外付けのパネル駆動用Ｌ
ＳＩ９１への電圧供給を停止することにより、その分の
消費電力の低減を図ることができる。
【００７３】
【発明の効果】以上説明したように、本発明の表示装置
によれば、デジタル表示モード時には、表示パネル内に
設けた基準電圧発生回路により、表示画素に印加する信
号を作成しているので、これらの信号を外部から供給す
る必要がない。これにより、外部回路の構成がシンプル
化できるいと共に、デジタル表示モード時には外部回路
を完全に停止させ、低消費電力化を図ることができる。
によれば、デジタル表示モード時には、表示パネル内に
設けた基準電圧発生回路により、表示画素に印加する信
号を作成しているので、これらの信号を外部から供給す
る必要がない。これにより、外部回路の構成がシンプル
化できるいと共に、デジタル表示モード時には外部回路
を完全に停止させ、低消費電力化を図ることができる。
【００７４】また、表示画素に印加する信号を反転する
インバータを表示パネル内に設けることにより、反転信
号を配線するスペースが削減され、高集積化を図ること
ができる。
インバータを表示パネル内に設けることにより、反転信
号を配線するスペースが削減され、高集積化を図ること
ができる。
【００７５】さらに、信号を選択的に画素電極に供給す
る信号選択回路を相補型トランジスタで構成することに
より、保持回路の電源電圧を低減し、その分低消費電力
化を図ることができる。
る信号選択回路を相補型トランジスタで構成することに
より、保持回路の電源電圧を低減し、その分低消費電力
化を図ることができる。
【図１】本発明の第１の実施形態に係る液晶表示装置の
回路構成図である。
回路構成図である。
【図２】本発明の第１の実施形態に係る基準電圧発生回
路の回路構成図である。
路の回路構成図である。
【図３】本発明の第１の実施形態に係る基準電圧発生回
路の他の回路構成図である。
路の他の回路構成図である。
【図４】本発明の第１の実施形態に係る液晶表示装置の
タイミング図である。
タイミング図である。
【図５】本発明の第２の実施形態に係る液晶表示装置の
回路構成図である。
回路構成図である。
【図６】本発明の第３の実施形態に係る液晶表示装置の
回路構成図である。
回路構成図である。
【図７】反射型液晶表示装置の断面図である。
【図８】従来例に係る液晶表示装置の回路構成図であ
る。
る。
【図９】従来例に係る液晶表示装置の他の回路構成図で
ある。
ある。
１０ 絶縁性基板 １３ ゲート電極 ２１ 液晶 ４０ 回路選択回路 ４３ 回路選択回路 ５０ ゲートドライバ ５１ ゲート信号線 ６０ ドレインドライバ ６１ ドレイン信号線 ７０ 画素選択回路 ８５ 補助容量 １１０ 保持回路 １２０ 信号選択回路 ５００ 基準電圧発生回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６２４Ｂ ６３１ ６３１Ｈ ６６０ ６６０Ｕ ６８０ ６８０Ｇ Ｆターム(参考） 2H092 JA24 JA41 JB69 NA26 PA06 2H093 NA16 NA31 NC07 NC26 NC28 NC34 ND39 5C006 AA01 AA02 AF06 BB16 BB28 BC03 BC06 BC12 BC20 BF24 BF26 BF27 BF37 BF43 EB05 FA47 5C080 AA10 BB05 DD25 DD26 EE17 FF11 GG12 JJ02 JJ03 JJ04 JJ06
Claims (13)
- 【請求項１】 基板上の一方向に配置された複数のゲー
ト信号線と、前記ゲート信号線と交差する方向に配置さ
れた複数のドレイン信号線と、前記ゲート信号線と前記
ドレイン信号線の交点に対応して配置される画素電極を
備えたアクティブマトリクス型表示装置において、 高電圧と低電圧が供給され、前記ゲート信号線から入力
される信号に応じて前記ドレイン信号線からのデジタル
映像信号を保持する保持回路と、 前記保持回路からの信号に応じて第１の電圧と第２の電
圧とを選択して前記画素電極に供給する信号選択回路と
が前記画素電極に対応して配置され、 前記基板上に、前記第１もしくは／及び第２の電圧を出
力する基準電圧発生回路が配置されていることを特徴と
する表示装置。 - 【請求項２】 前記第１の電圧及び前記第２の電圧は、
前記低電圧と前記高電圧との間の電圧であることを特徴
とする請求項１に記載の表示装置。 - 【請求項３】 前記第１の電圧及び前記第２の電圧は、
互いに逆相の矩形波状の電圧であることを特徴とする請
求項１に記載の表示装置。 - 【請求項４】 前記基準電圧発生回路は、前記第１の電
圧を出力し、前記基板上に、前記第１の出力を反転して
前記第２の電圧を出力するインバータが配置されている
ことを特徴とする請求項３に記載の表示装置。 - 【請求項５】 基板上の一方向に配置された複数のゲー
ト信号線と、前記ゲート信号線と交差する方向に配置さ
れた複数のドレイン信号線と、前記ゲート信号線と前記
ドレイン信号線の交点に対応して配置される画素電極を
備えたアクティブマトリクス型表示装置において、 高電圧と低電圧が供給され、前記ゲート信号線から入力
される信号に応じて前記ドレイン信号線からのデジタル
映像信号を保持する保持回路と、 該保持回路からの信号に応じて第１の電圧と第２の電圧
とを選択して前記画素電極に供給する信号選択回路とを
備え、 前記第２の電圧は、前記基板上に形成されたインバータ
によって前記第１の電圧を反転して作成されることを特
徴とする表示装置。 - 【請求項６】 前記第１の電圧及び前記第２の電圧は、
前記低電圧と前記高電圧との間の電圧であることを特徴
とする請求項５に記載の表示装置。 - 【請求項７】 前記第１の電圧及び前記第２の電圧は、
互いに逆相の矩形波状の電圧であることを特徴とする請
求項５に記載の表示装置。 - 【請求項８】 記第１の電圧は、前記基板上に形成さ
れ、前記高電圧及び前記低電圧によって駆動する基準電
圧発生回路によって発生されることを特徴とする請求項
５に記載の表示装置。 - 【請求項９】 基板上の一方向に配置された複数のゲー
ト信号線と、前記ゲート信号線と交差する方向に配置さ
れた複数のドレイン信号線と、前記ゲート信号線と前記
ドレイン信号線の交点に対応して配置される画素電極を
備えたアクティブマトリクス型表示装置において、 高電圧及び低電圧が供給され、前記ゲート信号線から入
力される信号に応じて前記ドレイン信号線からの映像信
号を保持する保持回路と、 該保持回路からの信号に応じて第１の電圧と第２の電圧
とを選択して前記画素電極に供給する信号選択回路とを
備え、 前記信号選択回路は、前記第１の電圧を選択する第１の
相補型トランジスタ、及び前記第２の電圧を選択する第
２の相補型トランジスタからなることを特徴とする表示
装置。 - 【請求項１０】 前記第１の電圧は前記高電圧をもとに
作成され、前記第２の電圧は前記低電圧をもとに作成さ
れることを特徴とする請求項９に記載の表示装置。 - 【請求項１１】 前記第１の電圧及び前記第２の電圧
は、前記高電圧と前記低電圧との間の電圧であることを
特徴とする請求項９に記載の表示装置。 - 【請求項１２】 前記第１の電圧及び前記第２の電圧
は、互いに逆相の矩形波状の電圧であることを特徴とす
る請求項９に記載の表示装置。 - 【請求項１３】 前記第２の電圧は、前記基板上に形成
されたインバータ回路によって前記第１の電圧を反転す
ることによって作成されることを特徴とする請求項１２
に記載の表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243092A JP4963761B2 (ja) | 2000-09-18 | 2001-08-10 | 表示装置 |
| TW090122540A TW571153B (en) | 2000-09-18 | 2001-09-12 | Display device |
| CNB011331771A CN1208751C (zh) | 2000-09-18 | 2001-09-18 | 显示装置 |
| KR10-2001-0057511A KR100469193B1 (ko) | 2000-09-18 | 2001-09-18 | 표시 장치 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-282170 | 2000-09-18 | ||
| JP2000282170 | 2000-09-18 | ||
| JP2000282170 | 2000-09-18 | ||
| JP2001243092A JP4963761B2 (ja) | 2000-09-18 | 2001-08-10 | 表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012000901A Division JP2012088737A (ja) | 2000-09-18 | 2012-01-06 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002162949A true JP2002162949A (ja) | 2002-06-07 |
| JP4963761B2 JP4963761B2 (ja) | 2012-06-27 |
Family
ID=26600136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001243092A Expired - Lifetime JP4963761B2 (ja) | 2000-09-18 | 2001-08-10 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4963761B2 (ja) |
| KR (1) | KR100469193B1 (ja) |
| CN (1) | CN1208751C (ja) |
| TW (1) | TW571153B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020255536A1 (ja) * | 2019-06-21 | 2020-12-24 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100481213B1 (ko) * | 2001-12-28 | 2005-04-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 구동방법 |
| CN112863415A (zh) * | 2019-11-28 | 2021-05-28 | 京东方科技集团股份有限公司 | 像素驱动电路和显示设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5653487A (en) * | 1979-10-05 | 1981-05-13 | Seiko Epson Corp | Liquid-crystal indication device for clock |
| JPS5823091A (ja) * | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
| JPH0618845A (ja) * | 1992-07-03 | 1994-01-28 | Casio Comput Co Ltd | 液晶表示装置およびそれを用いた機器 |
| JPH07181927A (ja) * | 1993-12-24 | 1995-07-21 | Sharp Corp | 画像表示装置 |
| JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3319561B2 (ja) * | 1996-03-01 | 2002-09-03 | 株式会社東芝 | 液晶表示装置 |
| JPH09243996A (ja) * | 1996-03-11 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 液晶表示装置、液晶表示システム及びコンピュータシステム |
| JPH1039842A (ja) * | 1996-07-23 | 1998-02-13 | Casio Comput Co Ltd | 液晶表示装置を有する端末 |
| KR19980060007A (ko) * | 1996-12-31 | 1998-10-07 | 김광호 | 액정 표시 장치의 소비 전력 감소 회로 |
-
2001
- 2001-08-10 JP JP2001243092A patent/JP4963761B2/ja not_active Expired - Lifetime
- 2001-09-12 TW TW090122540A patent/TW571153B/zh not_active IP Right Cessation
- 2001-09-18 KR KR10-2001-0057511A patent/KR100469193B1/ko not_active IP Right Cessation
- 2001-09-18 CN CNB011331771A patent/CN1208751C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5653487A (en) * | 1979-10-05 | 1981-05-13 | Seiko Epson Corp | Liquid-crystal indication device for clock |
| JPS5823091A (ja) * | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
| JPH0618845A (ja) * | 1992-07-03 | 1994-01-28 | Casio Comput Co Ltd | 液晶表示装置およびそれを用いた機器 |
| JPH07181927A (ja) * | 1993-12-24 | 1995-07-21 | Sharp Corp | 画像表示装置 |
| JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020255536A1 (ja) * | 2019-06-21 | 2020-12-24 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP2021001976A (ja) * | 2019-06-21 | 2021-01-07 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP7274955B2 (ja) | 2019-06-21 | 2023-05-17 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4963761B2 (ja) | 2012-06-27 |
| KR100469193B1 (ko) | 2005-02-02 |
| KR20020022038A (ko) | 2002-03-23 |
| CN1208751C (zh) | 2005-06-29 |
| CN1344959A (zh) | 2002-04-17 |
| TW571153B (en) | 2004-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100462133B1 (ko) | 표시 장치 | |
| JP5019668B2 (ja) | 表示装置及びその制御方法 | |
| JP2012088737A (ja) | 表示装置 | |
| KR20010062655A (ko) | 표시 장치 | |
| JP2012088736A (ja) | 表示装置 | |
| US7173589B2 (en) | Display device | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2002311911A (ja) | アクティブマトリクス型表示装置 | |
| JP4115099B2 (ja) | 表示装置 | |
| JP3863729B2 (ja) | 表示装置 | |
| JP5004386B2 (ja) | 表示装置及びその駆動方法 | |
| JP4963761B2 (ja) | 表示装置 | |
| JP3768097B2 (ja) | 表示装置 | |
| JP2012063790A (ja) | 表示装置 | |
| JP2002091397A (ja) | 表示装置 | |
| JP3668115B2 (ja) | 表示装置 | |
| JP3711006B2 (ja) | 表示装置 | |
| JP4278314B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2002333864A (ja) | 表示装置 | |
| JP4197852B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4297629B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4297628B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2003150129A (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120327 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4963761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |