KR20020022038A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20020022038A
KR20020022038A KR1020010057511A KR20010057511A KR20020022038A KR 20020022038 A KR20020022038 A KR 20020022038A KR 1020010057511 A KR1020010057511 A KR 1020010057511A KR 20010057511 A KR20010057511 A KR 20010057511A KR 20020022038 A KR20020022038 A KR 20020022038A
Authority
KR
South Korea
Prior art keywords
voltage
signal
circuit
signal line
drain
Prior art date
Application number
KR1020010057511A
Other languages
English (en)
Other versions
KR100469193B1 (ko
Inventor
요꼬야마료이찌
Original Assignee
다카노 야스아키
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다카노 야스아키, 산요 덴키 가부시키가이샤 filed Critical 다카노 야스아키
Publication of KR20020022038A publication Critical patent/KR20020022038A/ko
Application granted granted Critical
Publication of KR100469193B1 publication Critical patent/KR100469193B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 패널의 외부 회로의 구성을 심플화함과 함께, 저소비 전력화를 도모한다.
게이트 신호선(51)으로부터 입력되는 신호에 따라 드레인 신호선(61)으로부터의 디지털 영상 신호를 보유하는 보유 회로(110)를 설치한다. 보유 회로(110)로부터의 신호에 따라 두개의 신호(신호 A와 신호 B) 중 어느 하나를 선택하여 화소 전극(80)에 공급하는 신호 선택 회로(120)를 설치한다. 그리고, 신호 A, 신호 B를 작성하는 기준 전압 발생 회로(500)를 표시 패널(100) 내에 설치한다. 디지털 표시 모드 시는 기준 전압 발생 회로(500)에 의해 표시 화소(80)에 인가하는 신호를 작성하고 있기 때문에, 이들 신호 A 및 신호 B를 외부로부터 공급할 필요가 없다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 휴대 가능한 표시 장치에 이용하기에 적합한 표시 장치에 관한 것이다.
최근, 휴대 가능한 표시 장치, 예를 들면 휴대 텔레비전, 휴대 전화 등이 시장 필요성으로서 요구되고 있다. 이러한 요구에 따라 표시 장치의 소형화, 경량화, 저소비 전력화에 대응하기 위해 연구 개발이 한창 행해지고 있다.
도 8은 종래예에 따른 액정 표시 장치의 일 표시 화소의 회로 구성도를 나타낸다. 절연성 기판(도시되지 않음) 상에 게이트 신호선(51), 드레인 신호선(61)이 교차되어 형성되어 있고, 그 교차부 근방에 양 신호선(51, 61)에 접속된 TFT(65)가설치되어 있다. TFT(65)의 소스(11s)는 액정(21)의 표시 전극(80)에 접속되어 있다.
또한, 표시 전극(80)의 전압을 1필드 기간 보유하기 위한 보조 용량(85)이 설치되어 있고, 이 보조 용량(85)의 한쪽 단자(86)는 TFT(65)의 소스(11s)에 접속되며, 다른쪽 전극(87)에는 각 표시 화소에 공통의 전위가 인가되어 있다.
여기서, 게이트 신호선(51)에 주사 신호가 인가되면, TFT(65)는 온 상태가 되고, 드레인 신호선(61)으로부터 아날로그 영상 신호가 표시 전극(80)에 전달됨과 함께, 보조 용량(85)에 보유된다. 표시 전극(80)에 인가된 영상 신호 전압이 액정(21)에 인가되며, 그 전압에 따라 액정(21)이 배향됨으로써 액정 표시를 얻을 수 있다.
따라서, 동화상, 정지 화상에 관계없이 표시를 얻을 수 있다. 이러한 액정 표시 장치에 정지 화상을 표시하는 경우, 예를 들면 휴대 전화의 액정 표시부의 일부에 휴대 전화를 구동하기 위한 배터리의 잔량 표시로서 건전지의 화상을 표시하게 된다.
그러나, 상술한 구성의 액정 표시 장치에서는 정지 화상을 표시하는 경우라도 동화상을 표시하는 경우와 마찬가지로, 주사 신호로 TFT(65)를 온 상태로 하여 영상 신호를 각 표시 화소에 재기입할 필요가 생겼다.
그 때문에, 주사 신호 및 영상 신호 등의 구동 신호를 발생하기 위한 드라이버 회로, 및 드라이버 회로의 동작 타이밍을 제어하기 위한 각종 신호를 발생하는 외부 LSI는 항상 동작하기 때문에, 항상 큰 전력을 소비하였다. 이 때문에, 한정된 전원밖에 구비하고 있지 않은 휴대 전화 등에서는 그 사용 가능 시간이 짧아지는 결점이 있었다.
이에 대하여, 각 표시 화소에 스태틱형 메모리를 구비한 액정 표시 장치가 특개평8-194205호에 개시되어 있다. 동일 공보의 일부를 인용하여 설명하면, 이 액정 표시 장치는, 도 7에 도시한 바와 같이, 2단 인버터 INV1, INV2를 정귀환시킨 형의 메모리, 즉 스태틱형 메모리를 디지털 영상 신호의 보유 회로로서 이용함으로써, 소비 전력을 저감하는 것이다.
여기서, 스태틱형 메모리에 보유된 2치 디지털 영상 신호에 따라 스위치 소자(24)는 참조선 Vref와 표시 전극(80) 사이의 저항치를 제어하고, 액정(21)의 바이어스 상태를 조정하고 있다. 한편, 공통 전극에는 교류 신호 Vcom을 입력한다. 본 장치는 이상(理想) 상, 정지 화상과 같이 표시 화상에 변화가 없으면, 메모리로의 리프레시는 불필요하다.
상술한 바와 같이, 종래의 액정 표시 장치에서는 아날로그 영상 신호에 대응하여 풀 컬러의 동화상을 표시하는 데 적합하다. 한편, 디지털 영상 신호를 보유하기 위한 스태틱형 메모리를 구비한 액정 표시 장치에서는 저계조도의 정지 화상을 표시함과 함께, 소비 전력을 저감하는 데 적합하다.
그러나, 양 액정 표시 장치는 영상 신호원을 달리 하고 있기 때문에, 하나의 표시 장치에서 풀 컬러의 동화상 표시와, 정지 화상 표시를 동시에 실현할 수 없었다.
본 발명은 하나의 표시 장치(예를 들면, 1장의 액정 표시 패널)에서 풀 컬러의 동화상 표시와, 저소비 전력의 정지 화상 표시라는 2종류의 표시에 대응할 수 있는표시 장치를 제공하는 것이다. 또한, 본 발명은 디지털 영상 신호를 보유하기 위한 스태틱형 메모리를 구비한 액정 표시 장치에서 고집적화 및 저소비 전력화를 도모하는 것이다.
본원에 개시되는 발명 중 주된 것의 개요를 설명하면 이하와 같다.
기판 상의 일 방향으로 배치된 복수의 게이트 신호선과, 상기 게이트 신호선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 상기 게이트 신호선과 상기 드레인 신호선의 교점에 대응하여 배치되는 화소 전극을 포함한 액티브 매트릭스형 표시 장치에 있어서, 고전압과 저전압이 공급되며, 상기 게이트 신호선으로부터 입력되는 신호에 따라 상기 드레인 신호선으로부터의 디지털 영상 신호를 보유하는 보유 회로와,
상기 보유 회로로부터의 신호에 따라 제1 전압과 제2 전압을 선택하여 상기 화소 전극에 공급하는 신호 선택 회로가 상기 화소 전극에 대응하여 배치되고,
상기 기판 상에 상기 제1 혹은/및 제2 전압을 출력하는 기준 전압 발생 회로가 배치되어 있다.
이러한 구성에 따르면, 제1 혹은/및 제2 전압을 외부로부터 공급할 필요가 없기 때문에, 디지털 영상 표시 시 외부 부착 회로를 완전하게 정지시켜 저소비 전력화를 도모할 수 있다.
기판 상의 한 방향으로 배치된 복수의 게이트 신호선과, 상기 게이트 신호선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 상기 게이트 신호선과 상기 드레인 신호선의 교점에 대응하여 배치되는 화소 전극을 포함한 액티브 매트릭스형 표시 장치에 있어서, 고전압과 저전압이 공급되며, 상기 게이트 신호선으로부터 입력되는 신호에 따라 상기 드레인 신호선으로부터의 디지털 영상 신호를 보유하는 보유 회로와,
상기 보유 회로로부터의 신호에 따라 제1 전압과 제2 전압을 선택하여 상기 화소 전극에 공급하는 신호 선택 회로를 포함하고,
상기 제2 전압은 상기 기판 상에 형성된 인버터에 의해 상기 제1 전압을 반전하여 작성된다.
이러한 구성에 따르면, 상기 제2 전압은 상기 기판 상에 형성된 인버터에 의해 상기 제1 전압을 반전하여 작성되기 때문에, 제2 전압을 전달하기 위한 배선을 삭감할 수 있다. 이에 따라, 표시 화소의 고집적화를 도모할 수 있다.
기판 상의 한 방향으로 배치된 복수의 게이트 신호선과, 상기 게이트 신호선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 상기 게이트 신호선과 상기 드레인 신호선의 교점에 대응하여 배치되는 화소 전극을 포함한 액티브 매트릭스형 표시 장치에 있어서, 고전압 및 저전압이 공급되며, 상기 게이트 신호선으로부터 입력되는 신호에 따라 상기 드레인 신호선으로부터의 영상 신호를 보유하는 보유 회로와,
상기 보유 회로로부터의 신호에 따라 제1 전압과 제2 전압을 선택하여 상기 화소 전극에 공급하는 신호 선택 회로를 포함하고,
상기 신호 선택 회로는 상기 제1 전압을 선택하는 제1 상보형 트랜지스터, 및 상기 제2 전압을 선택하는 제2 상보형 트랜지스터를 포함한다.
이러한 구성에 따르면, 신호 선택 회로를 상보형 트랜지스터로 구성하고 있기 때문에, 보유 회로의 동작 전압을 저감하여 저소비 전력화를 도모할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 회로 구성도.
도 2는 본 발명의 제1 실시예에 따른 기준 전압 발생 회로의 회로 구성도.
도 3은 본 발명의 제1 실시예에 따른 기준 전압 발생 회로의 다른 회로 구성도.
도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치의 타이밍도.
도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 회로 구성도.
도 6은 본 발명의 제3 실시예에 따른 액정 표시 장치의 회로 구성도.
도 7은 반사형 액정 표시 장치의 단면도.
도 8은 종래예에 따른 액정 표시 장치의 회로 구성도.
도 9는 종래예에 따른 액정 표시 장치의 다른 회로 구성도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 절연성 기판
13 : 게이트 전극
21 : 액정
40 : 회로 선택 회로
43 : 회로 선택 회로
50 : 게이트 드라이버
51 : 게이트 신호선
60 : 드레인 드라이버
61 : 드레인 신호선
70 : 화소 선택 회로
85 : 보조 용량
110 : 보유 회로
120 : 신호 선택 회로
500 : 기준 전압 발생 회로
다음으로, 본 발명의 실시예에 따른 표시 장치에 대하여 상세하게 설명한다. 도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 회로 구성도를 나타낸다.
절연성 기판(10) 상에 주사 신호를 공급하는 게이트 드라이버(50)에 접속된 복수의 게이트 신호선(51)이 한 방향으로 배치되어 있고, 이들 게이트 신호선(51)과 교차하는 방향으로 복수의 드레인 신호선(61)이 배치되어 있다.
드레인 신호선(61)에는 드레인 드라이버(60)로부터 출력되는 샘플링 펄스의 타이밍에 따라 샘플링 트랜지스터 SP1, SP2, …, SPn이 온되고, 데이터 신호선(62)의 데이터 신호(아날로그 영상 신호 또는 디지털 영상 신호)가 공급된다.
액정 표시 패널(100)은 게이트 신호선(51)으로부터의 주사 신호에 의해 선택됨과 함께, 드레인 신호선(61)으로부터의 데이터 신호가 공급되는 복수의 표시 화소(200)가 매트릭스형으로 배치되어 구성되어 있다.
이하, 표시 화소(200)의 상세한 구성에 대하여 설명한다. 게이트 신호선(51)과 드레인 신호선(61)의 교차부 근방에는 P채널형 TFT(41) 및 N채널형 TFT(42)를 포함하는 회로 선택 회로(40)가 설치되어 있다. TFT(41, 42)의 양 드레인은 드레인 신호선(61)에 접속됨과 함께, 이들 양 게이트는 회로 선택 신호선(88)에 접속되어 있다. TFT(41, 42)는 회로 선택 신호선(88)으로부터의 선택 신호에 따라 어느 한쪽이 온된다. 또한, 회로 선택 회로(40)와 쌍을 이뤄 P채널형 TFT(44) 및 N채널형(45)을 포함하는 회로 선택 회로(43)가 설치되어 있다.
이에 따라, 후술하는 아날로그 영상 신호 표시(풀 컬러 동화상 대응)와 디지털 영상 표시(저소비 전력, 정지 화상 대응)를 선택하여 전환하는 것이 가능해진다. 또, 회로 선택 회로(40)에 인접하여 N채널형 TFT(71) 및 N채널형 TFT(72)를 포함하는 화소 선택 회로(70)가 배치되어 있다. TFT(71, 72)는 각각 회로 선택 회로(40)의 TFT(41, 42)와 종렬로 접속됨과 함께, 이들 양 게이트에는 게이트 신호선(51)이 접속되어 있다. TFT(71, 72)는 게이트 신호선(51)으로부터의 주사 신호에 따라 양방이 동시에 온되도록 구성되어 있다.
또한, 아날로그 영상 신호를 보유하기 위한 보조 용량(85)이 설치되어 있다. 보조 용량(85)의 한쪽 전극(86)은 TFT(71)의 소스에 접속되어 있다. 다른쪽 전극(87)은 공통의 보조 용량선(81)에 접속되고, 바이어스 전압 VSC가 공급되어 있다. TFT(71)의 게이트가 개방되어 아날로그 영상 신호가 액정(21)에 인가되면, 그 신호는 1필드 기간 보유되어야만 하지만, 액정(21)에서만은 그 신호의 전압은 시간 경과와 함께 점차로 저하된다. 그렇게 하면, 표시 얼룩으로서 나타나게 되어 양호한 표시가 얻어지지 않게 된다. 그래서 그 전압을 1필드 기간 보유하기 위해 보조 용량(85)을 설치하고 있다.
이 보조 용량(85)과 액정(21) 사이에는 회로 선택 회로(43)의 P채널형 TFT(44)가 설치되고, 회로 선택 회로(40)의 TFT(41)와 동시에 온 오프되도록 구성되어 있다.
또한, 화소 선택 회로(70)의 TFT(72)와 액정(21)의 표시 전극(80) 사이에는 보유 회로(110), 신호 선택 회로(120)가 설치되어 있다. 보유 회로(110)는 정귀환된 두개의 인버터 회로(111, 112)를 포함하여 디지털 2치를 보유하는 스태틱형 메모리를 구성하고 있다. 두개의 인버터 회로(111, 112)에는 전원 전압으로서 전압 VDD와 전압 VSS(전압 VDD>전압 VSS)가 공급되어 있다. 또한, 두개의 인버터 회로(111, 112)는 저소비 전력화를 위해 CMOS형 인버터인 것이 바람직하다.
또한, 신호 선택 회로(120)는 보유 회로(110)로부터의 신호에 따라 두개의 신호를 선택하는 회로이며, 두개의 N채널형 TFT(121, 122)로 구성되어 있다. TFT(121)의 게이트에는 인버터 회로(11)의 출력이 인가되고, TFT(122)의 게이트에는 인버터(112)의 출력이 인가되어 있다. 이와 같이, TFT(121, 122)의 게이트에는 보유 회로(110)로부터의 상보적인 출력 신호가 각각 인가되어 있기 때문에, TFT(121, 122)는 상보적으로 온 오프된다.
신호 선택 회로(120)가 선택하는 두개의 신호는 교류 전압의 대향 전극 신호 VCOM(신호 A)과, 그 대향 전극 신호 VCOM을 중심으로 한 교류 전압이며 액정을 구동하기 위한 교류 구동 신호(신호 B)이다. 신호 A와 신호 B는 상호 역상의 구형파의 신호임과 함께, 보유 회로(110)의 인버터 회로(111, 112)를 구동하기 위한 전압 VDD와 전압 VSS 사이의 전압으로 교류 구동되어 있다.
여기서, TFT(122)가 온되면 신호 B가 선택되고, TFT(121)가 온되면 신호 A가 선택된다. 선택된 신호 A 또는 신호 B는 회로 선택 회로(43)의 TFT(45)를 통해 액정(21)에 전압을 인가하는 표시 전극(80)에 공급된다. 액정(21)의 대향 전극(32)에는 대향 전극 신호 VCOM(=신호 A)이 공급되어 있다.
그런데, 상기한 두개의 신호 A, B는 액정 표시 패널(100)의 외부 부착 회로 기판(90)으로부터 공급하는 것도 가능하지만, 본 실시예에서는 신호 A, 신호 B를 발생하기 위한 기준 전압 발생 회로(50)를 액정 표시 패널(100)의 절연성 기판(10) 상에 설치함으로써, 외부로부터의 신호 A 및 신호 B의 공급을 불필요로 한 점이 특징이다. 즉, 기준 전압 발생 회로(500)에는 전원 전압으로서 보유 회로(110)와 마찬가지로 전압 VDD와 전압 VSS가 공급되고, 신호 A 및 신호 B는 전압 VDD와 전압 VSS를 기초로 작성된다.
이에 따라, 외부 부착 회로 기판(90)의 구성을 심플화할 수 있다. 게다가, 디지털 표시 모드 시 필요한 신호 A, B를 액정 표시 패널(100) 내부에서 작성하기 때문에, 외부로부터는 전원 전압 VDD, VSS를 공급하는 것만으로 해결된다. 이에 따라, 외부 부착 회로[후술하는 패널 구동용 LSI(91) 및 외부 부착 회로 기판(90)]를 완전하게 정지할 수 있어 시스템 전체의 저소비 전력화를 도모할 수 있다.
다음으로, 기준 전압 발생 회로(50)의 구체적인 회로 구성예를 설명한다. 도 2에 도시한 바와 같이, 인버터 회로(501) 및 인버터 회로(502)는 직렬로 접속되고, 인버터 회로(502)의 출력은 용량치 C를 갖는 컨덴서(505)를 통해 인버터 회로(501)의 입력으로 귀환되어 있다. 또한, 인버터 회로(501)의 출력은 저항치 R을 갖는 저항(504)을 통해 그 입력으로 귀환되어 있다.
상기 구성에서 R과 C의 시상수를 조정함으로써 발진 주파수를 조정할 수 있다. 참조 부호 503은 발진 파형을 조정하기 위한 버퍼(Buffer)용의 인버터 회로이다. 각 인버터 회로(501, 502, 503)에는 각각 구동 전원 전압으로서 전원 전압 VDD, VSS가 공급되어 있다. 인버터 회로(503)의 출력으로부터 상술한 신호 A를 얻을 수 있다. 또한, 신호 A와 역상의 신호 B는 또한 인버터 회로(503)의 출력에 또 하나의 인버터 회로를 접속함으로써, 그 인버터 회로의 출력으로부터 얻을 수 있다.
기준 전압 발생 회로(50)의 다른 회로 구성예를 설명한다. 이것은 링오실레이터이고, 도 3에 도시한 바와 같이, 홀수개의 인버터 회로(601, 602, 603)가 귀환 루프를 형성하고 있으며, 그 내부 지연에 의해 발진을 일으킨다. 그 발진 주파수는 저항(604)의 저항치 R과 컨덴서(605)의 용량치 C에 의해 정해지는 시상수를 조정함으로써 조정할 수 있다.
다음으로, 다시 도 1을 참조하여, 액정 패널(100)의 주변 회로에 대하여 설명한다. 액정 패널(100)의 절연성 기판(10)과는 다른 기판의 외부 부착 회로 기판(90)에는 패널 구동용 LSI(91)가 설치되어 있다. 이 외부 부착 회로 기판(90)의 패널 구동용 LSI(91)로부터 수직 스타트 신호 STV가 게이트 드라이버(50)에 입력되고, 수평 스타트 신호 STH가 드레인 드라이버(60)에 입력된다. 또한 영상 신호가 데이터선(62)에 입력된다.
다음으로, 도 1, 도 2, 도 3 및 도 4를 참조하면서, 상술한 구성의 표시 장치의 구동 방법에 대하여 설명한다. 도 4는 액정 표시 장치가 디지털 표시 모드로 선택된 경우의 타이밍도이다.
(1) 아날로그 표시 모드의 경우
모드 전환 신호 MD에 따라 아날로그 표시 모드가 선택되면, 데이터 신호선(62)에 아날로그 영상 신호가 출력되는 상태로 설정된다. 또한, 회로 선택 신호선(88)으로부터의 전위가 「L」이 되고, 회로 선택 회로(40, 43)의 TFT(41, 44)가 온된다.
또한, 수평 스타트 신호 STH에 기초하는 샘플링 신호에 따라 샘플링 트랜지스터 SP가 온되어 데이터 신호선(62)의 아날로그 영상 신호가 드레인 신호선(61)에 공급된다.
또한, 수직 스타트 신호 STV에 기초하여 주사 신호가 게이트 신호선(51)에 공급된다. 주사 신호에 따라 TFT(71)가 온되면, 드레인 신호선(61)으로부터 아날로그 영상 신호 Sig가 표시 전극(80)으로 전달됨과 함께, 보조 용량(85)에 보유된다. 표시 전극(80)에 인가된 영상 신호 전압이 액정(21)에 인가되고, 그 전압에 따라 액정(21)이 배향됨으로써 액정 표시를 얻을 수 있다.
이 아날로그 표시 모드에서는 입력되는 영상 신호 전압이 순차적으로 입력되기 때문에, 풀 컬러의 동화상을 표시하는 데 적합하다. 단, 외부 부착 회로 기판(90)의 LSI(91), 각 드라이버(50, 60)에는 이들을 구동하기 위해 끊임없이 전력이 소비되고 있다.
(2) 디지털 표시 모드
모드 신호 전환 신호 MD에 따라 디지털 표시 모드가 선택되면, 데이터 신호선(62)에 디지털 영상 신호가 출력되는 상태로 설정된다. 또한, 회로 선택신호선(88)으로부터의 전위가 「H」가 되고, 보유 회로(110)가 동작 가능한 상태가 된다. 또한, 회로 선택 회로(40, 43)의 TFT(41, 44)가 오프됨과 함께, TFT(42, 45)가 온된다.
또한, 외부 부착 회로 기판(90)의 패널 구동용 LSI(91)로부터 게이트 드라이버(50) 및 드레인 드라이버(60)에 스타트 신호 STV, STH가 각각 입력된다. 그에 따라 샘플링 신호가 순차적으로 발생하고, 각각의 샘플링 신호에 따라 샘플링 트랜지스터 SP1, SP2, …, SPn이 순서대로 온되어 디지털 영상 신호 Sig를 샘플링하여 각 드레인 신호선(61)에 공급한다.
여기서 제1행, 즉 주사 신호 G1이 인가되는 게이트 신호선(51)에 대하여 설명한다. 우선, 주사 신호 G1에 의해 게이트 신호선(51)에 접속된 각 표시 화소 P11, P12, …, P1n의 각 TFT이 1수평 주사 기간 온된다.
제1행 제1열의 표시 화소 P11에 주목하면, 샘플링 신호 SP1에 의해 샘플링된 디지털 영상 신호 S11이 드레인 신호선(61)에 입력된다. 그리고 TFT(72)가 주사 신호 G1에 의해 온 상태가 되면 그 드레인 신호 D1이 보유 회로(110)에 입력된다.
이 보유 회로(110)에서 보유된 신호는 신호 선택 회로(120)에 입력되고, 이 신호 선택 회로(120)에서 신호 A 또는 신호 B를 선택하여 그 선택한 신호가 표시 전극(80)에 인가되며, 그 전압이 액정(21)에 인가된다.
이렇게 해서 게이트 신호선(51)으로부터 최종 행의 게이트 신호선(51)까지 주사함으로써, 1화면분(1필드 기간)의 스캔, 즉 모든 도트 스캔이 종료되고 1화소가 표시된다.
여기서, 1화면이 표시되면, 게이트 드라이버(50) 및 드레인 드라이버(60) 및 외부 부착의 패널 구동용 LSI(91)로의 전압 공급을 정지하여 이들의 구동을 정지한다. 여기서, 신호 A 또는 신호 B는, 상술한 바와 같이, 액정 표시 패널(100)의 절연성 기판(10) 상에 설치된 기준 전압 발생 회로(50)로부터 발생된다. 따라서, 액정 표시 패널(100)의 외부로부터는 보유 회로(110) 및 기준 전압 발생 회로(50)에 전원 전압 VDD, VSS를 공급하는 것만으로 충분한다.
이 때, 드레인 신호선(61)에 디지털 영상 신호로 「H(하이)」가 보유 회로(110)에 입력된 경우에는, 인버터 회로(111)를 통해 신호 선택 회로(120)에서 제1 TFT(121)에는 「L」이 입력되기 때문에 제1 TFT(121)는 오프로 되고, 다른쪽 제2 TFT(122)에는 인버터 회로(112)를 통해 「H」가 입력되기 때문에 제2 TFT(122)는 온으로 된다.
그렇게 하면, 신호 B가 선택되어 액정에는 신호 B의 전압이 인가된다. 표시 전극(80)에 대하여 대향 전극(32)과 역상의 신호가 인가됨으로써, 액정이 전계에 의해 상승하기 때문에, NW의 표시 패널에서는 표시로서는 흑 표시로서 관찰할 수 있다.
드레인 신호선(61)에 디지털 영상 신호로 「L」이 보유 회로(110)에 입력된 경우에는, 신호 선택 회로(120)에서 제1 TFT(121)에는 「H」가 입력되기 때문에 제1 TFT(121)는 온으로 되고, 다른쪽 제2 TFT(122)에는 「L」이 입력되기 때문에 제2 TFT(122)는 오프로 된다. 그렇게 하면, 신호 A가 선택되어 액정에는 신호 A의 전압이 인가된다. 즉, 표시 전극(80)에 대하여 대향 전극(32)과 동일한 전압이 인가되기 때문에, 전계가 발생하지 않고 액정은 상승하지 않기 때문에, NW의 표시 패널에서는 표시로서는 백 표시로서 관찰할 수 있다.
그와 같이, 1화면분을 기입하여 그것을 보유함으로써 정지 화상으로서 표시할 수 있지만, 그 경우에는 각 드라이버(50, 60) 및 LSI(91)의 구동을 정지하기 때문에, 그 만큼 저소비 전력화를 도모할 수 있다. 또한, 신호 A, 신호 B를 외부로부터 공급할 필요가 없기 때문에, 외부 회로의 동작을 완전하게 정지하여 저소비 전력화를 도모할 수 있다.
다음으로, 도 5에 본 발명의 제2 실시예에 따른 액정 표시 장치의 회로 구성도를 나타낸다. 본 실시예에서는 신호 A(=대향 전극 신호 VCOM)를 인버터(300)에 의해 반전하고, 신호 B를 작성하고 있다. 이에 따라, 표시 패널(100) 내 신호 B의 배선을 삭감하고, 표시 화소(200)의 고집적화를 도모할 수 있다.
구체적으로는 두개의 구성 방법이 가능하다. 하나의 구성 방법은 신호 A를 외부 부착 회로 기판(90)으로부터 공급하고, 표시 패널(100) 내의 절연성 기판(10) 상에 설치된 인버터(300)에 의해 이 신호 A를 반전하는 것이다.
또 하나의 구성 방법은, 도 5에 도시한 바와 같이, 표시 패널(100) 내의 절연성 기판(10) 상에 신호 A를 발생하는 기준 전압 발생 회로(500)를 설치하는 것이다. 이에 따라, 제1 실시예와 마찬가지로 외부로부터는 전원 VDD, VCC만을 공급하면 좋고, 신호 A, 신호 B를 공급할 필요가 없어진다. 또, 인버터(300)는 저소비 전력화를 위해, CMOS형 인버터로 하는 것이 바람직하다. 여기서, 기준 전압 발생 회로(500)의 구성에 대해서는 상술한 바와 같다.
다음으로, 도 6은 본 발명의 제3 실시예에 따른 액정 표시 장치의 회로 구성도를 나타낸다. 상술한 제1, 제2 실시예에서, 신호 선택 회로(120)는 두개의 N채널형 TFT(121, 122)로 구성되어 있고, TFT(121, 122)의 게이트에는 보유 회로(110)로부터의 상보적인 출력 신호가 각각 인가되어 있다. 즉, 신호 선택 회로(120)는 싱글 채널형(single channel type)의 트랜스미션 게이트(transmission gate)로 구성되어 있었다.
본 실시예에서는 신호 선택 회로(120)를 CMOS형의 트랜스미션 게이트(transmission gate)로 구성한 점이 특징이다. 신호 선택 회로(120)를 싱글 채널형(single channel type)의 트랜스미션 게이트(transmission gate)로 구성한 경우, 보유 회로(110)의 하이 레벨 출력을 높게 하지 않으면 TFT(121, 122)에 충분한 전류를 흘릴 수 없고, 신호 선택 회로(120)를 통과한 신호 A, B의 레벨이 저하되어 액정 표시의 콘트라스트가 악화된다.
그러나, 보유 회로(110)의 하이 레벨 출력을 높게 하기 위해서는 보유 회로(110)의 전원 전압 VDD를 높게 해야만 하기 때문에, 소비 전력이 증가되게 된다.
그래서, 도 6에 도시한 바와 같이, 신호 선택 회로(120)를 CMOS형의 트랜스미션 게이트(123, 124)(상보형 TFT)로 구성함으로써, 문제 해결을 도모하였다. 즉, 본 실시예에 따르면, 신호 A 및 신호 B의 저하를 초래하지 않고, 보유 회로(110)의 하이 레벨 출력을 신호 A, B의 최대치와 동일 전위로 억제할 수 있다. 이에 따라, 액정 표시의 콘트라스트를 악화시키지 않고, 저소비 전력화를 도모하는것이 가능해진다.
또, 상기와 마찬가지의 이유로부터, 회로 선택 회로(43)의 TFT(45)에 대해서도 CMOS형의 트랜스미션 게이트(상보형 TFT)에 의해 구성하는 것이 바람직하다.
또한, 본 실시예에서도 신호 A 및 신호 B는 기준 전압 발생 회로(500)에 의해 작성하는 구성을 채용할 수 있지만, 제2 실시예와 마찬가지로, 신호 A를 인버터(300)에 의해 반전시킴으로써 신호 B를 작성하도록 해도 좋다.
본 발명의 표시 장치는 액정 표시 장치 중에서도 특히 반사형 액정 표시 장치에 적용하는 것이 바람직하다. 그래서, 이 반사형 액정 표시 장치의 디바이스 구조에 대하여 도 7을 참조하면서 설명한다.
도 7에 도시한 바와 같이, 한쪽 절연성 기판(10) 상에 다결정 실리콘을 포함하며 섬화된 반도체층(11) 상에 게이트 절연막(12)을 형성하고, 반도체층(11)의 상측이며 게이트 절연막(12) 상에 게이트 전극(13)을 형성한다.
게이트 전극(13)의 양측에 위치하는 하층의 반도체층(11)에는 소스(11s) 및 드레인(11d)이 형성되어 있다. 게이트 전극(13) 및 게이트 절연막(12) 상에는 층간 절연막(14)을 피착하고, 그 드레인(11d)에 대응한 위치 및 소스(11s)에 대응한 위치에 컨택트홀(15)이 형성되어 있으며, 그 컨택트홀(15)을 통해 드레인(11d)은 드레인 전극(16)에 접속되어 있고, 소스(11s)는 층간 절연막(14) 상에 설치된 평탄화 절연막(17)에 설치된 컨택트홀(18)을 통해 표시 전극(19)에 접속되어 있다.
평탄화 절연막(17) 상에 형성된 각 표시 전극(19)은 알루미늄(Al) 등의 반사 재료를 포함하고 있다. 각 표시 전극(19) 및 평탄화 절연막(17) 상에는 액정(21)을 배향하는 폴리이미드 등을 포함하는 배향막(20)이 형성되어 있다.
다른쪽 절연성 기판(30) 상에는 적(R), 녹(G), 청(B)의 각 색을 나타내는 컬러 필터(31), ITO(Indium Tin Oxide) 등의 투명 도전성막을 포함하는 대향 전극(32), 및 액정(21)을 배향하는 배향막(33)이 순서대로 형성되어 있다. 컬러 표시로 하지 않은 경우에는 컬러 필터(31)는 불필요하다.
이렇게 해서 형성된 한쌍의 절연성 기판(10, 30) 주변을 접착성 시일재에 의해 접착하고, 그것에 의해 형성된 공극에 액정(21)을 충전하여 반사형 액정 표시 장치가 완성된다.
도 7 중 점선 화살표로 도시한 바와 같이, 관찰자(1)측으로부터 입사한 외광은 대향 전극 기판(30)으로부터 순서대로 입사되고, 표시 전극(19)에 의해 반사되어 관찰자(1)측으로 출사되어 표시를 관찰자(1)가 관찰할 수 있다.
이와 같이, 반사형 액정 표시 장치는 외광을 반사시켜 표시를 관찰하는 방식이고, 투과형의 액정 표시 장치와 같이, 관찰자측과 반대측에 소위 백 라이트를 이용할 필요가 없기 때문에, 그 백 라이트를 점등시키기 위한 전력을 필요로 하지 않는다. 따라서, 본 발명의 표시 장치로서 백 라이트는 불필요하며 저소비 전력화에 적합한 반사형 액정 표시 장치인 것이 바람직하다.
또한, 상술한 실시예에서는 디지털 표시 모드에서 1비트의 디지털 데이터 신호를 입력한 경우에 대해 설명하였지만, 본 발명은 그것에 한정되는 것이 아니라, 복수 비트의 디지털 데이터 신호인 경우라도 적용할 수 있다. 그렇게 함으로써, 다계조의 표시를 행할 수 있다. 그 때, 입력하는 비트 수에 따른 보유 회로 및 신호 선택 회로의 수로 할 필요가 있다.
또한, 상술한 실시예에서는 정지 화상을 액정 표시 패널의 일부에 표시하는 경우를 설명하였지만, 본원은 그것에 한정되는 것이 아니라, 모든 표시 화소에 정지 화상을 표시하는 것도 가능하며, 본원 발명 특유의 효과를 발휘한다.
상술한 실시예에서는 반사형 액정 표시 장치의 경우에 대해 설명하였지만, 투과형이라도 마찬가지로 실시할 수 있다. 투과형의 경우, 1화소 내에서 TFT, 보유 회로, 신호 선택 회로 및 신호 배선을 제외한 영역에 투명 전극을 배치함으로써, 투과율을 유지한 채로 기생 용량을 저감할 수 있다. 또한, 투과형 액정 표시 장치에 이용한 경우에도 1화면을 표시한 후에 게이트 드라이버(50) 및 드레인 드라이버(60) 및 외부 부착의 패널 구동용 LSI(91)로의 전압 공급을 정지함으로써, 그 만큼의 소비 전력의 저감을 도모할 수 있다.
이상 설명한 바와 같이, 본 발명의 표시 장치에 따르면, 디지털 표시 모드 시는 표시 패널 내에 설치한 기준 전압 발생 회로에 의해 표시 화소에 인가하는 신호를 작성하고 있기 때문에, 이들 신호를 외부로부터 공급할 필요가 없다. 이에 따라, 외부 회로의 구성을 심플화할 수 있음과 함께, 디지털 표시 모드 시는 외부 회로를 완전하게 정지시켜 저소비 전력화를 도모할 수 있다.
또한, 표시 화소에 인가하는 신호를 반전하는 인버터를 표시 패널 내에 설치함으로써, 반전 신호를 배선하는 스페이스가 삭감되어 고집적화를 도모할 수 있다.
또한, 신호를 선택적으로 화소 전극에 공급하는 신호 선택 회로를 상보형 트랜지스터로 구성함으로써, 보유 회로의 전원 전압을 저감하여 그 만큼 저소비 전력화를 도모할 수 있다.

Claims (13)

  1. 기판 상의 한 방향으로 배치된 복수의 게이트 신호선과, 상기 게이트 신호선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 상기 게이트 신호선과 상기 드레인 신호선의 교점에 대응하여 배치되는 화소 전극을 포함한 액티브 매트릭스형 표시 장치에 있어서,
    고전압과 저전압이 공급되며, 상기 게이트 신호선으로부터 입력되는 신호에 따라 상기 드레인 신호선으로부터의 디지털 영상 신호를 보유하는 보유 회로와,
    상기 보유 회로로부터의 신호에 따라 제1 전압과 제2 전압을 선택하여 상기 화소 전극에 공급하는 신호 선택 회로가 상기 화소 전극에 대응하여 배치되고,
    상기 기판 상에 상기 제1 혹은/및 제2 전압을 출력하는 기준 전압 발생 회로가 배치되어 있는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 전압 및 상기 제2 전압은 상기 저전압과 상기 고전압 사이의 전압인 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서,
    상기 제1 전압 및 상기 제2 전압은 상호 역상의 구형파 형상의 전압인 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서,
    상기 기준 전압 발생 회로는 상기 제1 전압을 출력하고, 상기 기판 상에 상기 제1 출력을 반전하여 상기 제2 전압을 출력하는 인버터가 배치되어 있는 것을 특징으로 하는 표시 장치.
  5. 기판 상의 한 방향으로 배치된 복수의 게이트 신호선과, 상기 게이트 신호선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 상기 게이트 신호선과 상기 드레인 신호선의 교점에 대응하여 배치되는 화소 전극을 포함한 액티브 매트릭스형 표시 장치에 있어서,
    고전압과 저전압이 공급되며, 상기 게이트 신호선으로부터 입력되는 신호에 따라 상기 드레인 신호선으로부터의 디지털 영상 신호를 보유하는 보유 회로와,
    상기 보유 회로로부터의 신호에 따라 제1 전압과 제2 전압을 선택하여 상기 화소 전극에 공급하는 신호 선택 회로를 포함하고,
    상기 제2 전압은 상기 기판 상에 형성된 인버터에 의해 상기 제1 전압을 반전하여 작성되는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서,
    상기 제1 전압 및 상기 제2 전압은 상기 저전압과 상기 고전압 사이의 전압인 것을 특징으로 하는 표시 장치.
  7. 제5항에 있어서,
    상기 제1 전압 및 상기 제2 전압은 상호 역상의 구형파 형상의 전압인 것을 특징으로 하는 표시 장치.
  8. 제5항에 있어서,
    상기 제1 전압은 상기 기판 상에 형성되며, 상기 고전압 및 상기 저전압에 의해 구동하는 기준 전압 발생 회로에 의해 발생되는 것을 특징으로 하는 표시 장치.
  9. 기판 상의 한 방향으로 배치된 복수의 게이트 신호선과, 상기 게이트 신호선과 교차하는 방향으로 배치된 복수의 드레인 신호선과, 상기 게이트 신호선과 상기 드레인 신호선의 교점에 대응하여 배치되는 화소 전극을 포함한 액티브 매트릭스형 표시 장치에 있어서,
    고전압 및 저전압이 공급되며, 상기 게이트 신호선으로부터 입력되는 신호에 따라 상기 드레인 신호선으로부터의 영상 신호를 보유하는 보유 회로와,
    상기 보유 회로로부터의 신호에 따라 제1 전압과 제2 전압을 선택하여 상기 화소 전극에 공급하는 신호 선택 회로를 포함하고,
    상기 신호 선택 회로는 상기 제1 전압을 선택하는 제1 상보형 트랜지스터, 및 상기 제2 전압을 선택하는 제2 상보형 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서,
    상기 제1 전압은 상기 고전압을 기초로 작성되고, 상기 제2 전압은 상기 저전압을 기초로 작성되는 것을 특징으로 하는 표시 장치.
  11. 제9항에 있어서,
    상기 제1 전압 및 상기 제2 전압은 상기 고전압과 상기 저전압 사이의 전압인 것을 특징으로 하는 표시 장치.
  12. 제9항에 있어서,
    상기 제1 전압 및 상기 제2 전압은 상호 역상의 구형파 형상의 전압인 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서,
    상기 제2 전압은 상기 기판 상에 형성된 인버터 회로에 의해 상기 제1 전압을 반전함으로써 작성되는 것을 특징으로 하는 표시 장치.
KR10-2001-0057511A 2000-09-18 2001-09-18 표시 장치 KR100469193B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000282170 2000-09-18
JPJP-P-2000-00282170 2000-09-18
JP2001243092A JP4963761B2 (ja) 2000-09-18 2001-08-10 表示装置
JPJP-P-2001-00243092 2001-08-10

Publications (2)

Publication Number Publication Date
KR20020022038A true KR20020022038A (ko) 2002-03-23
KR100469193B1 KR100469193B1 (ko) 2005-02-02

Family

ID=26600136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0057511A KR100469193B1 (ko) 2000-09-18 2001-09-18 표시 장치

Country Status (4)

Country Link
JP (1) JP4963761B2 (ko)
KR (1) KR100469193B1 (ko)
CN (1) CN1208751C (ko)
TW (1) TW571153B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481213B1 (ko) * 2001-12-28 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7274955B2 (ja) * 2019-06-21 2023-05-17 株式会社ジャパンディスプレイ 液晶表示装置
CN112863415A (zh) * 2019-11-28 2021-05-28 京东方科技集团股份有限公司 像素驱动电路和显示设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5653487A (en) * 1979-10-05 1981-05-13 Seiko Epson Corp Liquid-crystal indication device for clock
JPS5823091A (ja) * 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
JPH0618845A (ja) * 1992-07-03 1994-01-28 Casio Comput Co Ltd 液晶表示装置およびそれを用いた機器
JPH07181927A (ja) * 1993-12-24 1995-07-21 Sharp Corp 画像表示装置
JPH08194205A (ja) * 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
JP3319561B2 (ja) * 1996-03-01 2002-09-03 株式会社東芝 液晶表示装置
JPH09243996A (ja) * 1996-03-11 1997-09-19 Matsushita Electric Ind Co Ltd 液晶表示装置、液晶表示システム及びコンピュータシステム
JPH1039842A (ja) * 1996-07-23 1998-02-13 Casio Comput Co Ltd 液晶表示装置を有する端末
KR19980060007A (ko) * 1996-12-31 1998-10-07 김광호 액정 표시 장치의 소비 전력 감소 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481213B1 (ko) * 2001-12-28 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
CN1344959A (zh) 2002-04-17
KR100469193B1 (ko) 2005-02-02
TW571153B (en) 2004-01-11
JP4963761B2 (ja) 2012-06-27
JP2002162949A (ja) 2002-06-07
CN1208751C (zh) 2005-06-29

Similar Documents

Publication Publication Date Title
KR100462133B1 (ko) 표시 장치
KR100469877B1 (ko) 표시 장치 및 그 제어 방법
KR100481099B1 (ko) 표시 장치
US7948461B2 (en) Image display device
JP2012088737A (ja) 表示装置
JP2012088736A (ja) 表示装置
KR100468174B1 (ko) 표시 장치
JP4204204B2 (ja) アクティブマトリクス型表示装置
US6950080B2 (en) Display device
US7136057B2 (en) Display device
JP4115099B2 (ja) 表示装置
KR100481108B1 (ko) 표시 장치 및 그 구동 방법
JP3863729B2 (ja) 表示装置
KR100469193B1 (ko) 표시 장치
JP3768097B2 (ja) 表示装置
JP2012063790A (ja) 表示装置
JP3668115B2 (ja) 表示装置
JP3711006B2 (ja) 表示装置
JP4278314B2 (ja) アクティブマトリクス型表示装置
JP4197852B2 (ja) アクティブマトリクス型表示装置
JP4297629B2 (ja) アクティブマトリクス型表示装置
JP4297628B2 (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee