CN112863415A - 像素驱动电路和显示设备 - Google Patents

Abstract

本申请提供一种像素驱动电路和显示设备。像素驱动电路包括数据写入控制电路、数据存储电路和第一发光控制电路。数据写入控制电路和数据信号线连接；数据存储电路通过数据写入控制电路连接数据信号线，用于在数据写入控制电路导通时，接收数据信号线传输的数据信号，并进行存储；第一发光控制电路连接于数据存储电路、第一电压线和第二电压线，且连接于像素单元的第二端，用于根据数据存储电路存储的数据信号，使像素单元的第二端连通至第二电压线或第一电压线，使像素单元工作于第一发光模式。显示设备包括多个像素单元和多个像素驱动电路，像素驱动电路用于驱动像素单元发光。显示设备的残像问题得到显著改善。

Description

像素驱动电路和显示设备

技术领域

本申请涉及显示领域，尤其涉及一种像素驱动电路和显示设备。

背景技术

可实现至少两种显示模式的显示设备，例如一些智能穿戴设备，包括智能手表、智能手环、智能腕带等，或者手机等便捷设备，在用户通过显示设备查看数据或操作时，进入其中一种显示模式，例如高画质的全彩显示模式，向用户展现屏幕画面，以提高用户的使用体验感；在用户未查看数据或操作时，进入另一种显示模式，例如低功耗的黑白模式，以降低显示设备的功耗。但一些相关显示设备的残像问题需要改进。

发明内容

本申请提供一种改进的像素驱动电路以及显示设备。

本申请提供一种像素驱动电路，应用于显示设备，所述显示设备包括第一端连接第一电压线的像素单元，所述像素驱动电路包括：

数据写入控制电路，和数据信号线连接；

数据存储电路，通过所述数据写入控制电路连接所述数据信号线，用于在所述数据写入控制电路导通时，接收所述数据信号线传输的数据信号，并进行存储；

第一发光控制电路，连接于所述数据存储电路、所述第一电压线和第二电压线，且连接于所述像素单元的第二端，用于根据所述数据存储电路存储的数据信号，使所述像素单元的第二端连通至所述第二电压线或所述第一电压线，使所述像素单元工作于第一发光模式。

本申请提供一种显示设备，包括如前所述的多个像素驱动电路、多个像素单元、多条数据信号线、至少一条第一电压线和多条第二电压线；其中，数据信号线用于传输数据信号；

每个所述像素单元对应连接所述像素驱动电路，所述像素驱动电路用于驱动所述像素单元发光；

同一行所述像素单元对应的各所述像素驱动电路与同一条所述第二电压线电连接；

至少两行所述像素单元对应的各所述像素驱动电路与同一条所述第一电压线电连接；

同一列所述像素单元对应的各所述像素驱动电路与同一条所述数据线电连接。

在本申请的一些实施例中，像素驱动电路在低功耗显示阶段，驱动像素单元发射黑色光线或者白色光线，避免了像素单元两端之间长时间维持出射多灰阶光线所需的正向偏压，减缓了像素单元两端之间的介质极化现象，改善了显示设备的残像问题。

附图说明

图1是本申请提供的像素驱动电路的一个实施例的电路框图；

图2是图1所述的像素驱动电路的一个实施例的电路图；

图3是图2所示的像素驱动电路的一个实施例的时序图；

图4是本申请提供的显示设备的一个实施例的像素矩阵图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

一种MIP(memory in pixel)技术，通过在显示设备中每个像素的驱动电路中设置像素存储器，用于存储显示设备工作于低功耗阶段的数据信号，可避免数据信号频率较高的反复经过数据线传输至各像素，从而降低显示设备的功耗。

一种显示设备，例如液晶显示器，通过在两个电容极板之间填充介质，例如液晶，再在两个极板之间施加不同的电压使介质偏转不同的角度，改变介质的透光率，从而实现多灰阶的颜色显示，可以实现多灰阶的全彩颜色显示，也可以实现多灰阶的黑白灰显示。在该类显示设备中，两个电容极板之间除施加灰阶颜色对应的电压之外，还需维持一个正向偏压，例如1伏，用于校正部分多灰阶的颜色。该正向偏压可使电容极板间的介质，如液晶发生极化，从而造成不可避免的显示器残像问题。

图1是本申请提供的像素驱动电路100的一个实施例的电路框图。在一些实施例中，像素驱动电路100用于在显示设备800工作于低功耗阶段时，控制像素单元60工作于第一发光模式。一些实施例中，像素单元60包括第一端601和第二端602。第一端601连接第一电压线806，第二端602连接像素驱动电路100。

像素驱动电路100包括数据写入控制电路30、数据存储电路20和第一发光控制电路10。数据写入控制电路30和数据信号线802连接。数据存储电路20通过数据写入控制电路30连接数据信号线802，用于在数据写入控制电路30导通时，接收数据信号线802传输的数据信号Data，并进行存储。第一发光控制电路10连接于数据存储电路20、第一电压线806和第二电压线803，且连接于像素单元60的第二端602，用于根据数据存储电路20存储的数据信号，使像素单元60的第二端602连通至第二电压线803或第一电压线806，使像素单元60工作于第一发光模式。

一些实施例中，像素单元60工作于第一发光模式时，第一发光控制电路10根据数据存储电路20存储的数据信号Data，控制像素单元60出射黑色或白色光线，第一发光模式为黑白发光模式。一些实施例中，第一发光控制电路10根据数据存储电路20存储的数据信号Data，控制像素单元60的第二端602连通至第一电压线806，控制像素单元60发出黑色光线；控制像素单元60的第二端602连通至第二电压线803，控制像素单元60发出白色光线。一些实施例中，数据存储电路20存储的数据信号Data为高电平时，第一发光控制电路10控制像素单元60出射黑色光线，反之，像素单元60出射白色光线。其他一些实施例中，数据存储电路20存储的数据信号Data为高电平时，第一发光控制电路10控制像素单元60出射白色光线，反之，像素单元60出射黑色光线。本实施例中，数据存储电路20存储的数据信号Data为高电平时，第一发光控制电路10控制像素单元60的第二端602连通至第一电压线806，控制像素单元60发出黑色光线；数据存储电路20存储的数据信号Data为低电平时，控制像素单元60的第二端602连通至第二电压线803，控制像素单元60发出黑色光线。在一些实施例中，用户未通过显示设备800进行数据查询或其他操作时，显示设备800的色深要求不高，像素单元60可以无需出射多灰阶光线，显示设备800工作于低功耗阶段，像素驱动电路100控制像素单元60工作于第一发光模式，出射黑色或白色光线，像素单元60的第一端601和第二602之间也无需维持出射多灰阶光线所需的正向偏压，减缓像素单元60两端之间的介质极化现象，改善显示设备800的残像问题。

一些实施例中，第一发光控制电路10将第一电压线806连通到像素单元60的第二端602时，像素单元60的第一端601和第二端602均连接第一电压线806，像素单元60两端之间的电压差等于0伏，像素单元60两端之间的介质设置为在第一端601和第二端602之间的电压差为0伏时，介质不偏转，如此，像素单元60出射黑色光线。一些实施例中，第一发光控制电路10将第二电压线803连通到像素单元60的第二端602时，第一电压线806上的第一电压信号VCOM和第二电压线803上的第二电压信号FVCOM可设置同一时间点反相，像素单元60的第一端601和第二端602之间的电压差最大。可将像素单元60两端之间的介质设置为在第一端601和第二端602之间的电压差最大时，介质偏转角度最大，如此，像素单元60出射白色光线。在一些实施例中，第一电压线806和数据信号线802可以分开设置，第一电压线806为像素单元60的第一端601提供基准电压，显示设备800中每个像素单元60的第一端601的基准电压可以设置为相等，如此，只需一个缓冲器对显示设备800的所有像素单元60的第一端601进行驱动，降低显示设备800的功耗。

在一些实施例中，数据写入控制电路30和第一控制信号线801连接，接收第一控制信号线801传输的第一控制信号GateA，并根据第一控制信号GateA导通或断开。一些实施例中，第一控制信号GateA为高电平时，数据写入控制电路30导通。其他一些实施例中，第一控制信号GateA为低电平时，数据写入控制电路30导通。一些实施例中，像素单元60工作于第一发光模式时，数据信号线802传输的数据信号Data包括高电平或低电平，其中，高电平可用于控制像素单元60出射黑色光线，低电平可用于控制像素单元60出射白色光线。数据存储电路20对接收到的数据信号Data进行存储后，数据写入控制电路30在第一控制信号GateA的控制下断开，数据存储电路20和数据信号线802断开连接，第一发光控制电路10根据数据存储电路20存储的数据信号Data控制像素单元60出射对应的光线。在像素单元60出射的光线颜色需要切换时，例如出射光线颜色从黑色切换到白色时，数据写入控制电路30在第一控制信号GateA的控制下重新短暂开启，数据存储电路20接收并存储新的数据信号Data，用于控制像素单元60发出新颜色光线。可以理解的是，一些实施例中，像素单元60工作于第一发光模式时，显示图像的颜色变化频率较低，数据写入控制电路30开启频率不高，如此可避免数据信号Data频率较高的反复经过数据信号线802传输至像素单元60，从而降低显示设备800的功耗。

在一些实施例中，像素驱动电路100还用于在显示设备800工作于全彩显示阶段时，控制像素单元60工作于第二发光模式。一些实施例中，像素单元60工作于第二发光模式时，出射多灰阶的光线，第二发光模式多灰阶发光模式。一些实施例中，像素驱动电路100包括第二发光控制电路40，第二发光控制电路40连接于数据信号线802和像素单元60的第二端602之间，数据信号线802和像素单元60的第二端602在第二发光控制电路40控制下连通时，使像素单元60工作于第二发光模式。一些实施例中，像素单元60工作于第二发光模式时，像素单元60的第二端602和数据信号线802连通，第一端601和第一电压线806连通，通过数据信号Data控制像素单元60两端的电压为各灰阶光线对应的电压，使得像素单元60出射多灰阶光线。在一些实施例中，用户通过显示设备800进行数据查询或其他操作时，显示设备800工作于全彩显示阶段，像素驱动电路100控制像素单元60工作于第二发光模式，显示设备800显示的图像画面品质高，用户体验感受较好。可以理解的是，显示设备800工作于全彩显示阶段时，像素单元60的第一端601和第二端602之间需要维持出射多灰阶光线所需的正向偏压，例如1伏，同时，数据信号Data包括高电平和低电平之间的多个电信号，以用于像素单元60出射多灰阶光线。在一些实施例中，第二发光控制电路40连接第二控制信号线805，在第二控制信号线805传输的第二控制信号GataB的控制下导通，使得数据信号线802和像素单元60的第二端602之间连通。在一些实施例中，第二控制信号GataB为高电平时，第二发光控制电路40导通，反之，第二发光控制电路40截止。

在一些实施例中，像素驱动电路100还包括发光模式选择电路50，发光模式选择电路50用于切换像素单元60的第一发光模式和第二发光模式。发光模式选择电路50连接于第一发光控制电路10和像素单元60之间，控制第一发光控制电路10和像素单元60之间的通断。在一些实施例中，发光模式选择电路50连接第三控制信号线804，发光模式选择电路50在第三控制信号线804传输的第三控制信号Mode的控制下导通或者截止，从而控制第一发光控制电路10和像素单元60之间的通断。一些实施例中，显示设备800工作于低功耗阶段时，发光模式选择电路50可以设置为连通第一发光控制电路10和像素单元60，同时，第二发光控制电路40在第二控制信号GateB的控制下截止，使得第一发光控制电路10控制像素单元60工作于第一发光模式。一些实施例中，显示设备800工作于全彩显示阶段时，发光模式选择电路50可以设置为断开第一发光控制电路10和像素单元60之间的电连接，同时，第二发光控制电路40在第二控制信号GateB的控制下导通，使得第二发光控制电路10根据数据信号Data控制像素单元60工作于第二发光模式。

综上所述，本申请一些实施例中，显示设备800工作于低功耗阶段时，像素驱动电路100控制像素单元60工作于第一发光模式，像素单元60的第一端601和第二端602之间可以无需维持出射多灰阶光线所需的正向偏压；显示设备800工作于全彩显示阶段时，像素驱动电路100控制像素单元60工作于第二发光模式，像素单元60的第一端601和第二端602之间维持出射多灰阶光线所需的正向偏压。可以理解的是，在一些实施例中，显示设备800工作于低功耗阶段的时长远远大于工作于全彩显示阶段的时长，因此本申请的像素驱动电路100在保证用户使用体验感的同时，大大减缓了像素单元60两端之间的介质极化现象，从而改善了显示设备800的残像问题。另一方面，像素单元60的第一发光模式和第二发光模式切换通过第二控制信号GateB和第三控制信号Mode进行控制，可通过驱动IC对第二控制信号GateB和第三控制信号Mode的信号时序进行控制即可实现模式切换，像素单元60的发光模式切换方式简单。再一方面，显示设备800的所有像素单元60可共用一个缓冲器对第一端601进行驱动，使得显示设备800的功耗进一步降低。

图2是图1所述的像素驱动电路100的一个实施例的电路图。图2所示的实施例中，数据写入控制电路30包括第三晶体管T1，第三晶体管T1的栅极连接第一控制信号线801，第三晶体管T1的第一端连接数据存储电路20，第三晶体管T1的第二端连接数据信号线802，第三晶体管T1在第一控制信号线801输出的第一控制信号GataA控制下导通时，数据存储电路20和数据信号线802连通。在本实施例中，显示设备800工作于低功耗阶段时，像素驱动电路100驱动像素单元60工作于第一发光模式，第一控制信号GataA输出高电平，第三晶体管T1导通，数据存储电路20通过数据信号线802获取数据信号Data。

数据存储电路20包括第一存储电路201和第二存储电路202，第一存储电路201和第二存储电路202连接，第二存储电路202通过数据写入控制电路30连接数据信号线802，第二存储电路202用于在数据写入控制电路30导通时，接收数据信号线802传输的数据信号Data，并触发第一存储电路201输出控制信号到第二存储电路202，以对数据信号Data进行存储。一些实施例中，第二存储电路202根据数据信号Data使第一存储电路201连通地或电源端VDD，从而第一存储电路201导通，输出和数据信号Data相同的电信号到第二存储电路202，第二存储电路202再根据第一存储电路201输出的电信号使第一存储电路201连通地或电源端VDD，如此循环，数据存储电路20实现对数据信号Data的存储，无需通过数据信号线802高频率的获取数据信号Data。例如，第二存储电路202接收到的数据信号Data为高电平时，第二存储电路202可使第一存储电路201连通地，第一存储电路201导通，并输出高电平到第二存储电路202，如此循环。再例如，第二存储电路202接收到的数据信号Data为低电平时，第二存储电路202可使第一存储电路201连接电源端VDD，第一存储电路201导通，并输出低电平到第二存储电路202，如此循环。

一些实施例中，第一存储电路201包括第四晶体管T2和第五晶体管T3，第四晶体管T3的栅极和第一端连接第二存储电路202，第四晶体管T2的第二端接电源端VDD，第五晶体管T3的栅极和第一端连接第二存储电路202，第五晶体管T3的第二端接地。第二存储电路201包括第六晶体管T4和第七晶体管T5，第六晶体管T4的栅极和第七晶体管T5的栅极分别通过数据写入控制电路30连接数据信号线802，第六晶体管T4的第一端和第七晶体管T5的第一端连接第一存储电路201，第六晶体管T4的第二端连接电源端VDD，第七晶体管T5的第二端接地。在本实施例中，第四晶体管T2和第六晶体管T4可以设置为P型晶体管，第五晶体管T3和第七晶体管T5可以设置为N型晶体管。例如，在第二存储电路202接收到高电平时，第七晶体管T5导通，进而第四晶体管T2导通，从而第七晶体管T5的栅极连接到电源端VDD，在此，可将电源端VDD的电压设置为和数据信号Data为高电平时的电压相等，如此，第二存储电路202重新接收到高电平。在像素单元60出射的光线不进行黑白颜色切换时，第一存储电路201和第二存储电路202相互配合，对数据信号线802输入的高电平信号进行存储。当像素单元60出射的光线需要进行黑白颜色切换时，第二存储电路202通过数据信号线802接收低电平信号，此时第六晶体管T4导通，进而第五晶体管T3导通，从而第六晶体管T4的栅极连接到地，在此，可将地的电压设置为和数据信号Data为低电平时的电压相等，如此，第二存储电路202重新接收到低电平。

在一些实施例中，第一发光控制电路10包括第一开关电路101和第二开关电路102，第一开关电路101分别连接数据存储电路20、第一电压线806以及像素单元60的第二端602；第二开关电路102分别连接数据存储电路20、第二电压线803以及像素单元60的第二端602；在数据存储电路20存储的数据信号Data使第一开关电路101导通时，像素单元60的第二端602连通至第一电压线806；在数据存储电路20存储的数据信号Data使第二开关电路102导通时，像素单元60的第二端602连通至第二电压线803。一些实施例中，显示设备800工作于低功耗阶段时，如果数据存储电路20存储的数据信号Data为高电平，第一开关电路101导通；如果数据存储电路20存储的数据信号Data为低电平，第二开关电路102导通，像素单元60工作于第一发光模式。

在一些实施例中，第一开关电路101包括第一晶体管T7，第一晶体管T7的栅极和数据存储电路20连接，第一晶体管T7的第一端和第一电压线806连接，第一晶体管T7的第二端和像素单元60的第二端602连接。第二开关电路102包括第二晶体管T6，第二晶体管T6的栅极和数据存储电路20连接，第二晶体管T6的第一端和第二电压线803连接，第二晶体管T6的第二端和像素单元60的第二端602连接。一些实施例中，数据存储电路20存储的数据信号Data为高电平时，第一晶体管T7导通，使得第一电压线806和像素单元60的第二端602连通，像素单元60两端无电压差，像素单元60出射黑色光线。一些实施例中，数据存储电路20存储的数据信号Data为低电平时，第二晶体管T6导通，使得第二电压线803和像素单元60的第二端602连通，像素单元60两端电压最大，像素单元60出射白色光线。一些实施例中，第一晶体管T7的栅极可以和第二存储电路202的第七晶体管T5的栅极连接，在第二存储电路202接收到高电平时，该高电平在导通第七晶体管T5的同时，导通第一晶体管T7。同时，第二晶体管T6的栅极可以和第一存储电路201的第五晶体管T3的栅极连接，在第二存储电路202接收到低电平时，第六晶体管T4导通，使得第五晶体管T3的栅极电位为高电位，该高电位在导通第五晶体管T3的同时，导通第二晶体管T6。

在一些实施例中，第二发光控制电路40包括第八晶体管T9，第八晶体管T9的栅极连接第二控制信号线805，第八晶体管T9的第一端连接数据信号线802，第八晶体管T9的第二端连接像素单元60的第二端602，第八晶体管T9在第二控制信号线805输出的第二控制信号GateB的控制下导通时，使数据信号线802和像素单元60的第二端602连通。在一些实施例中，显示设备800工作于全彩显示阶段时，第二控制信号线805输出的第二控制信号GateB保持高电平，使得第八晶体管T9导通，从而连通数据信号线802和像素单元60的第二端602，数据信号线802输出多灰阶图像对应的电压信号，使像素单元60工作于第二发光模式。

在一些实施例中，发光模式选择电路50包括第九晶体管T8，第九晶体管T8的栅极连接第三控制信号线804，第九晶体管T8的第一端连接第一发光控制电路10，第九晶体管T8的第二端连接像素单元60，第九晶体管T8在第三控制信号线804输出的第三控制信号Mode的控制下导通，使第一发光控制电路10和像素单元60之间连通。在一些实施例中，第九晶体管T8可以设置为N型晶体管，第三控制信号线804输出的第三控制信号Mode为高电平时，第九晶体管T8导通，第一发光控制电路10和像素单元60之间连通，如此，像素单元60在第一发光控制电路10的控制下工作于第一发光模式。像素单元60从第一发光模式切换到第二发光模式时，第三控制信号线804输出的第三控制信号Mode可以为低电平，从而使得第九晶体管T8截止，断开第一发光控制电路10和像素单元60之间的电连接，使像素单元60在第二发光控制电路40的控制下工作于第二发光模式。

通过如上描述可知，本申请的像素驱动电路100通过9个晶体管即可实现像素单元60的发光模式切换和像素单元60两端的电压控制，电路结构简单，成本低，功耗小。

图3是图2所示的像素驱动电路100的一个实施例的信号时序图。图3所示的信号时序图包括像素单元60工作于第二发光模式、从第二发光模式切换到第一发光模式以及工作于第一发光模式三个过程中的像素驱动电路100的信号时序图。

第二发光模式阶段S1：在该阶段，第一控制信号GateA和第三控制信号Mode均为低，第三晶体管T1和第九晶体管T8均截止，数据存储电路20和数据信号线802之间的电连接中断，第一发光控制电路10和像素单元60之间的电连接中断，数据存储电路20存储的数据信号Data对像素单元60没有影响。又由于第二控制信号GateB为高电平，第八晶体管T9导通，像素单元60的第二端602和数据信号线802连通，像素单元60在第二发光控制电路40的控制下工作于第二发光模式。在该阶段，数据信号Data为像素单元60出射多灰阶光线对应的电压信号。

可以理解的是，对于显示设备800而言，像素单元60工作于第二发光模式S1的周期可以为一个帧周期，也可以为连续的多个帧周期。

发光模式切换阶段S2：该阶段表示像素驱动电路100在一个帧周期的时序信号图。在该阶段，第一控制信号GateA、第三控制信号Mode以及数据信号Data设置为高电平，第二控制信号GateB设置为低电平，第三晶体管T1以及第九晶体管T8导通，第八晶体管T9截止，数据信号线802和像素单元60之间的电连接断开，数据信号Data通过第三晶体管T1存储到数据存储电路20中，并通过第一控制电路10控制像素单元60出射黑色光线。通过插入一帧的黑色图像对显示设备800的异常状态进行清除。经过发光模式切换阶段S2后，显示设备800进入低功耗显示阶段，像素单元60工作于第一发光模式S3。

第一发光模式阶段S3：包括第一子阶段S31、第二子阶段S32和第三子阶段S33。

第一子阶段S31：在该阶段，像素单元60出射黑色光线。第一控制信号GateA和第二控制信号GateB设置为低电平，第三控制信号Mode设置高电平，第三晶体管T1和第八晶体管T9截止，第九晶体管T8导通，数据存储电路20存储的高电平导通第一晶体管T7，第一电压线806连通到像素单元60的两端，像素单元60两端的电压差为0伏或者接近0伏，像素单元60出射黑色光线。可以理解的是，此处的第一子阶段S31的周期可以为一个帧周期，也可以为连续的多个帧周期。另外，在该阶段，数据信号Data对像素单元60出射的光线颜色没有影响，数据信号Data既可以为高电平，也可以为低电平，或者为高低电平外的其他电信号。

第二子阶段S32：在该阶段，像素单元60出射的光线从黑色切换为白色。第一控制信号GateA设置为高电平，第三晶体管T1开启。数据信号Data设置为低电平，数据存储电路20通过第三晶体管T1读取并存储低电平的数据信号Data，同时，低电平的数据信号Data导通第二晶体管T6，第二电压线803和像素单元60的第二端602连通，第一电压信号VCOM和第二电压信号FVCOM反相设置，如此，像素单元60两端的电压差最大，像素单元60出射白色光线。可以理解的是，第二子阶段S32可以为一个帧周期。

第三子阶段S33：在该阶段，像素单元60出射白色光线。第一控制信号GateA和第二控制信号GateB设置为低电平，第三控制信号Mode设置高电平，第三晶体管T1和第八晶体管T9截止，第九晶体管T8导通，数据存储电路20存储的低电平导通第二晶体管T6，第二电压线803和像素单元60的第二端602连通，第一电压信号VCOM和第二电压信号FVCOM反相设置，如此，像素单元60两端的电压差最大，像素单元60出射白色光线。可以理解的是，第三子阶段S33可以为一个帧周期，也可以为连续的多个帧周期。

可以理解的是，在其他一些实施例中，以上的第二发光模式阶段S1和第一发光模式阶段S3的先后顺序可以交换，发光模式切换阶段S2时可以从第一发光模式切换至第二发光模式。第一发光模式阶段S3的第一子阶段S31和第三子阶段S33的先后顺序可以交换，第二子阶段S32时像素单元60出射的光线从白色切换为黑色。

图4是本申请提供的显示设备800的一个实施例的像素矩阵图。本申请提供的显示设备800包括多个像素单元60和前面所述的多个像素驱动电路100，以及多条数据信号线802，至少一条第一电压线806和多条第二电压线803。其中，数据信号线802用于传输数据信号Data，每个像素单元60对应连接像素驱动电路100，像素驱动电路100用于驱动像素单元60发光。同一行像素单元60对应的各像素驱动电路100与同一条第二电压线803电连接；至少两行像素单元60对应的各所述像素驱动电路100与同一条所述第一电压线806电连接；同一列像素单元60对应的各像素驱动电路100与同一条数据线802电连接。在本申请中，第一电压线806为各像素单元60提供相等的第一电压VCOM，因此，多行或者多列的各像素单元60可共用同一条第一电压线806。

在一些实施例中，显示设备800还包括多条第一控制信号线801、多条第二控制信号线805和多条第三控制信号线804。其中，第一控制信号线801用于输出第一控制信号GateA，第二控制信号线805用于输出第二控制信号GateB，第三控制信号线804用于输出第三控制信号Mode。同一行像素单元60对应的各像素驱动电路100与同一条第一控制信号线801、第二控制信号线805和第三控制信号线804电连接。

在一些实施例中，本申请的显示设备800可以应用于手机、智能手表、智能腕带、平板电脑等任何具有显示功能的产品或部件中。关于显示设备800的技术效果可参考本申请的实施例中提供的像素驱动电路100的技术效果，此处不在赘述。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (14)

1.一种像素驱动电路，应用于显示设备，所述显示设备包括第一端连接第一电压线的像素单元，其特征在于，所述像素驱动电路包括：

数据写入控制电路，和数据信号线连接；

数据存储电路，通过所述数据写入控制电路连接所述数据信号线，用于在所述数据写入控制电路导通时，接收所述数据信号线传输的数据信号，并进行存储；

第一发光控制电路，连接于所述数据存储电路、所述第一电压线和第二电压线，且连接于所述像素单元的第二端，用于根据所述数据存储电路存储的数据信号，使所述像素单元的第二端连通至所述第二电压线或所述第一电压线，使所述像素单元工作于第一发光模式。

2.如权利要求1所述的像素驱动电路，其特征在于，所述第一发光控制电路包括第一开关电路和第二开关电路，所述第一开关电路分别连接所述数据存储电路、所述第一电压线以及所述像素单元的第二端；所述第二开关电路分别连接所述数据存储电路、所述第二电压线以及所述像素单元的第二端；

在所述数据存储电路存储的数据信号使所述第一开关电路导通时，所述像素单元的第二端连通至所述第一电压线；

在所述数据存储电路存储的数据信号使所述第二开关电路导通时，所述像素单元的第二端连通至所述第二电压线。

3.如权利要求2所述的像素驱动电路，其特征在于，所述第一开关电路包括第一晶体管，所述第一晶体管的栅极和所述数据存储电路连接，所述第一晶体管的第一端和所述第一电压线连接，所述第一晶体管的第二端和所述像素单元的第二端连接。

4.如权利要求2所述的像素驱动电路，其特征在于，所述第二开关电路包括第二晶体管，所述第二晶体管的栅极和所述数据存储电路连接，所述第二晶体管的第一端和所述第二电压线连接，所述第二晶体管的第二端和所述像素单元的第二端连接。

5.如权利要求1所述的像素驱动电路，其特征在于，所述数据写入控制电路包括第三晶体管，所述第三晶体管的栅极连接第一控制信号线，所述第三晶体管的第一端连接所述数据存储电路，所述第三晶体管的第二端连接所述数据信号线，所述第三晶体管在所述第一控制信号线输出的第一控制信号控制下导通时，所述数据存储电路和所述数据信号线连通。

6.如权利要求1所述的像素驱动电路，其特征在于，所述数据存储电路包括第一存储电路和第二存储电路，所述第一存储电路和所述第二存储电路连接，所述第二存储电路通过所述数据写入控制电路连接所述数据信号线，所述第二存储电路用于在所述数据写入控制电路导通时，接收所述数据信号线传输的数据信号，并触发所述第一存储电路输出控制信号到第二存储电路，以对数据信号进行存储。

7.如权利要求6所述的像素驱动电路，其特征在于，所述第一存储电路包括第四晶体管和第五晶体管，所述第四晶体管的栅极和第一端连接所述第二存储电路，所述第四晶体管的第二端接电源端，所述第五晶体管的栅极和第一端连接所述第二存储电路，所述第五晶体管的第二端接地。

8.如权利要求6所述的像素驱动电路，其特征在于，所述第二存储电路包括第六晶体管和第七晶体管，所述第六晶体管的栅极和所述第七晶体管的栅极分别通过所述数据写入控制电路连接所述数据信号线，所述第六晶体管的第一端和所述第七晶体管的第一端连接所述第一存储电路，所述第六晶体管的第二端接电源端，所述第七晶体管的第二端接地。

9.如权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第二发光控制电路，所述第二发光控制电路连接于所述数据信号线和所述像素单元的第二端之间，所述数据信号线和所述像素单元的第二端在所述第二发光控制电路控制下连通时，使所述像素单元工作于第二发光模式。

10.如权利要求9所述的像素驱动电路，其特征在于，所述第二发光控制电路包括第八晶体管，所述第八晶体管的栅极连接所述第二控制信号线，所述第八晶体管的第一端连接所述数据信号线，所述第八晶体管的第二端连接所述像素单元的第二端，所述第八晶体管在所述第二控制信号线输出的第二控制信号的控制下导通时，使所述数据信号线和所述像素单元的第二端连通。

11.如权利要求9所述的像素驱动电路，其特征在于，所述像素驱动电路包括发光模式选择电路，所述发光模式选择电路连接于所述第一发光控制电路和所述像素单元之间，控制所述第一发光控制电路和所述像素单元之间的通断。

12.如权利要求11所述的像素驱动电路，其特征在于，所述发光模式选择电路包括第九晶体管，所述第九晶体管的栅极连接第三控制信号线，所述第九晶体管的第一端连接所述第一发光控制电路，所述第九晶体管的第二端连接所述像素单元，所述第九晶体管在所述第三控制信号线输出的第三控制信号的控制下导通，使所述第一发光控制电路和所述像素单元之间连通。

13.一种显示设备，其特征在于，所述显示设备包括：

如权利要求1至12任一项所述的多个像素驱动电路；

多个像素单元；

多条数据信号线，用于传输数据信号；

至少一条第一电压线；

多条第二电压线；

其中，

每个所述像素单元对应连接所述像素驱动电路，所述像素驱动电路用于驱动所述像素单元发光；

同一行所述像素单元对应的各所述像素驱动电路与同一条所述第二电压线电连接；

至少两行所述像素单元对应的各所述像素驱动电路与同一条所述第一电压线电连接；

同一列所述像素单元对应的各所述像素驱动电路与同一条所述数据线电连接。

14.如权利要求13所述的显示设备，其特征在于，所述显示设备还包括：

多条第一控制信号线，用于输出所述第一控制信号；

多条第二控制信号线，用于输出所述第二控制信号；

多条第三控制信号线，用于输出所述第三控制信号；

同一行所述像素单元对应的各所述像素驱动电路与同一条所述第一控制信号线、第二控制信号线和第三控制信号线电连接。

Images