CN107945763A - 像素电路、阵列基板、显示面板和显示装置 - Google Patents

Abstract

本发明提供一种像素电路，像素电路包括像素电极和公共电极，其中，像素电路还包括扫描信号输入端、数据信号输入端、第一参考电压输入端、第二参考电压输入端、切换信号输入端、锁存模块、切换模块、锁存控制模块和输出模块，切换模块的控制端与切换信号输入端电连接，切换模块的第二输入端与第二数据信号输入端电连接，切换模块的控制端接收到第一切换信号时，切换模块的第一输入端与切换模块的输出端导通，切换模块的控制端接收到第二切换信号时，切换模块的第二输入端与切换模块的输出端导通。本发明还提供一种阵列基板、一种显示面板和一种显示装置。所述显示装置显示时，可以在节能模式和精细模式之间切换。

Description

像素电路、阵列基板、显示面板和显示装置

技术领域

本发明涉及显示技术领域，具体地，涉及一种像素电路、一种包括该像素电路的阵列基板、一种包括该阵列基板的显示面板和一种包括该显示面板的显示装置。

背景技术

液晶显示面板包括多条栅线和多条数据线，栅线和数据线互相交叉，将所述液晶显示面板划分为多个像素单元。每个像素单元内都设置有开关晶体管、公共电极和像素电极。在同一行像素单元中，开关晶体管的栅极与同一条栅线电连接。在同一列像素单元中，开关晶体管的源极与同一条数据线电连接。并且，在同一个像素单元中，开关晶体管的漏极与同一像素单元中的像素电极电连接，公共电极和像素电极形成液晶电容。

在驱动液晶显示面板进行显示时，利用栅极驱动器向栅线提供扫描信号。扫描信号包括两种：第一扫描信号和第二扫描信号。其中，第一扫描信号和第二扫描信号中的一者为高电平信号，另一者为低电平信号。开关晶体管的栅极接收到第一扫描信号时打开，并将数据线与像素电极导通，从而为液晶电容充电。当开关晶体管的栅极接收到第二扫描信号时，开关晶体管关闭，所述液晶电容存储所述数据电压，以维持液晶分子的偏转状态。

但是，由于漏电流的存在，导致液晶电容内存储的电荷减少，使得液晶电容两端电压衰减，因此，在显示一帧画面时，需要定时对液晶显示面板进行定时刷新。但是，对液晶显示面板的定时刷新也增加了液晶显示面板的能耗。

为了解决上述问题，出现了存储像素(MIP，Memory In Pixel)技术。但是，包括存储像素的显示面板仅具有一种显示模式，无法显示丰富的色彩。

发明内容

本发明的目的在于提供一种像素电路、一种包括该像素电路的阵列基板和一种包括该阵列基板的显示面板。所述像素电路可以在低功耗模式和色彩丰富模式之间进行切换。

为了实现上述目的，作为本发明的一个方面，提供一种像素电路，所述像素电路包括像素电极，其中，所述像素电路还包括扫描信号输入端、数据信号输入端、第一参考电压输入端、第二参考电压输入端、切换信号输入端、锁存模块、切换模块、锁存控制模块和输出模块，

所述锁存控制模块的控制端与所述扫描信号输入端电连接，所述锁存控制模块的输入端与所述数据信号输入端电连接，所述锁存控制模块用于根据该锁存控制模块的输入端接收到的通过所述扫描信号输入端输入的扫描信号控制该锁存控制模块的输入端和该锁存控制模块的输出端之间导通或断开；

所述锁存模块包括第一反相单元和第二反相单元，所述第一反相单元的输入端与所述锁存控制模块的输出端电连接，所述第一反相单元的输出端与所述第二反相单元的输入端电连接，所述第二反相单元的输出端与所述第一反相单元的输入端电连接；

所述输出模块的第一输入端与所述第一参考电压输入端电连接，所述输出模块的第二输入端与所述第二参考电压输入端电连接，所述输出模块包括两个输出控制端，两个所述输出控制端分别为第一输出控制端和第二输出控制端，所述输出模块的输出端与所述像素电极电连接，所述输出模块的第一输出控制端接收到通过所述数据信号输入端输入的第一数据信号时，所述输出模块的第一输入端与所述输出模块的输出端导通，所述输出模块的第一输出控制端接收到通过所述数据信号输入端输入的第二数据信号时，所述输出模块的第一输入端与所述输出模块的输出端断开，所述输出模块的第二输出控制端接收到通过所述数据信号输入端输入的第一数据信号时，所述输出模块的第二输入端与所述输出模块的输出端导通，所述输出模块的第二输出控制端接收到通过所述数据信号输入端输入的第二数据信号时，所述输出模块的第二输入端与所述输出模块的输出端断开，所述第一数据信号和所述第二数据信号中的一者为高电平信号，另一者为低电平信号；

所述第一反相单元的输出端与所述第一输出控制端对应，所述第二反相单元的输出端与所述第二输出控制端对应，所述第一反相单元的输出端和所述第二反相单元的输出端中的一者与所述切换模块的第一输入端电连接，所述切换模块的输出端与所述第一反相单元的输出端和所述第二反相单元的输出端中的一者相对应的输出控制端电连接，所述第一反相单元的输出端和所述第二反相单元的输出端中的另一者直接与相应的输出控制端电连接；

所述切换模块的控制端与所述切换信号输入端电连接，所述切换模块的第二输入端与第二数据信号输入端电连接，所述切换模块的控制端接收到通过所述切换信号输入端输入的第一切换信号时，所述切换模块的第一输入端与所述切换模块的输出端导通，所述切换模块的控制端接收到通过所述切换信号输入端输入的第二切换信号时，所述切换模块的第二输入端与所述切换模块的输出端导通，所述第一切换信号和所述第二切换信号中的一者为高电平信号，另一者为低电平信号。

优选地，所述切换模块包括第一切换晶体管和第二切换晶体管，

所述第一切换晶体管的栅极与所述第二切换晶体管的栅极相连，所述第一切换晶体管的第一极与所述锁存模块相连，所述第一切换晶体管的第二极与所述第二切换晶体管的第一极相连，所述第一切换晶体管的第一极和所述第一切换晶体管的第二极能够在所述第一切换晶体管的栅极接收到第一切换信号时导通，且所述第一切换晶体管的第一极和所述第一切换晶体管的第二极能够在所述第一切换晶体管的栅极接收到第二切换信号时截止；

所述第二切换晶体管的第二极与所述第二数据信号端相连，所述第二切换晶体管的第一极和所述第二切换晶体管的第二极能够在所述第二切换晶体管的栅极接收到第二切换信号时导通，所述第二切换晶体管的第一极和所述第二切换晶体管的第二极能够在所述第二切换晶体管的栅极接收到第一切换信号时截止。

优选地，所述输出模块包括第一输出晶体管和第二输出晶体管，

所述第一输出晶体管的栅极形成为所述输出模块的第一输出控制端，所述第一输出晶体管的第一极与所述第一参考电压输入端相连，所述第一输出晶体管的第二极与所述输出模块的输出端相连，所述第一输出晶体管的第一极和该第一输出晶体管的第二极能够在该第一输出晶体管的栅极接收到第一数据信号时导通，且所述第一输出晶体管的第一极和该第一输出晶体管的第二极能够在该第一输出晶体管的栅极接收到第二数据信号时截止；

所述第二输出晶体管的栅极形成为所述输出模块的第二输出控制端，所述第二输出晶体管的第一极与所述第二参考电压输入端相连，所述第二输出晶体管的第二极与所述输出模块的输出端相连，所述第二输出晶体管的第一极和该第二输出晶体管的第二极能够在该第二输出晶体管的栅极接收到第一数据信号时导通，且所述第二输出晶体管的第一极和该第二输出晶体管的第二极能够在该第二输出晶体管的栅极接收到第二数据信号时截止。

优选地，所述第一反相单元包括第一反相晶体管和第二反相晶体管，

所述第一反相晶体管的栅极形成为所述第一反相单元的输入端，所述第一反相晶体管的栅极与所述第二反相晶体管的栅极相连，所述第一反相晶体管的第一极与第一数据信号输入端相连，所述第一反相晶体管的第二极形成为所述第一反相单元的输出端，且所述第一反相晶体管的第二极与所述第二反相晶体管的第一极相连，所述第一反相晶体管的第一极和该第一反相晶体管的第二极能够在该第一反相晶体管的栅极接收到第二数据信号时导通，且所述第一反相晶体管的第一极和该第一反相晶体管的第二极能够在该第一反相晶体管的栅极接收到第二数据信号时截止；

所述第二反相晶体管的第二极与第二数据信号输入端相连，所述第二反相晶体管的第一极和该第二反相晶体管的第二极能够在所述第二反相晶体管的栅极接收到第一数据信号时导通，且所述第二反相晶体管的第一极和该第二反相晶体管的第二极能够在该第二反相晶体管的栅极接收到第二数据信号时截止。

优选地，所述第二反相单元包括第三反相晶体管和第四反相晶体管；

所述第三反相晶体管的栅极形成为所述第二反相单元的输入端，且所述第三反相晶体管的栅极与所述第四反相晶体管的栅极相连，所述第三反相晶体管的第一极与所述第一数据信号输入端相连，所述第三反相晶体管的第二极形成为所述第二反相单元的输出端，且所述第三反相晶体管第二极与所述第四反相晶体管的第一极相连，所述第三反相晶体管的第一极和所述第三反相晶体管的第二极能够在所述第三反相晶体管的栅极接收到第二数据信号时导通，且所述第三反相晶体管的第一极和所述第三反相晶体管的第二极能够在所述第三反相晶体管的栅极接收到第一数据信号时截止；

所述第四反相晶体管的第二极与所述第二数据信号输入端电连接，所述第四反相晶体管的第一极和该第四反相晶体管的第二极能够在该第四反相晶体管的栅极接收到第一数据信号时导通，且所述第四反相晶体管的第一极和该第四反相晶体管的第二极能够在该第四反相晶体管的栅极接收到第二数据信号时截止。

优选地，所述扫描信号包括第一扫描信号和第二扫描信号，所述第一扫描信号和第二扫描信号中的一者为高电平信号，所述第一扫描信号和所述第二扫描信号中的另一者为低电平信号，所述锁存控制模块包括锁存控制晶体管，所述锁存控制晶体管的栅极与所述扫描信号输入端电连接，所述锁存控制晶体管的第一极与所述数据信号输入端电连接，所述锁存控制晶体管的第二极与所述第一反相单元的输入端电连接，所述锁存控制晶体管的第一极与该锁存控制晶体管的第二极能够在所述锁存控制晶体管的栅极接收到第一扫描信号时导通，且所述锁存控制晶体管的第一极与该锁存控制晶体管的第二极能够在所述锁存控制晶体管的栅极接收到第二扫描信号时截止。

作为本发明的第二个方面，提供一种阵列基板，所述阵列基板包括多条栅线、多条数据线和多个公共电极，多条所述栅线和多条所述数据线交叉将所述阵列基板划分为多个像素单元，其中，所述阵列基板还包括多个像素电路和多条切换信号线，每行所述像素单元对应一条所述切换信号线，每个所述像素单元内设置有一个所述像素电路，所述像素电路为本发明所提供的上述像素电路，所述扫描信号输入端与相应的栅线电连接，所述数据信号输入端与相应的数据线电连接，所述切换信号输入端与相应的切换信号线电连接，每个所述像素单元内的像素电极均对应有公共电极。

作为本发明的第三个方面，提供一种显示面板，所述显示面板包括阵列基板，所述阵列基板为本发明所提供的上述阵列基板。

作为本发明的第四个方面，提供一种显示装置，所述显示装置包括显示面板和驱动电路，其中，所述显示面板为本发明所提供的上述显示面板，所述驱动电路包括：

切换信号提供模块，所述切换信号提供模块用于在节能模式下向所述切换模块的控制端提供第一切换信号，且所述切换信号提供模块还用于在精细模式下向所述切换模块的控制端提供第二切换信号；

扫描信号提供模块，所述扫描信号提供模块用于在节能模式下向各条栅线依次提供持续第一预定时间的第一扫描信号，并且在节能模式下，所述扫描信号提供模块还用于在各条栅线的所述第一扫描信号持续的时间外向该栅线提供第二扫描信号，且所述扫描信号提供模块还用于在精细模式下向各条栅线提供第一扫描信号；

数据信号提供模块，所述数据信号提供模块用于在节能模式下向各条数据线提供数据信号，所述数据信号为包括第一数据信号和第二数据信号的交流信号，且所述数据信号提供模块还用于在精细模式时依次向各条数据线提供持续第二预定时间的第一数据信号，并且，在精细模式下，所述数据信号提供模块还用于在各条所述数据线的第一数据信号持续的时间外向该数据线提供第二数据信号；

第一参考电压提供模块，所述第一参考电压提供模块用于在节能模式时向各个像素单元中的输出模块提供第一参考电压；

第二参考电压提供模块，所述第二参考电压提供模块用于在节能模式时向各个像素单元中的输出模块提供第二参考电压；

灰阶电压提供模块，所述灰阶电压提供模块用于在精细模式下向各个像素单元中的输出模块的第一参考电压输入端和第二参考电压输入端中与该输出模块的输出端导通的一者提供灰阶数据信号；

公共电压提供模块，所述公共电压提供模块用于在节能模式时向所述公共电极提供交流公共电压信号，所述公共电压提供模块还用于在精细模式时提供恒定公共电压信号，所述交流公共电压信号为包括交替的第一公共电压信号和第二公共电压信号。

优选地，在精细模式下与像素电路的输出模块的第一参考电压输入端和第二参考电压输入端中与该输出模块的输出端断开的一者浮置。

本发明所提供的像素电路具有两种工作模式，一种工作模式为低功耗的节能模式，另一种模式为灰阶丰富的精细模式。

在精细模式中，通过切换信号输入端向像素电路提供第二切换信号，切换模块的第二输入端与切换模块的输出端导通，并且通过利用第二数据信号输入端提供第二数据信号的方式将锁相模块的一个输出端与相应的控制端断开，从而可以避免数据信号对输出造成影响。在精细模式下进行显示时，可以通过第一参考电压输入端和第二参考电压输入端中与输出模块导通的一者提供数据电压，从而可以实现灰阶丰富的精细显示。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1是本发明所提供的像素电路的一种具体实施方式的示意图；

图2是图1中所示的像素电路应用于阵列基板中的连接示意图；

图3是本发明所提供的像素电路的另一种具体实施方式的示意图；

图4是图3中所示的像素电路应用于阵列基板中的连接示意图；

图5是本发明所提供的像素电路的信号时序图；

图6是本发明所提供的显示装置的模块示意图。

附图标记说明

100：锁存模块 110：第一反相单元

120：第二反相单元 200：锁存控制模块

300：输出模块 400：切换模块

500：栅线 600：数据线

700：切换信号线 810：切换信号提供模块

820：扫描信号提供模块 830：数据信号提供模块

840：第一参考电压提供模块 850：第二参考电压提供模块

860：灰阶电压提供模块 870：公共电压提供模块

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

作为本发明的一个方面，提供一种像素电路，所述像素电路包括像素电极，其中，如图1和图3所示，所述像素电路还包括扫描信号输入端、数据信号输入端、第一参考电压输入端XFRP、第二参考电压输入端FRP、切换信号输入端、锁存模块100、切换模块400、锁存控制模块200和输出模块300。

所述数据信号输入端用于输入数据信号。在具体应用中，所述数据信号包括第一数据信号和第二数据信号，所述第一数据信号和所述第二数据信号中的一者为高电平信号，所述第一数据信号和所述第二数据信号中的另一者为低电平信号。

所述扫描信号输入端用于向所述像素电路提供扫描信号。

所述切换信号输入端用于输入切换信号。在具体应用中，所述切换信号包括第一切换信号和第二切换信号，所述第一切换信号和所述第二切换信号中的一者为高电平信号，所述第一切换信号和所述第二切换信号中的另一者为低电平信号。

如图1和图4所示，锁存控制模块200的控制端与所述扫描信号输入端电连接，锁存控制模块200的输入端与所述数据信号输入端电连接，该锁存控制模块200用于根据该锁存控制模块200的输入端接收到的扫描信号控制该锁存控制模块200的输入端和该锁存控制模块的输出端之间的导通或断开。

具体地，扫描信号包括第一扫描信号和第二扫描信号，第一扫描信号和第二扫描信号中的一者为高电平信号，第一扫描信号和第二扫描信号汇总的另一者为低电平信号。锁存控制模块200的控制端接收到第一扫描信号时，该锁存控制模块200的输入端与锁存控制模块200的输出端导通。锁存控制模块200的控制端接收到第二扫描信号时，该锁存控制模块200的输入端与该锁存控制模块200的输出端断开。

锁存模块100包括第一反相单元110和第二反相单元120，该第一反相单元110的输入端与锁存控制模块200的输出端电连接，第一反相单元110的输出端与第二反相单元120的输入端电连接，第二反相单元120的输出端与第一反相单元110的输入端电连接。由此可知，锁存模块100为第一反相单元110和第二反相单元120首尾相连形成的锁相环。

输出模块300的第一输入端与第一参考电压输入端XFRP电连接，输出模块300的第二输入端与第二参考电压输入端FRP电连接。输出模块300包括两个输出控制端，两个所述输出控制端分别为第一输出控制端和第二输出控制端。输出模块300的输出端与所述像素电极电连接。

输出模块300的第一输出控制端接收到第一数据信号时，输出模块的第一输入端与输出模块300的输出端导通，输出模块300的第二输出控制端接收到第一数据信号时，输出模块300的第二输入端与输出模块300的输出端导通。

第一反相单元110的输出端与所述第一输出控制端对应，第二反相单元120的输出端与所述第二输出控制端对应。第一反相单元110的输出端和第二反相单元120的输出端中的一者与切换模块400的第一输入端电连接，切换模块400的输出端与第一反相单元110的输出端和第二反相单元120的输出端中的一者相对应的输出控制端电连接。第一反相单元110的输出端和第二反相单元120的输出端中的另一者直接与相应的输出控制端电连接。

切换模块400的控制端与所述切换信号输入端电连接，切换模块400的第二输入端与用于输入第二数据信号的第二数据信号输入端电连接。切换模块400的控制端接收到第一切换信号时，该切换模块400的第一输入端与该切换模块400的输出端导通，切换模块400的控制端接收到第二切换信号时，该切换模块400的第二输入端与该切换模块400的输出端导通。

本发明所提供的像素电路具有两种工作模式，一种工作模式为低功耗的节能模式，另一种模式为灰阶丰富的精细模式。

在节能模式中，通过切换信号输入端向像素电路提供第一切换信号，切换模块400的第一输入端与该切换模块400的输出端导通，因此，第一反相单元110的输出端和第二反相单元120的输出端中与切换模块400相连的一者与相应的输出控制端电连接。此时可以获得图2中所示的等效电路图。

在图2中所示的等效电路图中，锁存模块100可以对通过数据信号输入端输入的数据信号进行锁存。

具体地，当扫描信号输入端输入第一扫描信号时，锁存控制模块200的输入端与输出端导通，数据信号通过该锁存控制模块200写入至锁存模块100，并由该锁存模块100的第一反相单元110反相后输出至输出模块300的第一输出控制端，由第一反相单元110反相的信号输送至第二反相单元120的输入端，并由第二反相单元120反相后输出至输出模块300的第二输出控制端。输出模块300根据第一输出控制端和第二输出控制端接收到的信号选择性地将第一参考电压输入端XFRP或者第二参考电压输入端FRP与输出模块300的输出端导通。

当扫描信号输入端输入第二扫描信号时，锁存控制模块200的输入端和该锁存控制模块的输出端断开，锁存模块100锁存上一阶段的信号，维持输出模块300的输出。

由此可知，在节能模式中，可以降低刷新频率，进而降低能耗。

还需要指出的是，在节能模式中，每个包括所述像素电路的像素单元的灰阶只有两种模式：由第一参考电压输入端XFRP和公共电压确定的灰阶，以及由第二参考电压输入端FRP和公共电压确定的灰阶。无法显示色彩更丰富的图像。

在精细模式中，通过切换信号输入端向像素电路提供第二切换信号，切换模块400的第二输入端与切换模块400的输出端导通，并且通过利用第二数据信号输入端提供第二数据信号的方式将锁相模块的一个输出端与相应的控制端断开，从而可以避免数据信号对输出造成影响。在精细模式下进行显示时，可以通过第一参考电压输入端和第二参考电压输入端中与输出模块300导通的一者提供数据电压，从而可以实现灰阶丰富的精细显示。

本发明所提供的像素电路具有两种实施方式，第一种实施方式如图1所示，第二反相单元120的输出端与切换模块400的第一输入端电连接，切换模块400的输出端与所述第二输出控制端电连接。

在图1中所示的第一种实施方式的精细模式中，可以通过第一参考电压输入端XFRP输入灰阶丰富的数据信号。

本发明所提供的像素电路的第二种实施方式如图4所示，第一反相单元110的输出端与切换模块400的第一输入端电连接，该切换模块400的输出端与所述第一输出控制端电连接。在图4中所示的第二种实施方式的彩色显示模式中，可以通过第二参考电压输入端FRP输入灰阶丰富的数据信号。

在本发明中，对切换模块400的具体结构并不做特殊的要求。在本发明所提供的实施方式中，切换模块400包括第一切换晶体管MS和第二切换晶体管MS’。

第一切换晶体管MS的栅极与第二切换晶体管MS’的栅极相连，第一切换晶体管MS第一极与锁存模块100相连，第一切换晶体管MS的第二极与第二切换晶体管MS’的第一极相连。第一切换晶体管MS的栅极接收到第一切换信号时，该第一切换晶体管MS的第一极和该第一切换晶体管MS的第二极导通，第一切换晶体管MS的栅极接收到第二切换信号时，该第一切换晶体管MS的第一极和该第一切换晶体管MS’的第二极截止。

第二切换晶体管MS’的第二极与第二数据信号端相连，第二切换晶体管MS’的栅极接收到第二切换信号时，该第二切换晶体管MS’的第一极和该第二切换晶体管MS’的第二极导通，第二切换晶体管MS’的栅极接收到第二切换信号时，该第二切换晶体管MS’的第一极和该第二切换晶体管MS’的第二极截止。

通过上述描述可知，第一切换晶体管MS和第二切换晶体管MS’中的一者为N型晶体管，第一切换晶体管MS和第二切换晶体管MS’的另一者为P型晶体管。

在节能模式下，第一切换晶体管MS处于导通状态，从而使得输出模块的两个控制端均与锁存模块电连接。

在精细模式下，第一切换晶体管MS处于截止状态，第二切换晶体管MS’处于导通状态，从而将第二数据信号输送至切换模块的输出端，并第二数据信号输送至将输出模块中与切换模块相连的控制端，第一参考电压输入端和第二参考电压输入端中的一者与输出模块的输出端断开。

在图1至图4中所示的具体实施方式中，第一切换晶体管MS为P型晶体管，第二切换晶体管MS’为N型晶体管。因此，第一切换信号为低电平信号，第二切换信号为高电平信号。

在本发明中，对输出模块300的具体结构也没有特殊的限定。例如，在本发明所提供的两种具体实施方式中，输出模块300包括第一输出晶体管M3和第二输出晶体管M4。

第一输出晶体管M3的栅极形成为输出模块300的第一输出控制端，第一输出晶体管M3的第一极与第二参考电压输入端FRP相连，第一输出晶体管M3的第二极与输出模块300的输出端相连。第一输出晶体管M3能够在该第一输出晶体管M3的栅极接收到第一数据信号时控制该第一输出晶体管M3的第一极和该第一输出晶体管M3的第二极导通，并且第一输出晶体管M3能够在该第一输出晶体管M3的栅极接收到第二数据信号时控制该第一输出晶体管M3的第一极和该第一输出晶体管M3第二极截止。

第二输出晶体管M4的栅极形成为输出模块300的第二输出控制端，第二输出晶体管M4的第一极与第一参考电压输入端XFRP相连，第二输出晶体管M4的第二极与输出模块300的输出端相连。第二输出晶体管M4能够在该第二输出晶体管M4的栅极接收到第一数据信号时，控制该第二输出晶体管M4的第一极和该第二输出晶体管M4的第二极导通，并且第二输出晶体管M4能够在该第二输出晶体管M4的栅极接收到第二数据信号时控制该第二输出晶体管M4的第一极和该第二输出晶体管M4的第二极截止。

在本发明中，第一输出晶体管M3的类型与第二输晶体管M4的类型相同。例如，在图1至图4中所示的具体实施方式中，第一输出晶体管M3和第二输出晶体管M4均为N型晶体管。

在本发明中，对第一反相单元110的具体结构并没有特殊的要求，在图3中所示的具体实施方式中，第一反相单元110包括第一反相晶体管M1和第二反相晶体管M1’。

第一反相晶体管M1的栅极形成为第一反相单元110的输入端，第一反相晶体管M1的栅极与第二反相晶体管M1’的栅极相连，第一反相晶体管M1的第一极与第一数据信号输入端相连，第一反相晶体管M1的第二极形成为第一反相单元110的输出端，且第一反相晶体管M1的第二极与第二反相晶体管M1’的第一极相连。第一反相晶体管M1的栅极接收到第二数据信号时，该第一反相晶体管M1的第一极和该第一反相晶体管M1的第二极导通，并且第一反相晶体管M1的栅极接收到第一电平信号时，该第一反相晶体管M1的第一极和该第一反相晶体管M1的第二极截止。

第二反相晶体管M1’的第二极与第二数据信号输入端相连，第二反相晶体管M1’的栅极接收到第一数据信号时，第二反相晶体管M1’的第一极和该第二反相晶体管M1’的第二极导通，第二反相晶体管M1’的栅极接收到第一数据信号时，第二反相晶体管M1’的第一极和该第二反相晶体管M1’的第二极截止。

第一反相晶体管M1和第二反相晶体管M2中的一者为N型晶体管，另一者为P型晶体管。对应于第一数据信号为高电平信号的实施方式中，第一反相晶体管M1为P型晶体管，第二反相晶体管M1’为N型晶体管。

如图2所示，第二反相单元120包括第三反相晶体管M2和第四反相晶体管M2’。

第三反相晶体管M2的栅极形成为第二反相单元120的输入端，第三反相晶体管M2的栅极与第四反相晶体管M2’的栅极相连，第三反相晶体管M2的第一极与所述第一数据信号输入端相连，第三反相晶体管M2的第二极与第二反相单元120的输出端相连。第三反相晶体管M2的栅极接收到第二数据信号时，第三反相晶体管M2的第一极和该第三反相晶体管M2的第二极导通，第三反相晶体管M2的栅极接收到第一数据信号号时，第三反相晶体管M2的第一极和该第三反相晶体管M2的第二极截止。

第四反相晶体管M2’的第一极与第三反相晶体管M2的第二极电连接，第四反相晶体管M2’的第二极与所述第二数据信号输入端电连接。第四反相晶体管M2’的栅极接收到第一数据信号时，第四反相晶体管M2’的第一极和该第四反相晶体管M2’的第二极导通，第四反相晶体管M2’的栅极接收到第二数据信号号时，第四反相晶体管M2’的第一极和该第四反相晶体管M2’的第二极截止。

在本发明中，对锁存控制模块200的具体结构也不做特殊的限制。在图1至图4中所示的具体实施方式中，锁存控制模块200包括锁存控制晶体管ML，该锁存控制晶体管ML的栅极与所述扫描信号输入端电连接，锁存控制晶体管ML的第一极与所述数据信号输入端电连接，所述锁存控制晶体管的第二极与所述第一反相单元的输入端电连接。在本发明所提供的具体实施方式中，锁存控制晶体管ML为N型晶体管，因此，第一扫描信号为高电平信号，第二扫描信号为低电平信号。

作为本发明的第二个方面，提供一种阵列基板，如图2和图5所示，所述阵列基板包括多条栅线500、多条数据线600和多个公共电极，多条栅线500和多条数据线600交叉将所述阵列基板划分为多个像素单元。其中，所述阵列基板还包括多个像素电路和多条切换信号线700，每行所述像素单元对应一条切换信号线700(即，切换信号线700的条数与像素单元的行数相同)，每个所述像素单元内设置有一个所述像素电路，所述像素电路为本发明所提供的上述像素电路，所述扫描信号输入端与相应的栅线500电连接，所述数据信号输入端与相应的数据线600电连接，所述切换信号输入端与相应的切换信号线700电连接，每个所述像素单元内的像素电极均对应有公共电极。

在所述阵列基板中，利用栅线向扫描信号输入端提供扫描信号，利用数据线向数据信号输入端提供数据信号，利用切换信号线向切换信号输入端提供切换信号。

由于所述阵列基板包括本发明所提供的上述像素单元，因此，所述阵列基板可以在低功耗的节能模式和灰阶丰富的精细模式之间切换。

作为本发明的第三个方面，提供一种显示面板，所述显示面板包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。

作为本发明的第四个方面，提供一种显示装置，所述显示装置包括显示面板和驱动电路，其中，所述显示面板为本发明所提供的上述显示面板，如图6所示，所述驱动电路包括切换信号提供模块810、扫描信号提供模块820、数据信号提供模块830、第一参考电压提供模块840、第二参考电压提供模块850、灰阶电压提供模块860和公共电压提供模块870。

切换信号提供模块810用于在节能模式下向所述切换模块的控制端提供第一切换信号，且切换信号提供模块810还用于在精细模式下向所述切换模块的控制端提供第二切换信号。

该扫描信号提供模块820用于在节能模式下向各条栅线依次提供持续第一预定时间的第一扫描信号，并且在节能模式下，该扫描信号提供模块820还用于在各条栅线的所述第一扫描信号持续的时间外向该栅线提供第二扫描信号，且扫描信号提供模块820还用于在精细模式下向各条栅线提供第一扫描信号。

数据信号提供模块830用于在节能模式下向各条数据线提供数据信号，所述数据信号为包括第一数据信号和第二数据信号的交流信号，且数据信号提供模块830还用于在精细模式时依次向各条数据线提供持续第二预定时间的第一数据信号，并且，在精细模式下，数据信号提供模块830还用于在各条所述数据线的第一数据信号持续的时间外向该数据线提供第二数据信号。

第一参考电压提供模块840用于在节能模式时向各个像素单元中的输出模块提供第一参考电压。

第二参考电压提供模块850用于在节能模式时向各个像素单元中的输出模块提供第二参考电压。

灰阶电压提供模块860用于在精细模式下向各个像素单元中的输出模块的第一参考电压输入端和第二参考电压输入端中与该输出模块的输出端导通的一者提供灰阶数据信号。

公共电压提供模块870用于在节能模式时向所述公共电极提供交流公共电压信号，公共电压提供模块870还用于在精细模式时提供恒定公共电压信号Vcom，所述交流公共电压信号Vcom为包括交替的第一公共电压信号和第二公共电压信号。

在精细模式下与像素电路的输出模块的第一参考电压输入端和第二参考电压输入端中与该输出模块的输出端断开的一者浮置，从而可以降低能耗。例如，在图6中，像素电路的第二参考电压输入端浮置(即，与第二参考电压提供模块断开)，从而可以节约能耗。

在本发明中，所述第一预定时间和所述第二预定时间可以相同。

在节能模式下，通过向各条栅线依次提供第一扫描信号可以控制各行像素单元中的锁存控制单元依次导通。上文中已经描述了锁存控制单元导通后像素电路的工作原理和工作状态，这里不再赘述。像素电极上的电压只有两种，一种为通过第一参考电压端提供的第一参考电压，另一种为通过第二参考电压提供的第二参考电压。因此，同一个像素单元只能实现两种灰阶显示。

例如，在节能模式下，通过公共电压提供模块提供的公共电压为交流信号，通过第一参考电压提供模块向第一参考电压输入端提供交流的白点电压，通过第二参考电压提供模块向第二参考电压输入端提供交流的黑点电压。第一参考电压和第二参考电压均为交流电压，从而可以进一步降低能耗。

在精细模式下，可以通过向各条数据线依次提供第一数据信号控制各列像素单元的输出模块的第一参考电压输入端和第二参考信号端中的一者与该输出模块的输出端导通。由于第一参考电压输入端和第二参考信号端中与输出模块的输出端导通的一者可以接收到灰阶电压提供模块提供的灰阶数据信号，从而可以使得相应的像素单元接收到相应的灰阶数据信号。例如，可以提供对应灰阶值在0～255范围内的灰阶数据信号。

作为本发明的一种具体实施方式，所述第一切换信号为高电平信号，所述第二切换信号为低电平信号；所述第一数据信号为高电平信号，所述第二数据信号为低电平信号；所述第一扫描信号为高电平信号，所述第二扫描信号为低电平信号。

所述显示面板为液晶显示面板，因此，所述显示面板还包括与所述阵列基板对盒设置的对盒基板和设置在所述阵列基板和所述对盒基板之间的液晶材料层。所述显示面板可以在低功耗模式和彩色模式之间切换。

下面结合图3和图5对本发明所提供的显示面板的工作模式进行解释说明。

图5中所示的是包括图1中所示的像素电路的显示面板工作时，各个信号的时序图。如图中所示，Switch表示切换信号，MIP对应于节能模式，COLOR对应于精细模式。VCOM为公共电压。Data为数据电压。Scan为扫描信号，MS为第一切换晶体管的栅极电压，MS’为第二切换晶体管的栅极电压，M3为第一输出晶体管的栅极电压，M4为第二输出晶体管的栅极电压。

通过图5可以看出，在驱动所述显示面板进行显示时，在节能模式下，切换信号为低电平信号，在精细模式下，切换信号为高电平信号。在节能模式下，公共电压随着参考电压的变化而变化，在精细模式下，公共电压保持不变。并且，在精细模式下，通过第一参考电压输入端输入数据信号。

在图3中所示的具体实施方式中，第一反相晶体管M1和第三反相晶体管M2为P型晶体管，第二反相晶体管M2和第四反相晶体管M2’为N型晶体管。第一输出晶体管M3和第二输出晶体管M4均为N型晶体管。第一切换晶体管MS为N型晶体管，第二切换晶体管MS’为P型晶体管。

在节能模式中，切换信号Switch为低电平信号，第一切换晶体管MS的第一极和第二极截止，第二切换晶体管MS’的第一极和第二极导通，从而可以将第一反相单元的输出端与第一输出晶体管M3的栅极导通。并且，在节能模式下，扫描信号Scan可以控制像素单元逐行打开。

在精细模式中，切换信号Switch为高电平信号，第一切换晶体管MS的第一极和第二极导通，第二切换晶体管MS’的第一极和第二极截止，从而可以将第一反相单元的输出端与第一输出晶体管M3的栅极断开。此时数据电压维持第二输出晶体管M4处于导通状态，从而可以通过第一参考电压输入端XFRP输入的数据电压提供公共给像素电极。在精细模式下，扫描信号Scan为高电平信号，通过数据电压控制像素单元逐列打开，从而实现多灰阶显示。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种像素电路，所述像素电路包括像素电极，其特征在于，所述像素电路还包括扫描信号输入端、数据信号输入端、第一参考电压输入端、第二参考电压输入端、切换信号输入端、锁存模块、切换模块、锁存控制模块和输出模块，

所述锁存控制模块的控制端与所述扫描信号输入端电连接，所述锁存控制模块的输入端与所述数据信号输入端电连接，所述锁存控制模块用于根据该锁存控制模块的输入端接收到的通过所述扫描信号输入端输入的扫描信号控制该锁存控制模块的输入端和该锁存控制模块的输出端之间导通或断开；

所述锁存模块包括第一反相单元和第二反相单元，所述第一反相单元的输入端与所述锁存控制模块的输出端电连接，所述第一反相单元的输出端与所述第二反相单元的输入端电连接，所述第二反相单元的输出端与所述第一反相单元的输入端电连接；

所述输出模块的第一输入端与所述第一参考电压输入端电连接，所述输出模块的第二输入端与所述第二参考电压输入端电连接，所述输出模块包括两个输出控制端，两个所述输出控制端分别为第一输出控制端和第二输出控制端，所述输出模块的输出端与所述像素电极电连接，所述输出模块的第一输出控制端接收到通过所述数据信号输入端输入的第一数据信号时，所述输出模块的第一输入端与所述输出模块的输出端导通，所述输出模块的第一输出控制端接收到通过所述数据信号输入端输入的第二数据信号时，所述输出模块的第一输入端与所述输出模块的输出端断开，所述输出模块的第二输出控制端接收到通过所述数据信号输入端输入的第一数据信号时，所述输出模块的第二输入端与所述输出模块的输出端导通，所述输出模块的第二输出控制端接收到通过所述数据信号输入端输入的第二数据信号时，所述输出模块的第二输入端与所述输出模块的输出端断开，所述第一数据信号和所述第二数据信号中的一者为高电平信号，另一者为低电平信号；

所述第一反相单元的输出端与所述第一输出控制端对应，所述第二反相单元的输出端与所述第二输出控制端对应，所述第一反相单元的输出端和所述第二反相单元的输出端中的一者与所述切换模块的第一输入端电连接，所述切换模块的输出端与所述第一反相单元的输出端和所述第二反相单元的输出端中的一者相对应的输出控制端电连接，所述第一反相单元的输出端和所述第二反相单元的输出端中的另一者直接与相应的输出控制端电连接；

所述切换模块的控制端与所述切换信号输入端电连接，所述切换模块的第二输入端与第二数据信号输入端电连接，所述切换模块的控制端接收到通过所述切换信号输入端输入的第一切换信号时，所述切换模块的第一输入端与所述切换模块的输出端导通，所述切换模块的控制端接收到通过所述切换信号输入端输入的第二切换信号时，所述切换模块的第二输入端与所述切换模块的输出端导通，所述第一切换信号和所述第二切换信号中的一者为高电平信号，另一者为低电平信号。

2.根据权利要求1所述的像素电路，其特征在于，所述切换模块包括第一切换晶体管和第二切换晶体管，

所述第一切换晶体管的栅极与所述第二切换晶体管的栅极相连，所述第一切换晶体管的第一极与所述锁存模块相连，所述第一切换晶体管的第二极与所述第二切换晶体管的第一极相连，所述第一切换晶体管的第一极和所述第一切换晶体管的第二极能够在所述第一切换晶体管的栅极接收到第一切换信号时导通，且所述第一切换晶体管的第一极和所述第一切换晶体管的第二极能够在所述第一切换晶体管的栅极接收到第二切换信号时截止；

所述第二切换晶体管的第二极与所述第二数据信号端相连，所述第二切换晶体管的第一极和所述第二切换晶体管的第二极能够在所述第二切换晶体管的栅极接收到第二切换信号时导通，所述第二切换晶体管的第一极和所述第二切换晶体管的第二极能够在所述第二切换晶体管的栅极接收到第一切换信号时截止。

3.根据权利要求1所述的像素电路，其特征在于，输出模块包括第一输出晶体管和第二输出晶体管，

所述第一输出晶体管的栅极形成为所述输出模块的第一输出控制端，所述第一输出晶体管的第一极与所述第一参考电压输入端相连，所述第一输出晶体管的第二极与所述输出模块的输出端相连，所述第一输出晶体管的第一极和该第一输出晶体管的第二极能够在该第一输出晶体管的栅极接收到第一数据信号时导通，且所述第一输出晶体管的第一极和该第一输出晶体管的第二极能够在该第一输出晶体管的栅极接收到第二数据信号时截止；

所述第二输出晶体管的栅极形成为所述输出模块的第二输出控制端，所述第二输出晶体管的第一极与所述第二参考电压输入端相连，所述第二输出晶体管的第二极与所述输出模块的输出端相连，所述第二输出晶体管的第一极和该第二输出晶体管的第二极能够在该第二输出晶体管的栅极接收到第一数据信号时导通，且所述第二输出晶体管的第一极和该第二输出晶体管的第二极能够在该第二输出晶体管的栅极接收到第二数据信号时截止。

4.根据权利要求1至3中任意一项所述的像素电路，其特征在于，所述第一反相单元包括第一反相晶体管和第二反相晶体管，

所述第一反相晶体管的栅极形成为所述第一反相单元的输入端，所述第一反相晶体管的栅极与所述第二反相晶体管的栅极相连，所述第一反相晶体管的第一极与第一数据信号输入端相连，所述第一反相晶体管的第二极形成为所述第一反相单元的输出端，且所述第一反相晶体管的第二极与所述第二反相晶体管的第一极相连，所述第一反相晶体管的第一极和该第一反相晶体管的第二极能够在该第一反相晶体管的栅极接收到第二数据信号时导通，且所述第一反相晶体管的第一极和该第一反相晶体管的第二极能够在该第一反相晶体管的栅极接收到第二数据信号时截止；

所述第二反相晶体管的第二极与第二数据信号输入端相连，所述第二反相晶体管的第一极和该第二反相晶体管的第二极能够在所述第二反相晶体管的栅极接收到第一数据信号时导通，且所述第二反相晶体管的第一极和该第二反相晶体管的第二极能够在该第二反相晶体管的栅极接收到第二数据信号时截止。

5.根据权利要求4所述的像素电路，其特征在于，所述第二反相单元包括第三反相晶体管和第四反相晶体管；

所述第三反相晶体管的栅极形成为所述第二反相单元的输入端，且所述第三反相晶体管的栅极与所述第四反相晶体管的栅极相连，所述第三反相晶体管的第一极与所述第一数据信号输入端相连，所述第三反相晶体管的第二极形成为所述第二反相单元的输出端，且所述第三反相晶体管第二极与所述第四反相晶体管的第一极相连，所述第三反相晶体管的第一极和所述第三反相晶体管的第二极能够在所述第三反相晶体管的栅极接收到第二数据信号时导通，且所述第三反相晶体管的第一极和所述第三反相晶体管的第二极能够在所述第三反相晶体管的栅极接收到第一数据信号时截止；

所述第四反相晶体管的第二极与所述第二数据信号输入端电连接，所述第四反相晶体管的第一极和该第四反相晶体管的第二极能够在该第四反相晶体管的栅极接收到第一数据信号时导通，且所述第四反相晶体管的第一极和该第四反相晶体管的第二极能够在该第四反相晶体管的栅极接收到第二数据信号时截止。

6.根据权利要求1至3中任意一项所述的像素电路，其特征在于，所述扫描信号包括第一扫描信号和第二扫描信号，所述第一扫描信号和第二扫描信号中的一者为高电平信号，所述第一扫描信号和所述第二扫描信号中的另一者为低电平信号，所述锁存控制模块包括锁存控制晶体管，所述锁存控制晶体管的栅极与所述扫描信号输入端电连接，所述锁存控制晶体管的第一极与所述数据信号输入端电连接，所述锁存控制晶体管的第二极与所述第一反相单元的输入端电连接，所述锁存控制晶体管的第一极与该锁存控制晶体管的第二极能够在所述锁存控制晶体管的栅极接收到第一扫描信号时导通，且所述锁存控制晶体管的第一极与该锁存控制晶体管的第二极能够在所述锁存控制晶体管的栅极接收到第二扫描信号时截止。

7.一种阵列基板，所述阵列基板包括多条栅线、多条数据线和多个公共电极，多条所述栅线和多条所述数据线交叉将所述阵列基板划分为多个像素单元，其特征在于，所述阵列基板还包括多个像素电路和多条切换信号线，每行所述像素单元对应一条所述切换信号线，每个所述像素单元内设置有一个所述像素电路，所述像素电路为权利要求1至6中任意一项所述的像素电路，所述扫描信号输入端与相应的栅线电连接，所述数据信号输入端与相应的数据线电连接，所述切换信号输入端与相应的切换信号线电连接，每个所述像素单元内的像素电极均对应有公共电极。

8.一种显示面板，所述显示面板包括阵列基板，其特征在于，所述阵列基板为权利要求7所述的阵列基板。

9.一种显示装置，所述显示装置包括显示面板和驱动电路，其特征在于，所述显示面板为权利要求8所述的显示面板，所述驱动电路包括：

切换信号提供模块，所述切换信号提供模块用于在节能模式下向所述切换模块的控制端提供第一切换信号，且所述切换信号提供模块还用于在精细模式下向所述切换模块的控制端提供第二切换信号；

扫描信号提供模块，所述扫描信号提供模块用于在节能模式下向各条栅线依次提供持续第一预定时间的第一扫描信号，并且在节能模式下，所述扫描信号提供模块还用于在各条栅线的所述第一扫描信号持续的时间外向该栅线提供第二扫描信号，且所述扫描信号提供模块还用于在精细模式下向各条栅线提供第一扫描信号；

数据信号提供模块，所述数据信号提供模块用于在节能模式下向各条数据线提供数据信号，所述数据信号为包括第一数据信号和第二数据信号的交流信号，且所述数据信号提供模块还用于在精细模式时依次向各条数据线提供持续第二预定时间的第一数据信号，并且，在精细模式下，所述数据信号提供模块还用于在各条所述数据线的第一数据信号持续的时间外向该数据线提供第二数据信号；

第一参考电压提供模块，所述第一参考电压提供模块用于在节能模式时向各个像素单元中的输出模块提供第一参考电压；

第二参考电压提供模块，所述第二参考电压提供模块用于在节能模式时向各个像素单元中的输出模块提供第二参考电压；

灰阶电压提供模块，所述灰阶电压提供模块用于在精细模式下向各个像素单元中的输出模块的第一参考电压输入端和第二参考电压输入端中与该输出模块的输出端导通的一者提供灰阶数据信号；

公共电压提供模块，所述公共电压提供模块用于在节能模式时向所述公共电极提供交流公共电压信号，所述公共电压提供模块还用于在精细模式时提供恒定公共电压信号，所述交流公共电压信号为包括交替的第一公共电压信号和第二公共电压信号。

10.根据权利要求9所述的显示装置，其特征在于，在精细模式下与像素电路的输出模块的第一参考电压输入端和第二参考电压输入端中与该输出模块的输出端断开的一者浮置。