CN109961736A - 一种数字驱动像素电路及其驱动方法和显示装置 - Google Patents

Abstract

本发明实施例公开了一种数字驱动像素电路及其驱动方法和显示装置，数字驱动像素电路包括数据写入控制模块、驱动模块、发光模块和n个锁存模块；数据写入控制模块的控制端与数字驱动像素电路的扫描信号输入端电连接，第一输入端与数字驱动像素电路的刷新控制信号输入端电连接，第二输入端与数字驱动像素电路的数据电压信号输入端电连接，数据写入模块的输出端与驱动模块的控制端电连接；数据写入控制模块用于在数据写入控制模块的控制端接收到扫描信号且第一输入端接收到刷新信号时，依次向第m个锁存模块写入第m位数据电压，1≤m≤n；可以降低显示装置中数据驱动电路的工作频率，进而降低数据驱动电路的功耗，最终降低整个显示装置的功耗。

Description

一种数字驱动像素电路及其驱动方法和显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种数字驱动像素电路及其驱动方法和显示装置。

背景技术

显示面板的驱动方式包括模拟驱动和数字驱动。

其中，数字驱动通过控制发光时间长短来控制显示亮度，可以实现精确的灰度调节，并且器件特性对显示效果影响较小。由于数字驱动多使用子场扫描的方式实现灰度显示，所以数字驱动电路的扫描频率要远高于模拟驱动，造成数字驱动的显示装置功耗较高。

发明内容

本发明提供一种数字驱动像素电路及其驱动方法和显示装置，以实现降低数字驱动像素电路的驱动频率，降低显示装置的功耗。

第一方面，本发明实施例提供了种数字驱动像素电路，包括数据写入控制模块、驱动模块、发光模块和n个锁存模块，n≥1；

数据写入控制模块包括第一输入端、第二输入端、控制端和输出端，数据写入控制模块的控制端与数字驱动像素电路的扫描信号输入端电连接，数据写入控制模块的第一输入端与数字驱动像素电路的刷新控制信号输入端电连接，数据写入控制模块的第二输入端与数字驱动像素电路的数据电压信号输入端电连接，数据写入模块的输出端与驱动模块的控制端电连接；数据写入控制模块用于在数据写入控制模块的控制端接收到扫描信号且第一输入端接收到刷新信号时，依次向第m个锁存模块写入第m位数据电压，1≤m≤n；

锁存模块用于锁存数据电压；

驱动模块用于依次根据第m个锁存模块锁存的第m位数据电压驱动发光模块；进而可以实现某行子像素中的任一子像素的数据在相邻帧内都未发生变化时，或者某行子像素中的某一子像素的数据在相邻帧内未发生变化时，数字驱动像素电路的刷新控制信号输入端不输入刷新信号，并且使相应子像素对应的数据信号保持不变，进而降低显示装置中数据驱动电路的工作频率，进而降低数据驱动电路的功耗，从而降低显示装置中驱动芯片的功耗，最终降低整个显示装置的功耗。

其中，数据写入控制模块包括第一晶体管和第二晶体管，第一晶体管的栅极作为数据写入控制模块的控制端与数字驱动像素电路的扫描信号输入端电连接，第一晶体管的第一极作为数据写入控制模块的第一输入端与数字驱动像素电路的刷新控制信号输入端电连接，第一晶体管的第二极与第二晶体管的栅极电连接；

第二晶体管的第一极作为数据写入控制模块的第二输入端与数字驱动像素电路的数据电压信号输入端电连接，第二晶体管的第二极作为数据写入控制模块的输出端与驱动模块的控制端电连接。设置数据写入控制模块包括第一晶体管和第二晶体管，可以使得数据写入控制模块由扫描信号输入端输入的扫描信号和刷新控制信号输入端输入的刷新信号共同控制数据写入控制模块的导通或者关断，因此可在某一子像素或某行子像素在相邻帧内未发生变化时，使相应的刷新控制信号输入端与不输入刷新信号，同时使相应的数据电压信号输入端保持恒定电平信号，进而可以降低数据驱动电路的工作频率，降低驱动芯片的功耗。尤其对于小尺寸显示装置来说，驱动芯片的功耗大约占整个显示装置功耗的一半，因此整个显示装置的功耗也大大降低。

其中，驱动模块包括第三晶体管，锁存模块包括第四晶体管、第五晶体管、第六晶体管和第七晶体管；第四晶体管和第六晶体管的类型相同，第五晶体管和第七晶体管的类型相同；

第三晶体管的栅极作为驱动模块的控制端，第三晶体管的第一极作为驱动模块的第一端与数字驱动像素电路的第一电压信号输入端电连接，第三晶体管的第二极作为驱动模块的第二端与发光模块的第一端电连接，发光模块的第二端与数字驱动像素电路的第二电压信号输入端电连接；

第四晶体管的栅极与第五晶体管的栅极电连接，第四晶体管的第一极与数字驱动像素电路的第三电压信号输入端电连接，第四晶体管的第二极与第五晶体管的第一极电连接，第五晶体管的第二极与数字驱动像素电路的第四电压信号输入端电连接；

第六晶体管的栅极与第七晶体管的栅极电连接，第六晶体管的第一极与数字驱动像素电路的第三电压信号输入端电连接，第六晶体管的第二极与第七晶体管的第一极电连接，第七晶体管的第二极与数字驱动像素电路的第四电压信号输入端电连接；

第四晶体管的栅极和第五晶体管的栅极的公共端与第六晶体管的第二极电连接；

驱动模块的控制端与第四晶体管的第二极电连接，以及还与第六晶体管的栅极和第七晶体管的栅极的公共端电连接。

其中，n≥2；数字驱动像素电路还包括与锁存模块一一对应的位选通模块，以及还包括与位选通模块一一对应的位选通控制信号输入端，每个位选通模块包括控制端、第一端和第二端，每个位选通模块的控制端分别与该位选通模块对应的位选通控制信号输入端电连接，每个位选通模块的第一端与驱动模块的控制端电连接，每个位选通模块的第二端与该位选通模块对应的锁存模块电连接；进而使得扫描各行像素时，无需采用子场扫描的方式，即无需将一帧显示画面划分为多个子帧，采用常规扫描方式即可实现多灰度显示，进而降低了数字驱动像素电路的扫描频率，进而降低了扫描驱动电路的功耗，最终降低了驱动芯片和整个显示装置的功耗。

第二方面，本发明实施例还提供了一种数字驱动像素电路的驱动方法，其特征在于，数字驱动像素电路包括数据写入控制模块、驱动模块、发光模块和n个锁存模块，n≥1；数字驱动像素电路的驱动方法包括：

数据写入阶段，数据写入控制模块的控制端输入扫描信号，数据写入控制模块的第一输入端输入刷新信号时，数据写入控制模块依次向第m个锁存模块写入第m位数据电压，1≤m≤n；

发光阶段，驱动模块依次根据第m个锁存模块锁存的第m位数据电压驱动发光模块。通过数据写入控制模块在自身的控制端接收到扫描信号且第一输入端接收到刷新信号时，依次向第m个锁存模块写入第m位数据电压，1≤m≤n；可以实现某行子像素中的所有子像素的数据在相邻帧内都未发生变化时，或者某行子像素中的某个子像素的数据在相邻帧内未发生变化时，数字驱动像素电路的刷新控制信号输入端不输入刷新信号，并且使相应子像素对应的数据信号保持不变，进而降低显示装置中数据驱动电路的工作频率，进而降低数据驱动电路的功耗，从而降低显示装置中驱动芯片的功耗，最终降低整个显示装置的功耗。

其中，n≥2；数字驱动像素电路还包括与锁存模块一一对应的位选通模块，以及还包括与位选通模块一一对应的位选通控制信号输入端，每个位选通模块包括控制端、第一端和第二端，每个位选通模块的控制端分别与该位选通模块对应的数字驱动像素电路的位选通控制信号输入端电连接，每个位选通模块的第一端与驱动模块的控制端电连接，每个位选通模块的第二端与该位选通模块对应的锁存模块电连接；

数字驱动像素电路的驱动方法包括：

在数据写入阶段和发光阶段，依次控制位选通模块导通预设时间，其中，k个位选通模块的导通预设时间比例为2^k-1:2^k-2:……:2⁰；其中，k≥2；

其中，一帧内，各位选通模块导通一次的时间之和等于数据写入控制模块控制端输入扫描信号的时间；进而使得采用常规扫描方式即可实现多灰度显示，进而降低了数字驱动像素电路的扫描频率，进而降低了扫描驱动电路的功耗，进而降低了驱动芯片和整个显示装置的功耗。

第三方面，本发明实施例还提供了一种显示装置，包括数字驱动像素电路；数字驱动像素电路包括数据写入控制模块、驱动模块、发光模块和n个锁存模块，n≥1；数据写入控制模块包括第一输入端、第二输入端、控制端和输出端；显示装置还包括扫描驱动电路、数据驱动电路和驱动芯片，数据驱动电路集成在驱动芯片中，显示装置还包括多条数据线、多条扫描线和至少一条刷新控制信号线；扫描驱动电路的端口与扫描线电连接，数据驱动电路的端口与数据线电连接，数据写入控制模块的控制端电连接一条扫描线，数据写入控制模块的第二输入端电连接一条数据线；

驱动芯片包括至少一个刷新控制信号输出端，刷新控制信号输出端通过刷新控制信号线与数据写入控制模块的第一输入端电连接；进而可以实现某行子像素中的所有子像素的数据在相邻帧内都未发生变化时，或者某行子像素中的某个子像素的数据在相邻帧内未发生变化时，数字驱动像素电路的刷新控制信号输入端不输入刷新信号，并且使相应子像素对应的数据信号保持不变，进而降低显示装置中数据驱动电路的工作频率，进而降低数据驱动电路的功耗，从而降低显示装置中驱动芯片的功耗，最终降低整个显示装置的功耗。

其中，驱动芯片包括一个刷新控制信号输出端，显示装置包括多条刷新控制信号线，多条刷新控制信号线与一刷新控制信号输出端电连接，数据写入控制模块的第一输入端电连接一条刷新控制信号线；驱动芯片用于在当前帧内一行子像素中任一子像素的数据信号与上一帧不同时，通过刷新控制信号输出端输出刷新信号；进而可以实现在当前帧内所有子像素的数据信号与上一帧相同时，不输出刷新信号，同时可控制数据驱动电路的数据信号保持不变，进而降低数据驱动电路的工作频率，降低显示装置的功耗。并且，驱动芯片包括一个刷新控制信号输出端时，各刷新控制信号线可连接成网格状，可以减小电阻，进而减小RC延迟，有利于提高显示效果。

其中，显示装置包括多条刷新控制信号线，驱动芯片包括多个刷新控制信号输出端，每个刷新控制信号输出端通过一条刷新控制信号线连接一列数字驱动像素电路中数据写入控制模块的第一输入端；

驱动芯片用于在当前帧内一行子像素中某一子像素的数据信号与上一帧不同时，通过与该子像素电连接的刷新控制信号输出端输出刷新信号；进而在一行中某一子像素的像素数据与上一帧相同时，不通过与该子像素电连接的刷新控制信号输出端输出刷新信号，同时可控制数据驱动电路的数据信号保持不变，进而降低数据驱动电路的工作频率，降低显示装置的功耗。

其中，n≥2；数字驱动像素电路还包括与锁存模块一一对应的位选通模块，以及还包括与位选通模块一一对应的位选通控制信号输入端，每个位选通模块包括控制端、第一端和第二端，每个位选通模块的控制端分别与该位选通模块对应的数字驱动像素电路的位选通控制信号输入端电连接，

每个位选通模块的第一端与驱动模块的控制端电连接，每个位选通模块的第二端与该位选通模块对应的锁存模块电连接；

驱动芯片包括与数字驱动像素电路中位选通模块一一对应的位选通控制信号输出端，每个位选通信号输出端通过一位选通控制信号线连接各数字驱动像素电路中与其对应的位选通模块的控制端；进而使得驱动该显示装置是，无需采用子场扫描的方式，即无需将一帧显示画面划分为多个子帧，采用常规扫描方式即可实现多灰度显示，进而降低了数字驱动像素电路的扫描频率，进而降低了扫描驱动电路的功耗，进而降低了驱动芯片和整个显示装置的功耗。

本发明实施例提供的数字驱动像素电路及其驱动方法和显示装置，数字驱动像素电路包括数据写入控制模块、驱动模块、发光模块和n个锁存模块，n≥1；数据写入控制模块包括第一输入端、第二输入端、控制端和输出端，数据写入控制模块的控制端与数字驱动像素电路的扫描信号输入端电连接，数据写入控制模块的第一输入端与数字驱动像素电路的刷新控制信号输入端电连接，数据写入控制模块的第二输入端与数字驱动像素电路的数据电压信号输入端电连接，数据写入控制模块的输出端与驱动模块的控制端电连接；数据写入控制模块在自身的控制端接收到扫描信号且第一输入端A1接收到刷新信号时，依次向第m个锁存模块写入第m位数据电压，1≤m≤n；可以实现某行子像素中的所有子像素的数据在相邻帧内都未发生变化时，或者某行子像素中的某个子像素的数据在相邻帧内未发生变化时，数字驱动像素电路的刷新控制信号输入端不输入刷新信号，并且使相应子像素对应的数据信号保持不变，进而降低显示装置中数据驱动电路的工作频率，进而降低数据驱动电路的功耗，从而降低显示装置中驱动芯片的功耗，最终降低整个显示装置的功耗。

附图说明

图1是本发明实施例提供的一种数字驱动像素电路的结构示意图；

图2是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图3是本发明实施例提供的一种显示画面的示意图；

图4是本发明实施例提供的各行子像素进行数据写入的时序图；

图5是本发明实施例提供的另一种显示画面的示意图；

图6是本发明实施例提供的数字驱动像素电路的另一种工作时序图；

图7是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图8是本发明实施例提供的数字驱动像素电路的另一种工作时序图；

图9是本发明实施例提供的数字驱动像素电路的另一种工作时序图；

图10是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图11是本发明实施例提供的另一种数字驱动像素电路的结构示意图；

图12是本发明实施例提供的数字驱动像素电路的另一种工作时序图；

图13是本发明实施例提供的一种数字驱动像素电路的驱动方法的流程图；

图14是本发明实施例提供的一种显示装置的结构示意图；

图15是本发明实施例提供的另一种显示装置的结构示意图；

图16是本发明实施例提供的另一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所述，现有技术中存在采用数字驱动的显示装置的功耗较高的问题。经发明人研究发现，出现上述问题的原因在于，数字驱动通常通过子场扫描的方式来实现灰度显示，即将一帧显示画面在时间上分成多个子帧，每个子帧需要完成对显示装置中各个子像素的一次扫描，则一帧内需要进行多次扫描，显示画面中通常包括静态部分和动态部分，现有包括数字驱动电路的显示装置中，在每一子帧内静态部分和动态部分都会重新进行一次数据的写入，因此，显示装置的扫描驱动电路和数据驱动电路的工作频率都成倍增加，而扫描驱动电路和数据驱动电路的工作频率由驱动芯片来控制，造成显示装置中驱动芯片的功耗将会极大增加，最终造成整个显示装置功耗大增。

基于以上原因，本发明实施例提供一种数字驱动像素电路，图1是本发明实施例提供的一种数字驱动像素电路的结构示意图，参考图1，该数字驱动像素电路包括数据写入控制模块110、驱动模块、发光模块130和n个锁存模块140，n≥1；

数据写入控制模块110包括第一输入端A1、第二输入端A2、控制端G1和输出端B，数据写入控制模块110的控制端G1与数字驱动像素电路的扫描信号输入端Scan电连接，数据写入控制模块110的第一输入端A1与数字驱动像素电路的刷新控制信号输入端En电连接，数据写入控制模块110的第二输入端A2与数字驱动像素电路的数据电压信号输入端Data电连接，数据写入控制模块的输出端B与驱动模块120的控制端G2电连接；数据写入控制模块110用于在数据写入控制模块110的控制端G1接收到扫描信号且第一输入端A1接收到刷新信号时，依次向第m个锁存模块140写入第m位数据电压，1≤m≤n；

锁存模块140用于锁存数据电压；

驱动模块120用于依次根据第m个锁存模块140锁存的第m位数据电压驱动发光模块130。

具体的，传统数字驱动像素电路中，通常只由扫描信号控制数据电压的写入，即扫描信号输入到像素电路中的数据写入控制模块110后，不管当前子帧内子像素数据与上一子帧相比是否发生改变，都会重新进行数据的写入。而本发明实施例的数字驱动像素电路中，数据写入控制模块110包括第一输入端A1，第一输入端A1与数字驱动像素电路的刷新控制信号输入端En电连接，在数据写入控制模块110的控制端G1接收到扫描信号且第一输入端A1接收到刷新信号时，依次向第m个锁存模块140写入第m位数据电压，即本实施例提供的数字驱动像素电路中，数据写入控制模块110的导通或关断不仅受扫描信号输入端Scan输入的扫描信号控制，还受到刷新控制信号输入端En输入的刷新信号的控制，因此可以实现在数字驱动像素电路的刷新控制信号输入端En未向数据写入控制模块110的第一输入端A1输入刷新信号时，不向锁存模块140写入数据电压。

可选的，某行子像素中的所有子像素的数据在相邻帧内(即当前帧和上一帧)都未发生变化时，该行子像素对应的像素电路的刷新控制信号输入端En不向数据写入控制模块110的第一输入端A1输入刷新信号，此时数据电压信号输入端Data可输入不变的数据信号(例如在刷新控制信号不向数据写入控制模块110的第一输入端A1输入刷新信号的阶段，数据电压信号输入端Data始终输入高电平信号或者始终输入低电平信号)；或者某行子像素中的某个子像素的数据在相邻帧内未发生变化时，该子像素对应的像素电路的刷新控制信号输入端En不向数据写入控制模块110的第一输入端A1输入刷新信号，此时数据电压信号输入端Data可输入不变的数据信号，进而降低显示装置中数据驱动电路的工作频率，进而降低数据驱动电路的功耗，从而降低显示装置中驱动芯片的功耗，最终降低整个显示装置的功耗。

需要说明的是，数字驱动像素电路中的刷新控制信号输入端En通常与显示装置的刷新控制信号线连接，根据刷新控制信号线与驱动芯片的具体连接方式以及驱动芯片中的程序设定，可以实现某行子像素中的所有子像素的数据在相邻子帧内都未发生变化时，该行子像素对应的像素电路的刷新控制信号输入端En不向数据写入控制模块110的第一输入端A1输入刷新信号；或者某行子像素中的某个子像素的数据在相邻子帧内未发生变化时，该子像素对应的像素电路的刷新控制信号输入端En不向该子像素对应的数字驱动像素电路的数据写入控制模块110的第一输入端A1输入刷新信号。其中，刷新控制信号线与驱动芯片的具体连接方式可参见以下显示装置的具体实施例。

与模拟驱动相比，数字驱动像素电路中，发光模块130只有亮暗两种状态，并且在发光模块130发光时的亮度相同。因此，数据电压信号输入端Data输入的数据电压也只有两个电压值：高电平(例如+5V)和低电平(例如-5V)。数字驱动像素电路中，通过控制发光模块130的发光时间长短来实现不同灰度的显示。本实施例的数字驱动像素电路中，包括n个锁存模块140，每个锁存模块140可以用来锁存一位数据电压，驱动模块120依次根据第m个锁存模块140锁存的第m位数据电压驱动发光模块130，1≤m≤n。因此，无需将一帧划分为多个子帧，每帧以常规扫描方式逐行进行扫描，通过控制锁存模块140与驱动模块120的连通时间实现不同灰度控制。例如，当n＝1时，可以对应进行单色显示和RGB 8色显示的情况；当n≥2时，可以对应进行多灰度显示的情况。其中，发光模块130可以是有机发光器件。

本发明实施例提供的数字驱动像素电路，包括数据写入控制模块、驱动模块、发光模块和n个锁存模块，n≥1；数据写入控制模块包括第一输入端、第二输入端、控制端和输出端，数据写入控制模块的控制端与数字驱动像素电路的扫描信号输入端电连接，数据写入控制模块的第一输入端与数字驱动像素电路的刷新控制信号输入端电连接，数据写入控制模块的第二输入端与数字驱动像素电路的数据电压信号输入端电连接，数据写入控制模块的输出端与驱动模块的控制端电连接；数据写入控制模块在自身的控制端接收到扫描信号且第一输入端接收到刷新信号时，依次向第m个锁存模块写入第m位数据电压，1≤m≤n；可以实现某行子像素中的所有子像素的数据在相邻帧内都未发生变化时，或者某行子像素中的某个子像素的数据在相邻帧内未发生变化时，数字驱动像素电路的刷新控制信号输入端不输入刷新信号，并且使相应子像素对应的数据信号保持不变，进而降低显示装置中数据驱动电路的工作频率，进而降低数据驱动电路的功耗，从而降低显示装置中驱动芯片的功耗，最终降低整个显示装置的功耗。

以上在本发明的核心思想，下面继续结合实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图2是本发明实施例提供的另一种数字驱动像素电路的结构示意图，参考图2，在上述方案的基础上，可选的，数据写入控制模块110包括第一晶体管T1和第二晶体管T2，第一晶体管T1的栅极作为数据写入控制模块110的控制端G1与数字驱动像素电路的扫描信号输入端Scan电连接，第一晶体管T1的第一极作为数据写入控制模块110的第一输入端A1与数字驱动像素电路的刷新控制信号输入端En电连接，第一晶体管T1的第二极与第二晶体管T2的栅极电连接；

第二晶体管T2的第一极作为数据写入控制模块110的第二输入端A2与数字驱动像素电路的数据电压信号输入端Data电连接，第二晶体管T2的第二极作为数据写入控制模块110的输出端B与驱动模块120的控制端G2电连接。

现有技术中的像素电路中，数据写入控制模块110通常只包括一个晶体管，并通过扫描信号输入端Scan输入的扫描信号控制该晶体管的导通，因此，每扫描一次都要重新向子像素写入一次数据，造成数据驱动电路的工作频率增加。参考图2，本实施例提供的数字驱动像素电路中，数据写入控制模块110中包括两个晶体管，即第一晶体管T1和第二晶体管T2，第一晶体管T1由扫描信号输入端Scan输入的扫描信号控制，第一晶体管T1导通时，刷新控制信号输入端En才能够向第二晶体管T2的栅极写入刷新信号，第二晶体管T2的栅极接收到刷新信号后导通，数据电压信号输入端Data可通过导通的第二晶体管T2向驱动模块120的控制端G2写入数据电压。本实施例提供的像素电路，通过设置数字驱动像素电路的数据写入控制模块110包括第一晶体管T1和第二晶体管T2，可实现只有在数据写入控制模块110的控制端G1输入扫描信号且数据写入控制模块110的第一输入端A1输入刷新信号时，数据写入控制模块110才可导通向驱动模块120的控制端写入数据电压信号；因此可在一行中某个子像素或一行中所有子像素在相邻帧内未发生变化时，使相应的刷新控制信号输入端En与不输入刷新信号，同时使相应的数据电压信号输入端Data保持恒定电平信号，进而可以降低数据驱动电路的工作频率，降低驱动芯片的功耗。尤其对于小尺寸显示装置来说，驱动芯片的功耗大约占整个显示装置功耗的一半，因此整个显示装置的功耗也大大降低。

继续参考图1和图2，在上述方案的基础上，可选的，驱动模块120的第一端与数字驱动像素电路的第一电压信号输入端PVDD电连接，驱动模块120的第二端与发光模块130的第一端电连接，发光模块130的第二端与数字驱动像素电路的第二电压信号输入端PVSS电连接；

锁存模块140与驱动模块120的控制端G2电连接。

具体的，图1和图2所示数字驱动像素电路的工作时序可以包括数据写入阶段和发光阶段。在数据写入阶段，数据写入控制模块110根据其第一输入端A1和控制端G1输入的信号导通或者关断，并在数据写入控制模块110导通时，完成数据电压信号向驱动模块120控制端的写入；锁存模块140可锁存驱动模块120控制端G2的电压；在发光阶段，驱动模块120根据自身控制端G2的电位驱动发光模块130。

图3是本发明实施例提供的一种显示画面的示意图；图4是本发明实施例提供的各行子像素进行数据写入的时序图。该显示画面包括静态区域一A、动态区域B和静态区域二C，其中静态区域一A和静态区域二C表示当前帧内子像素数据相对于上一帧内子像素数据未发生改变的区域，动态区域B表示当前帧内子像素数据相对于上一帧内子像素数据发生改变的区域。参考图3和图4，其对应显示装置中驱动芯片的程序设定为某行子像素中任一子像素的子像素数据发生改变时，该行子像素对应的像素电路的刷新控制信号输入端En输入刷新信号，对应显示装置中驱动芯片通入刷新控制信号线的信号为整面信号，即所有刷新控制信号线相互电连接的情况。以第一晶体管T1和第二晶体管T2为P型晶体管为例进行说明，参考图2、图3和图4，在当前帧内进行逐行扫描时，扫描静态区域一A对应的各行子像素时，每行子像素中各子像素对应的数字驱动像素电路的扫描信号输入端Scan依次输入低电平信号(即图4中各扫描线S1、S2、S3……依次输入低电平信号)，每行子像素对应的像素电路的第一晶体管T1逐行导通，因静态区域一A中子像素数据相对上一帧未发生变化，因此在扫描静态区域一A时，静态区域一A中子像素对应的像素电路的刷新控制信号输入端En不输入刷新信号(保持高电平)，静态区域一A中子像素对应的像素电路中的第二晶体管T2关断，相应的，在扫描静态区域一A时，静态区域一A中子像素对应的像素电路的数据电压信号输入端Data可输入不变的信号(例如始终保持高电平或低电平)，使得显示装置的数据驱动电路的工作频率降低，进而降低显示装置的功耗。当扫描动态区域B内的各行子像素时，每行子像素对应的像素电路的第一晶体管T1依次逐行导通，因动态区域B中子像素数据相对上一帧发生变化，因此在扫描动态区域B时，动态区域B中子像素对应的像素电路的刷新控制信号输入端En输入刷新信号，动态区域B中子像素对应的像素电路中的第二晶体管T2打开，相应的，在扫描动态区域B时，动态区域B中子像素对应的像素电路的数据电压信号输入端Data可输入与每个子像素对应的数据信号。扫描静态区域二C对应的各行子像素时与扫描静态区域一A对应的时序相同，在此不再赘述。因此，本发明实施了提供的数字驱动像素电路，可以降低显示画面静态区域部分的显示功耗，进而降低包含该数字驱动像素电路的显示装置的整体功耗。

图5是本发明实施例提供的另一种显示画面的示意图，参考图3，该显示画面包括静态区域一A、静态区域二C、静态区域三D和动态区域B，其中，进行数据写入时，静态区域一A、静态区域二C的时序与图4所示的工作时序相同，在此不再赘述。图6是本发明实施例提供的数字驱动像素电路的另一种工作时序图，其对应图5所示显示画面中的静态区域三D和动态区域B；图5和图6对应显示装置中驱动芯片的程序设定为某行子像素中某一子像素的子像素数据发生改变时，与该子像素对应的像素电路的刷新控制信号输入端En输入刷新信号。参考图2、图5和图6，扫描动态区域B和静态区域三D对应的各行子像素时，动态区域B和静态区域三D对应的各行子像素的像素电路的扫描信号输入端Scan逐行输入低电平信号，对于每一行子像素来说，位于静态区域三D中的子像素对应的像素电路的刷新控制信号输入端En输入高电平信号，位于动态区域B中的子像素对应的像素电路的刷新控制信号输入端En输入低电平信号，进而只有动态区域B内的子像素的数字驱动电路的数据写入控制模块110导通，重新进行数据的写入；静态区域三D内的子像素的数据写入控制模块110关断，静态区域三D内的子像素的像素电路的数据电压信号输入端Data输入的数据信号可保持不变，进一步降低了数据驱动像素电路的工作频率，降低显示装置的功耗。

图7是本发明实施例提供的另一种数字驱动像素电路的结构示意图，图7示意性地示出数字驱动像素电路包括一个锁存模块140的情况，参考图7，可选的，驱动模块120包括第三晶体管T3，锁存模块140包括第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7；第四晶体管T4和第六晶体管T6的类型相同，第五晶体管T5和第七晶体管T7的类型相同；

第三晶体管T3的栅极作为驱动模块120的控制端G2，第三晶体管T3的第一极作为驱动模块120的第一端与数字驱动像素电路的第一电压信号输入端PVDD电连接，第三晶体管T3的第二极作为驱动模块120的第二端与发光模块130的第一端电连接，发光模块130的第二端与数字驱动像素电路的第二电压信号输入端PVSS电连接；

第四晶体管T4的栅极与第五晶体管T5的栅极电连接，第四晶体管T4的第一极与数字驱动像素电路的第三电压信号输入端Vdd电连接，第四晶体管T4的第二极与第五晶体管T5的第一极电连接，第五晶体管T5的第二极与数字驱动像素电路的第四电压信号输入端Vss电连接；

第六晶体管T6的栅极与第七晶体管T7的栅极电连接，第六晶体管T6的第一极与数字驱动像素电路的第三电压信号输入端Vdd电连接，第六晶体管T6的第二极与第七晶体管T7的第一极电连接，第七晶体管T7的第二极与数字驱动像素电路的第四电压信号输入端Vss电连接；

第四晶体管T4的栅极和第五晶体管T5的栅极的公共端与第六晶体管T6的第二极电连接；

驱动模块120的控制端与第四晶体管T4的第二极电连接，以及还与第六晶体管T6的栅极和第七晶体管T7的栅极的公共端电连接。

具体的，图7所示数字驱动像素电路的工作时序可以包括数据写入阶段和发光阶段。图8是本发明实施例提供的数字驱动像素电路的另一种工作时序图，该工作时序可对应图7所示的数字驱动像素电路，并且对应图3所示显示画面中静态区域一A和静态区域二C中子像素对应的数字驱动像素电路，或者对应图5所示显示画面中静态区域一A、静态区域二C和静态区域三D中子像素对应的数字驱动像素电路，参考图7和图8，在数据写入阶段t1，扫描信号输入端Scan输入低电平信号，刷新控制信号输入端En输入高电平信号，第一晶体管T1导通，第二晶体管T2截止，锁存模块140可保持第三晶体管T3栅极在上一帧写入的电位；同时数据电压信号输入端Data输入的电位可以保持不变；

在发光阶段t2，扫描信号输入端Scan输入高电平信号，刷新控制信号输入端En输入高电平信号，第一晶体管T1和第二晶体管T2都截止，第三晶体管T3根据自身栅极电位驱动发光模块130。

图9是本发明实施例提供的数字驱动像素电路的另一种工作时序图，该工作时序可对应图7所示的数字驱动像素电路，并且对应图3或图5所示显示画面中动态区域B中子像素对应的数字驱动像素电路，在数据写入阶段t1，扫描信号输入端Scan输入低电平信号，刷新控制信号输入端En输入低电平信号，第一晶体管T1导通，第二晶体管T2导通，数据电压信号输入端Data向第三晶体管T3的栅极写入当前帧内的数据信号；

在发光阶段t2，扫描信号输入端Scan输入高电平信号，刷新控制信号输入端En输入高电平信号，第一晶体管T1和第二晶体管T2都截止，第三晶体管T3根据自身栅极电位驱动发光模块130。

图10是本发明实施例提供的另一种数字驱动像素电路的结构示意图，参考图10，可选的，n≥2；

数字驱动像素电路还包括与锁存模块140一一对应的位选通模块150，以及还包括与位选通模块150一一对应的位选通控制信号输入端(SW1、SW2、SW3……)，每个位选通模块150包括控制端、第一端和第二端，每个位选通模块150的控制端分别与该位选通模块150对应的位选通控制信号输入端电连接，每个位选通模块150的第一端与驱动模块120的控制端G2电连接，每个位选通模块150的第二端与该位选通模块150对应的锁存模块140电连接。

具体的，在数据写入阶段和发光阶段，依次控制位选通模块150导通预设时间，其中，k个位选通模块150的导通预设时间比例为2^k-1:2^k-2:……:2⁰；其中，k≥2，位选通模块150的个数k等于锁存模块140的个数n。其中，位选通模块150和锁存模块140的个数对应于显示的灰度。例如，位选通模块150和锁存模块140的个数分别为4个时，可显示16灰度。以下以位选通模块150和锁存模块140的个数分别为4个为例进行示意性说明。例如，在数据写入阶段，四个位选通模块150的位选通控制信号输入端依次输入导通控制信号，且导通控制信号脉宽时间比为8:4:2:1，例如数据写入控制模块110向四个锁存模块140写入的数据分别为1，0，1，0，其中，1可以对应低电平，0可以对应高电平；以驱动模块120为P型晶体管为例进行说明。在发光阶段，四个位选通模块150的位选通控制信号输入端依次输入导通控制信号，且导通控制信号脉宽时间比为8:4:2:1，在位选通模块150导通时，驱动模块120依次根据其控制端G2电位驱动发光模块130，例如，第一个位选通模块150导通时，驱动模块120根据第一个锁存模块140锁存的电位1导通，发光模块130发光；第二个位选通模块150导通时，驱动模块120根据第二个锁存模块140锁存的电位0关断，发光模块130不发光；第三个位选通模块150导通时，驱动模块120根据第三个锁存模块140锁存的电位1导通，发光模块130发光；第四个位选通模块150导通时，驱动模块120根据第四个锁存模块140锁存的电位1关断，发光模块130不发光；且驱动模块120导通或关断的时间比为8:4:2:1，则数据写入控制模块110向四个锁存模块140写入的数据分别为1，0，1，0时，可实现10(8+2)灰度显示。

本发明实施例提供的数字驱动像素电路，无需采用子场扫描的方式，即无需将一帧显示画面划分为多个子帧，采用常规扫描方式即可实现多灰度显示，进而降低了数字驱动像素电路的扫描频率，进而降低了扫描驱动电路的功耗，最终降低了驱动芯片和整个显示装置的功耗。

图11是本发明实施例提供的另一种数字驱动像素电路的结构示意图，参考图11，每个位选通模块150包括一个晶体管。图12是本发明实施例提供的数字驱动像素电路的另一种工作时序图，该工作时序可对应如11所示的数字驱动像素电路。参考图11和图12，仍以数字驱动像素电路包括四个锁存模块140和四个位选通模块150为例，以第一晶体管T1、第二晶体管T2、第三晶体管T3和作为位选通模块150的晶体管TSW1、晶体管TSW2、晶体管TSW3、晶体管TSW4为P型晶体管为例进行示意性说明。

在数据写入阶段t1，扫描信号输入端Scan输入低电平信号，第一晶体管T1导通；刷新控制信号输入端En输入低电平刷新信号，该低电平刷新信号通过导通的第一晶体管T1写入到第二晶体管T2的栅极，第二晶体管T2导通；各位选通模块150的位选通控制信号输入端SW1、SW2、SW3、SW4依次输入低电平信号，且各低电平信号的脉宽时间之比为8:4:2:1，数据电压信号输入端Data依次向锁存模块140写入数据信号，例如数据写入控制模块110向四个锁存模块140写入的数据分别为1，0，1，0，其中，1可以对应低电平，0可以对应高电平；

在发光阶段t2，扫描信号输入端Scan输入高电平信号，刷新控制信号输入端En输入高电平信号，第一晶体管T1和第二晶体管T2截止；各位选通模块150的位选通控制信号输入端SW1、SW2、SW3、SW4依次输入低电平信号，且各低电平信号的脉宽时间之比为8:4:2:1，作为位选通模块150的晶体管TSW1、晶体管TSW2、晶体管TSW3、晶体管TSW4依次导通，且导通时间比为8:4:2:1。则在晶体管TSW1导通时，第三晶体管T3根据其栅极电位1导通，发光模块130发光；在晶体管TSW2导通时，第三晶体管T3根据其栅极电位0截止，发光模块130不发光；在晶体管TSW3导通时，第三晶体管T3根据其栅极电位1导通，发光模块130发光；在晶体管TSW4导通时，第三晶体管T3根据其栅极电位0截止，发光模块130不发光；且第三晶体管T3导通或关断的时间比为8:4:2:1，则数据写入控制模块110向四个锁存模块140写入的数据分别为1，0，1，0时，可实现10灰度显示。其中，发光模块130可以是有机发光器件D1。

需要说明的是，图12所示工作时序对应在当前帧和上一帧中，整个显示画面中像素数据都发生改变的情况，对于显示画面中存在静态区域的情况，与本发明任意实施例提供的显示画面中包括静态区域的实施例相同，在此不再赘述。

本发明实施例还提供了一种数字驱动像素电路的驱动方法，该驱动方法可用于驱动本发明任意实施例提供的数字驱动像素电路，图13是本发明实施例提供的一种数字驱动像素电路的驱动方法的流程图，参考图1和图13，数字驱动像素电路包括数据写入控制模块110、驱动模块120、发光模块130和n个锁存模块140，n≥1；数字驱动像素电路的驱动方法包括：

步骤210、数据写入阶段，数据写入控制模块110的控制端输入扫描信号，数据写入控制模块110的第一输入端A1输入刷新信号时，数据写入控制模块110依次向第m个锁存模块140写入第m位数据电压，1≤m≤n；

步骤220、发光阶段，驱动模块120依次根据第m个锁存模块140锁存的第m位数据电压驱动发光模块130。

本发明实施例提供的数字驱动像素电路的驱动方法，通过数据写入控制模块在自身的控制端接收到扫描信号且第一输入端接收到刷新信号时，依次向第m个锁存模块写入第m位数据电压，1≤m≤n；可以实现某行子像素中的所有子像素的数据在相邻帧内都未发生变化时，或者某行子像素中的某个子像素的数据在相邻帧内未发生变化时，数字驱动像素电路的刷新控制信号输入端En不输入刷新信号，并且使相应子像素对应的数据信号保持不变，进而降低显示装置中数据驱动电路的工作频率，进而降低数据驱动电路的功耗，从而降低显示装置中驱动芯片的功耗，最终降低整个显示装置的功耗。

在上述方案的基础上，参考图10，可选的，n≥2；数字驱动像素电路还包括与锁存模块140一一对应的位选通模块150，以及还包括与位选通模块150一一对应的位选通控制信号输入端，每个位选通模块150包括控制端、第一端和第二端，每个位选通模块150的控制端分别与该位选通模块150对应的数字驱动像素电路的位选通控制信号输入端电连接，每个位选通模块150的第一端与驱动模块120的控制端电连接，每个位选通模块150的第二端与该位选通模块150对应的锁存模块140电连接；

数字驱动像素电路的驱动方法包括：

在数据写入阶段和发光阶段，依次控制位选通模块150导通预设时间，其中，k个位选通模块150的导通预设时间比例为2^k-1:2^k-2:……:2⁰；其中，k≥2；

其中，一帧内，各位选通模块150导通一次的时间之和等于数据写入控制模块110控制端输入扫描信号的时间。

本发明实施例提供的数字驱动像素电路的驱动方法，采用常规扫描方式即可实现多灰度显示，进而降低了数字驱动像素电路的扫描频率，进而降低了扫描驱动电路的功耗，进而降低了驱动芯片和整个显示装置的功耗。

本发明实施例还提供了一种显示装置，包括本发明任意实施例提供的数字驱动像素电路；图14是本发明实施例提供的一种显示装置的结构示意图，参考图1和图14，数字驱动像素电路包括数据写入控制模块110、驱动模块120、发光模块130和n个锁存模块140，n≥1；数据写入控制模块110包括第一输入端A1、第二输入端A2、控制端和输出端；显示装置300还包括扫描驱动电路310、数据驱动电路320和驱动芯片330，数据驱动电路320集成在驱动芯片330中，显示装置300还包括多条数据线(D1,D2，D3……)、多条扫描线(S1,S2，S3……)和至少一条刷新控制信号线(EL)；扫描驱动电路310的端口与扫描线电连接，数据驱动电路320的端口与数据线电连接，数据写入控制模块110的控制端电连接一条扫描线，数据写入控制模块110的第二输入端A2电连接一条数据线；

驱动芯片330包括至少一个刷新控制信号输出端VEn，刷新控制信号输出端VEn通过刷新控制信号线EL与数据写入控制模块110的第一输入端A1电连接。

其中，数字驱动像素电路还包括数据电压信号输入端Data,扫描信号输入端Scan和刷新控制信号输入端En，其中，数据电压信号输入端Data与数据写入控制模块110的第二输入端A2电连接；扫描信号输入端Scan与数据写入控制模块110的控制端电连接；刷新控制信号输入端En与数据写入控制模块110的第一输入端A1电连接。具体的，驱动芯片330可以根据某行子像素中的任一子像素的数据在相邻帧内是否发生变化，并在某行子像素中任一子像素的数据在相邻帧内发生变化时，在数据写入阶段通过刷新控制信号输出端VEn输出刷新信号，使得该行子像素在当前帧内重新进行数据写入；以及在某行子像素中所有子像素的数据在相邻帧内未发生变化时，在数据写入阶段不通过刷新控制信号输出端VEn输出刷新信号，使得该行子像素在当前帧内不重新进行数据写入；

或者驱动芯片330某行子像素中的某个子像素的数据在相邻帧内发生变化时，在数据写入阶段通过刷新控制信号输出端VEn不输出刷新信号，进而使该子像素在当前帧内重新进行数据写入；以及驱动芯片330某行子像素中的某个子像素的数据在相邻帧内未发生变化时，在数据写入阶段不通过刷新控制信号输出端VEn不输出刷新信号。

需要说明的是，图14中示意性地示出了驱动芯片330包括一个刷新控制信号输出端VEn的情况，驱动芯片330还可以包括多个刷新控制信号输出端，每个刷新控制信号输出端可电连接一条刷新控制信号线EL。

本发明实施例提供的显示装置，包括数字驱动像素电路和驱动芯片，驱动芯片包括至少一个刷新控制信号输出端，刷新控制信号输出端通过刷新控制信号线与数据写入控制模块的第一输入端电连接，可以实现某行子像素中的所有子像素的数据在相邻帧内都未发生变化时，或者某行子像素中的某个子像素的数据在相邻帧内未发生变化时，数字驱动像素电路的刷新控制信号输入端不输入刷新信号，并且使相应子像素对应的数据信号保持不变，进而降低显示装置中数据驱动电路的工作频率，进而降低数据驱动电路的功耗，从而降低显示装置中驱动芯片的功耗，最终降低整个显示装置的功耗。

继续参考图1和图14，在上述方案的基础上，可选的，驱动芯片330包括一个刷新控制信号输出端VEn，显示装置包括多条刷新控制信号线EL，多条刷新控制信号线EL与一刷新控制信号输出端VEn电连接，数据写入控制模块的第一输入端A1(可以是与第一输入端A1电连接的刷新控制信号输入端En)电连接一条刷新控制信号线EL；驱动芯片330用于在当前帧内一行子像素中任一子像素的数据信号与上一帧不同时，通过刷新控制信号输出端VEn输出刷新控制信号。

具体的，本实施例提供的显示装置，多条刷新控制信号线EL与同一刷新控制信号输出端VEn电连接，对显示装置中各行像素进行扫描时，驱动芯片330可对每行中各像素数据与上一帧中该行中各像素数据进行比较，在当前帧内一行子像素中任一子像素的数据信号与上一帧不同时，通过刷新控制信号输出端VEn输出刷新信号；并在当前帧内所有子像素的数据信号与上一帧相同时，不输出刷新信号，同时可控制数据驱动电路320的数据信号保持不变，进而降低数据驱动电路320的工作频率，降低显示装置的功耗。并且，驱动芯片330包括一个刷新控制信号输出端VEn时，各刷新控制信号线EL可连接成图14所示的网格状，可以减小电阻，进而减小RC延迟，有利于提高显示效果。

图15是本发明实施例提供的另一种显示装置的结构示意图，参考图15，显示装置包括多条刷新控制信号线，驱动芯片330包括多个刷新控制信号输出端(VEn1,VEn2,VEn3……)，每个刷新控制信号输出端通过一条刷新控制信号线(EL1，EL2，EL3……)连接一列数字驱动像素电路中数据写入控制模块110的第一输入端A1(可以是与第一输入端A1电连接的刷新控制信号输入端En)；

驱动芯片330用于在当前帧内一行子像素中某一子像素的数据信号与上一帧不同时，通过与该子像素电连接的刷新控制信号输出端输出刷新控制信号。

具体的，本实施例提供的显示装置，包括多个刷新控制信号输出端，每个刷新控制信号输出端通过一条刷新控制信号线连接一列数字驱动像素电路中数据写入控制模块110的第一输入端A1；进而使得对于每帧显示画面，对显示装置中各行像素进行扫描时，驱动芯片330可对每行中每个子像素的像素数据与上一帧中该子像素的像素数据进行比较，并在一行中某一子像素的像素数据与上一帧不同时，通过与该子像素电连接的刷新控制信号输出端输出刷新信号；以及在一行中某一子像素的像素数据与上一帧相同时，不通过与该子像素电连接的刷新控制信号输出端输出刷新信号，同时可控制数据驱动电路320的数据信号保持不变，进而降低数据驱动电路320的工作频率，降低显示装置的功耗。

图16是本发明实施例提供的另一种显示装置的结构示意图，参考图10和图16，在上述方案的基础上，n≥2；数字驱动像素电路还包括与锁存模块140一一对应的位选通模块150，以及还包括与位选通模块150一一对应的位选通控制信号输入端(图16以示意性地示出一个位选通控制信号输入端SW1)，每个位选通模块150包括控制端、第一端和第二端，每个位选通模块150的控制端分别与该位选通模块150对应的数字驱动像素电路的位选通控制信号输入端电连接，

每个位选通模块150的第一端与驱动模块120的控制端电连接，每个位选通模块150的第二端与该位选通模块150对应的锁存模块140电连接；

驱动芯片330包括与数字驱动像素电路中位选通模块150一一对应的位选通控制信号输出端，每个位选通信号输出端通过一位选通控制信号线连接各数字驱动像素电路中与其对应的位选通模块150的控制端。

参考图16，图16中示意性地示出一个位选通控制信号输出端，数字驱动像素电路包括多个位选通模块150时，驱动芯片330包括与位选通模块150一一对应的多个位选通控制信号输出端，各位选通控制控制信号输出端的连接方式与SW1类似，在此不再一一示出。

本实施例提供的显示装置，数字驱动像素电路包括多个位选通模块和与之对应电连接的位选通控制信号输出端，无需采用子场扫描的方式，即无需将一帧显示画面划分为多个子帧，采用常规扫描方式即可实现多灰度显示，进而降低了数字驱动像素电路的扫描频率，进而降低了扫描驱动电路的功耗，进而降低了驱动芯片和整个显示装置的功耗。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种数字驱动像素电路，其特征在于，包括数据写入控制模块、驱动模块、发光模块和n个锁存模块，n≥1；

所述数据写入控制模块包括第一输入端、第二输入端、控制端和输出端，所述数据写入控制模块的控制端与所述数字驱动像素电路的扫描信号输入端电连接，所述数据写入控制模块的第一输入端与所述数字驱动像素电路的刷新控制信号输入端电连接，所述数据写入控制模块的第二输入端与所述数字驱动像素电路的数据电压信号输入端电连接，所述数据写入模块的输出端与所述驱动模块的控制端电连接；所述数据写入控制模块用于在所述数据写入控制模块的控制端接收到扫描信号且所述第一输入端接收到刷新信号时，依次向第m个所述锁存模块写入第m位数据电压，1≤m≤n；

所述锁存模块用于锁存所述数据电压；

所述驱动模块用于依次根据第m个锁存模块锁存的所述第m位数据电压驱动所述发光模块。

2.根据权利要求1所述的数字驱动像素电路，其特征在于，所述数据写入控制模块包括第一晶体管和第二晶体管，所述第一晶体管的栅极作为所述数据写入控制模块的控制端与所述数字驱动像素电路的扫描信号输入端电连接，所述第一晶体管的第一极作为所述数据写入控制模块的第一输入端与所述数字驱动像素电路的刷新控制信号输入端电连接，所述第一晶体管的第二极与所述第二晶体管的栅极电连接；

所述第二晶体管的第一极作为所述数据写入控制模块的第二输入端与所述数字驱动像素电路的数据电压信号输入端电连接，所述第二晶体管的第二极作为所述数据写入控制模块的输出端与所述驱动模块的控制端电连接。

3.根据权利要求1所述的数字驱动像素电路，其特征在于，所述驱动模块包括第三晶体管，所述锁存模块包括第四晶体管、第五晶体管、第六晶体管和第七晶体管；所述第四晶体管和所述第六晶体管的类型相同，所述第五晶体管和所述第七晶体管的类型相同；

所述第三晶体管的栅极作为所述驱动模块的控制端，所述第三晶体管的第一极作为所述驱动模块的第一端与所述数字驱动像素电路的第一电压信号输入端电连接，所述第三晶体管的第二极作为所述驱动模块的第二端与所述发光模块的第一端电连接，所述发光模块的第二端与所述数字驱动像素电路的第二电压信号输入端电连接；

所述第四晶体管的栅极与所述第五晶体管的栅极电连接，所述第四晶体管的第一极与所述数字驱动像素电路的第三电压信号输入端电连接，所述第四晶体管的第二极与所述第五晶体管的第一极电连接，所述第五晶体管的第二极与所述数字驱动像素电路的第四电压信号输入端电连接；

所述第六晶体管的栅极与所述第七晶体管的栅极电连接，所述第六晶体管的第一极与所述数字驱动像素电路的第三电压信号输入端电连接，所述第六晶体管的第二极与所述第七晶体管的第一极电连接，所述第七晶体管的第二极与所述数字驱动像素电路的第四电压信号输入端电连接；

所述第四晶体管的栅极和所述第五晶体管的栅极的公共端与所述第六晶体管的第二极电连接；

所述驱动模块的控制端与所述第四晶体管的第二极电连接，以及还与所述第六晶体管的栅极和所述第七晶体管的栅极的公共端电连接。

4.根据权利要求1所述的数字驱动像素电路，其特征在于，n≥2；

所述数字驱动像素电路还包括与所述锁存模块一一对应的位选通模块，以及还包括与所述位选通模块一一对应的位选通控制信号输入端，每个位选通模块包括控制端、第一端和第二端，每个所述位选通模块的控制端分别与该位选通模块对应的位选通控制信号输入端电连接，每个所述位选通模块的第一端与所述驱动模块的控制端电连接，每个所述位选通模块的第二端与该位选通模块对应的所述锁存模块电连接。

5.一种数字驱动像素电路的驱动方法，其特征在于，所述数字驱动像素电路包括数据写入控制模块、驱动模块、发光模块和n个锁存模块，n≥1；所述数字驱动像素电路的驱动方法包括：

数据写入阶段，所述数据写入控制模块的控制端输入扫描信号，所述数据写入控制模块的第一输入端输入刷新信号时，所述数据写入控制模块依次向第m个所述锁存模块写入第m位数据电压，1≤m≤n；

发光阶段，所述驱动模块依次根据第m个锁存模块锁存的所述第m位数据电压驱动所述发光模块。

6.根据权利要求5所述的数字驱动像素电路的驱动方法，其特征在于，n≥2；

所述数字驱动像素电路还包括与所述锁存模块一一对应的位选通模块，以及还包括与所述位选通模块一一对应的位选通控制信号输入端，每个位选通模块包括控制端、第一端和第二端，每个所述位选通模块的控制端分别与该位选通模块对应的所述数字驱动像素电路的位选通控制信号输入端电连接，每个所述位选通模块的第一端与所述驱动模块的控制端电连接，每个所述位选通模块的第二端与该位选通模块对应的所述锁存模块电连接；

数字驱动像素电路的驱动方法包括：

在数据写入阶段和发光阶段，依次控制所述位选通模块导通预设时间，其中，k个所述位选通模块的导通预设时间比例为2^k-1:2^k-2:……:2⁰；其中，k≥2；

其中，一帧内，各所述位选通模块导通一次的时间之和等于所述数据写入控制模块控制端输入扫描信号的时间。

7.一种显示装置，其特征在于，包括数字驱动像素电路；所述数字驱动像素电路包括数据写入控制模块、驱动模块、发光模块和n个锁存模块，n≥1；所述数据写入控制模块包括第一输入端、第二输入端、控制端和输出端；所述显示装置还包括扫描驱动电路、数据驱动电路和驱动芯片，所述数据驱动电路集成在所述驱动芯片中，所述显示装置还包括多条数据线、多条扫描线和至少一条刷新控制信号线；所述扫描驱动电路的端口与所述扫描线电连接，所述数据驱动电路的端口与所述数据线电连接，所述数据写入控制模块的控制端电连接一条所述扫描线，所述数据写入控制模块的第二输入端电连接一条所述数据线；

所述驱动芯片包括至少一个刷新控制信号输出端，所述刷新控制信号输出端通过所述刷新控制信号线与所述数据写入控制模块的第一输入端电连接。

8.根据权利要求7所述的显示装置，其特征在于，所述驱动芯片包括一个刷新控制信号输出端，所述显示装置包括多条刷新控制信号线，多条所述刷新控制信号线与一所述刷新控制信号输出端电连接，所述数据写入控制模块的第一输入端电连接一条所述刷新控制信号线；所述驱动芯片用于在当前帧内一行子像素中任一子像素的数据信号与上一帧不同时，通过所述刷新控制信号输出端输出刷新信号。

9.根据权利要求7所述的显示装置，其特征在于，所述显示装置包括多条所述刷新控制信号线，所述驱动芯片包括多个刷新控制信号输出端，每个所述刷新控制信号输出端通过一条所述刷新控制信号线连接一列所述数字驱动像素电路中数据写入控制模块的第一输入端；

所述驱动芯片用于在当前帧内一行子像素中某一子像素的数据信号与上一帧不同时，通过与该子像素电连接的刷新控制信号输出端输出刷新信号。

10.根据权利要求7所述的显示装置，其特征在于，n≥2；所述数字驱动像素电路还包括与所述锁存模块一一对应的位选通模块，以及还包括与所述位选通模块一一对应的位选通控制信号输入端，每个位选通模块包括控制端、第一端和第二端，每个所述位选通模块的控制端分别与该位选通模块对应的所述数字驱动像素电路的位选通控制信号输入端电连接，

每个所述位选通模块的第一端与所述驱动模块的控制端电连接，每个所述位选通模块的第二端与该位选通模块对应的所述锁存模块电连接；

所述驱动芯片包括与所述数字驱动像素电路中所述位选通模块一一对应的位选通控制信号输出端，每个所述位选通信号输出端通过一位选通控制信号线连接各所述数字驱动像素电路中与其对应的位选通模块的控制端。