JP2002351429A - 走査信号出力回路、ゲート駆動回路、表示装置、表示装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 表示装置において走査信号駆動回路の消費電
力を低減する。 【解決手段】 一端が第１の外部電源に接続されたと、
一端が直接的または間接的に接地され、他端が抵抗素子
１２の他端と接続された、前記ハイレベルまたはローレ
ベルの入力により動作する薄膜トランジスタ１１と、一
端が第２の外部電源に接続され、他端が前記画素駆動素
子のゲート容量を介して接地された、薄膜トランジスタ
１１と抵抗素子１２との接続点からの入力により動作す
る薄膜トランジスタ１３と、薄膜トランジスタ１３の他
端とゲート容量との間に設けられた、出力端子４２とを
備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば薄膜トラン
ジスタ等の画素駆動素子を用いた表示装置の駆動回路に
関するものである。

【０００２】

【従来の技術】図３に従来の薄膜トランジスタを用いた
液晶表示装置の一例を示す。

【０００３】１は液晶表示装置の画素を駆動する薄膜ト
ランジスタでＮチャンネルのトランジスタである。２は
画素の蓄積容量、３は液晶で容量性の負荷になる。４は
画素トランジスタ１のソース端子に接続するソース線
で、５は画素トランジスタ１のゲートに接続するゲート
線で、６は蓄積容量２、液晶の対向電極につながる共通
電極を接続した共通電極線を示している。７はゲート線
５に電圧を印加し、画素トランジスタ１のゲートを駆動
するゲート駆動回路である。８はソース電極４を駆動す
るソース駆動回路である。９はゲート駆動回路７、ソー
ス駆動回路８に入力される制御信号と画像データを示
す。

【０００４】ゲート駆動回路はゲート線５を順に走査
し、同一のゲート線に接続された画素トランジスタをオ
ンさせる電圧をゲート線に印加し、ソース駆動回路が表
示したい画像データに応じた電圧をソース線に印加する
ことによって、画素トランジスタ１を介して蓄積容量２
と液晶３を所望の電圧に充電する。

【０００５】次に、ゲート駆動回路７は、同一のゲート
線上の画素トランジスタをオフさせる電圧を印加する
と、画素トランジスタ１はオフし、蓄積容量２、液晶３
に印加された電圧は次の走査まで保持される。以下、順
番に走査をおこない、ゲート線５を順にオンさせていく
ことによって画面全体の表示をおこなう。

【０００６】ゲート駆動回路７は、ほぼゲート線の本数
分の段数のシフトレジスタにより、走査データを順にシ
フトさせ、シフトレジスタの各段の出力それぞれに、図
４に示すようなゲート電極を駆動するための出力回路を
有しており、これにより画素トランジスタ１のゲート電
極を駆動するようになっている。

【０００７】以下、従来の液晶表示装置のゲート駆動回
路における出力回路の動作について図４を見ながら説明
する。

【０００８】４１は従来の出力回路の入力端子で、ここ
にシフトレジスタの各段の出力が接続される。４２は従
来の出力回路の出力で、図３のゲート線５が接続され
る。４３は負荷容量で、画素トランジスタのゲート電極
にぶら下がる容量負荷を示している。４４はＮチャンネ
ルの薄膜トランジスタで、画素トランジスタと同一のプ
ロセスによって形成され、薄膜トランジスタ４４におい
て、ゲートは入力端子４１に、ソースは後述する抵抗素
子４５および駆動回路の出力４２にそれぞれ接続され、
またドレインは接地している。

【０００９】次に、４５は抵抗素子であり、画素トラン
ジスタを形成する同一のプロセスの中で同時に形成され
るものである。抵抗素子４５の一端は薄膜トランジスタ
４４のソース側に接続され、他端は接地している。この
駆動回路は入力信号をバッファし、画素トランジスタの
ゲート電極の負荷容量を高速に充電することにより、よ
り大きな駆動能力を得るためのものである。

【００１０】薄膜トランジスタ４４のしきい値電圧は約
２Ｖで、従来の駆動回路の電源は約１５Ｖ程度である。
また、入力信号は電源電圧と同じ、約１５Ｖの振幅であ
る。

【００１１】以上のような構成を有する従来の出力回路
の動作は次のようなものである。

【００１２】入力端子４１にハイレベルの信号が加わる
と薄膜トランジスタ４４はオンし、出力端子４２の電圧
を引き下げる。これにより画素トランジスタをオフさせ
る電圧として、グランドレベルが、ゲート線５に印加さ
れる。

【００１３】一方、入力端子４１にローレベルの信号が
加わるとトランジスタ４４はオフし、電源にプルアップ
された抵抗素子４５によって出力端子４２の電圧が引き
上げられる。これにより、画素トランジスタをオンさせ
る電圧として、電源電圧レベルがゲート線５に印加され
る。

【００１４】図５に従来の出力回路のタイミング図を示
す。５１は従来の出力回路への入力信号の波形を示し、
ゲート駆動回路を構成する、図示しないシフトレジスタ
の各段の出力が入力される。シフトレジスタは走査デー
タがあるときにローレベルを出力し、走査データが無い
場合にはハイレベルを出力する構成となっている。

【００１５】５２は従来の出力回路の出力信号の波形を
示す。入力端子４１に加わる入力信号がハイレベルのと
きには出力端子４２からの出力信号はローレベルを出力
し、入力信号がローレベルのときには出力信号はハイレ
ベルを出力するようになっている。出力信号の応答は、
画素トランジスタのゲート電極の配線容量と画素トラン
ジスタのゲート容量による負荷容量４３と薄膜トランジ
スタ４４、抵抗素子４５の抵抗値による時定数によって
きまる。図３に示す液晶表示装置においては、各画素の
蓄積容量、液晶容量を画素トランジスタ１を介して、ソ
ース線４より所望の電圧に充電するためには、画素トラ
ンジスタ１のゲート線５を駆動する、薄膜トランジスタ
４４の駆動能力、抵抗素子４５の抵抗値を低インピーダ
ンスに設定する必要がある。

【００１６】

【発明が解決しようとする課題】液晶表示装置を大画面
化すると、画素トランジスタのゲート電極に接続するゲ
ート線の負荷容量が大きくなり、従来の出力回路そのま
までは出力波形の鈍りが大きくなり、回路の応答が遅く
なる。

【００１７】また、液晶表示装置の表示容量が増えると
ゲート線５の数が多くなり、個々のゲート線をオンさせ
る走査期間が短くなり、従来のゲート駆動回路そのまま
では出力波形の鈍りに対して走査期間が短く、十分な駆
動が行えない。これらの現象は、特に図５に示す出力波
形の立ち上がり時間において顕著となっている。

【００１８】このような出力波形の立ち上がり応答を改
善するために、従来は抵抗素子４５の抵抗値を低くする
などの対応を行っていたが、図４のような従来の回路構
成では、入力端子４１にハイレベルが入力され、薄膜ト
ランジスタ４４がオンとなって、ゲート線５に対しロー
レベルが出力されたとき、抵抗素子４５に電流が流れる
こととなるため、消費電力を増大させる。

【００１９】液晶表示装置においては、複数のゲート線
には走査された一本のゲート線のみハイレベルが印加さ
れ、残りのゲート線にはすべてローレベルが印加されて
いるため、ゲート駆動回路内の個々の出力回路の抵抗素
子に流れる電流が、液晶表示装置全体の消費電力の著し
い増加につながっていた。

【００２０】本発明は、このような課題に鑑みてなされ
たもので、低消費電力にて動作する走査信号出力回路、
ゲート駆動回路等を実現することを目的とする。

【００２１】

【課題を解決するための手段】上記の目的を達成するた
めに、第１の本発明（請求項１に対応）は、格子状に配
置された走査信号配線および画像信号配線に接続され、
マトリックス状に配置された複数の画素駆動素子を有す
る表示装置において、所定のハイレベルまたはローレベ
ルの入力に基づき前記走査信号配線にＯＮ信号またはＯ
ＦＦ信号を出力するための走査信号出力回路であって、
一端が第１の外部電源に接続された第１のインピーダン
ス素子と、一端が直接的または間接的に接地され、他端
が前記第１のインピーダンス素子の他端と接続された、
前記ハイレベルまたはローレベルの入力により動作する
第１のスイッチング素子と、一端が第２の外部電源に接
続され、他端が前記画素駆動素子のゲート容量に接続さ
れた、前記第１のスイッチング素子と前記第１のインピ
ーダンス素子との接続点からの入力により動作する第２
のスイッチング素子と、前記第２のスイッチング素子の
他端と前記ゲート容量との間に設けられた、前記ＯＮ信
号またはＯＦＦ信号を出力する出力端子とを備えた走査
信号出力回路である。

【００２２】また、第２の本発明（請求項２に対応）
は、一端が前記第２のスイッチング素子の他端と、前記
出力端子との間に接続され、他端が接地された第２のイ
ンピーダンス素子と、一端が前記第２のインピーダンス
と前記出力端子との間に接続され、他端が直接的または
間接的に接地された、前記ハイレベルまたはローレベル
の入力により動作する第３のスイッチング素子をさらに
備え、前記第１の外部電源と前記第２の外部電源は同一
電源である第１の本発明の走査信号出力回路である。

【００２３】また、第３の本発明（請求項３に対応）
は、格子状に配置された走査信号配線および画像信号配
線に接続され、マトリックス状に配置された複数の画素
駆動素子と、前記走査信号配線の本数と実質同一数の、
請求項１または２に記載の走査信号出力回路および前記
所定のハイレベルまたはローレベルの出力を与えるシフ
トレジスタを有する、走査信号印加手段と、画像信号配
線に画像信号を印加する画像信号印加手段とを備えた表
示装置である。

【００２４】また、第４の本発明（請求項４に対応）
は、第３の本発明の表示装置の製造方法であって、前記
第１、第２および／または第３のスイッチング素子と、
前記第１および／または第２のインピーダンス素子と、
前記画素駆動素子とを、同一基板上に同一のプロセスに
て形成する表示装置の製造方法である。

【００２５】また、第５の本発明（請求項５に対応）
は、薄膜トランジスタを用いた表示装置の駆動回路であ
って、前記表示装置の画素トランジスタのゲートをオン
させる電圧をソースフォロワ構成の駆動回路で印加し、
前記画素トランジスタのゲートをオフさせる電圧をトラ
ンジスタスイッチにより印加することとする表示装置の
駆動回路である。

【００２６】また、第６の本発明（請求項６に対応）
は、第５の本発明の表示装置の駆動回路の前記ソースフ
ォロワ構成の駆動回路を走査データをシフトさせるシフ
トレジスタの出力信号で駆動し、前記トランジスタスイ
ッチを前記走査データの反転信号で駆動する、薄膜トラ
ンジスタを用いた表示装置である。

【００２７】また、第７の本発明（請求項７に対応）
は、第５の本発明の表示装置の駆動回路を画素トランジ
スタを形成する同一のプロセスを用いて同一ガラス基板
上に形成する、薄膜トランジスタを用いた表示装置の製
造方法である。

【００２８】以上のような本発明は、その一例として、
薄膜トランジスタを用いた液晶表示装置において、前記
液晶表示装置の画素トランジスタのゲートをオンさせる
電圧をソースフォロワ構成の駆動回路で印加し、前記画
素トランジスタのゲートをオフさせる電圧をトランジス
タスイッチにより印加することを特徴とする。

【００２９】この構成によれば、ソースフォロワ構成の
駆動回路によってゲートをオンさせる電圧を出力する応
答速度を改善し、ゲートをオフさせる電圧を出力したと
きの電力を削減することで、低消費電力の液晶表示装置
を実現することができる。

【００３０】また、本発明は、その一例として、前記ソ
ースフォロワ構成の駆動回路を走査データをシフトさせ
るシフトレジスタの出力信号で駆動し、前記トランジス
タスイッチを前記走査データの反転信号で駆動すること
を特徴とする。

【００３１】この構成によれば、簡単な回路構成で前記
構成の駆動回路を制御することができる。

【００３２】また、本発明は、その一例として、前記の
液晶表示装置の駆動回路を画素トランジスタを形成する
同一のプロセスを用いて同一ガラス基板上に形成するこ
とを特徴とする。

【００３３】この構成によれば、部品点数を削減し、安
価な液晶表示装置を実現することができる。

【００３４】

【発明の実施の形態】以下、本発明の各実施の形態を、
図面を参照して説明する。

【００３５】（実施の形態１）図３、図１、図２を用い
て本発明の実施の形態１について説明する。

【００３６】実施の形態１においても、液晶表示装置の
構成は従来例と同じであり、説明には図３を用い、重複
する説明は省略する。

【００３７】実施の形態１では出力回路の構成を図１の
ようにした。以下、図１について説明する。従来の出力
回路を示す、図４と同じものには同一の符号を付した。
４１は入力端子である。ここにゲート駆動回路を構成す
る、図示しないシフトレジスタの各段の出力信号が接続
される。４２は出力端子である。ここにゲート電極が接
続される。４３は、画素トランジスタのゲート電極にぶ
らさがる負荷容量を示す。１１、１３、１５はＮチャン
ネルの薄膜トランジスタで、画素トランジスタと同一の
プロセスで形成される。１２、１４は抵抗素子で、これ
も画素トランジスタと同一のプロセスのなかで形成され
る。

【００３８】薄膜トランジスタ１１において、ゲートは
入力端子４１に、ソースは抵抗素子１２の一端に接続さ
れ、ドレインは接地している。また、抵抗素子１２にお
いて、一端は電源回路に接続され、他端は薄膜トランジ
スタ１１のソースに接続されている。

【００３９】また、薄膜トランジスタ１３において、ゲ
ートは薄膜トランジスタ１１と抵抗素子１２との接続点
１００ａに、ソースは電源回路に接続され、ドレインは
抵抗素子１４を介して接地している。ただし、抵抗素子
１２に接続された電源回路と、薄膜トランジスタ１３に
接続された電源回路とは、同一の電源回路である。

【００４０】また、薄膜トランジスタ１５において、ゲ
ートは入力端子４１に、ソースは薄膜トランジスタ１３
と抵抗素子１４との接続点１００ｂと、出力端子４２と
の間に接続され、ドレインは接地している。また、抵抗
素子１２において、一端は電源回路に接続され、他端は
薄膜トランジスタ１１のソースに接続されている。

【００４１】薄膜トランジスタ１１と抵抗１２は入力端
子４１に入力された入力信号を反転し、入力反転信号を
発生させるインバータ回路１０１を形成する。インバー
タ回路１０１の出力負荷は薄膜トランジスタ１３のゲー
ト容量になり、その負荷容量は、負荷容量４３に比して
十分小さい。このため、抵抗１２を高抵抗にしても、十
分な応答速度がえられ、電力の増加もわずかとなる。

【００４２】また、薄膜トランジスタ１３と抵抗１４は
ソースフォロワ回路１０２を構成する。インバータ回路
１０１によって反転された、入力反転信号をバッファし
て、出力端子４２が出力する出力信号を得る。

【００４３】薄膜トランジスタ１５は、入力端子４１か
らの入力信号によって制御されるスイッチトランジスタ
である。

【００４４】以上のような構成を有する、本発明の実施
の形態１による出力回路の動作を以下に説明する。

【００４５】入力端子４１からの入力信号がハイレベル
のときは、インバータ回路１０１によって入力信号は反
転され、ソースフォロワ回路１０１を形成する薄膜トラ
ンジスタ１３のゲートにローレベルが印加されることに
よって、薄膜トランジスタ１３はオフになる。出力端子
４２の電圧は、ソースフォロワ回路１０２により、ロー
レベルに駆動される。

【００４６】入力端子４１からの入力信号がローレベル
のときは、インバータ回路１０１によって入力信号が反
転され、ソースフォロワ回路１０１を形成する薄膜トラ
ンジスタ１３のゲートにはハイレベルが印加される。こ
のとき、薄膜トランジスタ１３はソースフォロワ動作
し、出力端子４２には、ハイレベル電圧からトランジス
タのしきい値電圧分下がった電圧が出力される。このと
きソースフォロワ回路１０１において、抵抗１４には薄
膜トランジスタ１３をソースフォロワ動作させるだけの
電流を流しておけばよい。一方、薄膜トランジスタ１５
は、入力信号がローレベルのため、オフになっている。

【００４７】次に、図２に実施の形態１の出力回路の動
作をしめすタイミング図を示し、その動作について説明
する。

【００４８】図２において、２１は入力端子４１からの
入力信号の波形である。２２はインバータ回路１０１に
よって反転された入力反転信号の波形である。２３は出
力端子４２からの出力信号の波形である。

【００４９】出力信号のハイレベルはソースフォロワ回
路１０２により駆動され、図３のゲート線５から、画素
トランジスタのゲート端子を駆動し、画素トランジスタ
をオンさせる電圧になる。

【００５０】入力反転信号の波形２２と、出力信号端子
４２からの出力信号の波形２３とを比較すると、ソース
フォロワ回路１０２を用いることにより、入力信号のハ
イレベル電圧より、薄膜トランジスタ１３のしきい値電
圧分、出力波形のハイレベル電圧低下しているが、低下
分は約２Ｖ程度と電源電圧に比較して小さく、従来例の
電源電圧から２Ｖ高くした１７Ｖを電源電圧として駆動
し、画素トランジスタをオンさせる電圧を従来例と同じ
くして駆動することができる。ソースフォロワ回路１０
２を用いることにより、従来の抵抗を用いるものに比べ
て低インピーダンス化でき、図５に示す出力信号の波形
５２と比較して、出力波形の立ち上がりを早めて、回路
の応答速度を改善することができた。

【００５１】出力信号のローレベルはスイッチトランジ
スタである薄膜トランジスタ１５によって駆動され、図
３のゲート線５から、画素トランジスタのゲート端子を
駆動し、画素トランジスタをオフさせる電圧になる。一
方、薄膜トランジスタ１５は出力信号を低インピーダン
スでローレベルにて駆動させ、出力信号の応答速度を改
善している。

【００５２】実施の形態１では、課題であった出力回路
の応答に関して、出力波形の立ち上がりはソースフォロ
ワ回路を用い、出力波形の立下りはスイッチトランジス
タ回路を用いて駆動能力を低インピーダンス化し、出力
回路の応答速度を改善した。

【００５３】また、ソースフォロワ回路とスイッチトラ
ンジスタによって出力負荷を駆動する構成のため抵抗１
４を高く設定することができ、出力回路の電力を減らす
ことができた。

【００５４】なお、上記の説明においては、出力回路
は、抵抗素子１２および薄膜トランジスタ１１を有する
インバータ回路１０１と、薄膜トランジスタ１３と抵抗
素子１４を有するソースフォロワ回路１０２とスイッチ
ング素子１５とを備えた構成として説明を行ったが、図
６に示すように、抵抗素子１４およびスイッチング素子
１５を省いた構成としてもよい。

【００５５】この場合、入力端子４１からハイレベルの
入力信号が薄膜トランジスタ１１に印加されると、薄膜
トランジスタ１１はオン状態となり、接続点１００ａの
電位はグランドレベルとなって、薄膜トランジスタ１３
にはこのグランドレベルがオフレベルの電圧として印加
される。これにより、負荷容量４３が放電後、画素トラ
ンジスタをオフさせるローレベルが、出力端子４２から
ゲート線５へ印加される。

【００５６】次に、入力端子４１からローレベルの入力
信号が薄膜トランジスタ１１に印加されると、薄膜トラ
ンジスタ１１はオフ状態となり、接続点１００ａの電位
は、外部電源にプルアップされた抵抗素子４５によって
引きあげられ、この外部電源からの電位がオンレベルの
電圧として、薄膜トランジスタ１３に印加される。薄膜
トランジスタ１３がオンになると、これに接続された外
部電源の電圧が、画素トランジスタをオンさせるハイレ
ベルとして、出力端子４２からゲート線５へ印加され
る。

【００５７】以上の動作において、出力端子４２からゲ
ート線５にローレベルが印加されるときは、薄膜トラン
ジスタ１３はオフ状態となるため、抵抗素子１２の抵抗
値は高インピーダンスに設定すれば、電力消費を削減す
ることができる。

【００５８】一方、出力端子４２からゲート線５にハイ
レベルが印加されるときは、出力端子４２からの出力信
号の応答は、負荷容量４３と薄膜トランジスタ１３の抵
抗値によって決まり、抵抗素子１２は寄与しないため、
抵抗素子１２を高インピーダンスに設定しても、出力信
号の立ち上がりの応答が遅くなることはない。

【００５９】なお、上記の構成例において、立ち下がり
の応答を早めるためには、図１の薄膜トランジスタ１５
のように、薄膜トランジスタ１３のドレイン側と、出力
端子４２との間に一端が接続され、他端が設定された、
入力端子４１からの入力により動作するスイッチング素
子を設けるのが望ましい。

【００６０】また、上記の構成例においては、抵抗素子
１２に接続された電源回路と、薄膜トランジスタ１３に
接続された電源回路とを互いに異なるものとしてしても
よい。

【００６１】また、薄膜トランジスタ１１は、直接接地
せず、間に抵抗素子等の素子を介して、間接的に接地し
ていてもよい。

【００６２】（実施の形態２）実施の形態２では、実施
の形態１の出力回路をゲート駆動回路を構成するシフト
レジスタの出力信号を入力信号として接続し、実施の形
態１の出力回路の出力信号によってゲート信号を駆動す
るようにした。

【００６３】これによって、おおむねローレベルを印加
する液晶表示装置のゲート駆動回路において、電流が流
れない駆動回路の構成とし、液晶表示装置の消費電力を
低減することができる。

【００６４】（実施の形態３）実施の形態３では、実施
の形態１の出力回路を画素トランジスタを形成する同一
のプロセスを用いて同一ガラス基板上に形成する。

【００６５】これによって、薄膜トランジスタ製造プロ
セスにおいて、画素トランジスタと本実施の形態１また
は２の出力駆動回路とを一括して製造することができ、
駆動回路を構成する部品を削減することができる。ま
た、画素トランジスタと駆動回路に使用するトランジス
タを同じＮチャンネルのトランジスタで構成することが
できるため 薄膜トランジスタの種類を減らし、簡単な
薄膜トランジスタ製造プロセスで液晶表示装置を製造す
ることができる。また、基板はガラス基板のほか、ＳＯ
Ｉ技術を用いたシリコン基板、プラスチック基板であっ
てもよい。

【００６６】（実施の形態４）実施の形態１〜３では画
素トランジスタと駆動回路で使用するトランジスタをＮ
チャンネルトランジスタとして説明したが、実施の形態
４では、Ｐチャンネルトランジスタを用いても、同様の
回路を構成することができ、上記各実施の形態と同様の
効果を得ることができる。

【００６７】また、上記の各実施の形態において、出力
回路は本発明の走査信号出力回路、ゲート駆動回路の一
例であり、ゲート線５は本発明の走査信号配線の一例で
あり、画素トランジスタ１は本発明の画素駆動素子の一
例であり、薄膜トランジスタ１１は本発明の第１のスイ
ッチング素子の一例であり、抵抗素子１２は本発明の第
１のインピーダンス素子の一例であり、薄膜トランジス
タ１３は本発明の第２のスイッチング素子の一例であ
り、抵抗素子１４は本発明の第２のインピーダンス素子
の一例であり、負荷容量４３は本発明のゲート容量の一
例であり、出力端子４２から印加されるハイレベル、ロ
ーレベルは、それぞれ本発明のＯＮ信号、ＯＦＦ信号の
一例であり、電源回路は本発明の外部電源の一例であ
り、ゲート駆動回路７は走査信号印加手段の一例であ
り、ソース駆動回路８は画像信号印加手段の一例であ
る。

【００６８】ただし本発明は、上記の実施の形態に限定
されるものではなく、本発明の第１，第２、第３のスイ
ッチング素子は、薄膜トランジスタの他に、シリコン基
板上のＭＯＳＦＥＴであってもよい。また、本発明の第
１，第２のインピーダンス素子は、抵抗素子の他に、薄
膜トランジスタ、あるいは薄膜トランジスタで構成され
たダイオードであってもよい。

【００６９】また、本発明は、液晶表示装置ばかりでな
く、格子状に配置された走査信号配線および画像信号配
線に接続され、マトリックス状に配置された複数の画素
駆動素子を有する表示装置であれば、プラズマディスプ
レイなど、他の表示装置に用いるものとしてもよい。

【００７０】

【発明の効果】以上のように、本発明によれば、出力信
号の応答を改善するとともに、低消費電力の表示装置を
実現する出力回路が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における出力回路の構成
図

【図２】本発明の実施の形態１における出力回路の動作
をしめすタイミング図

【図３】液晶表示装置の構成図

【図４】従来の液晶表示装置における出力回路の構成図

【図５】従来の液晶表示装置における出力回路の動作を
しめすタイミング図

【図６】本発明の実施の形態１の他の構成例を示す図

【符号の説明】 １ 画素トランジスタ ２ 蓄積容量 ３ 液晶 ４ ソース線 ５ ゲート線 ６ 共通電極 ７ ゲート駆動回路 ８ ソース駆動回路 ９ 制御信号と画像データ ４１ 入力端子 ４２ 出力端子 ４３ 負荷容量 ４４ 薄膜トランジスタ ４５ 抵抗素子 ５１ 入力信号波形 ５２ 出力信号波形 １１ 薄膜トランジスタ １２ 抵抗素子 １３ 薄膜トランジスタ １４ 抵抗素子 １５ 薄膜トランジスタ ２１ 入力信号波形 ２２ 入力反転信号波形 ２３ 出力信号波形

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２２ Ｇ０９Ｇ 3/20 ６２２Ｂ Ｆターム(参考） 2H089 HA16 TA01 TA03 TA07 TA09 2H093 NA16 NA31 NA41 NC01 NC22 NC34 ND39 NE01 5C006 AC22 AF42 AF50 BB16 BC03 BF34 FA14 FA47 5C080 AA10 BB05 DD26 EE29 FF11 JJ02 JJ03 JJ04

Claims (7)

【特許請求の範囲】
1. 【請求項１】 格子状に配置された走査信号配線および
   画像信号配線に接続され、マトリックス状に配置された
   複数の画素駆動素子を有する表示装置において、所定の
   ハイレベルまたはローレベルの入力に基づき前記走査信
   号配線にＯＮ信号またはＯＦＦ信号を出力するための走
   査信号出力回路であって、 一端が第１の外部電源に接続された第１のインピーダン
   ス素子と、 一端が直接的または間接的に接地され、他端が前記第１
   のインピーダンス素子の他端と接続された、前記ハイレ
   ベルまたはローレベルの入力により動作する第１のスイ
   ッチング素子と、 一端が第２の外部電源に接続され、他端が前記画素駆動
   素子のゲート容量に接続された、前記第１のスイッチン
   グ素子と前記第１のインピーダンス素子との接続点から
   の入力により動作する第２のスイッチング素子と、 前記第２のスイッチング素子の他端と前記ゲート容量と
   の間に設けられた、前記ＯＮ信号またはＯＦＦ信号を出
   力する出力端子とを備えた走査信号出力回路。
2. 【請求項２】 一端が前記第２のスイッチング素子の他
   端と、前記出力端子との間に接続され、他端が接地され
   た第２のインピーダンス素子と、 一端が前記第２のインピーダンスと前記出力端子との間
   に接続され、他端が直接的または間接的に接地された、
   前記ハイレベルまたはローレベルの入力により動作する
   第３のスイッチング素子をさらに備え、 前記第１の外部電源と前記第２の外部電源は同一電源で
   ある請求項１に記載の走査信号出力回路。
3. 【請求項３】 格子状に配置された走査信号配線および
   画像信号配線に接続され、マトリックス状に配置された
   複数の画素駆動素子と、 前記走査信号配線の本数と実質同一数の、請求項１また
   は２に記載の走査信号出力回路および前記所定のハイレ
   ベルまたはローレベルの出力を与えるシフトレジスタを
   有する、走査信号印加手段と、 画像信号配線に画像信号を印加する画像信号印加手段と
   を備えた表示装置。
4. 【請求項４】 請求項３に記載の表示装置の製造方法で
   あって、 前記第１、第２および／または第３のスイッチング素子
   と、前記第１および／または第２のインピーダンス素子
   と、前記画素駆動素子とを、同一基板上に同一のプロセ
   スにて形成する表示装置の製造方法。
5. 【請求項５】 薄膜トランジスタを用いた表示装置の駆
   動回路であって、前記表示装置の画素トランジスタのゲ
   ートをオンさせる電圧をソースフォロワ構成の駆動回路
   で印加し、前記画素トランジスタのゲートをオフさせる
   電圧をトランジスタスイッチにより印加することとする
   表示装置の駆動回路。
6. 【請求項６】 請求項５記載の表示装置の駆動回路の前
   記ソースフォロワ構成の駆動回路を走査データをシフト
   させるシフトレジスタの出力信号で駆動し、前記トラン
   ジスタスイッチを前記走査データの反転信号で駆動す
   る、薄膜トランジスタを用いた表示装置。
7. 【請求項７】 請求項５記載の表示装置の駆動回路を画
   素トランジスタを形成する同一のプロセスを用いて同一
   ガラス基板上に形成する、薄膜トランジスタを用いた表
   示装置の製造方法。