CN103546156B - 数字模拟转换器及其源极驱动芯片 - Google Patents
数字模拟转换器及其源极驱动芯片 Download PDFInfo
- Publication number
- CN103546156B CN103546156B CN201210237393.9A CN201210237393A CN103546156B CN 103546156 B CN103546156 B CN 103546156B CN 201210237393 A CN201210237393 A CN 201210237393A CN 103546156 B CN103546156 B CN 103546156B
- Authority
- CN
- China
- Prior art keywords
- voltage
- gamma voltage
- transmission path
- analog converter
- digital analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开一种数字模拟转换器,用于一液晶显示器的一源极驱动芯片中,包括有一输出端,用来输出一输出电压;多个接收端,用来接收多个伽玛电压;以及多个传输路径,分别包括有多个第一型晶体管耦接于该多个接收端与该输出端之间,用来根据一数字选择信号,输出该多个伽玛电压当中一者做为该输出电压;其中,接收该多个伽玛电压中最接近一中间电压的一第一伽玛电压的一第一接收端所对应的一第一传输路径在相同源闸极电压差下相较多个传输路径中其它传输路径具有较低导通电阻。
Description
技术领域
本发明涉及一种数字模拟转换器(digitaltoanalogconverter,DAC)及其源极驱动芯片,尤指一种可在多种产品应用中实时输出伽玛电压至显示器以避免显示异常的数字模拟转换器及其源极驱动芯片。
背景技术
一般来说,在液晶显示器的源极驱动芯片中,数字模拟转换器(digitaltoanalogconverter,DAC)会根据一数字选择信号,由多个伽玛电压选择一适当伽玛电压(Gammavoltage)输出至输出级,以正确驱动面板进行灰阶显示。其中,为了避免一直使用同一极性电压(如正极性或负极性)不断地驱动液晶分子,而降低液晶分子对光线的偏振或折射效果,造成画面显示的质量恶化,因此公知技术已公开将伽玛电压分为正极性伽玛电压与负极性伽玛电压,以反转极性对液进行驱动。
详细来说,请参考图1,图1为伽玛电压的示意图。如图1所示,大于中间电压VDDA/2的伽玛电压为正极性伽玛电压,可将液晶分子驱动在正极性;而小于中间电压VDDA/2的伽玛电压为负极性伽玛电压,可将液晶分子驱动在负极性,即中间电压VDDA/2为多个正伽玛电压与多个负伽玛电压的一中间值,其中不同数字选择信号DSS可对应不同大小的伽玛电压(即可造成不同程度的灰阶)。
在此情况下,请参考图2A,图2A为一源极驱动芯片20的示意图。如图2A所示,一正伽玛电压产生器202可产生正极性伽玛电压VP[0]~VP[n]予一P型数字模拟转换器206,使其根据数字选择信号DSS选择正极性伽玛电压VP[0]~VP[n]当中一者作为一输出电压VOUTP予输出缓冲器(buffer)210或212,以驱动面板进行灰阶显示;相似地,一负伽玛电压产生器204可产生负极性伽玛电压VN[0]~VN[n]予一N型数字模拟转换器208,使其根据数字选择信号DSS选择负极性伽玛电压VN[0]~VN[n]当中一者作为一输出电压VOUTN予输出缓冲器210或212,以驱动面板进行灰阶显示。
在此结构下,请参考图2B及图2C,图2B及图2C分别为图2A中P型数字模拟转换器206及N型数字模拟转换器208的部分电路示意图。图2B及图2C仅绘示P型数字模拟转换器206及N型数字模拟转换器208中相关于正极性伽玛电压VP[0]~VP[n]及负极性伽玛电压VN[0]~VN[n]中最接近中间电压VDDA/2的正极性伽玛电压VP[n-3]~VP[n]及负极性伽玛电压VN[n-3]~VN[n]部分的电路以说明其结构与操作,其中,负极性伽玛电压VN[n]与正极性伽玛电压VP[n]最接近中间电压VDDA/2。
如图2B及图2C所示,相较于其它数字模拟转换器全部使用逻辑闸作为开关以选择输出输出电压VOUTP,源极驱动芯片20可利用两传输路径的极性差异,将P型数字模拟转换器206全部使用P型晶体管作为开关以选择输出输出电压VOUTP,而将N型数字模拟转换器208全部使用N型晶体管作为开关以选择输出输出电压VOUTN,以达到将数字模拟转换器206、208的面积减半的效果。
详细来说,晶体管的导通电阻值与其过驱电压(overdrivevoltage)成逆相关,当过驱电压上升,晶体管导通电阻下降,反之晶体管导通电阻上升,其中,过驱电压值为晶体管闸源极电压差与临界电压(thresholdvoltage)之间差值(即Vgs-Vt)。在此情况下,对全部使用P型晶体管作为开关的P型数字模拟转换器206而言,当输入伽玛电压值较高时,闸源极电压差较大而过驱电压上升使得导通电阻具有较低的电阻值,因此适用对正极性伽玛电压VP[0]~VP[n]进行选择输出(其愈来愈接近中间电压VDDA/2);相似地,对全部使用N型晶体管作为开关的N型数字模拟转换器208而言,当输入伽玛电压值较低时,闸源极电压差较大而过驱电压上升使得导通电阻具有较低的电阻值,因此适用于对负极性伽玛电压VN[0]~VN[n]进行选择输出(其愈来愈接近中间电压VDDA/2)。
另一方面,以P型数字模拟转换器206为例说明对伽玛电压进行选择输出的操作,数字选择信号DSS包括有选择信号SELB[n]、SEL[n]、SELB[n+1]、SEL[n+1]、SELB[n+2],选择信号SELB[n]可为二元数字码而选择信号SEL[n]为选择信号SELB[n]的反相信号,其余可依此类推。在此情形下,选择信号SELB[n]、SEL[n]可控制同时导通P型晶体管MP1、MP3或P型晶体管MP2、MP4,选择信号SELB[n+1]、SEL[n+1]可控制导通P型晶体管MP5或MP6,选择信号SELB[n+2]可控制是否导通P型晶体管MP7(因还需与正极性伽玛电压VP[n-7]~VP[n-4]进行选择输出)。在此情形下,通过数字选择信号DSS中一连串二元数字码选择控制,可导通正极性伽玛电压VP[0]~VP[n]当中一者与输出电压VOUTP的传输路径,以将其作为输出电压VOUTP输出(如导通P型晶体管MP4、MP6、MP7及其后续P型晶体管以形成正极性伽玛电压VP[n]与输出电压VOUTP之间的一传输路径P1)。
相似地,在N型数字模拟转换器208中,也可通过数字选择信号DSS中一连串二元数字码选择控制,可导通负极性伽玛电压VN[0]~VN[n]当中一者与输出电压VOUTN的传输路径,以将其作为输出电压VOUTN输出(如导通N型晶体管MN4、MN6、MN7形成负极性伽玛电压VN[n]与输出电压VOUTN之间的一传输路径N1)。上述通过一连串二元数字码进行选择输出的操作为本领域具通常技术者所熟知。
然而,随着分辨率的提升,传输路径上的晶体管数目增加,使得传输路径上的导通电阻也随之增加,传输时间因此变长,因此在高画面更新率等多种产品应用时,无法实时传输数据,导致画面的显示异常。以N型数字模拟转换器208为例,当传输路径上的N型晶体管数目增多,且负极性伽玛电压增高而过驱电压降低时(如最接近中间电压VDDA/2的负极性伽玛电压VN[n]及其传输路径N1),此时单位N型晶体管的导通电阻增加,而传输路径上的串联导通电阻数目也增加,使得传输路径上的时间常数增大,导致信号未能及时输出。相似地,P型数字模拟转换器206中最接近中间电压VDDA/2的正极性伽玛电压VP[n]及其传输路径P1也有相同问题。有鉴于此,公知技术实有改进的必要。
发明内容
因此,本发明的主要目的即在于提供一种数字模拟转换器及其源极驱动芯片,尤指一种可在多种产品应用中实时输出伽玛电压至显示器以避免显示异常的数字模拟转换器及其源极驱动芯片。
本发明公开一种数字模拟转换器,用于一液晶显示器的一源极驱动芯片中。该数字模拟转换器包括有一输出端,用来输出一输出电压;多个接收端,用来接收多个伽玛电压;以及多个传输路径,分别包括有多个第一型晶体管耦接于该多个接收端与该输出端之间,用来根据一数字选择信号,输出该多个伽玛电压当中一者做为该输出电压;其中,接收该多个伽玛电压中最接近一中间电压的一第一伽玛电压的一第一接收端所对应的一第一传输路径在相同源闸极电压差下相较多个传输路径中其它传输路径具有较低导通电阻。
本发明还公开一种源极驱动芯片,用于一液晶显示器中。该源极驱动芯片包括有至少一伽玛电压产生器,分别用来产生多个伽玛电压;至少一输出缓冲器,分别用来以一输出电压进行驱动;以及至少一数字模拟转换器。各数字模拟转换器包括有一输出端,用来输出该输出电压;多个接收端,用来接收该多个伽玛电压;以及多个传输路径,分别包括有多个第一型晶体管耦接于该多个接收端与该输出端之间,用来根据一数字选择信号,输出该多个伽玛电压当中一者做为该输出电压;其中,接收该多个伽玛电压中最接近一中间电压的一第一伽玛电压的一第一接收端所对应的一第一传输路径在相同源闸极电压差下相较多个传输路径中其它传输路径具有较低导通电阻。
在此配合下列图示、实施例的详细说明及权利要求书,将上述及本发明的其它目的与优点详述于后。
附图说明
图1为伽玛电压的示意图。
图2A为一源极驱动芯片的示意图。
图2B及图2C分别为图2A中一P型数字模拟转换器及一N型数字模拟转换器的部分电路示意图。
图3A及图3B为本发明实施例可取代图2A中该P型数字模拟转换器及该N型数字模拟转换器的一P型数字模拟转换器及一N型数字模拟转换器的部分电路示意图。
图4A及图4B为本发明实施例可取代图2A中该P型数字模拟转换器及该N型数字模拟转换器的另一P型数字模拟转换器及另一N型数字模拟转换器的部分电路示意图。
图5A及图5B为本发明实施例可取代图2A中该P型数字模拟转换器及该N型数字模拟转换器的更一P型数字模拟转换器及更一N型数字模拟转换器的部分电路示意图。
图6为本发明实施例可取代图2A中该P型数字模拟转换器的一P型数字模拟转换器的部分电路示意图。
其中,附图标记说明如下:
20源极驱动芯片
202正伽玛电压产生器
204负伽玛电压产生器
206、306、406、506、606P型数字模拟转换器
208、308、408、508N型数字模拟转换器
210、212输出缓冲器
VDDA/2中间电压
DSS数字选择信号
VP[0]~VP[n]正极性伽玛电压
VOUTP输出电压
VN[0]~VN[n]负极性伽玛电压
VOUTN输出电压
SELB[n]、SEL[n]、SELB[n+1]、SEL[n+1]、选择信号
SELB[n+2]、SEL[n+2]
MP1~MP7、MP4'、MP6'、MP7'P型晶体管
MN1~MN7、MN4'、MN6'、MN7'N型晶体管
P1~P5、N1~N4传输路径
具体实施方式
请参考图3A及图3B,图3A及图3B为本发明实施例可取代图2A中P型数字模拟转换器206及N型数字模拟转换器208的一P型数字模拟转换器306及一N型数字模拟转换器308的部分电路示意图。P型数字模拟转换器306与P型数字模拟转换器206部分相似,因此作用相似的组件及信号以相同符号表示。P型数字模拟转换器306与P型数字模拟转换器206的主要差别在于接收正极性伽玛电压VP[0]~VP[n]中最接近中间电压VDDA/2的正极性伽玛电压VP[n](即正极性伽玛电压VP[0]~VP[n]中最小值)的一接收端所对应的一传输路径P2在相同源闸极电压差下相较正极性伽玛电压VP[0]~VP[n-1]所对应的传输路径具有较低导通电阻;相似地,N型数字模拟转换器308中接收负极性伽玛电压VN[0]~VN[n]中最接近中间电压VDDA/2的负极性伽玛电压VN[n](即负极性伽玛电压VN[0]~VN[n]中最大值)的一接收端所对应的一传输路径N2在相同源闸极电压差下相较负极性伽玛电压VN[0]~VN[n-1]所对应的传输路径具有较低导通电阻。
在此情形下,虽然正极性伽玛电压VP[n]及负极性伽玛电压VN[n]相较于其它正极性伽玛电压VP[0]~VP[n-1]及负极性伽玛电压VN[0]~VN[n-1]所造成源闸极电压差较小,但由于正极性伽玛电压VP[n]及负极性伽玛电压VN[n]所对应的传输路径P2在相同源闸极电压差下相较正极性伽玛电压VP[0]~VP[n-1]及负极性伽玛电压VN[0]~VN[n-1]所对应的传输路径具有较低导通电阻,因此即使在高画面更新率等多种产品应用时,仍可如其它传输路径正常传输数据。如此一来,本发明可利用降低最接近中间电压VDDA/2的伽玛电压所对应的传输路径的导通电阻,以实时传输最接近中间电压VDDA/2的伽玛电压。
详细来说,在P型数字模拟转换器306中,传输路径P2所包括的P型晶体管MP4'、MP6'、MP7'在相同源闸极电压差下相较P型晶体管MP1~MP3、MP5及其它P型晶体管具有较低导通电阻,因此传输路径P2在相同源闸极电压差下相较其它传输路径具有较低导通电阻。其中,P型晶体管MP4'、MP6'、MP7'相较P型晶体管MP1~MP3、MP5及其它P型晶体管具有较低临界电压值(thresholdvoltage)、较薄氧化层或较大移动率。在此情形下,由于导通电阻值与其过驱电压(overdrivevoltage)成逆相关,且过驱电压值为晶体管闸源极电压差与临界电压之间差值(即Vgs-Vt),而P型晶体管MP4'、MP6'、MP7'具有较低临界电压值而具有较大过驱电压值,因此具有较低导通电阻,而可实时传输最接近中间电压VDDA/2的伽玛电压。
相似地,在N型数字模拟转换器308中,传输路径N2所包括的N型晶体管MN4'、MN6'、MN7'也具有较低导通电阻,因此传输路径N2在相同源闸极电压差下相较其它传输路径也具有较低导通电阻,而可实时传输最接近中间电压VDDA/2的伽玛电压。如此一来,本发明可利用降低最接近中间电压VDDA/2的伽玛电压所对应的传输路径上晶体管的导通电阻,以降低最接近中间电压VDDA/2的伽玛电压所对应的传输路径的导通电阻,进而实时传输最接近中间电压VDDA/2的伽玛电压。
值得注意的是,本发明的主要精神在于利用降低最接近中间电压VDDA/2的伽玛电压所对应的传输路径的导通电阻,以实时传输最接近中间电压VDDA/2的伽玛电压。本领域普通技术人员可据以进行修饰或变化,而不限于此。举例来说,上述实施例中晶体管都绘示金氧半(Metaloxidesemiconductor,MOS)晶体管,但也可为其它类型的晶体管;此外,上述实施例绘示最接近中间电压VDDA/2的伽玛电压所对应的传输路径上所有晶体管都具有较低导通电阻,但在其它实施例中,最接近中间电压VDDA/2的伽玛电压所对应的传输路径上晶体管仅需至少一者具有较低导通电阻,即可达到较其它传输路径具有较低导通电阻的目的;再者,除了降低传输路径上晶体管的导通电阻外,也可利用其它方式降低最接近中间电压VDDA/2的伽玛电压所对应的传输路径的导通电阻。
举例来说,请参考图4A及图4B,图4A及图4B为本发明实施例可取代图2A中P型数字模拟转换器206及N型数字模拟转换器208的另一P型数字模拟转换器406及另一N型数字模拟转换器408的部分电路示意图。P型数字模拟转换器406与P型数字模拟转换器206部分相似,因此作用相似的组件及信号以相同符号表示。
如图4A所示,在本实施例中,P型数字模拟转换器406与P型数字模拟转换器206的主要差别在于,在P型数字模拟转换器406接收正极性伽玛电压VP[0]~VP[n]中最接近中间电压VDDA/2的正极性伽玛电压VP[n]的一接收端所对应的一传输路径P3中,传输路径P3所包括的P型晶体管MP4、MP6、MP7分别并联N型晶体管MN4、MN6、MN7形成传输闸,N型晶体管MN4、MN6、MN7可根据数字选择信号DSS(其分别受与P型晶体管MP4、MP6、MP7的选择信号反相的选择信号控制),输出正极性伽玛电压VP[n]做为输出电压VOUTP,因此可利用并联路径使传输路径P3的等效导通电阻降低,达到降低时间常数的目的,而可实时传输最接近中间电压VDDA/2的正极性伽玛电压VP[n]。
相似地,如图4B所示,N型数字模拟转换器408与N型数字模拟转换器208的主要差别在于在N型数字模拟转换器408接收负极性伽玛电压VN[0]~VN[n]中最接近中间电压VDDA/2的负极性伽玛电压VN[n]的一接收端所对应的一传输路径N3中,传输路径N3所包括的N型晶体管MN4、MN6、MN7分别并联P型晶体管MP4、MP6、MP7形成传输闸,P型晶体管MP4、MP6、MP7可根据数字选择信号DSS(其分别受与N型晶体管MN4、MN6、MN7的选择信号反相的选择信号控制),输出负极性伽玛电压VN[n]做为输出电压VOUTN,因此可利用并联路径使传输路径N3的等效导通电阻降低,达到降低时间常数的目的,而可实时传输最接近中间电压VDDA/2的负极性伽玛电压VN[n]。
值得注意的是,上述实施例绘示最接近中间电压VDDA/2的伽玛电压所对应的传输路径上所有晶体管都并联相反类型的晶体管以形成传输闸,但在其它实施例中,最接近中间电压VDDA/2的伽玛电压所对应的传输路径上晶体管仅需至少一者并联相反类型的晶体管以形成传输闸,即可达到较其它传输路径具有较低导通电阻的目的。如此一来,本实施例可利用对最接近中间电压VDDA/2的伽玛电压的传输路径的晶体管并联相反类型的晶体管以形成传输闸,以利用并联路径使传输路径的等效导通电阻降低,进而实时传输最接近中间电压VDDA/2的伽玛电压。
另一方面,请参考图5A及图5B,图5A及图5B为本发明实施例可取代图2A中P型数字模拟转换器206及N型数字模拟转换器208的更一P型数字模拟转换器506及更一N型数字模拟转换器508的部分电路示意图。P型数字模拟转换器506与P型数字模拟转换器206部分相似,因此作用相似的组件及信号以相同符号表示。
如图5A所示,在本实施例中,P型数字模拟转换器506与P型数字模拟转换器206的主要差别在于,在P型数字模拟转换器406接收正极性伽玛电压VP[0]~VP[n]中最接近中间电压VDDA/2的正极性伽玛电压VP[n]的一接收端所对应的一传输路径P4中,传输路径P4除了包括通过P型晶体管MP4、MP6、MP7以输出输出电压VOUTP的路径外,还另包括并联在P型晶体管MP4、MP6、MP7的N型晶体管MN4、MN6、MN7耦接于该接收端与输出电压VOUTP之间,用来根据数字选择信号DSS(其分别受与P型晶体管MP4、MP6、MP7的选择信号反相的选择信号控制),输出正极性伽玛电压VP[n]做为输出电压VOUTP,因此可利用并联路径使传输路径P4的等效导通电阻降低,达到降低时间常数的目的,而可实时传输最接近中间电压VDDA/2的正极性伽玛电压VP[n]。
相似地,如图5B所示,N型数字模拟转换器508与N型数字模拟转换器208的主要差别在于在N型数字模拟转换器508接收负极性伽玛电压VN[0]~VN[n]中最接近中间电压VDDA/2的负极性伽玛电压VN[n]的一接收端所对应的一传输路径N4中,传输路径N4除了包括通过N型晶体管MN4、MN6、MN7以输出输出电压VOUTP的路径外,还另包括并联于N型晶体管MN4、MN6、MN7的P型晶体管MP4、MP6、MP7耦接于该接收端与输出电压VOUTN之间,用来根据数字选择信号DSS(其分别受与N型晶体管MN4、MN6、MN7的选择信号反相的选择信号控制),输出负极性伽玛电压VN[n]做为输出电压VOUTN,因此可利用并联路径使传输路径N4的等效导通电阻降低,达到降低时间常数的目的,而可实时传输最接近中间电压VDDA/2的负极性伽玛电压VN[n]。
传输路径N4所包括的N型晶体管MN4、MN6、MN7分别并联P型晶体管MP4'、MP6'、MP7'(其分别受与N型晶体管MN4、MN6、MN7的选择信号反相的选择信号控制)形成传输闸,因此可利用并联路径使传输路径N3的等效导通电阻降低,达到降低时间常数的目的,而可实时传输最接近中间电压VDDA/2的负极性伽玛电压VN[n]。
值得注意的是,上述实施例绘示最接近中间电压VDDA/2的伽玛电压所对应的传输路径上还包括并联的相同数量相反类型的晶体管,但在其它实施例中,最接近中间电压VDDA/2的伽玛电压所对应的传输路径上仅需还包括并联的至少一相反类型的晶体管,即可达到较其它传输路径具有较低导通电阻的目的。如此一来,本实施例可利用最接近中间电压VDDA/2的伽玛电压的传输路径上所并联的相反类型的晶体管,以利用并联路径使传输路径的等效导通电阻降低,进而实时传输最接近中间电压VDDA/2的伽玛电压。
再者,请参考图6,图6为本发明实施例可取代图2A中P型数字模拟转换器206的一P型数字模拟转换器606的部分电路示意图,P型数字模拟转换器606为P型数字模拟转换器406的一变化实施例。P型数字模拟转换器506与P型数字模拟转换器406部分相似,因此作用相似的组件及信号以相同符号表示。P型数字模拟转换器606与P型数字模拟转换器406的主要差别在于,在P型数字模拟转换器606接收正极性伽玛电压VP[0]~VP[n]中次接近中间电压VDDA/2的正极性伽玛电压VP[n-1]的一接收端所对应的一传输路径P5中,P型晶体管MP3还并联一N型晶体管MN3。
在此情形下,由于次接近中间电压VDDA/2的正极性伽玛电压VP[n-1]也有可能因闸源极电压差较小而无法实时输出输出电压VOUTP,因此传输路径P5除了与传输路径P3重迭路径上有并联路径以降低等效导通电阻,也可利用N型晶体管MN3并联P型晶体管MP3所形成的传输闸的并联路径降低等效导通电阻。值得注意的是,上述实施例绘示最次近中间电压VDDA/2的伽玛电压所对应的传输路径上晶体管并联相反类型的晶体管以形成传输闸,达到相较传输路径P3外其它传输路径具有较低导通电阻的目的,但在其它实施例中,也可参考前述另两种做法,利用降低次接近中间电压VDDA/2的伽玛电压所对应的传输路径上晶体管的导通电阻,或利用次接近中间电压VDDA/2的伽玛电压的传输路径上所并联的相反类型的晶体管,以达到相较传输路径P3外其它传输路径具有较低导通电阻的目的。依此类推,可得到N型数字模拟转换器的作法。如此一来,本实施例可使次接近中间电压VDDA/2的伽玛电压所对应的传输路径在相同源闸极电压差下相较最接近中间电压VDDA/2的伽玛电压所对应的传输路径外其它传输路径具有较低导通电阻。
更进一步地,若正极性伽玛电压VP[0]~VP[n]中其它接近中间电压VDDA/2的正极性伽玛电压也因闸源极电压差较小而无法实时输出输出电压VOUTP,也可以参考上述三种方法,使其所对应的传输路径在相同源闸极电压差下相较最接近中间电压VDDA/2的伽玛电压所对应的传输路径外其它传输路径具有较低导通电阻。值得注意的是,上述各实施例中三种方法是各别实施,但在其它实施例中,三种方法也可搭配实施以达成使传输路径具有较低导通电阻的目的。
在公知技术中,随着分辨率的提升,传输路径上的晶体管数目增加,使得传输路径上的导通电阻也随之增加,而数字模拟转换器中接近中间电压VDDA/2的伽玛电压具有较小闸源极电压差,因此单位晶体管的导通电阻较高,导致信号未能及时输出。相较之下,本发明可利用降低接近中间电压VDDA/2的伽玛电压所对应的传输路径的导通电阻,以实时传输接近中间电压VDDA/2的伽玛电压。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (20)
1.一种数字模拟转换器,用于一液晶显示器的一源极驱动芯片中,其特征在于,包括有:
一输出端,用来输出一输出电压;
多个接收端,用来接收多个伽玛电压;以及
多个传输路径,分别包括有多个第一型晶体管耦接于该多个接收端与该输出端之间,用来根据一数字选择信号,输出该多个伽玛电压当中一者做为该输出电压;
其中,接收该多个伽玛电压中最接近一中间电压的一第一伽玛电压的一第一接收端所对应的一第一传输路径在相同源闸极电压差下相较多个传输路径中其它传输路径具有较低导通电阻。
2.如权利要求1所述的数字模拟转换器,其特征在于,该多个伽玛电压为多个正伽玛电压,该多个第一型晶体管为多个P型晶体管,而该第一伽玛电压为该多个伽玛电压中最小值。
3.如权利要求1所述的数字模拟转换器,其特征在于,该多个伽玛电压为多个负伽玛电压,该多个第一型晶体管为多个N型晶体管,而该第一伽玛电压为该多个伽玛电压中最大值。
4.如权利要求1所述的数字模拟转换器,其特征在于,该中间电压为多个正伽玛电压与多个负伽玛电压的一中间值。
5.如权利要求1所述的数字模拟转换器,其特征在于,该第一传输路径所包括的第一多个第一型晶体管中至少一者在相同源闸极电压差下相较其它第一型晶体管具有较低导通电阻。
6.如权利要求5所述的数字模拟转换器,其特征在于,该第一传输路径所包括的该第一多个第一型晶体管中该至少一者相较该其它第一型晶体管具有较低临界电压值、较薄氧化层或较大移动率。
7.如权利要求1所述的数字模拟转换器,其特征在于,该第一传输路径所包括的第一多个第一型晶体管中至少一者分别并联至少一第二型晶体管,用来根据该数字选择信号,输出该第一伽玛电压做为该输出电压。
8.如权利要求1所述的数字模拟转换器,其特征在于,该第一传输路径还包括并联于第一多个第一型晶体管的至少一第二型晶体管耦接于该第一接收端与该输出端之间,用来根据该数字选择信号,输出该第一伽玛电压做为该输出电压。
9.如权利要求1所述的数字模拟转换器,其特征在于,接收该多个伽玛电压中次接近该中间电压的一第二伽玛电压的一第二接收端所对应的一第二传输路径在相同源闸极电压差下相较多个传输路径中该第一传输路径外其它传输路径具有较低导通电阻。
10.如权利要求1所述的数字模拟转换器,其特征在于,接收该多个伽玛电压中至少一该中间电压的一至少一伽玛电压的一至少一接收端所对应的至少一传输路径在相同源闸极电压差下相较多个传输路径中该第一传输路径外其它传输路径具有较低导通电阻。
11.一种源极驱动芯片,用于一液晶显示器中,其特征在于,包括有:
至少一伽玛电压产生器,分别用来产生多个伽玛电压;
至少一输出缓冲器,分别用来以一输出电压进行驱动;以及
至少一数字模拟转换器,各数字模拟转换器包括有:
一输出端,用来输出该输出电压;
多个接收端,用来接收该多个伽玛电压;以及
多个传输路径,分别包括有多个第一型晶体管耦接于该多个接收端与该输出端之间,用来根据一数字选择信号,输出该多个伽玛电压当中一者做为该输出电压;
其中,接收该多个伽玛电压中最接近一中间电压的一第一伽玛电压的一第一接收端所对应的一第一传输路径在相同源闸极电压差下相较多个传输路径中其它传输路径具有较低导通电阻。
12.如权利要求11所述的源极驱动芯片,其特征在于,该各数字模拟转换器为P型数字模拟转换器,该多个伽玛电压为多个正伽玛电压,该多个第一型晶体管为多个P型晶体管,而该第一伽玛电压为该多个伽玛电压中最小值。
13.如权利要求11所述的源极驱动芯片,其特征在于,该各数字模拟转换器为N型数字模拟转换器,该多个伽玛电压为多个负伽玛电压,该多个第一型晶体管为多个N型晶体管,而该第一伽玛电压为该多个伽玛电压中最大值。
14.如权利要求11所述的源极驱动芯片,其特征在于,该中间电压为多个正伽玛电压与多个负伽玛电压的一中间值。
15.如权利要求11所述的源极驱动芯片,其特征在于,该第一传输路径所包括的第一多个第一型晶体管中至少一者在相同源闸极电压差下相较其它第一型晶体管具有较低导通电阻。
16.如权利要求15所述的源极驱动芯片,其特征在于,该第一传输路径所包括的该第一多个第一型晶体管中该至少一者相较该其它第一型晶体管具有较低临界电压值、较薄氧化层或较大移动率。
17.如权利要求11所述的源极驱动芯片,其特征在于,该第一传输路径所包括的第一多个第一型晶体管中至少一者分别并联至少一第二型晶体管,用来根据该数字选择信号,输出该第一伽玛电压做为该输出电压。
18.如权利要求11所述的源极驱动芯片,其特征在于,该第一传输路径还包括并联于第一多个第一型晶体管的至少一第二型晶体管耦接于该第一接收端与该输出端之间,用来根据该数字选择信号,输出该第一伽玛电压做为该输出电压。
19.如权利要求11所述的源极驱动芯片,其特征在于,接收该多个伽玛电压中次接近该中间电压的一第二伽玛电压的一第二接收端所对应的一第二传输路径在相同源闸极电压差下相较多个传输路径中该第一传输路径外其它传输路径具有较低导通电阻。
20.如权利要求11所述的源极驱动芯片,其特征在于,接收该多个伽玛电压中至少一该中间电压的一至少一伽玛电压的一至少一接收端所对应的至少一传输路径在相同源闸极电压差下相较多个传输路径中该第一传输路径外其它传输路径具有较低导通电阻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210237393.9A CN103546156B (zh) | 2012-07-10 | 2012-07-10 | 数字模拟转换器及其源极驱动芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210237393.9A CN103546156B (zh) | 2012-07-10 | 2012-07-10 | 数字模拟转换器及其源极驱动芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103546156A CN103546156A (zh) | 2014-01-29 |
CN103546156B true CN103546156B (zh) | 2016-06-22 |
Family
ID=49969275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210237393.9A Active CN103546156B (zh) | 2012-07-10 | 2012-07-10 | 数字模拟转换器及其源极驱动芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103546156B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI728406B (zh) * | 2018-07-16 | 2021-05-21 | 聯詠科技股份有限公司 | 源極驅動器 |
CN109686307B (zh) * | 2019-01-04 | 2020-06-23 | 京东方科技集团股份有限公司 | 伽马基准电压的生成方法及装置、显示面板、显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101488757A (zh) * | 2008-01-17 | 2009-07-22 | 松下电器产业株式会社 | 数模转换器 |
US7903106B2 (en) * | 2005-12-21 | 2011-03-08 | Integrated Memory Logic, Inc. | Digital-to-analog converter (DAC) for gamma correction |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007052396A (ja) * | 2005-07-21 | 2007-03-01 | Nec Electronics Corp | 駆動回路、表示装置及び表示装置の駆動方法 |
-
2012
- 2012-07-10 CN CN201210237393.9A patent/CN103546156B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7903106B2 (en) * | 2005-12-21 | 2011-03-08 | Integrated Memory Logic, Inc. | Digital-to-analog converter (DAC) for gamma correction |
CN101488757A (zh) * | 2008-01-17 | 2009-07-22 | 松下电器产业株式会社 | 数模转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN103546156A (zh) | 2014-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI639993B (zh) | 具有強化轉動率之緩衝電路以及具有該電路的源極驅動電路 | |
RU2449468C1 (ru) | Схема компаратора и устройство отображения, снабженное ею | |
US20110199360A1 (en) | Differential amplifier architecture adapted to input level conversion | |
JP2006050296A (ja) | 差動増幅器、及びそれを用いた表示装置のデータドライバ | |
CN108694915B (zh) | 电平转换电路、显示装置和驱动方法 | |
WO2020007059A1 (zh) | 移位寄存器单元、驱动方法、发光控制栅极驱动电路和显示装置 | |
CN107221278A (zh) | 数模转换器以及使用其的源极驱动器 | |
CN103546156B (zh) | 数字模拟转换器及其源极驱动芯片 | |
CN106875904B (zh) | 显示驱动装置的输出电路 | |
JP5236434B2 (ja) | 表示パネルの駆動電圧出力回路 | |
US6556182B1 (en) | Liquid crystal display device having an improved video line driver circuit | |
TWI466097B (zh) | 數位類比轉換器及其源極驅動晶片 | |
US20090164859A1 (en) | Driving circuit of display apparatus and driving method thereof | |
CN101339749B (zh) | 显示装置的显示驱动器电路 | |
JP5236435B2 (ja) | 表示パネルの駆動電圧出力回路 | |
US8692618B2 (en) | Positive and negative voltage input operational amplifier set | |
JP2007232977A (ja) | デコーダ回路およびこのデコーダ回路を用いる液晶駆動装置 | |
US20150381197A1 (en) | Driving voltage generator and digital to analog converter | |
US20110148945A1 (en) | D/a converter circuit and its voltage supply control method | |
TW201430803A (zh) | 降低電磁干擾的驅動方法及其相關裝置 | |
WO2020215553A1 (zh) | Goa 电路及显示面板 | |
US20080309681A1 (en) | Device and method for driving liquid crystal display panel | |
US20240056080A1 (en) | Level shifter with voltage stress durability and method for driving the same | |
TWI232421B (en) | Display device | |
JP2005338131A (ja) | 駆動回路およびそれを備える表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |